JP2009089544A - 電力変換装置のゲート抵抗配置構造 - Google Patents

電力変換装置のゲート抵抗配置構造 Download PDF

Info

Publication number
JP2009089544A
JP2009089544A JP2007258029A JP2007258029A JP2009089544A JP 2009089544 A JP2009089544 A JP 2009089544A JP 2007258029 A JP2007258029 A JP 2007258029A JP 2007258029 A JP2007258029 A JP 2007258029A JP 2009089544 A JP2009089544 A JP 2009089544A
Authority
JP
Japan
Prior art keywords
switching power
gate
power module
gate resistor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007258029A
Other languages
English (en)
Inventor
Takahiko Murayama
隆彦 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Priority to JP2007258029A priority Critical patent/JP2009089544A/ja
Publication of JP2009089544A publication Critical patent/JP2009089544A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】スイッチングパワーデバイスのオンオフ時におけるサージ電圧からのスイッチングパワーデバイスの保護と、スイッチング損失の低減との両立を図ることができる電力変換装置のゲート抵抗配置構造を提供する。
【解決手段】電力変換装置の使用開始からの経過時間に応じて大きな温度上昇が生じるスイッチングパワーモジュール1と同じ基板15の実装面にこれと隣接して、あるいは、スイッチングパワーモジュール1と反対側の基板15の面にこれと対向して、ゲート抵抗3を実装、配置する。ゲート抵抗3には、スイッチングパワーモジュール1がいかなる温度であってもサージ電圧がスイッチングパワーモジュール1の耐電圧値以内に収まるような、温度変化に対する抵抗値変化の特性を有するものを使用する。望ましくは、サージ電圧に対してスイッチングパワーモジュール1の耐電圧値が過剰なマージンを持つことにならないような特性のゲート抵抗3を用いる。
【選択図】図1

Description

本発明は、ゲート駆動回路から供給されるゲート駆動信号によりゲート電圧が制御されるスイッチングパワーデバイスを用いて電力変換を行う電力変換装置に係り、特に、スイッチングパワーデバイスのゲートとゲート駆動回路との間の回路部分に介設されるゲート抵抗の配置構造に関する。
交流から直流への変換を行うコンバータ、直流から交流への変換を行うインバータ、直流の昇圧降圧を行う直流チョッパ回路等の電力変換装置は、ゲート駆動回路からゲート抵抗を介して供給されるゲート駆動信号によりオンオフされるスイッチングパワーデバイス(例えば、MOSFET、IGBT等)を用いている。
このスイッチングパワーデバイスのスイッチング時に発生するサージ電圧は、スイッチングパワーデバイスのオン時にその耐電圧値を超える電圧がスイッチングパワーデバイスに加わる原因となる。スイッチングパワーデバイスに加わる電圧が耐電圧値を超えると、スイッチングパワーデバイスの焼損を招いてしまう。そこで、従来より、スイッチングパワーデバイスのサージ電圧を抑制するための提案が種々なされている(例えば特許文献1,2)
ところで、電力変換装置の使用を開始してスイッチングパワーデバイスの温度が自らの発熱により上昇すると、それに伴いスイッチングパワーデバイスの耐電圧値が低下する。例えば、図4に示すように、常温(摂氏20度)では100ボルトであった耐電圧値が、図5に示すように、電力変換装置の使用を開始して一定時間が経過し摂氏100度に温度上昇すると、70ボルトに下がる、といった現象が発生する。
すると、図4に示すように、低温時には耐電圧値以下に収まっていたサージ電圧発生時のスイッチングパワーデバイスに対する印加電圧の値が、図5に示すように、温度上昇により低下した耐電圧値を上回ることになってしまう。
そこで、スイッチングパワーデバイスのオン状態時における単位時間当たりの通過電流量を決定するゲート抵抗の抵抗値を、スイッチングパワーデバイスの温度上昇時の耐電圧値を考慮して、常温を基準にして割り出した値よりも高めに設定する必要がある。そのようにすることで、スイッチングパワーデバイスの温度上昇時(例えば摂氏100度)にも、図6に示すように、サージ電圧発生時のスイッチングパワーデバイスに対する印加電圧の値がスイッチングパワーデバイスの耐電圧値(例えば70ボルト)以下に収まるようにすることができる。
特開平7−337033号公報 特開2007−143230号公報
上述したように、スイッチングパワーデバイスの温度上昇時の耐電圧値を考慮してゲート抵抗の抵抗値を高めに設定すると、図4や図5と図6との比較によって判るように、スイッチングパワーデバイスのスイッチング時におけるデバイス両端間の電圧(電位差)や電流(通過電流値)の立ち上がりや立ち下がりが鈍くなる。この立ち上がりや立ち下がりの鈍化は、スイッチングパワーデバイスのオンオフ時の電圧電流積で表されるスイッチング損失を増大させる原因となる。そのため、ゲート抵抗の抵抗値を高めに設定することは、スイッチング損失の面からすると好ましくない。
本発明は、前記実情に鑑みなされたものであり、本発明の目的は、スイッチングパワーデバイスのオンオフ時におけるサージ電圧からのスイッチングパワーデバイスの保護と、スイッチング損失の低減との両立を図ることができる電力変換装置のゲート抵抗配置構造を提供することにある。
上記目的を達成するために、請求項1に記載した本発明の電力変換装置のゲート抵抗配置構造は、ゲート抵抗を介してゲート駆動回路から供給されるゲート駆動信号によりゲート電圧が制御されるスイッチングパワーデバイスを用いて電力の変換を行う電力変換装置における、前記ゲート抵抗の配置構造であって、前記電力変換装置中の前記ゲート抵抗を除く他のデバイスのうち特定のデバイスが実装された基板の、前記特定のデバイスの実装面における該特定のデバイスに隣接する箇所、又は、前記基板の前記実装面とは反対側の面における前記特定のデバイスと前記基板を挟んで対向する箇所に、前記ゲート抵抗が配置されており、前記特定のデバイスが、前記スイッチングパワーデバイスの発熱による温度変化と同期した発熱による温度変化が生じる前記スイッチングパワーデバイス以外のデバイス、又は、該スイッチングパワーデバイス自身であることを特徴とする。
請求項1に記載した本発明の電力変換装置のゲート抵抗配置構造によれば、ゲート抵抗が隣接又は基板を挟んで対向するように配置される特定のデバイスが、スイッチングパワーデバイス自身か、あるいは、スイッチングパワーデバイスの発熱による温度変化と同期して温度変化するデバイスということになる。したがって、スイッチングパワーデバイスの発熱による温度変化と同期する温度変化が、特定のデバイスからゲート抵抗に伝達されて、スイッチングパワーデバイスの温度変化と同期してゲート抵抗が温度変化することになる。
そして、スイッチングパワーデバイスの温度が上昇し、これに同期してゲート抵抗の温度が上昇すると、スイッチングパワーデバイスの耐電圧値が温度上昇前に比べて低下する一方、ゲート抵抗の抵抗値が温度上昇前に比べて上昇する。ゲート抵抗の抵抗値が上昇すると、スイッチングパワーデバイスのオン状態時における単位時間当たりの通過電流量が下がる。これにより、スイッチングパワーデバイスのオンオフ時におけるデバイス両端間の電圧(電位差)の上昇速度や下降速度が下がり、スイッチングパワーデバイスのオンオフ時に発生するサージ電圧の大きさが、ゲート抵抗の温度上昇前に比べて小さくなる。
このように、スイッチングパワーデバイスの温度上昇によりスイッチングパワーデバイスの耐電圧値が低下しても、スイッチングパワーデバイスの温度上昇に連動したゲート抵抗の抵抗値上昇により、スイッチングパワーデバイスのオンオフ時のサージ電圧が小さくなるので、スイッチングパワーデバイスの温度上昇時に耐電圧値を超える電圧がスイッチングパワーデバイスに印加されるのを、防ぐことができる。
しかも、スイッチングパワーデバイスの温度が上昇していないときはゲート抵抗の抵抗値も上昇しないので、スイッチングパワーデバイスのオンオフ時におけるデバイス両端間の電圧(電位差)や電流(通過電流値)の上昇速度や下降速度が、スイッチングパワーデバイスの温度上昇時に比べて速くなる。したがって、スイッチングパワーデバイスの温度が上昇していないときには、ゲート抵抗値を低く保ってスイッチング損失の低減を図れる構成とすることができる。
これにより、スイッチングパワーデバイスのオンオフ時におけるサージ電圧からのスイッチングパワーデバイスの保護と、スイッチング損失の低減との両立を図ることができる。
なお、請求項1に記載した本発明の電力変換装置のゲート抵抗配置構造において、前記電力変換装置が変換する電力は、100ボルト以下、かつ、ピーク値30アンペア以上の低電圧大電流の電力であり、前記特定のデバイスは前記スイッチングパワーデバイスである構成とすることができる。
そのような構成とする場合、電力変換装置が100ボルト以下、かつ、ピーク値30アンペア以上の低電圧大電流の電力の変換を行うと、その低電圧大電流がそのまま加わるスイッチングパワーデバイスの温度上昇時における勾配と、スイッチングパワーデバイス以外の、制御用信号等の低いレベルの電圧、電流しか加わらないデバイスの温度上昇時における勾配とでは、その内容が当然異なる。
したがって、他のデバイスではなくスイッチングパワーデバイスに近接(基板の同一実装面上で隣接、又は、基板の反対側の面において対向)してゲート抵抗を配置することで、スイッチングパワーデバイスの温度変化に伴う耐電圧値の変動に、ゲート抵抗値の温度変化に伴う変動が、精度良く同期追従するようになる。
このため、スイッチングパワーデバイスのオンオフ時におけるサージ電圧からのスイッチングパワーデバイスの保護を、より確実に実現することができる。
本発明に係る電力変換装置のゲート抵抗配置構造によれば、スイッチングパワーデバイスのオンオフ時におけるサージ電圧からのスイッチングパワーデバイスの保護と、スイッチング損失の低減との両立を図ることができる。
以下、本発明に係るゲート抵抗配置構造を適用した本発明の一実施形態に係る電力変換装置について説明する。
まず、本実施形態に係る電力変換装置の構造を、図1の平面図を参照して説明する。本実施形態の電力変換装置は、スイッチングパワーモジュール1、ゲート抵抗3、ゲート駆動回路5、CPU7、アナログ回路ブロック9、デジタル回路ブロック11、電源回路ブロック13、及び、これらが実装される基板15を有している。
前記スイッチングパワーモジュール1は、スイッチングパワーデバイスとしての1又は複数の金属酸化膜形電界効果トランジスタ(Metal Oxide Semiconductor Field effect transistor 、以下、「MOSFET」と略記する。)等をモジュール化したものである。スイッチングパワーモジュール1の1又は複数のMOSFETは、そのゲートにゲート抵抗3を介してゲート駆動回路5から供給されるゲート駆動信号によってオンオフされる。なお、スイッチングパワーモジュール1のオン状態の1又は複数のMOSFETを流れる単位時間当たりの電流量は、ゲート駆動信号の電圧値によって決まる。
なお、ゲート抵抗3の配置は図1中では概念的に示したに過ぎない。ゲート抵抗3の具体的な配置は図2及び図3を参照して後述する。
前記CPU7は、RAM及びROM(いずれも図示せず)を内蔵したワンチップマイクロコンピュータによって構成されており、ゲート駆動回路5によるゲート駆動信号の出力周期等の制御を行う。
前記アナログ回路ブロック9及びデジタル回路ブロック11は、CPU7の制御に必要な各種処理等を行うためのものであり、電源回路ブロック13は、CPU7等に動作用電源を供給するための定電圧回路を含むものである。
なお、スイッチングパワーモジュール1とゲート駆動回路5とは、図1中では詳しく図示しないが、ゲート抵抗3を途中で経由する配線17によって接続されている。
上記の構成による本実施形態の電力変換装置では、スイッチングパワーモジュール1において、交流から直流への変換、直流から交流への変換、直流の昇圧降圧といった電力変換が行われる。したがって、スイッチングパワーモジュール1は、具体的には、コンバータやインバータ、あるいは、直流チョッパ回路等ということになる。
そして、本実施形態の電力変換装置では、スイッチングパワーモジュール1による電力変換によって、100ボルト以下30アンペア(ピーク値)以上という低電圧大電流の直流電力を入力又は出力とする電力変換が行われる。
したがって、スイッチングパワーモジュール1には、100ボルト以下30アンペア(ピーク値)以上という低電圧大電流の直流電力が加わり、そのような低電圧大電流の電力に応じたレベルで、MOSFETのオンオフ動作に伴うサージ電圧や発熱が発生する。
これに対して、ゲート駆動回路5やCPU7、あるいは、それらに付随するアナログ回路ブロック9やデジタル回路ブロック11は、スイッチングパワーモジュール1に加わる電力の電圧よりも低い、例えば5ボルトといったレベルの電圧とミリアンペアレベルの電流で動作する。
したがって、電力変換装置の使用開始から時間が経過するのに伴って、ゲート駆動回路5、CPU7、アナログ回路ブロック9、及び、デジタル回路ブロック11において発熱が生じる場合には、使用開始からの経過時間に対する温度変化量、つまり、温度勾配は、スイッチングパワーモジュール1におけるそれに比べて格段に低いものとなる。
ここで、ゲート抵抗3は、ゲート駆動回路5に接続されるものであるから、元来、図8の平面図に示すように、ゲート駆動回路5に隣接して配置され、ゲート抵抗3とスイッチングパワーモジュール1との間が配線19によって接続されることが多い。
しかし、本実施形態の電力変換装置では、ゲート抵抗3が、図2の側面図に示すように、基板15のスイッチングパワーモジュール1の実装面に、スイッチングパワーモジュール1に隣接して実装、配置されている。
なお、基板15は、公知のガラスエポキシ系の樹脂からなるリジットな配線基板か、あるいは、放熱性に優れたアルミニウムやステンレス等の金属基板であり、一定以上の熱伝導性を有している。
したがって、電力変換装置が動作を始めると、スイッチングパワーモジュール1が徐々に発熱しやがて相応の高温に達する。そして、このスイッチングパワーモジュール1が発する熱が直接又は基板15を介して伝達されるゲート抵抗3も、スイッチングパワーモジュール1の温度上昇に同期して相応の温度まで上昇する。
スイッチングパワーモジュール1の温度が上昇し、これに同期してゲート抵抗3の温度が上昇すると(例えば摂氏100度)、スイッチングパワーモジュール1のMOSFETの耐電圧値(例えば70ボルト)が、図4のグラフに示す常温(例えば摂氏20度)の耐電圧値(例えば100ボルト)に比べて、図6のグラフに示すように低下する一方、ゲート抵抗3の抵抗値が温度上昇前に比べて上昇する。
ゲート抵抗3の抵抗値が上昇すると、スイッチングパワーモジュール1のMOSFETがオンオフ時におけるMOSFETの両端間電圧(電位差)の上昇速度や下降速度が下がり、MOSFETのオンオフ時に発生するサージ電圧の大きさが、ゲート抵抗3の温度上昇前に比べて小さくなる。
このように、スイッチングパワーモジュール1の温度上昇によりMOSFETの耐電圧値が低下しても、スイッチングパワーモジュール1の温度上昇に連動したゲート抵抗3の抵抗値上昇により、MOSFETのオンオフ時のサージ電圧が小さくなるので、スイッチングパワーモジュール1の温度上昇時に耐電圧値を超える電圧がMOSFETに印加されるのを、防ぐことができる。
しかも、スイッチングパワーモジュール1の温度が上昇していないときはゲート抵抗3の抵抗値も上昇しないので、MOSFETのオンオフ時におけるMOSFETの両端間電圧(電位差)や電流(通過電流値)の上昇速度や下降速度が、スイッチングパワーモジュール1の温度上昇時に比べて速くなる。したがって、スイッチングパワーモジュール1の温度が上昇していないときには、ゲート抵抗値を低く保ってスイッチング損失の低減を図れる構成とすることができる。
これにより、MOSFETのオンオフ時におけるサージ電圧からのMOSFETの保護と、スイッチング損失の低減との両立を図ることができる。
なお、ゲート抵抗3には、当然、スイッチングパワーモジュール1がいかなる温度であってもサージ電圧がスイッチングパワーモジュール1の耐電圧値以内に収まるような、温度変化に対する抵抗値変化の特性を有するものを使用する必要がある。そして、サージ電圧に対してスイッチングパワーモジュール1の耐電圧値が過剰なマージンを持つことにならないような特性のゲート抵抗3を用いることが望ましい。
また、ゲート抵抗3には、温度係数の高い抵抗を使用することが効果的である。温度係数の高い抵抗の例としては、例えば、チップ型やDIP型の小型抵抗としては炭素皮膜抵抗を挙げることができ、電力型巻線抵抗器としては、ニクロム線による抵抗器を挙げることができる。
ちなみに、ゲート抵抗3は、図3の側面図に示すように、基板15のスイッチングパワーモジュール1の実装面とは反対側の面に、基板15を挟んでスイッチングパワーモジュール1と対向するように実装、配置してもよい。この場合にも、上述したようにゲート抵抗3をスイッチングパワーモジュール1の実装面にスイッチングパワーモジュール1と隣接して実装、配置した場合と同様の効果を得ることができる。
また、上述した実施形態では、1つの基板15で電力変換装置が構成される場合を例に取って説明したが、例えば、図7の平面図に示す実施形態のように、スイッチングパワーモジュール1を1つの基板15A上に実装し、もう1つの基板15B上にゲート駆動回路5、CPU7、アナログ回路ブロック9、デジタル回路ブロック11、及び、電源回路ブロック13を実装する場合にも、本発明は適用可能である。
そのように構成する場合、スイッチングパワーモジュール1とゲート駆動回路5とは、図7中では詳しく図示しないが、2つの基板15A,15Bに跨ってゲート抵抗3を途中で経由する配線17によって接続される。
このように、スイッチングパワーモジュール1とそれ以外(ゲート抵抗3を除く)とを個別の基板15A,15Bに実装する構成とする場合、ゲート抵抗3は、ゲート駆動回路5に接続されるものであるから、元来は、図9の平面図に示すように、ゲート駆動回路5の実装された基板15Bに実装、配置され、ゲート抵抗3とスイッチングパワーモジュール1との間が配線19によって接続されることが多い。
しかし、図7の平面図に示す実施形態では、スイッチングパワーモジュール1が実装された基板15Aにゲート抵抗3を実装、配置している。
なお、基板15A上におけるゲート抵抗3の具体的な配置は、上述した実施形態のゲート抵抗3と同様のパターンが考えられる。つまり、まず、図2に示すような、スイッチングパワーモジュール1に隣接してこれと同一の実装面に実装、配置する場合が考えられる。あるいは、図3に示すような、スイッチングパワーモジュール1の実装面とは反対側の面に、基板15Aを挟んでスイッチングパワーモジュール1と対向するように実装、配置する場合が考えられる。
そして、ゲート抵抗3をスイッチングパワーモジュール1と同じ基板15Aに実装する構成とすれば、上述した図1の実施形態と同様の効果を得ることができる。
また、上述した各実施形態では、基板15,15Aのスイッチングパワーモジュール1と同じ実装面にこれと隣接して、あるいは、スイッチングパワーモジュール1と反対側の面にこれと対向して、ゲート抵抗3を実装、配置する構成とした。
しかし、スイッチングパワーモジュール1と同様の、あるいは、それに近い温度勾配(電力変換装置の使用開始からの経過時間に対する温度変化量の特性)を有する部分であれば、スイッチングパワーモジュール1以外のものに、上述した各実施形態で説明したような位置関係で、ゲート抵抗3を配置するようにしてもよい。
例えば、電源回路ブロック13は、スイッチングパワーモジュール1と同様に、100ボルト以下30アンペア(ピーク値)以上という低電圧大電流の直流電力が加わり、そのような低電圧大電流の電力に応じたレベルで発熱が発生する。そのため、電力変換装置の使用開始からの経過時間に対する電源回路ブロック13の温度勾配は、スイッチングパワーモジュール1の温度勾配と近い場合がある。
そのような場合は、ゲート抵抗3を、基板15,15Bの電源回路ブロック13と同じ実装面にこれと隣接して、あるいは、電源回路ブロック13と反対側の面にこれと対向して、ゲート抵抗3を実装、配置する構成としてもよい。
本発明の一実施形態に係る電力変換装置の構造を示す平面図である。 図1の電力変換装置の側面図である。 図1の変形例に係る電力変換装置の側面図である。 常温時のMOSFETの耐電圧値とサージ電圧発生中のデバイス間電圧との関係、及び、同デバイス間電流を示す波形図である。 温度上昇時のMOSFETの耐電圧値とサージ電圧発生中のデバイス間電圧との関係、及び、同デバイス間電流を示す波形図である。 温度上昇時における図1のスイッチングパワーモジュール中のMOSFETの耐電圧値とサージ電圧発生中のデバイス間電圧との関係、及び、同デバイス間電流を示す波形図である。 本発明の他の実施形態に係る電力変換装置の構造を示す平面図である。 従来の電力変換装置の構造の一例を示す平面図である。 従来の電力変換装置の構造の他の例を示す平面図である。
符号の説明
1 スイッチングパワーモジュール
3 ゲート抵抗
5 ゲート駆動回路
15,15A,15B 基板

Claims (1)

  1. ゲート抵抗を介してゲート駆動回路から供給されるゲート駆動信号によりゲート電圧が制御されるスイッチングパワーデバイスを用いて電力の変換を行う電力変換装置における、前記ゲート抵抗の配置構造であって、
    前記電力変換装置中の前記ゲート抵抗を除く他のデバイスのうち特定のデバイスが実装された基板の、前記特定のデバイスの実装面における該特定のデバイスに隣接する箇所、又は、前記基板の前記実装面とは反対側の面における前記特定のデバイスと前記基板を挟んで対向する箇所に、前記ゲート抵抗が配置されており、
    前記特定のデバイスが、前記スイッチングパワーデバイスの発熱による温度変化と同期した発熱による温度変化が生じる前記スイッチングパワーデバイス以外のデバイス、又は、該スイッチングパワーデバイス自身である、
    ことを特徴とする電力変換装置のゲート抵抗配置構造。
JP2007258029A 2007-10-01 2007-10-01 電力変換装置のゲート抵抗配置構造 Pending JP2009089544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007258029A JP2009089544A (ja) 2007-10-01 2007-10-01 電力変換装置のゲート抵抗配置構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007258029A JP2009089544A (ja) 2007-10-01 2007-10-01 電力変換装置のゲート抵抗配置構造

Publications (1)

Publication Number Publication Date
JP2009089544A true JP2009089544A (ja) 2009-04-23

Family

ID=40662195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007258029A Pending JP2009089544A (ja) 2007-10-01 2007-10-01 電力変換装置のゲート抵抗配置構造

Country Status (1)

Country Link
JP (1) JP2009089544A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917435B1 (en) 2016-09-13 2018-03-13 Ford Global Technologies, Llc Piecewise temperature compensation for power switching devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0518127U (ja) * 1991-08-07 1993-03-05 神鋼電機株式会社 半導体スイツチング素子のドライブ回路
JPH0898507A (ja) * 1994-09-20 1996-04-12 Ricoh Co Ltd 電流調整回路
JP2003319638A (ja) * 2002-04-18 2003-11-07 Nissan Motor Co Ltd 半導体素子のゲート駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0518127U (ja) * 1991-08-07 1993-03-05 神鋼電機株式会社 半導体スイツチング素子のドライブ回路
JPH0898507A (ja) * 1994-09-20 1996-04-12 Ricoh Co Ltd 電流調整回路
JP2003319638A (ja) * 2002-04-18 2003-11-07 Nissan Motor Co Ltd 半導体素子のゲート駆動回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917435B1 (en) 2016-09-13 2018-03-13 Ford Global Technologies, Llc Piecewise temperature compensation for power switching devices

Similar Documents

Publication Publication Date Title
US9338926B2 (en) Cooling structure for electronic circuit component and inverter apparatus using the same
Prasobhu et al. Active thermal control of GaN-based DC/DC converter
JP5294335B2 (ja) 半導体装置
JP6330350B2 (ja) 電源装置及び電源装置の制御方法
JP2011258623A (ja) パワー半導体システム
US9813008B2 (en) Half-bridge switching circuit system
WO2016143419A1 (ja) 負荷電流制御装置
TW200540592A (en) Power supply and display
JP2009089451A (ja) Dc・dcコンバータ
JP5891184B2 (ja) パワーサイクル試験装置
JP6820825B2 (ja) 半導体装置及びその駆動方法
RU2581612C1 (ru) Ограничение перегрузки при работе с пиковой мощностью
US8368384B2 (en) Reduction of semiconductor stresses
JP2006141168A (ja) 電力変換装置
JP2009089544A (ja) 電力変換装置のゲート抵抗配置構造
KR102061816B1 (ko) 인버터
JP2006352931A (ja) スイッチング素子保護回路
JP5505951B2 (ja) 電力回生装置
JP2009043521A (ja) 燃料電池システム
JP2006230156A (ja) 電力変換装置
JP2016213659A (ja) 半導体スイッチ回路
JP2014239576A (ja) 電力変換装置
JP2014225972A (ja) 電力変換装置およびその制御方法
JPH05110215A (ja) パワー配線基板
SE1250798A1 (sv) Förbättrat strömställarskydd

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140513