JP2009088974A - Device and electronic equipment - Google Patents

Device and electronic equipment Download PDF

Info

Publication number
JP2009088974A
JP2009088974A JP2007255713A JP2007255713A JP2009088974A JP 2009088974 A JP2009088974 A JP 2009088974A JP 2007255713 A JP2007255713 A JP 2007255713A JP 2007255713 A JP2007255713 A JP 2007255713A JP 2009088974 A JP2009088974 A JP 2009088974A
Authority
JP
Japan
Prior art keywords
terminal
view
plan
terminals
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007255713A
Other languages
Japanese (ja)
Inventor
Kazumi Hara
一巳 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007255713A priority Critical patent/JP2009088974A/en
Publication of JP2009088974A publication Critical patent/JP2009088974A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a decrease in yields, and to provide a reliable device and electronic equipment. <P>SOLUTION: The device has a first functional device having a first region in which a first terminal is provided, and a second functional device having a second region in which a second terminal connected to the first one is provided. In the device, the area of the first functional device is smaller than that of the second one in a plan view, and the area of the first region is smaller than that of the second one in a plan view. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、デバイス及び電子機器に関する。   The present invention relates to a device and an electronic apparatus.

近年、水晶振動子などの圧電振動子と発振回路を含む半導体装置とが一体的に接合された圧電発振器が知られている。半導体装置は、例えばシリコンなどの半導体基板の両面に端子が形成された構成になっている。半導体基板の一方の面に設けられた端子は例えばハンダによって圧電振動子に接続される端子であり、半導体基板の他方の面に設けられた端子は外部端子となっている(例えば、特許文献1参照)。
特開2004−15444号公報
In recent years, a piezoelectric oscillator in which a piezoelectric vibrator such as a crystal vibrator and a semiconductor device including an oscillation circuit are integrally joined is known. The semiconductor device has a configuration in which terminals are formed on both surfaces of a semiconductor substrate such as silicon. The terminal provided on one surface of the semiconductor substrate is a terminal connected to the piezoelectric vibrator by, for example, solder, and the terminal provided on the other surface of the semiconductor substrate is an external terminal (for example, Patent Document 1). reference).
JP 2004-15444 A

しかしながら、リフロー中にハンダを溶融する際に当該ハンダが圧電素子体の電極上に広がることがあり、上記構成では、これに伴って半導体装置が移動し圧電素子体に対する半導体装置の位置がずれてしまう虞がある。この結果、歩留まりが低下してしまうという問題がある。   However, when the solder is melted during reflow, the solder may spread on the electrodes of the piezoelectric element body. In the above configuration, the semiconductor device moves and the position of the semiconductor device relative to the piezoelectric element body shifts accordingly. There is a risk of it. As a result, there is a problem that the yield decreases.

以上のような事情に鑑み、本発明の目的は、歩留まり低下を防ぐと共に、信頼性の高いデバイス及び電子機器を提供することにある。   In view of the circumstances as described above, an object of the present invention is to provide a highly reliable device and electronic apparatus while preventing a decrease in yield.

上記目的を達成するため、本発明に係るデバイスは、第1端子が設けられる第1領域を有する第1機能素子と、前記第1端子に接続される第2端子が設けられる第2領域を有する第2機能素子とを備えるデバイスであって、前記第1機能素子は、前記第2機能素子よりも平面視で面積が大きく、前記第2領域は、前記第1領域よりも平面視で面積が大きいことを特徴とする。   In order to achieve the above object, a device according to the present invention has a first functional element having a first region in which a first terminal is provided and a second region in which a second terminal connected to the first terminal is provided. A device having a second functional element, wherein the first functional element has a larger area in plan view than the second functional element, and the second region has a larger area in plan view than the first region. It is large.

本発明によれば、平面視での面積が大きい第1機能素子では第1端子の形成領域である第1領域が小さく、平面視での面積が小さい第2機能素子では第2端子の形成領域である第2領域が大きいので、第1端子と第2端子とを接続する際に、セルフアライメントによる位置ずれを抑えることができる。これにより、第1機能素子と第2機能素子との間で位置ずれを防ぐことができるので、歩留まり低下を防ぐことができ、信頼性の高いデバイスを得ることができる。   According to the present invention, in the first functional element having a large area in plan view, the first region as the first terminal forming area is small, and in the second functional element having a small area in plan view, the second terminal forming area. Since the second region is large, misalignment due to self-alignment can be suppressed when connecting the first terminal and the second terminal. Thereby, since a position shift can be prevented between the first functional element and the second functional element, a decrease in yield can be prevented, and a highly reliable device can be obtained.

上記のデバイスは、前記第1端子及び前記第2端子は、それぞれ複数設けられており、前記第1端子と前記第2端子とは、ハンダによって接続されており、前記複数の第1端子は平面視での寸法がそれぞれ等しく、前記複数の第2端子は平面視での寸法がそれぞれ等しいことを特徴とする。
本発明によれば、第1端子及び第2端子がそれぞれ複数設けられており、第1端子と第2端子とはハンダによって接続されており、複数の第1端子が平面視での寸法がそれぞれ等しく、複数の第2端子が平面視での寸法がそれぞれ等しいこととしたので、第1端子と第2端子とを接続するときのハンダ量の違いによる端子ごとの凝集力の差を軽減することができ、第1機能素子と第2機能素子との間の位置ずれを一層効果的に防ぐことが可能となる。
In the device, a plurality of the first terminals and the second terminals are provided, the first terminals and the second terminals are connected by solder, and the plurality of first terminals are planar. Each of the plurality of second terminals has the same size in plan view, and the same size in plan view.
According to the present invention, a plurality of first terminals and second terminals are provided, the first terminals and the second terminals are connected by solder, and the plurality of first terminals have dimensions in plan view, respectively. Since the plurality of second terminals have the same size in plan view, the difference in cohesive force for each terminal due to the difference in solder amount when connecting the first terminal and the second terminal is reduced. It is possible to prevent the positional deviation between the first functional element and the second functional element more effectively.

上記のデバイスは、前記第1端子及び前記第2端子は、それぞれ複数設けられており、前記複数の第1端子は、前記第1機能素子のうち前記第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、前記複数の第2端子は、前記第2機能素子の平面視中心位置に対して対称的になるように配置されていることを特徴とする。
本発明によれば、第1端子及び第2端子がそれぞれ複数設けられており、複数の第1端子が第1機能素子のうち第2機能素子が平面視で重なる領域の中心位置に対して対称的になるように配置されており、複数の第2端子が第2機能素子の平面視中心位置に対して対称的になるように配置されていることとしたので、第1機能素子上における第2機能素子の搭載位置と第1端子が設けられる第1領域とが大きくずれるのを防ぐことができる。これにより、第1機能素子と第2機能素子との間の位置ずれを防ぐことができる。
In the device, a plurality of the first terminals and the second terminals are provided, and the plurality of first terminals are regions of the first functional element that overlap the second functional element in plan view. The second terminals are arranged symmetrically with respect to a center position, and the plurality of second terminals are arranged symmetrically with respect to a center position in plan view of the second functional element. And
According to the present invention, a plurality of first terminals and a plurality of second terminals are provided, and the plurality of first terminals are symmetrical with respect to the center position of the region where the second functional elements of the first functional elements overlap in plan view. Since the plurality of second terminals are arranged so as to be symmetrical with respect to the center position of the second functional element in plan view, the second terminal on the first functional element is arranged. It is possible to prevent the mounting position of the bifunctional element and the first region in which the first terminal is provided from being greatly shifted. Thereby, position shift between the 1st functional element and the 2nd functional element can be prevented.

上記のデバイスは、前記第1端子と前記第2端子とはハンダによって接続されており、
前記第1端子及び前記第2端子のうち少なくとも一方は、断面視中央部よりも断面視端部の方が厚さが厚くなっていることを特徴とする。
本発明によれば、第1端子及び第2端子のうち少なくとも一方は、断面視中央部よりも断面視端部の方が厚さが厚くなっているので、端子上でハンダの広がりを抑えることができる。これにより、第1端子と第2端子との間のズレを抑えることができる。
In the above device, the first terminal and the second terminal are connected by solder,
At least one of the first terminal and the second terminal is characterized in that the end portion in the cross-sectional view is thicker than the central portion in the cross-sectional view.
According to the present invention, since at least one of the first terminal and the second terminal is thicker at the end portion in cross-sectional view than at the central portion in cross-sectional view, the spread of solder on the terminal is suppressed. Can do. Thereby, the shift | offset | difference between a 1st terminal and a 2nd terminal can be suppressed.

本発明に係るデバイスは、第1端子が設けられる第1領域を有する第1機能素子と、前記第1端子に電気的に接続される第2端子が設けられる第2領域を有する第2機能素子とを備えるデバイスであって、前記第1機能素子は基板の第1面に実装されており、前記第2機能素子は基板の前記第1面とは反対の第2面に実装されており、前記基板の前記第1面には、前記第1端子に接続される第3端子を有する第3領域が設けられており、前記基板の前記第2面には、前記第2端子に接続され前記第3端子に接続される第4端子を有する第4領域が設けられており、前記基板は、第1機能素子及び前記第2機能素子よりも平面視で面積が大きく、前記第1領域は、前記第3領域よりも平面視で面積が大きく、前記第2領域は、前記第4領域よりも平面視で面積が大きいことを特徴とする。   The device according to the present invention includes a first functional element having a first region in which a first terminal is provided, and a second functional element having a second region in which a second terminal electrically connected to the first terminal is provided. The first functional element is mounted on the first surface of the substrate, and the second functional element is mounted on the second surface opposite to the first surface of the substrate, The first surface of the substrate is provided with a third region having a third terminal connected to the first terminal, and the second surface of the substrate is connected to the second terminal and is connected to the second terminal. A fourth region having a fourth terminal connected to the third terminal is provided, the substrate has a larger area in plan view than the first functional element and the second functional element, the first region, The area is larger in plan view than the third region, and the second region is larger than the fourth region. Characterized in that a large area in plan view.

本発明によれば、平面視での面積が小さい第1機能素子と第2機能素子とを平面視での面積の大きい基板に接続することとしたので、第1機能素子と第2機能素子とを直接接合する場合に比べてハンドリング性が向上することになる。加えて、面積の大きい基板の端子形成領域(第3領域及び第4領域)よりも面積の小さい第1機能素子及び第2機能素子の端子形成領域(第1領域及び第2領域)の方が面積が広いので、セルフアライメント効果を高めることができる。これにより、接続時のズレを抑えることができる。   According to the present invention, the first functional element and the second functional element having a small area in plan view are connected to the substrate having a large area in plan view. The handling property is improved as compared with the case of directly joining. In addition, the terminal formation regions (first region and second region) of the first functional element and the second functional element having a smaller area than the terminal formation regions (third region and fourth region) of the substrate having a large area. Since the area is large, the self-alignment effect can be enhanced. Thereby, the shift | offset | difference at the time of a connection can be suppressed.

上記のデバイスは、前記第1端子、前記第2端子、前記第3端子及び前記第4端子は、それぞれ複数設けられており、前記第1端子と前記第3端子とは、ハンダによって接続されており、前記第2端子と前記第4端子とは、ハンダによって接続されており、前記複数の第1端子は平面視での寸法がそれぞれ等しく、前記複数の第2端子は平面視での寸法がそれぞれ等しく、前記複数の第3端子は平面視での寸法がそれぞれ等しく、前記複数の第4端子は平面視での寸法がそれぞれ等しいことを特徴とする。
本発明によれば、第1端子、第2端子、第3端子及び第4端子がそれぞれ複数設けられており、第1端子と前記第3端子、前記第2端子と前記第4端子が、それぞれハンダによって接続されており、第1端子同士、第2端子同士、第3端子同士及び第4端子同士の平面視での寸法がそれぞれ等しいこととしたので、第1端子と第3端子、また、第2端子と第4端子とを接続するときのハンダ量の違いによる端子ごとの凝集力の差を軽減することができ、第1機能素子と第2機能素子との間の位置ずれを一層効果的に防ぐことが可能となる。
In the device, a plurality of the first terminal, the second terminal, the third terminal, and the fourth terminal are provided, and the first terminal and the third terminal are connected by solder. The second terminal and the fourth terminal are connected by solder, the plurality of first terminals have the same dimensions in plan view, and the plurality of second terminals have dimensions in plan view. The plurality of third terminals have the same size in plan view, and the plurality of fourth terminals have the same size in plan view.
According to the present invention, a plurality of first terminals, second terminals, third terminals, and fourth terminals are provided, and the first terminal and the third terminal, the second terminal and the fourth terminal, Since the dimensions of the first terminals, the second terminals, the third terminals, and the fourth terminals in plan view are equal to each other because they are connected by solder, the first terminal and the third terminal, The difference in the cohesive force of each terminal due to the difference in solder amount when connecting the second terminal and the fourth terminal can be reduced, and the positional deviation between the first functional element and the second functional element is more effective. Can be prevented.

上記のデバイスは、前記第1端子、前記第2端子、前記第3端子及び前記第4端子は、それぞれ複数設けられており、前記複数の第1端子は、前記第1機能素子の平面視中心位置に対して対称的になるように配置されており、前記複数の第2端子は、前記第2機能素子の平面視中心位置に対して対称的になるように配置されており、前記複数の第3端子は、前記基板のうち前記第1機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、前記複数の第4端子は、前記基板のうち前記第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されていることを特徴とする。
本発明によれば、第1端子、第2端子、第3端子及び第4端子がそれぞれ複数設けられており、複数の第1端子が第1機能素子の平面視中心位置に対して対称的になるように配置されており、複数の第2端子が第2機能素子の平面視中心位置に対して対称的になるように配置されており、複数の第3端子が基板のうち第1機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、複数の第4端子が基板のうち第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されていることとしたので、基板の第1面における第1機能素子の搭載位置と第1領域とが大きくずれるのを防ぐことができ、基板の第2面における第2機能素子の搭載位置と第2領域とが大きくずれるのを防ぐことができる。これにより、第1機能素子及び第2機能素子と基板の間の位置ずれを防ぐことができる。
In the device, a plurality of the first terminals, the second terminals, the third terminals, and the fourth terminals are provided, and the plurality of first terminals is a center of the first functional element in a plan view. The plurality of second terminals are arranged so as to be symmetrical with respect to a center position in plan view of the second functional element, and the plurality of second terminals are arranged symmetrically with respect to the position. The third terminal is disposed so as to be symmetric with respect to a center position of a region of the substrate that overlaps the first functional element in plan view, and the plurality of fourth terminals are the substrate of the substrate. The second functional element is arranged so as to be symmetric with respect to the center position of a region overlapping in plan view.
According to the present invention, a plurality of first terminals, second terminals, third terminals, and fourth terminals are provided, and the plurality of first terminals are symmetrical with respect to the center position in plan view of the first functional element. The plurality of second terminals are arranged symmetrically with respect to the center position in plan view of the second functional element, and the plurality of third terminals are the first functional element of the substrate. Are arranged symmetrically with respect to the center position of the region overlapping in plan view, and the plurality of fourth terminals are symmetrical with respect to the center position of the region overlapping with the second functional element of the substrate in plan view. Therefore, it is possible to prevent the mounting position of the first functional element on the first surface of the substrate and the first region from being greatly shifted, and the second function on the second surface of the substrate. It is possible to prevent the mounting position of the element and the second region from being greatly shifted. . Thereby, the position shift between a 1st functional element and a 2nd functional element, and a board | substrate can be prevented.

上記のデバイスは、前記第1端子と前記第3端子との間及び前記第2端子と前記第4端子との間はハンダによって接続されており、前記第1端子、第2端子、第3端子及び前記第4端子のうち少なくとも1つは、断面視中央部よりも断面視端部の方が厚さが厚くなっていることを特徴とする。
本発明によれば、第1端子、第2端子、第3端子及び第4端子のうち少なくとも1つは、断面視中央部よりも断面視端部の方が厚さが厚くなっているので、端子上でハンダの広がりを抑えることができる。これにより、第1端子と第3端子との間のズレ若しくは第2端子と第4端子との間のズレを抑えることができる。
In the above device, the first terminal, the third terminal, and the second terminal and the fourth terminal are connected by solder, and the first terminal, the second terminal, and the third terminal are connected. In addition, at least one of the fourth terminals is characterized in that the end portion in the cross-sectional view is thicker than the central portion in the cross-sectional view.
According to the present invention, at least one of the first terminal, the second terminal, the third terminal, and the fourth terminal is thicker at the end portion in cross-sectional view than at the central portion in cross-section. The spread of solder on the terminal can be suppressed. Thereby, the gap between the first terminal and the third terminal or the gap between the second terminal and the fourth terminal can be suppressed.

上記のデバイスは、前記第1機能素子は、発振回路を有する回路素子であり、前記第2機能素子は、圧電振動子を有する圧電素子であることを特徴とする。
本発明によれば、平面視での面積が大きい圧電素子では第2端子の形成領域である第2領域が小さく、平面視での面積が小さい回路素子では第1端子の形成領域である第1領域が大きいので、第1端子と第2端子とを接続する際に、セルフアライメントによる位置ずれを抑えることができる。これにより、回路素子と圧電素子との間で位置ずれを防ぐことができ、歩留まり低下を防ぐことができる。
In the above device, the first functional element is a circuit element having an oscillation circuit, and the second functional element is a piezoelectric element having a piezoelectric vibrator.
According to the present invention, the piezoelectric element having a large area in plan view has a small second area as the second terminal forming area, and the circuit element having a small area in plan view has the first terminal forming area as the first terminal. Since the area is large, misalignment due to self-alignment can be suppressed when connecting the first terminal and the second terminal. As a result, it is possible to prevent displacement between the circuit element and the piezoelectric element, and it is possible to prevent a decrease in yield.

上記のデバイスは、前記第1機能素子は、圧電振動子を有する圧電素子であり、前記第2機能素子は、発振回路を有する回路素子であることを特徴とする。
本発明によれば、平面視での面積が大きい回路素子では第2端子の形成領域である第2領域が小さく、平面視での面積が小さい圧電素子では第1端子の形成領域である第1領域が大きいので、第1端子と第2端子とを接続する際に、セルフアライメントによる位置ずれを抑えることができる。これにより、圧電素子と回路素子との間で位置ずれを防ぐことができ、歩留まり低下を防ぐことができる。
In the above device, the first functional element is a piezoelectric element having a piezoelectric vibrator, and the second functional element is a circuit element having an oscillation circuit.
According to the present invention, in the circuit element having a large area in plan view, the second area as the second terminal forming area is small, and in the piezoelectric element having a small area in plan view, the first terminal forming area. Since the area is large, misalignment due to self-alignment can be suppressed when connecting the first terminal and the second terminal. As a result, it is possible to prevent displacement between the piezoelectric element and the circuit element, and it is possible to prevent a decrease in yield.

本発明に係る電子機器は、上記のデバイスを搭載したことを特徴とする。
本発明によれば、信頼性の高いデバイスを搭載したので、高品質な電子機器を得ることができる。
An electronic apparatus according to the present invention includes the above-described device.
According to the present invention, since a highly reliable device is mounted, a high-quality electronic device can be obtained.

本発明の実施の形態を図面に基づき説明する。以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。   Embodiments of the present invention will be described with reference to the drawings. In each drawing used for the following description, the scale of each member is appropriately changed in order to make each member a recognizable size.

[第1実施形態]
図1は、本実施形態に係る圧電発振器(デバイス)の構成を示す断面図である。
同図に示すように、圧電発振器90は、半導体装置(第2機能素子)5と、圧電振動子(第1機能素子)97とを備えており、半導体装置5と圧電振動子97とが一体化された構成になっている。
[First Embodiment]
FIG. 1 is a cross-sectional view showing a configuration of a piezoelectric oscillator (device) according to the present embodiment.
As shown in the figure, the piezoelectric oscillator 90 includes a semiconductor device (second functional element) 5 and a piezoelectric vibrator (first functional element) 97, and the semiconductor device 5 and the piezoelectric vibrator 97 are integrated. It has become a structured.

(半導体装置)
半導体装置5は、半導体基板10、ウエハレベルCSP層30、バンプ37及び接続端子(第2端子)54を有している。
半導体基板10は、例えばシリコン等からなる板状部材である。半導体基板10には、当該半導体基板10の表面10a及び裏面10bを貫通する導電部12が設けられている。導電部12は、例えば銅(Cu)、タングステン(W)、アルミニウム(Al)、ポリシリコンなどの導電性の高い材料からなる。導電部12によって半導体基板10の表面10a側と裏面10b側とが導通されている。導電部12と半導体基板10との間には不図示の絶縁膜が形成されている。この導電部12については、上記のように半導体基板10を貫通する構成の他、半導体基板10の側面に沿って形成された構成であっても構わない。
(Semiconductor device)
The semiconductor device 5 includes a semiconductor substrate 10, a wafer level CSP layer 30, bumps 37, and connection terminals (second terminals) 54.
The semiconductor substrate 10 is a plate-like member made of, for example, silicon. The semiconductor substrate 10 is provided with a conductive portion 12 that penetrates the front surface 10 a and the back surface 10 b of the semiconductor substrate 10. The conductive portion 12 is made of a highly conductive material such as copper (Cu), tungsten (W), aluminum (Al), or polysilicon. The front surface 10 a side and the back surface 10 b side of the semiconductor substrate 10 are electrically connected by the conductive portion 12. An insulating film (not shown) is formed between the conductive portion 12 and the semiconductor substrate 10. The conductive portion 12 may have a configuration formed along the side surface of the semiconductor substrate 10 in addition to the configuration penetrating the semiconductor substrate 10 as described above.

半導体基板10の表面10a側には、下地層21、電極22、電極23、第1絶縁層24が設けられている。
下地層21は、例えば酸化珪素(SiO)、窒化珪素(Si)等の絶縁性材料によって形成されている。下地層21のうち複数の所定領域のそれぞれ電極22及び23が設けられており、これら電極22及び電極23が設けられた領域以外の領域には第1絶縁層24が設けられている。下地層21のうち導電部12に平面視で重なる部分には開口部が設けられており、下地層21の表面上に導電部12が露出した状態になっている。下地層21の表面には、例えばトランジスタ、メモリ素子を有する集積回路(不図示)が形成されており、この集積回路によって発振回路50が構成されている。発振回路50は、不図示の配線等を介して電極22及び電極23に電気的に接続されている。電極22及び電極23の材料としては、チタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)、銅(Cu)、あるいは、これらを含む合金等が挙げられる。電極23は下地層21の開口部を覆うように設けられており、電極23の一部が当該開口部に露出している。電極23は、導電部12のうち半導体基板10の表面10a側の端部12aに電気的に接続されている。
A base layer 21, an electrode 22, an electrode 23, and a first insulating layer 24 are provided on the surface 10 a side of the semiconductor substrate 10.
The underlayer 21 is made of an insulating material such as silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ). A plurality of predetermined regions of the base layer 21 are provided with electrodes 22 and 23, respectively, and a first insulating layer 24 is provided in a region other than the region where the electrodes 22 and 23 are provided. An opening is provided in a portion of the base layer 21 that overlaps the conductive portion 12 in plan view, and the conductive portion 12 is exposed on the surface of the base layer 21. An integrated circuit (not shown) having, for example, a transistor and a memory element is formed on the surface of the base layer 21, and the oscillation circuit 50 is configured by this integrated circuit. The oscillation circuit 50 is electrically connected to the electrode 22 and the electrode 23 via a wiring (not shown). Examples of the material of the electrode 22 and the electrode 23 include titanium (Ti), titanium nitride (TiN), aluminum (Al), copper (Cu), and alloys containing these. The electrode 23 is provided so as to cover the opening of the base layer 21, and a part of the electrode 23 is exposed to the opening. The electrode 23 is electrically connected to the end portion 12 a on the surface 10 a side of the semiconductor substrate 10 in the conductive portion 12.

ウエハレベルCSP層30は、第1絶縁層24上に形成されており、第1配線31、金属膜32、第2絶縁層33、第2配線34及び第3絶縁層を有している。第1配線31は、電極22に電気的に接続されている。金属膜32は、電極23の表面に設けられている。第2絶縁層33は、第1配線31上及び金属膜32上を覆うように設けられている。第2配線34は、第2絶縁層33上に形成されており、第1配線31に電気的に接続されている。第3絶縁層35は、第2配線34上に形成されている。第1配線31の一部が第2絶縁層33に対して露出しており、この露出部分においてランド部36を形成している。ランド部36は、第2配線34に電気的に接続されている。第3絶縁層35は、第2絶縁層33上及び第2配線34上のバンプ37が形成される領域以外の領域を覆うように設けられている。金属膜32の材料としては、Au、TiW、Cu、Cr、Ni、Ti、W、NiV、Al等の金属を使用することができる。また、金属膜32は、これらの金属を積層して形成することも可能である。なお、金属膜(積層構造の場合、少なくとも1層)32は、電極よりも耐腐食性の高い材料、例えばAu、TiW、Crを用いて形成することが好ましい。   The wafer level CSP layer 30 is formed on the first insulating layer 24 and has a first wiring 31, a metal film 32, a second insulating layer 33, a second wiring 34, and a third insulating layer. The first wiring 31 is electrically connected to the electrode 22. The metal film 32 is provided on the surface of the electrode 23. The second insulating layer 33 is provided so as to cover the first wiring 31 and the metal film 32. The second wiring 34 is formed on the second insulating layer 33 and is electrically connected to the first wiring 31. The third insulating layer 35 is formed on the second wiring 34. A part of the first wiring 31 is exposed to the second insulating layer 33, and a land portion 36 is formed in this exposed portion. The land portion 36 is electrically connected to the second wiring 34. The third insulating layer 35 is provided so as to cover a region other than the region where the bumps 37 are formed on the second insulating layer 33 and the second wiring 34. As a material of the metal film 32, metals such as Au, TiW, Cu, Cr, Ni, Ti, W, NiV, and Al can be used. The metal film 32 can also be formed by stacking these metals. The metal film (at least one layer in the case of a laminated structure) 32 is preferably formed using a material having higher corrosion resistance than the electrode, for example, Au, TiW, or Cr.

バンプ37は、ウエハレベルCSP層30の第2配線34上に設けられた外部端子であり、例えばハンダボールなどからなる。このバンプ37は、外部基板Pに電気的に接続されるようになっている。バンプ37は、第1配線31及び第2配線34を介して電極22に電気的に接続されている。   The bump 37 is an external terminal provided on the second wiring 34 of the wafer level CSP layer 30 and is made of, for example, a solder ball. The bumps 37 are electrically connected to the external substrate P. The bump 37 is electrically connected to the electrode 22 via the first wiring 31 and the second wiring 34.

接続端子54は、半導体基板10の裏面10bに複数設けられている。各接続端子54の平面視での面積はほぼ等しくなっている。各接続端子54は導電部12のうち半導体基板10の裏面10b側の端部12bに接続されており、導電部12によって電極23と接続端子54とが電気的に接続されている。これら両端子の対向領域の大きさは略同一に形成されている。この接続端子54は、図1に示すように、断面視で図中左右方向の中央部が図中左右方向の端部に対して凹んだ凹形状(凹面形状)に形成されている。   A plurality of connection terminals 54 are provided on the back surface 10 b of the semiconductor substrate 10. The area of each connection terminal 54 in plan view is substantially equal. Each connection terminal 54 is connected to an end portion 12 b on the back surface 10 b side of the semiconductor substrate 10 in the conductive portion 12, and the electrode 23 and the connection terminal 54 are electrically connected by the conductive portion 12. The sizes of the opposing regions of these two terminals are substantially the same. As shown in FIG. 1, the connection terminal 54 is formed in a concave shape (concave shape) in which a central portion in the left-right direction in the drawing is recessed with respect to an end portion in the left-right direction in the drawing.

(圧電振動子)
圧電振動子97は、水晶振動子91、支持基板92、封止部材93、引出電極94及び接続端子(第1端子)3を有しており、平面視で半導体装置5に重なる位置に配置されている。圧電振動子97の平面視での面積は、半導体装置5の平面視での面積よりも大きくなっている。
(Piezoelectric vibrator)
The piezoelectric vibrator 97 includes a crystal vibrator 91, a support substrate 92, a sealing member 93, an extraction electrode 94, and a connection terminal (first terminal) 3, and is disposed at a position overlapping the semiconductor device 5 in plan view. ing. The area of the piezoelectric vibrator 97 in plan view is larger than the area of the semiconductor device 5 in plan view.

水晶振動子91は、支持基板92によって保持されている。支持基板92は、ガラスや石英等で形成された板状部材である。封止部材93は例えばガラスや石英等などからなり、当該支持基板92及び水晶振動子91を封止している。支持基板92の内面92aと封止部材93の内面93aとで囲まれた内部空間95が形成されており、当該内部空間95は略密閉(気密封止)された状態になっている。引出電極94は、封止部材93のうち半導体装置5に対向する面に複数設けられている。接続端子3は、各引出電極94の先端部に設けられている。この接続端子3と半導体装置5の接続端子54との間にはハンダ部7が形成されており、当該ハンダ部7によって接続端子3と接続端子54とが電気的に接続されている。   The crystal unit 91 is held by a support substrate 92. The support substrate 92 is a plate-like member formed of glass, quartz, or the like. The sealing member 93 is made of, for example, glass or quartz, and seals the support substrate 92 and the crystal resonator 91. An internal space 95 surrounded by the inner surface 92a of the support substrate 92 and the inner surface 93a of the sealing member 93 is formed, and the internal space 95 is substantially sealed (air-tightly sealed). A plurality of extraction electrodes 94 are provided on the surface of the sealing member 93 facing the semiconductor device 5. The connection terminal 3 is provided at the tip of each extraction electrode 94. A solder part 7 is formed between the connection terminal 3 and the connection terminal 54 of the semiconductor device 5, and the connection terminal 3 and the connection terminal 54 are electrically connected by the solder part 7.

圧電振動子97と半導体装置5との間には充填部材96が設けられている。充填部材96は、例えばエポキシ樹脂、アクリル系樹脂、フェノール樹脂、シリコーン樹脂などの樹脂材料によって構成されており、圧電振動子97と半導体装置5との間を封止している。充填部材96は、平面視で半導体装置5の外側の領域にはみ出すように設けられている。この半導体装置5の外側にはみ出した部分(はみ出し部)96aは半導体基板5の側面10cの一部を覆うように設けられており、はみ出し部96aの表面は半導体装置10の側面10cから圧電振動子97の支持基板92の表面92aにかけて傾斜している。はみ出し部96aによって半導体基板10の側面10cまで覆われていることで、水分などの不純物が圧電発振器90の内部に浸入しにくくなっている。   A filling member 96 is provided between the piezoelectric vibrator 97 and the semiconductor device 5. The filling member 96 is made of, for example, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, or a silicone resin, and seals between the piezoelectric vibrator 97 and the semiconductor device 5. The filling member 96 is provided so as to protrude from the region outside the semiconductor device 5 in plan view. A portion (a protruding portion) 96 a that protrudes outside the semiconductor device 5 is provided so as to cover a part of the side surface 10 c of the semiconductor substrate 5, and the surface of the protruding portion 96 a extends from the side surface 10 c of the semiconductor device 10 to the piezoelectric vibrator. It is inclined toward the surface 92 a of the support substrate 92 of 97. Since the protruding portion 96 a covers the side surface 10 c of the semiconductor substrate 10, impurities such as moisture are less likely to enter the piezoelectric oscillator 90.

図2は、圧電発振器90を圧電振動子97側から見た平面図である。
同図に示すように、半導体装置5の平面視での面積は、圧電振動子97の平面視での面積に比べて小さくなっている。半導体装置5のうち接続端子54が設けられる第2領域81は、圧電振動子97のうち接続端子3が設けられる第1領域82に比べて平面視での面積が大きくなっている。
FIG. 2 is a plan view of the piezoelectric oscillator 90 as viewed from the piezoelectric vibrator 97 side.
As shown in the figure, the area of the semiconductor device 5 in plan view is smaller than the area of the piezoelectric vibrator 97 in plan view. The second region 81 in the semiconductor device 5 where the connection terminal 54 is provided has a larger area in plan view than the first region 82 in the piezoelectric vibrator 97 where the connection terminal 3 is provided.

半導体装置5の2つの接続端子54は平面視での面積がほぼ等しくなっており、半導体装置5のうち圧電振動子97に平面視で重なる領域の中心位置Qに対して対称的になるように配置されている。圧電振動子97の2つの接続端子3は平面視での面積がほぼ等しくなっており、圧電振動子97の平面視中心位置Rに対して対称的になるように配置されている。この中心位置Q及び中心位置Rは一致していても構わない。   The two connection terminals 54 of the semiconductor device 5 have substantially the same area in plan view, and are symmetrical with respect to the center position Q of the region of the semiconductor device 5 that overlaps the piezoelectric vibrator 97 in plan view. Has been placed. The two connection terminals 3 of the piezoelectric vibrator 97 have substantially the same area in plan view, and are arranged so as to be symmetric with respect to the center position R in plan view of the piezoelectric vibrator 97. The center position Q and the center position R may coincide with each other.

図3は、接続端子54と接続端子3との接続の構造を示す断面図である。
同図に示すように、接続端子54は、断面視中央部54aよりも断面視端部54bの方が厚さが厚くなっている。このため、接続端子54上でのハンダ部7の図中左右方向への広がりが抑えられた構成になっている。このハンダ部7は接続端子54の凹形状により、外側へのハンダ流れ出しが押さえられた形になっている。そのため、ハンダ流れ出しによる部品の位置ずれを抑えるのに効果的な構成になっている。本実施形態では半導体装置5の接続端子54が凹形状である場合を示したが、図10に示すように、逆に圧電振動子97の接続端子3が凹形状を有する場合も同様である。この場合ハンダ部7は圧電振動子97の接続端子3の側面の一部を覆うように形成される。そのため、圧電振動子97の接続端子3の側面と半導体装置5の接続端子54の間でハンダがすそを引く形状が実現され、実装時、溶融したハンダの凝集力により効果的に位置ずれを抑えることができる。
FIG. 3 is a cross-sectional view showing a connection structure between the connection terminal 54 and the connection terminal 3.
As shown in the figure, the connection terminal 54 is thicker at the end portion 54b in cross-sectional view than at the central portion 54a in cross-section. For this reason, the spread of the solder portion 7 on the connection terminal 54 in the left-right direction in the drawing is suppressed. The solder portion 7 has a shape in which the solder flow out to the outside is suppressed by the concave shape of the connection terminal 54. For this reason, the configuration is effective in suppressing the positional deviation of the parts due to the solder flowing out. Although the case where the connection terminal 54 of the semiconductor device 5 has a concave shape is shown in the present embodiment, the same applies to the case where the connection terminal 3 of the piezoelectric vibrator 97 has a concave shape as shown in FIG. In this case, the solder portion 7 is formed so as to cover a part of the side surface of the connection terminal 3 of the piezoelectric vibrator 97. Therefore, a shape in which the solder pulls the skirt between the side surface of the connection terminal 3 of the piezoelectric vibrator 97 and the connection terminal 54 of the semiconductor device 5 is realized, and the displacement is effectively suppressed by the agglomeration force of the molten solder at the time of mounting. be able to.

次に、図4から図8を参照して、圧電発振器90の製造方法について説明する。本実施形態においては、半導体装置5の製造についてシリコン基板100上に複数同時に一括して形成される手法を採用するが、簡単のため以下の各図においては1つの半導体装置5を形成する場合が示されている。   Next, a method for manufacturing the piezoelectric oscillator 90 will be described with reference to FIGS. In the present embodiment, a method of simultaneously forming a plurality of semiconductor devices 5 on the silicon substrate 100 is adopted for manufacturing the semiconductor device 5. However, for simplicity, there is a case where one semiconductor device 5 is formed in each of the following drawings. It is shown.

図4(a)に示すように、まず半導体基板10上にウエハレベルCSP層30を形成する。半導体基板10の表面(能動面)10a上に下地層21を形成し、下地層21上に電極22及び電極23を形成する。電極22及び電極23を形成後、当該電極22及び電極23上には、第1絶縁層24を形成し、周知のフォトリソグラフィ法及びエッチング法によって電極22及び電極23を覆う絶縁材料を除去する。電極23を覆う絶縁材料は必ずしも除去しなくても良い。   As shown in FIG. 4A, a wafer level CSP layer 30 is first formed on a semiconductor substrate 10. A base layer 21 is formed on the surface (active surface) 10 a of the semiconductor substrate 10, and an electrode 22 and an electrode 23 are formed on the base layer 21. After forming the electrode 22 and the electrode 23, a first insulating layer 24 is formed on the electrode 22 and the electrode 23, and the insulating material covering the electrode 22 and the electrode 23 is removed by a known photolithography method and etching method. The insulating material covering the electrode 23 is not necessarily removed.

絶縁材料を除去した後、電極22を含む第1絶縁層24上に第1配線31を形成し、電極23の表面に金属膜32を形成する。第1配線31の形成方法としては、例えば、TiW、Cuの順にスパッタ法により形成した後、Cuをめっき法で形成することにより行われる。   After removing the insulating material, the first wiring 31 is formed on the first insulating layer 24 including the electrode 22, and the metal film 32 is formed on the surface of the electrode 23. The first wiring 31 is formed, for example, by forming TiW and Cu in this order by sputtering, and then forming Cu by plating.

金属膜32の形成後、第1配線31及び金属膜32を覆うように第2絶縁層33を形成し、周知のフォトリソグラフィ法により、第2絶縁層33の一部を除去し、第1配線31の一部を露出させてランド部36を形成する。ランド部36の形成後、当該ランド部36に接続するように第2絶縁層33上に第2配線34を形成し、第2絶縁層33上及び第2配線34上のバンプ37が形成される領域以外の領域を覆うように第3絶縁層35を設ける。このように、ウエハレベルCSP層30が形成される。   After the formation of the metal film 32, a second insulating layer 33 is formed so as to cover the first wiring 31 and the metal film 32, and a part of the second insulating layer 33 is removed by a well-known photolithography method. A portion of 31 is exposed to form a land portion 36. After the land portion 36 is formed, the second wiring 34 is formed on the second insulating layer 33 so as to connect to the land portion 36, and the bumps 37 on the second insulating layer 33 and the second wiring 34 are formed. A third insulating layer 35 is provided so as to cover a region other than the region. Thus, the wafer level CSP layer 30 is formed.

ウエハレベルCSP層30の形成後、図4(a)に二点鎖線で示す接着層150を介して、ガラスウエハからなる支持部材200に半導体基板10の表面10a側を支持させる。支持部材200としては、例えばシリコン基板100と略同じ大きさの部材を用いるようにする。接着層150としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。   After the wafer level CSP layer 30 is formed, the front surface 10a side of the semiconductor substrate 10 is supported by the support member 200 made of a glass wafer via the adhesive layer 150 indicated by a two-dot chain line in FIG. As the support member 200, for example, a member having substantially the same size as that of the silicon substrate 100 is used. As the adhesive layer 150, it is desirable to use a curable adhesive such as a thermosetting adhesive or a photocurable adhesive.

半導体基板10を支持部材200に貼り付けた後、砥石等の研削部材を用いて裏面10b側から半導体基板10を研削(バックグラインド)し、例えば100μm程度の厚みまで薄厚化する。スピンエッチング、又はドライポリッシュ等によって基板表面に形成される破砕層を取り除く。基板の薄厚化する方法として、CMP(化学的機械的研磨)を用いることも可能である。   After the semiconductor substrate 10 is attached to the support member 200, the semiconductor substrate 10 is ground (back grind) from the back surface 10b side using a grinding member such as a grindstone, and the thickness is reduced to, for example, about 100 μm. The crushed layer formed on the substrate surface is removed by spin etching or dry polishing. CMP (chemical mechanical polishing) can also be used as a method for thinning the substrate.

半導体基板10を所定の厚みに研削した後、図4(b)に示すように、半導体基板10の裏面10bにフォトレジスト40を形成し、当該フォトレジスト40をマスクとしてドライエッチングによって電極23に対応した半導体基板10及び下地層21を除去する。下地層21の除去後、図4(c)に示すように、半導体基板10の裏面10bから、表面10aに設けられた電極23の裏面が露出するまでエッチングを行い、溝11を形成する。   After grinding the semiconductor substrate 10 to a predetermined thickness, as shown in FIG. 4B, a photoresist 40 is formed on the back surface 10b of the semiconductor substrate 10, and the electrode 40 is applied to the electrode 23 by dry etching using the photoresist 40 as a mask. The semiconductor substrate 10 and the underlying layer 21 thus removed are removed. After removing the base layer 21, as shown in FIG. 4C, etching is performed from the back surface 10b of the semiconductor substrate 10 until the back surface of the electrode 23 provided on the front surface 10a is exposed, thereby forming the grooves 11.

溝11の形成後、図5(a)に示すように半導体基板10の裏面10b及び溝11の内壁に裏面絶縁層14及び絶縁膜13を形成する。絶縁膜13形成後、電極23の裏面部分に設けられた絶縁膜13をドライエッチングあるいはレーザ加工を行い、この部分の絶縁膜13を除去する。図5(b)に示すように、溝11の側壁のみに絶縁膜13が設けられた状態となる。溝11内の絶縁膜13を除去後、たとえば、スパッタ法によりパリア層としてTiW、TiN、Tiを成膜後、後の電気化学プレーティング(ECP)のシード層としてCuを成膜する。その後、電気化学プレーティング法によって溝11の内部にめっき処理を施し、溝11の内側に導電性材料を配置して導電部12を形成し、導電部12の下端部と露出した電極23とを電極23の裏面で電気的に接続する。   After the formation of the groove 11, as shown in FIG. 5A, the back surface insulating layer 14 and the insulating film 13 are formed on the back surface 10 b of the semiconductor substrate 10 and the inner wall of the groove 11. After the insulating film 13 is formed, the insulating film 13 provided on the back surface portion of the electrode 23 is subjected to dry etching or laser processing, and the insulating film 13 in this portion is removed. As shown in FIG. 5B, the insulating film 13 is provided only on the side wall of the groove 11. After the insulating film 13 in the trench 11 is removed, for example, TiW, TiN, and Ti are formed as a paria layer by sputtering, and then Cu is formed as a seed layer for subsequent electrochemical plating (ECP). Thereafter, the inside of the groove 11 is plated by an electrochemical plating method, a conductive material is disposed inside the groove 11 to form a conductive portion 12, and the lower end portion of the conductive portion 12 and the exposed electrode 23 are formed. Electrical connection is made on the back surface of the electrode 23.

導電部12を形成後、半導体基板10の裏面10bに接続端子54をめっき法で形成する。図5(c)に示すように、接続端子54と導電部12とが電気的に接続された状態になる。接続端子54をめっき法で形成することにより、中央部が縁部に対して凹んだ凹形状に形成されることになる。接続端子54の対向領域の幅が300μm〜1mmであれば、凹み量は10〜20μmとなる。接続端子54の形成後、図5(c)に示すように、当該接続端子54上に、例えば鉛フリーはんだからなるハンダ7を搭載する。このハンダ7は、例えば厚さ10〜20μmで形成される。   After forming the conductive portion 12, the connection terminal 54 is formed on the back surface 10b of the semiconductor substrate 10 by plating. As shown in FIG. 5C, the connection terminal 54 and the conductive portion 12 are electrically connected. By forming the connection terminal 54 by a plating method, the center portion is formed in a concave shape that is recessed with respect to the edge portion. If the width | variety of the opposing area | region of the connection terminal 54 is 300 micrometers-1 mm, the amount of dents will be 10-20 micrometers. After the connection terminal 54 is formed, solder 7 made of, for example, lead-free solder is mounted on the connection terminal 54 as shown in FIG. The solder 7 is formed with a thickness of 10 to 20 μm, for example.

この後、半導体基板10の裏面10bに対してダイシングテープを貼り付け、一方、半導体装置10の能動面10aに貼り付けられている支持部材200および支持部材200を保持している接着層を取り除く。その後、図6に示すように、ダイシング装置110によってシリコンウエハ(基板)10を半導体装置5毎にダイシング(切断)し、個片化する。このような工程により、図1に示す半導体装置5の大部分が製造される。   Thereafter, a dicing tape is applied to the back surface 10 b of the semiconductor substrate 10, while the support member 200 attached to the active surface 10 a of the semiconductor device 10 and the adhesive layer holding the support member 200 are removed. Thereafter, as shown in FIG. 6, the silicon wafer (substrate) 10 is diced (cut) for each semiconductor device 5 by the dicing device 110 and separated into individual pieces. Through such a process, most of the semiconductor device 5 shown in FIG. 1 is manufactured.

一方、圧電振動子97においては、大判のガラスウエハ(支持基板92の集合体)250上に複数の水晶振動子91を形成し、各水晶振動子91を封止基板93によって気密封止する。水晶振動子91の封止後、封止部材93上に水晶振動子91に接続された引出電極94を形成する。引き出し電極94の形成後、半導体基板10の接続端子54と略同一の大きさとなるように引出電極94の先端に接続端子3をパターニング形成する。このとき、接続端子3の形成領域(第1領域82、図2参照)の面積を、半導体装置5の接続端子54の形成領域(第2領域81、図2参照)の面積に比べて小さくなるようにパターニングする。   On the other hand, in the piezoelectric vibrator 97, a plurality of crystal vibrators 91 are formed on a large glass wafer (an assembly of support substrates 92) 250, and each crystal vibrator 91 is hermetically sealed with a sealing substrate 93. After sealing the crystal unit 91, an extraction electrode 94 connected to the crystal unit 91 is formed on the sealing member 93. After the extraction electrode 94 is formed, the connection terminal 3 is patterned at the tip of the extraction electrode 94 so as to be approximately the same size as the connection terminal 54 of the semiconductor substrate 10. At this time, the area of the connection terminal 3 formation region (first region 82, see FIG. 2) is smaller than the area of the connection terminal 54 formation region (second region 81, see FIG. 2) of the semiconductor device 5. Pattern it like this.

接続端子3の形成後、図7に示すように、ガラスウエハ250上の接続端子3に、印刷、スピンコーティングあるいはディスペンス等によりフラックスまたはソルダーペーストを供給し、半導体装置5の接続端子54が接続端子3と対向するように個片化された半導体装置5をガラスウエハ250上に搭載する。この段階ではガラスウエハ250及び半導体装置5に対する加熱は行わず、フラックスまたはソルダーペーストの粘着力で半導体装置5をガラスウエハ250に保持させる。半導体装置5の搭載後、リフロー炉やホットプレート等の加熱手段により、ガラスウエハ250を加熱する。このとき、加熱温度は、ハンダ7が充分に溶解(溶融)する温度であり、例えば240℃以上が望ましい。   After the connection terminal 3 is formed, as shown in FIG. 7, flux or solder paste is supplied to the connection terminal 3 on the glass wafer 250 by printing, spin coating, dispensing, or the like, and the connection terminal 54 of the semiconductor device 5 is connected to the connection terminal 3. 3 is mounted on a glass wafer 250 so as to be separated from the semiconductor device 5. At this stage, the glass wafer 250 and the semiconductor device 5 are not heated, and the semiconductor device 5 is held on the glass wafer 250 by the adhesive force of flux or solder paste. After the semiconductor device 5 is mounted, the glass wafer 250 is heated by a heating means such as a reflow furnace or a hot plate. At this time, the heating temperature is a temperature at which the solder 7 is sufficiently dissolved (melted), and is preferably 240 ° C. or higher, for example.

平面視での面積が小さい半導体素子5では接続端子54の形成領域である第2領域82が大きく、平面視での面積が大きい圧電振動子では接続端子3の形成領域である第1領域81が小さいので、ハンダ部7を加熱する際、セルフアライメントによる位置ずれが抑えられることになる。また、接続端子54の断面視中央部54a(図3参照)よりも断面視端部54b(図3参照)の方が厚さが厚くなっているので、接続端子54上でのハンダ部7の広がりが抑えられることになる。このため、ハンダ部7は、接続端子54の外側に広がってしまうことは無く、接続端子54の凹部に集まるように形成されることになる。   In the semiconductor element 5 having a small area in plan view, the second region 82 that is the formation region of the connection terminal 54 is large, and in the piezoelectric vibrator having a large area in plan view, the first region 81 that is the formation region of the connection terminal 3 is formed. Since it is small, when the solder part 7 is heated, the position shift due to self-alignment is suppressed. Further, since the thickness of the end portion 54b (see FIG. 3) in the cross-sectional view is thicker than the central portion 54a (see FIG. 3) in the cross-sectional view of the connection terminal 54, the solder portion 7 on the connection terminal 54 The spread will be suppressed. For this reason, the solder part 7 does not spread to the outside of the connection terminal 54, and is formed so as to gather in the recess of the connection terminal 54.

加熱後、半導体基板10の表面10a側に形成されたランド36上に、例えば鉛フリーはんだからなるバンプ37を搭載する。バンプ37を設ける際には、はんだボールを第2配線34上に搭載する形態でもよいし、はんだペーストを第2配線34上に印刷する形態や、塗布によって形成されるハンダコートでもよい。なお、バンプ37はウエハレベルCSP層形成後、支持部材200を貼り付けるための接着層160を設ける前に形成してもよい。その場合、接着層150の厚みに関して、形成された端子の高さを覆う程度の厚みに形成することが望ましい。バンプの形成方法としては、はんだボールを搭載、または、はんだペーストを印刷によって供給しリフロー法などの加熱によって形成することができる。その場合、残留するフラックスを除去するために、洗浄することが望ましい。   After the heating, bumps 37 made of, for example, lead-free solder are mounted on the lands 36 formed on the surface 10a side of the semiconductor substrate 10. When the bumps 37 are provided, the solder ball may be mounted on the second wiring 34, the solder paste may be printed on the second wiring 34, or the solder coat formed by coating. The bumps 37 may be formed after the wafer level CSP layer is formed and before the adhesive layer 160 for attaching the support member 200 is provided. In that case, it is desirable to form the adhesive layer 150 to a thickness that covers the height of the formed terminal. As a method for forming the bump, a solder ball can be mounted, or a solder paste can be supplied by printing and formed by heating such as a reflow method. In that case, it is desirable to wash in order to remove the remaining flux.

バンプ37を形成後、ガラスウエハ250上の接続端子3と半導体装置5の接続端子54との接合部周辺に残留したフラックスまたはソルダーペーストを洗浄し、パッケージ体97と半導体装置5との間を封止樹脂96で封止する。封止後、シリコンウエハ10をダンシングした場合と同様、ガラスウエハ250をダイシング(切断)して分割することにより、図8に示すように複数の圧電発振器90が個片化されて完成する。   After the bumps 37 are formed, the flux or solder paste remaining around the joint between the connection terminal 3 on the glass wafer 250 and the connection terminal 54 of the semiconductor device 5 is washed, and the gap between the package body 97 and the semiconductor device 5 is sealed. Sealed with a stop resin 96. After sealing, as in the case where the silicon wafer 10 is danced, the glass wafer 250 is diced (cut) and divided to complete a plurality of piezoelectric oscillators 90 as shown in FIG.

このように、本実施形態によれば、平面視での面積が小さい半導体素子5では接続端子54の形成領域である第2領域82が大きく、平面視での面積が大きい圧電振動子では接続端子3の形成領域である第1領域81が小さいので、ハンダ部7を加熱する際、セルフアライメントによる位置ずれが抑えられることになる。これにより、半導体装置5と圧電振動子97との間で位置ずれを防ぐことができるので、歩留まり低下を防ぐことができ、信頼性の高い圧電発振器90を得ることができる。   As described above, according to the present embodiment, in the semiconductor element 5 having a small area in plan view, the second region 82 that is the formation region of the connection terminal 54 is large, and in the piezoelectric vibrator having a large area in plan view, the connection terminal Since the first region 81, which is the formation region 3, is small, misalignment due to self-alignment is suppressed when the solder portion 7 is heated. Thereby, since it is possible to prevent positional deviation between the semiconductor device 5 and the piezoelectric vibrator 97, it is possible to prevent a decrease in yield and to obtain a highly reliable piezoelectric oscillator 90.

また、本実施形態によれば、2つの接続端子54の平面視での寸法がそれぞれ等しく、2つの接続端子3の平面視での寸法がそれぞれ等しいこととしたので、接続端子54と接続端子3とを接続するときのハンダ部7の量の違いによる端子ごとの凝集力の差を軽減することができ、半導体装置5と圧電振動子97との間の位置ずれを一層効果的に防ぐことが可能となる。   Further, according to the present embodiment, the dimensions of the two connection terminals 54 in the plan view are equal to each other, and the dimensions of the two connection terminals 3 in the plan view are equal to each other. The difference in the cohesive force of each terminal due to the difference in the amount of the solder portion 7 when connecting the two can be reduced, and the positional deviation between the semiconductor device 5 and the piezoelectric vibrator 97 can be more effectively prevented. It becomes possible.

[第2実施形態]
次に、本発明の第2実施形態を説明する。本実施形態では、半導体装置と圧電振動子との間に中継基板を介挿する点で第1実施形態とは構成が異なっており、他の構成、例えば半導体装置及び圧電振動子の構成は第1実施形態と同様である。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. The present embodiment is different from the first embodiment in that a relay substrate is interposed between the semiconductor device and the piezoelectric vibrator. Other configurations, for example, the configurations of the semiconductor device and the piezoelectric vibrator are the first. This is the same as in the first embodiment.

図8は、本実施形態に係る圧電発振器190の構成を示す断面図である。
同図に示すように、圧電発振器190は、半導体装置105と、圧電振動子197と、中継基板170とを備えており、半導体装置105と圧電振動子197とが中継基板170に実装された構成になっている。圧電振動子197は、内部に圧電振動片197aを収容して、蓋体197bにより封止されているパッケージ構造になっている。
FIG. 8 is a cross-sectional view showing the configuration of the piezoelectric oscillator 190 according to the present embodiment.
As shown in the figure, the piezoelectric oscillator 190 includes a semiconductor device 105, a piezoelectric vibrator 197, and a relay board 170, and the semiconductor device 105 and the piezoelectric vibrator 197 are mounted on the relay board 170. It has become. The piezoelectric vibrator 197 has a package structure in which a piezoelectric vibrating piece 197a is housed and sealed with a lid 197b.

中継基板170の表面(第1面)170aには接続端子172が設けられており、中継基板170の裏面(第2面)170bには接続端子173が設けられている。接続端子172及び接続端子173は、基板171を貫通する導電部174によって導通されている。   A connection terminal 172 is provided on the front surface (first surface) 170 a of the relay substrate 170, and a connection terminal 173 is provided on the back surface (second surface) 170 b of the relay substrate 170. The connection terminal 172 and the connection terminal 173 are electrically connected by a conductive portion 174 that penetrates the substrate 171.

この圧電発振器190は、中継基板170の表面170aに半導体装置105が実装され、中継基板170の裏面170bに圧電振動子197が実装されている。接続端子172には半導体装置105の接続端子154がハンダ部107によって接続され、接続端子173には圧電振動子197の接続端子103がハンダ部108によって接続されている。   In the piezoelectric oscillator 190, the semiconductor device 105 is mounted on the front surface 170a of the relay substrate 170, and the piezoelectric vibrator 197 is mounted on the back surface 170b of the relay substrate 170. The connection terminal 172 of the semiconductor device 105 is connected to the connection terminal 172 by the solder part 107, and the connection terminal 103 of the piezoelectric vibrator 197 is connected to the connection terminal 173 by the solder part 108.

中継基板170は、半導体装置105及び圧電振動子197よりも平面視で面積が大きくなっている。半導体装置105のうち2つの接続端子154が設けられた第2領域181は、中継基板170の表面170aのうち2つの接続端子172が設けられた第4領域183よりも平面視で面積が大きくなっている。圧電振動子197のうち2つの接続端子103が設けられた第1領域182は、中継基板170の裏面170bのうち2つの接続端子173が設けられた第3領域184よりも平面視で面積が大きくなっている。   The relay substrate 170 has a larger area in plan view than the semiconductor device 105 and the piezoelectric vibrator 197. The area of the second region 181 provided with the two connection terminals 154 in the semiconductor device 105 is larger in plan view than the fourth region 183 provided with the two connection terminals 172 out of the surface 170a of the relay substrate 170. ing. The first region 182 of the piezoelectric vibrator 197 where the two connection terminals 103 are provided has a larger area in plan view than the third region 184 of the back surface 170b of the relay substrate 170 where the two connection terminals 173 are provided. It has become.

接続端子154同士、接続端子103同士、接続端子172同士及び接続端子173同士は、それぞれ平面視での寸法が等しくなっている。接続端子154は、半導体基板110の平面視中心位置に対して対称的になるように配置されている。この接続端子154は、断面視中央部よりも断面視端部の方が断面視での厚さが厚くなっている。接続端子103は、圧電振動子197の平面視中心位置に対して対称的になるように配置されている。接続端子172は、中継基板170のうち半導体装置105に平面視で重なる領域の中心位置に対して対称的になるように配置されている。接続端子173は、中継基板170のうち圧電振動子197に平面視で重なる領域の中心位置に対して対称的になるように配置されている。   The connection terminals 154, the connection terminals 103, the connection terminals 172, and the connection terminals 173 have the same dimensions in plan view. The connection terminals 154 are arranged so as to be symmetric with respect to the center position in plan view of the semiconductor substrate 110. The connection terminal 154 is thicker at the cross-sectional end than at the cross-sectional center. The connection terminal 103 is disposed so as to be symmetric with respect to the center position of the piezoelectric vibrator 197 in plan view. The connection terminal 172 is disposed so as to be symmetric with respect to the center position of a region of the relay substrate 170 that overlaps the semiconductor device 105 in plan view. The connection terminal 173 is disposed so as to be symmetric with respect to the center position of a region of the relay substrate 170 that overlaps the piezoelectric vibrator 197 in plan view.

中継基板170と半導体装置105との間には充填部材196が設けられている。充填部材196は、例えばエポキシ樹脂、アクリル系樹脂、フェノール樹脂、シリコーン樹脂などの樹脂材料によって構成されており、中継基板170と半導体装置105との間を封止している。充填部材196は、平面視で半導体装置105の外側の領域にはみ出すように設けられており、このはみ出し部196aの表面は半導体基板110の側面110cから中継基板170の表面170aにかけて傾斜している。はみ出し部196aは、半導体基板110の側面10cの一部を覆うように設けられている。はみ出し部196aによって半導体基板110の側面110cまで覆われていることで、水分などの不純物が半導体装置105の内部に浸入しにくくなっている。   A filling member 196 is provided between the relay substrate 170 and the semiconductor device 105. The filling member 196 is made of, for example, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, or a silicone resin, and seals between the relay substrate 170 and the semiconductor device 105. The filling member 196 is provided so as to protrude from the region outside the semiconductor device 105 in plan view, and the surface of the protruding portion 196a is inclined from the side surface 110c of the semiconductor substrate 110 to the surface 170a of the relay substrate 170. The protruding portion 196 a is provided so as to cover a part of the side surface 10 c of the semiconductor substrate 110. Since the protruding portion 196 a covers the side surface 110 c of the semiconductor substrate 110, it is difficult for impurities such as moisture to enter the semiconductor device 105.

同様に、中継基板170と圧電振動子197との間にも充填部材198が設けられている。充填部材198は、充填部材196と同様の樹脂材料によって構成されており、中継基板170と圧電振動子197との間を封止している。充填部材198は、平面視で圧電振動子197の外側の領域にはみ出すように設けられている。この圧電振動子197の外側にはみ出した部分(はみ出し部)198aは支持基板92の側面192cの一部を覆うように設けられており、はみ出し部198aの表面は圧電振動子197の側面192cから中継基板170の裏面170bにかけて傾斜している。はみ出し部198aによって圧電振動子197の側面192cまで覆われていることで、水分などの不純物が圧電振動子197の内部に浸入しにくくなっている。   Similarly, a filling member 198 is also provided between the relay substrate 170 and the piezoelectric vibrator 197. The filling member 198 is made of the same resin material as the filling member 196, and seals between the relay substrate 170 and the piezoelectric vibrator 197. The filling member 198 is provided so as to protrude from a region outside the piezoelectric vibrator 197 in plan view. A portion (protruding portion) 198 a that protrudes outside the piezoelectric vibrator 197 is provided so as to cover a part of the side surface 192 c of the support substrate 92, and the surface of the protruding portion 198 a is relayed from the side surface 192 c of the piezoelectric vibrator 197. The substrate 170 is inclined toward the back surface 170b. Since the protruding portion 198a covers the side surface 192c of the piezoelectric vibrator 197, impurities such as moisture are less likely to enter the piezoelectric vibrator 197.

このように、本実施形態によれば、平面視での面積が小さい半導体装置105と圧電振動子197とを平面視での面積の大きい中継基板170に接続することとしたので、当該半導体装置105と圧電振動子197とを直接接合する場合に比べてハンドリング性が向上することになる。加えて、中継基板170のうち接続端子172の形成領域である第4領域183よりも半導体装置105のうち接続端子154の形成領域である第2領域181の方が面積が広く、中継基板170のうち接続端子173の形成領域である第3領域184よりも圧電振動子197のうち接続端子103の形成領域である第1領域182の方が面積が広いため、セルフアライメント効果を高めることができる。これにより、接続時のズレを抑えることができる。   As described above, according to the present embodiment, the semiconductor device 105 having a small area in plan view and the piezoelectric vibrator 197 are connected to the relay substrate 170 having a large area in plan view. As compared with the case where the piezoelectric vibrator 197 and the piezoelectric vibrator 197 are directly joined, the handling property is improved. In addition, the second region 181 that is the formation region of the connection terminal 154 in the semiconductor device 105 has a larger area than the fourth region 183 that is the formation region of the connection terminal 172 in the relay substrate 170. Of these, the first region 182 that is the formation region of the connection terminal 103 of the piezoelectric vibrator 197 has a larger area than the third region 184 that is the formation region of the connection terminal 173, so that the self-alignment effect can be enhanced. Thereby, the shift | offset | difference at the time of a connection can be suppressed.

[第3実施形態]
次に、本発明の第3実施形態を説明する。本実施形態では、上記の圧電発振器90、190を搭載した電子機器として、携帯電話を例に挙げて説明する。図9は、携帯電話300の構成を示す斜視図である。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. In the present embodiment, a mobile phone will be described as an example of an electronic device on which the piezoelectric oscillators 90 and 190 are mounted. FIG. 9 is a perspective view showing the configuration of the mobile phone 300.

圧電発振器90、190は、例えばプリント配線基板P等に実装された状態で携帯電話300に搭載されている。
この携帯電話300にあっても、圧電発振器90、190がプリント配線基板Pなどに高精度に実装可能な構造となっているので、この圧電発振器90、190を備えた電子機器において接合品質が保持され、小型、薄型化が実現された高品質の電子機器を得ることができる。なお、電子機器としては、テレビ等のリモコンやデジタルカメラなど、各種のものを挙げることができる。
The piezoelectric oscillators 90 and 190 are mounted on the mobile phone 300 in a state of being mounted on, for example, the printed wiring board P or the like.
Even in the cellular phone 300, the piezoelectric oscillators 90 and 190 can be mounted on the printed wiring board P or the like with high accuracy, so that the bonding quality is maintained in the electronic device including the piezoelectric oscillators 90 and 190. Thus, it is possible to obtain a high-quality electronic device that is small and thin. Note that various electronic devices such as a remote control such as a television and a digital camera can be used.

本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、上記実施形態では、半導体装置5の平面視での面積が圧電振動子97の平面視での面積に比べて大きくなっている構成を説明したが、これとは逆に、圧電振動子97の平面視での面積が半導体装置5の平面視での面積よりも大きくなっている構成であっても構わない。
The technical scope of the present invention is not limited to the above-described embodiment, and appropriate modifications can be made without departing from the spirit of the present invention.
For example, in the embodiment described above, the configuration in which the area of the semiconductor device 5 in plan view is larger than the area of the piezoelectric vibrator 97 in plan view has been described. The area of the semiconductor device 5 in plan view may be larger than the area of the semiconductor device 5 in plan view.

この場合、半導体装置5の接続端子54が半導体装置5の平面視中心位置に対して対称的になるように配置されているように構成し、圧電振動子97の接続端子3が当該圧電振動子97のうち半導体装置5に平面視で重なる領域の中心位置に対して対称的になるように配置されているように構成することが好ましい。   In this case, the connection terminal 54 of the semiconductor device 5 is arranged so as to be symmetrical with respect to the center position in plan view of the semiconductor device 5, and the connection terminal 3 of the piezoelectric vibrator 97 is the piezoelectric vibrator. 97 is preferably arranged so as to be symmetrical with respect to the center position of the region overlapping the semiconductor device 5 in plan view.

また、上記実施形態では、半導体装置5の接続端子54についてのみ断面視中央部54aよりも断面視端部54bの方が厚さが厚くなっている構成としたが、これに限られることは無く、例えば図10に示すように、圧電振動子97の接続端子3について断面視中央部3aよりも断面視端部3bのほうが厚さが厚くなっている構成としても構わない。この場合、接続端子3の側面3cがハンダ部7によって覆われることになるため、実装時、溶融したハンダの凝集力により効果的に半導体装置5と圧電振動子97との間の位置ずれを防ぐことができる。また、半導体装置5の接続端子54及び圧電振動子97の接続端子3の両方について断面視中央部よりも断面視端部のほうが厚さが厚くなっている構成としても勿論構わない。   Further, in the above embodiment, only the connection terminal 54 of the semiconductor device 5 has a configuration in which the thickness in the end portion 54b in the cross-sectional view is larger than that in the central portion 54a in the cross-sectional view. For example, as shown in FIG. 10, the connection terminal 3 of the piezoelectric vibrator 97 may have a configuration in which the thickness at the end portion 3b in the cross-sectional view is larger than that at the central portion 3a in the cross-sectional view. In this case, since the side surface 3c of the connection terminal 3 is covered with the solder portion 7, the positional displacement between the semiconductor device 5 and the piezoelectric vibrator 97 is effectively prevented by the agglomeration force of the molten solder at the time of mounting. be able to. Of course, both the connection terminal 54 of the semiconductor device 5 and the connection terminal 3 of the piezoelectric vibrator 97 may have a configuration in which the thickness of the end portion in the cross-sectional view is thicker than the central portion in the cross-sectional view.

本発明の第1実施形態に係る圧電発振器の構成を示す断面図。1 is a cross-sectional view showing a configuration of a piezoelectric oscillator according to a first embodiment of the present invention. 本実施形態に係る圧電発振器の一部の構成を示す平面図。FIG. 3 is a plan view showing a configuration of a part of the piezoelectric oscillator according to the embodiment. 本実施形態に係る圧電発振器の構成を示す断面図。FIG. 3 is a cross-sectional view showing the configuration of the piezoelectric oscillator according to the embodiment. 本実施形態に係る圧電発振器の製造過程を示す工程図。Process drawing which shows the manufacture process of the piezoelectric oscillator which concerns on this embodiment. 同、工程図。The process drawing. 同、工程図。The process drawing. 同、工程図。The process drawing. 本発明の第2実施形態に係る圧電発振器の構成を示す断面図。Sectional drawing which shows the structure of the piezoelectric oscillator which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る携帯電話の構成を示す斜視図。The perspective view which shows the structure of the mobile telephone which concerns on 3rd Embodiment of this invention. 本発明に係る圧電発振器の他の構成を示す断面図。Sectional drawing which shows the other structure of the piezoelectric oscillator which concerns on this invention.

符号の説明Explanation of symbols

P…外部基板 3…接続端子(第1端子) 5…半導体装置(第2機能素子) 7…ハンダ部 54…接続端子(第2端子) 81…第1領域 82…第2領域 90…圧電発振器(デバイス) 97…圧電振動子(第1機能素子) 300…携帯電話(電子機器) P ... External substrate 3 ... Connection terminal (first terminal) 5 ... Semiconductor device (second functional element) 7 ... Solder portion 54 ... Connection terminal (second terminal) 81 ... First region 82 ... Second region 90 ... Piezoelectric oscillator (Device) 97 ... Piezoelectric vibrator (first functional element) 300 ... Mobile phone (electronic device)

Claims (11)

第1端子が設けられる第1領域を有する第1機能素子と、前記第1端子に接続される第2端子が設けられる第2領域を有する第2機能素子とを備えるデバイスであって、
前記第1機能素子は、前記第2機能素子よりも平面視で面積が大きく、
前記第2領域は、前記第1領域よりも平面視で面積が大きい
ことを特徴とするデバイス。
A device comprising a first functional element having a first region in which a first terminal is provided and a second functional element having a second region in which a second terminal connected to the first terminal is provided,
The first functional element has a larger area in plan view than the second functional element,
The device, wherein the second region has a larger area in plan view than the first region.
前記第1端子及び前記第2端子は、それぞれ複数設けられており、
前記第1端子と前記第2端子とは、ハンダによって接続されており、
前記複数の第1端子は平面視での寸法がそれぞれ等しく、前記複数の第2端子は平面視での寸法がそれぞれ等しい
ことを特徴とする請求項1に記載のデバイス。
A plurality of the first terminals and the second terminals are provided,
The first terminal and the second terminal are connected by solder,
2. The device according to claim 1, wherein the plurality of first terminals have the same dimensions in plan view, and the plurality of second terminals have the same dimensions in plan view.
前記第1端子及び前記第2端子は、それぞれ複数設けられており、
前記複数の第1端子は、前記第1機能素子のうち前記第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、
前記複数の第2端子は、前記第2機能素子の平面視中心位置に対して対称的になるように配置されている
ことを特徴とする請求項1又は請求項2に記載のデバイス。
A plurality of the first terminals and the second terminals are provided,
The plurality of first terminals are arranged so as to be symmetrical with respect to a center position of a region of the first functional element that overlaps the second functional element in plan view,
The device according to claim 1, wherein the plurality of second terminals are arranged so as to be symmetric with respect to a center position in plan view of the second functional element.
前記第1端子と前記第2端子とはハンダによって接続されており、
前記第1端子及び前記第2端子のうち少なくとも一方は、断面視中央部よりも断面視端部の方が厚さが厚くなっている
ことを特徴とする請求項1から請求項3のうちいずれか一項に記載のデバイス。
The first terminal and the second terminal are connected by solder,
At least one of the first terminal and the second terminal is thicker at the end portion in cross-sectional view than in the central portion in cross-sectional view. A device according to claim 1.
第1端子が設けられる第1領域を有する第1機能素子と、前記第1端子に電気的に接続される第2端子が設けられる第2領域を有する第2機能素子とを備えるデバイスであって、
前記第1機能素子は基板の第1面に実装されており、
前記第2機能素子は基板の前記第1面とは反対の第2面に実装されており、
前記基板の前記第1面には、前記第1端子に接続される第3端子を有する第3領域が設けられており、
前記基板の前記第2面には、前記第2端子に接続され前記第3端子に接続される第4端子を有する第4領域が設けられており、
前記基板は、第1機能素子及び前記第2機能素子よりも平面視で面積が大きく、
前記第1領域は、前記第3領域よりも平面視で面積が大きく、
前記第2領域は、前記第4領域よりも平面視で面積が大きい
ことを特徴とするデバイス。
A device comprising: a first functional element having a first region in which a first terminal is provided; and a second functional element having a second region in which a second terminal electrically connected to the first terminal is provided. ,
The first functional element is mounted on the first surface of the substrate;
The second functional element is mounted on a second surface opposite to the first surface of the substrate,
A third region having a third terminal connected to the first terminal is provided on the first surface of the substrate;
A fourth region having a fourth terminal connected to the second terminal and connected to the third terminal is provided on the second surface of the substrate,
The substrate has a larger area in plan view than the first functional element and the second functional element,
The first region has a larger area in plan view than the third region,
The second region has a larger area in plan view than the fourth region.
前記第1端子、前記第2端子、前記第3端子及び前記第4端子は、それぞれ複数設けられており、
前記第1端子と前記第3端子とは、ハンダによって接続されており、
前記第2端子と前記第4端子とは、ハンダによって接続されており、
前記複数の第1端子は平面視での寸法がそれぞれ等しく、前記複数の第2端子は平面視での寸法がそれぞれ等しく、前記複数の第3端子は平面視での寸法がそれぞれ等しく、前記複数の第4端子は平面視での寸法がそれぞれ等しい
ことを特徴とする請求項5に記載のデバイス。
A plurality of the first terminal, the second terminal, the third terminal, and the fourth terminal are provided,
The first terminal and the third terminal are connected by solder,
The second terminal and the fourth terminal are connected by solder,
The plurality of first terminals have the same size in plan view, the plurality of second terminals have the same size in plan view, the plurality of third terminals have the same size in plan view, The device according to claim 5, wherein the fourth terminals have the same dimensions in plan view.
前記第1端子、前記第2端子、前記第3端子及び前記第4端子は、それぞれ複数設けられており、
前記複数の第1端子は、前記第1機能素子の平面視中心位置に対して対称的になるように配置されており、
前記複数の第2端子は、前記第2機能素子の平面視中心位置に対して対称的になるように配置されており、
前記複数の第3端子は、前記基板のうち前記第1機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、
前記複数の第4端子は、前記基板のうち前記第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されている
ことを特徴とする請求項5又は請求項6に記載のデバイス。
A plurality of the first terminal, the second terminal, the third terminal, and the fourth terminal are provided,
The plurality of first terminals are arranged so as to be symmetric with respect to a center position in plan view of the first functional element,
The plurality of second terminals are arranged so as to be symmetric with respect to the center position in plan view of the second functional element,
The plurality of third terminals are arranged so as to be symmetric with respect to a center position of a region of the substrate that overlaps the first functional element in plan view.
The plurality of fourth terminals are arranged so as to be symmetrical with respect to a center position of a region of the substrate that overlaps the second functional element in plan view. 6. The device according to 6.
前記第1端子と前記第3端子との間及び前記第2端子と前記第4端子との間はハンダによって接続されており、
前記第1端子、第2端子、第3端子及び前記第4端子のうち少なくとも1つは、断面視中央部よりも断面視端部の方が厚さが厚くなっている
ことを特徴とする請求項5から請求項7のうちいずれか一項に記載のデバイス。
Between the first terminal and the third terminal and between the second terminal and the fourth terminal are connected by solder,
At least one of the first terminal, the second terminal, the third terminal, and the fourth terminal is thicker at the end portion in cross-sectional view than at the central portion in cross-sectional view. The device according to any one of claims 5 to 7.
前記第1機能素子は、発振回路を有する回路素子であり、
前記第2機能素子は、圧電振動子を有する圧電素子である
ことを特徴とする請求項1から請求項8のうちいずれか一項に記載のデバイス。
The first functional element is a circuit element having an oscillation circuit,
The device according to any one of claims 1 to 8, wherein the second functional element is a piezoelectric element having a piezoelectric vibrator.
前記第1機能素子は、圧電振動子を有する圧電素子であり、
前記第2機能素子は、発振回路を有する回路素子である
ことを特徴とする請求項1から請求項8のうちいずれか一項に記載のデバイス。
The first functional element is a piezoelectric element having a piezoelectric vibrator,
The device according to claim 1, wherein the second functional element is a circuit element having an oscillation circuit.
請求項1から請求項10のうちいずれか一項に記載のデバイスを搭載したことを特徴とする電子機器。   An electronic apparatus comprising the device according to any one of claims 1 to 10.
JP2007255713A 2007-09-28 2007-09-28 Device and electronic equipment Pending JP2009088974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007255713A JP2009088974A (en) 2007-09-28 2007-09-28 Device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007255713A JP2009088974A (en) 2007-09-28 2007-09-28 Device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2009088974A true JP2009088974A (en) 2009-04-23

Family

ID=40661799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007255713A Pending JP2009088974A (en) 2007-09-28 2007-09-28 Device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2009088974A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013031944A1 (en) * 2011-08-31 2013-03-07 京セラクリスタルデバイス株式会社 Piezoelectric device
JP2013232737A (en) * 2012-04-27 2013-11-14 Kyocera Crystal Device Corp Piezoelectric device
JP2015126345A (en) * 2013-12-26 2015-07-06 京セラクリスタルデバイス株式会社 Piezoelectric oscillator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013031944A1 (en) * 2011-08-31 2013-03-07 京セラクリスタルデバイス株式会社 Piezoelectric device
CN103650335A (en) * 2011-08-31 2014-03-19 京瓷晶体元件有限公司 Piezoelectric device
CN103650335B (en) * 2011-08-31 2016-08-17 京瓷晶体元件有限公司 Piezo-electric device
JP2013232737A (en) * 2012-04-27 2013-11-14 Kyocera Crystal Device Corp Piezoelectric device
JP2015126345A (en) * 2013-12-26 2015-07-06 京セラクリスタルデバイス株式会社 Piezoelectric oscillator

Similar Documents

Publication Publication Date Title
JP5258567B2 (en) Semiconductor device and manufacturing method thereof
US7408257B2 (en) Packaging chip and packaging method thereof
JP2004273563A (en) Substrate and method for manufacturing the same
JP2007036060A (en) Semiconductor device and manufacturing method thereof
JP2006237159A (en) Semiconductor device and manufacturing method thereof
JP2011165862A (en) Semiconductor device, chip-on-chip mounting structure, method for manufacturing semiconductor device, and method for forming chip-on-chip mounting structure
JP2006109400A (en) Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component
KR20070092120A (en) Semiconductor device and manufacturing method thereof
JP2007157844A (en) Semiconductor device, and method of manufacturing same
JP2010153822A (en) Electronic device, method of manufacturing the same, and electronic equipment
JP6894754B2 (en) Semiconductor device
KR20100109376A (en) Manufacturing method of semiconductor device and semiconductor device
JP7012489B2 (en) Semiconductor device
JP2007242813A (en) Semiconductor device and its manufacturing method
JP2009088974A (en) Device and electronic equipment
JP4750586B2 (en) Semiconductor device, electronic device and manufacturing method thereof
JP4764710B2 (en) Semiconductor device and manufacturing method thereof
JP2010177237A (en) Semiconductor device, method for manufacturing the same, through-electrode, method for manufacturing through-electrode, oscillator and electronic equipment
JP3457926B2 (en) Semiconductor device and manufacturing method thereof
JP2009088226A (en) Device, method of manufacturing the same, and electronic equipment
JP2008021792A (en) Device, its manufacturing method, and electronic apparatus
JP2018088505A (en) Semiconductor device and manufacturing method for the same
JP3397181B2 (en) Semiconductor device and manufacturing method thereof
JP2008227161A (en) Semiconductor device
JP2009088937A (en) Device and electronic equipment