JP2009088365A - 多層プリント配線基板の設計方法 - Google Patents
多層プリント配線基板の設計方法 Download PDFInfo
- Publication number
- JP2009088365A JP2009088365A JP2007258238A JP2007258238A JP2009088365A JP 2009088365 A JP2009088365 A JP 2009088365A JP 2007258238 A JP2007258238 A JP 2007258238A JP 2007258238 A JP2007258238 A JP 2007258238A JP 2009088365 A JP2009088365 A JP 2009088365A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- multilayer printed
- grid
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】BGAパッケージを半田付けするためのパッドの間に、VIAを最適位置に配置することができる多層プリント配線基板の設計方法を提供する。
【解決手段】多層プリント配線基板10上に例えばインチ系のグリッド11が設定され、このグリッド11を用いてインチ系のIC21等が配置される。一方、メートル系のBGAパッケージ24を接続するための複数のパッド13は、グリッド11を無視して配置される。このグリッド11を無視して配置されたパッド13の領域内に、この多層プリント配線基板10の層間接続を行うためのVIA14を配置する場合、配置すべきVIA14を囲む4個のパッド13a〜13dの中心Ca〜Cdを結ぶ四辺形の対角線の交点Dを中心として、このVIA14を配置する。
【選択図】図1
【解決手段】多層プリント配線基板10上に例えばインチ系のグリッド11が設定され、このグリッド11を用いてインチ系のIC21等が配置される。一方、メートル系のBGAパッケージ24を接続するための複数のパッド13は、グリッド11を無視して配置される。このグリッド11を無視して配置されたパッド13の領域内に、この多層プリント配線基板10の層間接続を行うためのVIA14を配置する場合、配置すべきVIA14を囲む4個のパッド13a〜13dの中心Ca〜Cdを結ぶ四辺形の対角線の交点Dを中心として、このVIA14を配置する。
【選択図】図1
Description
本発明は、多層プリント配線基板の設計方法、特にBGA(Ball Grid Array)パッケージを半田付けするためのパッドの間にVIA(層間接続用のスルーホール)を配置する方法に関するものである。
プリント配線基板に電子部品を配置して、その電子部品のリード間を配線パターンで接続するプリント配線基板の配置配線設計では、設計の効率アップや基板の製造容易性の確保のために、一般的にオングリッド方式が用いられている。
オングリッド方式とは、プリント配線基板全体に等間隔に碁盤の目のような格子状の座標(グリッド)を設定し、その格子の交叉点に各電子部品のリード位置を合わせると共に、各電子部品のリード間の配線を格子の線上に配置するレイアウト方法である。
一般的に、電子部品は、接続用の端子の間隔(リードピッチ)がインチ系となっており、グリッドの間隔を0.254mmや0.508mmのインチ系に設定することにより、プリント配線基板上にすべての電子部品を整然と配置することができる。
なお、オングリッド方式に対し、グリッドを用いずに自由に配置配線を行うオフグリッド方式がある。しかし、オフグリッド方式では隣接する他の配線パターンとのクリアランスを考慮しつつ結線処理を行う必要があるため、処理に時間が掛かるという欠点がある。
下記特許文献1には、先ず全配線をグリッド上の載せるオングリッド方式で配線処理を行い、グリッド上で配線できない未結線ペアが発生した場合に、オフグリッド方式を併用してその未結線ペアの配線を行う配線設計方法が記載されている。
従来、プリント配線基板に搭載される電子部品は、リードピッチがインチ系の2.54mmや1.27mmのものが殆どであった。しかし、昨今では、高密度実装を目的として、様々なリードピッチの部品が出てきており、1.0mmや0.5mmのメートル系のリードピッチを有する電子部品も多数存在している。
そのため、インチ系リードピッチの電子部品と、メートル系リードピッチの電子部品が1つのプリント配線基板上に混在して実装されるケースが非常に多くなり、電子部品のリードを接続するためのパッドやスルーホールを、すべてグリッド上に位置するということは稀である。但し、このことはプリント配線基板を設計する上で特に問題となるような事象ではなく、大半の電子部品では、パッドやスルーホールの中心がグリッド上に位置していなくても支障はない。
しかし、電子部品がBGAパッケージの場合は、以下に述べる問題が発生する。
図2は、従来の多層プリント配線基板の問題点を説明する図である。
図2は、従来の多層プリント配線基板の問題点を説明する図である。
この図2に示すように、多層プリント配線基板1の表面にインチ系のグリッド2を設定し、これにメートル系のリードピッチを有するBGAパッケージを配置した場合、このBGAパッケージを接続するための複数のパッド3a,3b,3c,3d,…の内、例えば、パッド3aの中心をグリッド2に合わせることができる。このとき、他のバッド3b,3c,3d,…の中心は、グリッド2からずれた位置に配置されることになる。この状態でも、パッド3b,3c,3d,…等を接続する配線パターン4の配置には、特段の問題は生じない。
ところが、BGAパッケージの配置箇所で、この多層プリント配線基板1の層間接続を行うためのスルーホール(VIA)を配置する必要がある場合、オングリッド方式では、配置すべきVIA5の中心は、このVIA5を囲む4個のパッド3a〜3dの内側のグリッド2の内のいずれか1つの位置に割り当てられる。この場合、パッド3a〜3dの間隔はグリッド2の間隔とは異なっているため、VIA5は各パッド3a〜3dから等距離には配置されず、何れかのパッド3a〜3dに接近することになる。例えばパッド3aとVIA5が接近していても、その距離が予め決められた最小間隙値以上であれば設計上は問題がないことになる。
しかし、BGAパッケージでは、パッケージ側のパッドと基板側のパッド3a等との間を半田ボールを使用して実装するようになっている。このため、実装時の状況によっては、半田ボールがつぶれてパッドの外にはみ出すことがある。従って、図2に示すようにVIA5とパッド3aがあまり接近していると、実装後に半田によってVIA5とパッド3aの間が短絡するおそれがあるという問題があった。
一方、特許文献1には、一部の配線にグリッドを無視して行うオフグリッド方式を使用する配線設計方法が示されているが、この場合は、隣接する配線の間の間隔を、予め決められた間隔以上となるように配置するもので、具体的にどこに配置すべきかが決められてはおらず、自由度が高すぎて最適な位置に配置することが困難になるという問題がある。
本発明は、BGAパッケージを半田付けするためのパッドの間に、VIAを最適位置に配置することができる多層プリント配線基板の設計方法を提供するものである。
本発明は、多層プリント配線基板上にBGAパッケージを接続するための複数のパッドが格子状に配置された領域内に、該多層プリント配線基板の層間接続を行うためのスルーホールを配置する多層プリント配線基板の設計方法において、配置すべきスルーホールを囲む4個のパッドの中心を結ぶ四辺形の対角線の交点を中心として該スルーホールを配置することを特徴としている。
本発明では、BGAパッケージを接続するための複数のパッドの間に、多層プリント配線基板の層間接続を行うためのスルーホールを配置する場合に、配置すべきスルーホールを囲む4個のパッドの中心を結ぶ四辺形の対角線の交点を中心としてそのスルーホールを配置している。これにより、スルーホールがその周囲の4個のパッドから等距離になるように配置され、これらのパッドを使用してBGAパッケージを多層プリント配線基板に搭載するときに、半田によってスルーホールとパッドの間が短絡するおそれが激減するという効果がある。
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
図1は、本発明の実施例を示す多層プリント配線基板の説明図であり、同図(a)は多層プリント配線基板の概念図、及び同図(b)は、同図(a)中の一部の拡大図である。以下、この図1を参照して、本発明の多層プリント配線基板の設計方法を説明する。
この多層プリント配線基板10は、図1(a)に示すように、第1単位系(例えば、インチ系)のリードピッチを有するIC(集積回路)21,22やキャパシタ23等の電子部品と、第2単位系(例えば、メートル系)のリードピッチを有するBGAパッケージ24等の電子部品を混載して実装するものである。
(処理1) 先ず、プリント配線基板10の表面全体に、リードピッチがインチ系の電子部品(IC21,22やキャパシタ23等)のリード位置を合わせるためのインチ系のグリッド11を設定する。即ち、グリッド11の間隔は0.254mmや0.508mmで、等間隔に設定される。
(処理2) 次に、プリント配線基板10上に設定されたグリッド11の交叉点に合わせて、IC21,22やキャパシタ23等のリードを接続するための複数のパッド12やスルーホールを配置する。
(処理3) 引き続いて、メートル系のリードピッチを有する電子部品(例えば、BGAパッケージ24等)のリードを接続するための複数のパッド13をプリント配線基板10上に配置する。この場合、電子部品のリードピッチとグリッド11のピッチが異なっているので、すべてのリード位置をグリッド11に合わせることはできない。従って、メートル系の電子部品のリードを接続するためのパッド13は、グリッド11を無視して配置する。
(処理4) その後、パッド12,13等の間の配線パターンの配置を行うが、その際、多層プリント配線基板10の層間接続を行うためのスルーホール(VIA)14を配置する必要がある。先ず、VIA14を設ける場所が、BGAパッケージ24等のメートル系のリードピッチを有する電子部品が配置された箇所以外である場合は、このVIA14の中心をグリッド11に合わせて配置する。
(処理5) 更に、VIA14を設ける場所が、BGAパッケージ24等のメートル系のリードピッチを有する電子部品が配置された箇所の場合は、その配置すべきVIA14を囲んで配置されたBGAパッケージ24等のリードを接続するための4個のパッド13の中心を結ぶ四辺形の対角線の交点に合わせて配置する。
図1(b)は、この処理5において、BGAパッケージ24が配置された箇所にVIA14を配置するときの状況を具体的に説明するものである。
先ず、配置すべきVIA14を囲む4個のパッド13a,13b,13c,13dを特定し、それらの中心位置Ca,Cb,Cc,Cdの座標を算出する。
次に、これらの中心位置Ca〜Cdを結んで形成される四辺形CaCbCcCdの対角線の交点Dの座標を算出し、この交点DにVIA14の中心を配置する。これにより、VIA14と、その周囲に配置された4個のパッド13a〜13dとの間の各距離が等距離となる。
以上のように、本実施例の多層プリント配線基板10は、グリッド11を無視して配置されたBGAパッケージ24等の領域にVIA14を配置する場合に、その配置すべきVIA14を囲んで配置されたBGAパッケージ24等のリードを接続するための4個のパッド13の中心を結ぶ四辺形の対角線の交点が、そのVIA14の中心となるように配置している。これにより、VIA14が、それを囲む4個のパッド13の中心に配置されるので、このVIA14と周囲の4個のパッド13との各距離が等しくなる。従って、パッド13を使用してBGAパッケージ24等を多層プリント配線基板11に搭載するときに、半田によってVIAとパッドの間が短絡するおそれを激減させることができるという利点がある。
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
(a) 多層プリント配線基板10にインチ系のグリッド11を設定しているが、メートル系のグリッドを設定しても良い。その場合、インチ系のリードピッチを有する電子部品を接続するためのパッドは、グリッドを無視して配置することになる。
(b) グリッドは、インチ系またはメートル系に限定されない。即ち、グリッドと同じ単位系のリードピッチを有する電子部品のパッドは、そのグリッドに合わせて配置し、そのグリッドとは異なる単位系のリードピッチを有する電子部品のパッドは、そのグリッドを無視して配置すれば良い。そして、グリッドを無視して配置した領域内にVIAを配置するときには、その配置すべきVIAを囲んで配置された電子部品の4個のパッドの中心を結ぶ四辺形の対角線の交点が、そのVIAの中心となるように配置すれば良い。
(a) 多層プリント配線基板10にインチ系のグリッド11を設定しているが、メートル系のグリッドを設定しても良い。その場合、インチ系のリードピッチを有する電子部品を接続するためのパッドは、グリッドを無視して配置することになる。
(b) グリッドは、インチ系またはメートル系に限定されない。即ち、グリッドと同じ単位系のリードピッチを有する電子部品のパッドは、そのグリッドに合わせて配置し、そのグリッドとは異なる単位系のリードピッチを有する電子部品のパッドは、そのグリッドを無視して配置すれば良い。そして、グリッドを無視して配置した領域内にVIAを配置するときには、その配置すべきVIAを囲んで配置された電子部品の4個のパッドの中心を結ぶ四辺形の対角線の交点が、そのVIAの中心となるように配置すれば良い。
10 多層プリント配線基板
11 グリッド
12,13 パッド
14 VIA
21,22 IC
23 キャパシタ、
24 BGAパッケージ
11 グリッド
12,13 パッド
14 VIA
21,22 IC
23 キャパシタ、
24 BGAパッケージ
Claims (4)
- 多層プリント配線基板上にBGAパッケージを接続するための複数のパッドが格子状に配置された領域内に、該多層プリント配線基板の層間接続を行うためのスルーホールを配置する多層プリント配線基板の設計方法であって、
配置すべきスルーホールを囲む4個のパッドの中心を結ぶ四辺形の対角線の交点を中心として該スルーホールを配置することを特徴とする多層プリント配線基板の設計方法。 - 第1単位系のリードピッチを有する第1の電子部品と第2単位系のリードピッチを有する第2の電子部品を混載して実装するための多層プリント配線基板の設計方法であって、
前記第1の電子部品のリードを接続するためのパッドを第1単位系のグリッドに合わせて配置する処理と、
前記第2の電子部品のリードを接続するためのパッドを前記グリッドを無視して配置する処理と、
前記第2の電子部品の配置箇所以外の場所において、前記多層プリント配線基板の層間接続を行うためのスルーホールを前記グリッドに合わせて配置する処理と、
前記第2の電子部品の配置箇所において、前記多層プリント配線基板の層間接続を行うためのスルーホールを、その配置すべきスルーホールを囲んで配置された前記第2の電子部品のリードを接続するための4個のパッドの中心を結ぶ四辺形の対角線の交点に合わせて配置する処理とを、
行うことを特徴とする多層プリント配線基板の設計方法。 - 前記第2の電子部品はBGAパッケージであることを特徴とする請求項2記載の多層プリント配線基板の設計方法。
- 前記第1単位系と第2単位系は、一方がインチ系で他方がメートル系であることを特徴とする請求項2または3記載の多層プリント配線基板の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007258238A JP2009088365A (ja) | 2007-10-02 | 2007-10-02 | 多層プリント配線基板の設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007258238A JP2009088365A (ja) | 2007-10-02 | 2007-10-02 | 多層プリント配線基板の設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088365A true JP2009088365A (ja) | 2009-04-23 |
Family
ID=40661366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007258238A Withdrawn JP2009088365A (ja) | 2007-10-02 | 2007-10-02 | 多層プリント配線基板の設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088365A (ja) |
-
2007
- 2007-10-02 JP JP2007258238A patent/JP2009088365A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100258263B1 (ko) | 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages) | |
JP2000307005A (ja) | 半導体集積回路およびプリント配線基板ならびに電子機器 | |
WO2018026511A8 (en) | HOUSING WITH HETEROGENEOUS BALL PATTERN | |
US7269813B2 (en) | Off-width pitch for improved circuit card routing | |
US20120241208A1 (en) | Signal routing Optimized IC package ball/pad layout | |
JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
KR100850286B1 (ko) | 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈 | |
US7161812B1 (en) | System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board | |
JP2001144205A (ja) | 多端子素子及びプリント配線板 | |
JP2007012690A (ja) | ボールグリッドアレイパッケージの実装構造 | |
JP2009088365A (ja) | 多層プリント配線基板の設計方法 | |
JP3872482B2 (ja) | プリント基板 | |
JP2006203261A (ja) | 半導体装置 | |
JP2006303252A (ja) | 回路基板 | |
US7167374B2 (en) | Circuit substrate and electronic equipment | |
JPS60160641A (ja) | リ−ドレスパツケ−ジicの基板実装方法 | |
US20080088017A1 (en) | Semiconductor integrated circuit device | |
JP2004006488A (ja) | プリント配線基板およびそれを使用する実装装置 | |
US20030102159A1 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
JP2010010413A (ja) | 多層プリント配線基板、及び多層プリント配線基板装置 | |
JP3008887U (ja) | Icピッチ変換基板 | |
US20130153278A1 (en) | Ball grid array package and method of manufacturing the same | |
JP2008053540A (ja) | 印刷回路基板 | |
JPH11102990A (ja) | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 | |
JPH11251695A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101207 |