JP2009087987A - 半導体装置およびレイアウト方法 - Google Patents

Abstract

【課題】電圧クランプ型レギュレータで用いられるクランプＭＯＳトランジスタを面積効率よく配置することのできる半導体装置およびレイアウト方法を提供する。
【解決手段】半導体装置１は、内部回路２１へ供給する内部電源Ｖ２の電源電圧を生成する電圧クランプ型レギュレータの出力部のクランプＭＯＳトランジスタが、複数のトランジスタユニット３２に分割され、この複数のトランジスタユニット３２が、内部回路２１に接続される内部電源Ｖ２の配線経路上に分散配置され、トランジスタユニット３２相互間が、並列接続されている。
【選択図】図３

Description

本発明は、半導体装置およびレイアウト方法に関する。

近年の半導体装置の微細化の進展に伴い、半導体装置の内部回路の電源電圧は、スケーリング則に従い、低下させる必要がある。一方、半導体装置へ供給される外部電源電圧は、従来仕様との互換性を保つために、従来どおりの高電圧であることがある。そこで、外部電源電圧が高電圧で入力される場合、この高電圧を低電圧へ降圧するレギュレータを半導体装置に内蔵し、このレギュレータの出力電圧を内部回路へ供給することが行われる。

このとき、内部回路の消費電流が大きい場合、レギュレータの電源供給能力も大きくしなければならない。そこで、複数のレギュレータ回路を設けてレギュレータの電源供給能力の増大を図り、チップ面積の使用効率向上のために、この複数のレギュレータ回路を半導体装置のＩ／Ｏ領域に配置することが提案されている（例えば、特許文献１参照。）。

しかし、上述のＩ／Ｏ領域は、本来、Ｉ／Ｏセルが配置される領域であり、レギュレータ回路を配置できるのはＩ／Ｏセルが配置されない空き領域に限られる。したがって、レギュレータの回路の配置可能な個数がＩ／Ｏ領域の空き状況に左右され、上述の提案の方法では、必要な数のレギュレータ回路を必ずしも配置できるとは限らない、という問題があった。

特に、レギュレータとして、弱反転領域でクランプＭＯＳトランジスタを動作させて出力負荷電流の急激な変動に対する追随性を高めた、電圧クランプ型レギュレータを用いる場合に問題が顕著となる。これは、クランプＭＯＳトランジスをタ弱反転領域で動作させているために、電圧クランプ型レギュレータの出力電流を大きくしようとすると、クランプＭＯＳトランジスタのサイズが巨大になることに由来する。

すなわち、上述のＩ／Ｏ領域の空き領域に配置する方法では、巨大サイズのクランプＭＯＳトランジスタを有する電圧クランプ型レギュレータを配置することができない、という問題が生じる。
特開２００７−１８００８５号公報 （第７−９ページ、図１）

そこで、本発明の目的は、電圧クランプ型レギュレータで用いられるクランプＭＯＳトランジスタを面積効率よく配置することのできる半導体装置およびレイアウト方法を提供することにある。

本発明の一態様によれば、内部回路が配置される内部領域と、前記内部回路へ供給する内部電源電圧を生成する電圧クランプ型レギュレータと、を備え、前記クランプ型レギュレータの出力部のクランプＭＯＳトランジスタが、複数のトランジスタユニットに分割され、前記複数のトランジスタユニットが、前記内部回路に接続される内部電源配線の配線経路上に分散配置され、前記トランジスタユニット相互間が、並列接続されている
ことを特徴とする半導体装置が提供される。

また、本発明の別の一態様によれば、内部回路が配置される内部領域と、前記内部回路へ供給する内部電源電圧を生成する電圧クランプ型レギュレータと、を備える半導体装置のレイアウト方法であって、前記クランプ型レギュレータの出力部のクランプＭＯＳトランジスタを複数のトランジスタユニットに分割し、前記複数のトランジスタユニットを前記内部回路に接続される内部電源配線の配線経路上に分散配置し、前記トランジスタユニット相互間を並列接続することを特徴とするレイアウト方法が提供される。

本発明によれば、電圧クランプ型レギュレータで用いられるクランプＭＯＳトランジスタを面積効率よく配置することができる。

以下、本発明の実施例を図面を参照して説明する。

図１は、本発明の実施例１に係る半導体装置の構成の例を示すブロック図である。

本実施例の半導体装置１は、内部回路２１と、外部電源Ｖ１の電圧を降圧して内部回路２１へ供給する内部電源Ｖ２を生成する電圧クランプ型レギュレータ３と、を備える。

電圧クランプ型レギュレータ３は、外部電源Ｖ１にドレインが接続され、ソースが抵抗Ｒを介して接地されるＮＭＯＳ型のクランプＭＯＳトランジスタ３１と、クランプＭＯＳトランジスタ３１を弱反転領域で動作させるためのゲート電圧Ｖｇを生成するＶｇ生成回路３２と、を有する。クランプＭＯＳトランジスタ３１のソース電位が、内部電源Ｖ２の電源電圧として出力される。

クランプＭＯＳトランジスタ３１を弱反転領域で動作させると、ゲート−ソース間電位の変化に対して、ソースから出力される電流は指数関数的に変化する。そのため、内部回路２１の動作電流の増加により内部電源Ｖ２の電位が低下したときに、その電位低下が僅かであっても速やかに電流供給量を増加させることができる。これにより、電圧クランプ型レギュレータ３は、内部電源Ｖ２の電位を安定に保つことができる。

ただし、ＭＯＳトランジスタを弱反転領域で動作させるため、大きな出力電流が必要な場合、クランプＭＯＳトランジスタ３１のトランジスタサイズが巨大となる。したがって、このクランプＭＯＳトランジスタ３１を１個のトランジスタとしてチップ内にレイアウトしようすると、その面積が非常に大きくなり、配置位置に制約が生じる。また、その周囲に空きスペースが生じ易くなる。そのため、チップ面積の使用効率が低下する。

そこで、本実施例では、このクランプＭＯＳトランジスタ３１を並列接続される複数のトランジスタユニット３２に分割する。

図２に、クランプＭＯＳトランジスタ３１を並列接続される複数のトランジスタユニット３２に分割したときの電圧クランプ型レギュレータ３の構成の例を示す。

いま、クランプＭＯＳトランジスタ３１のゲート幅をＷと表し、これをｎ個のトランジスタユニット３２に分割したとすると、トランジスタユニット３２のゲート幅はＷ／ｎと表される。すなわち、トランジスタユニット３２への分割数を増やすほど、１個のトランジスタユニット３２のレイアウト面積を小さくすることができる。その結果、レイアウトを行う場合、それぞれのトランジスタユニット３２のレイアウトが容易になる。また、複数のトランジスタユニット３２を１箇所にまとめて配置する必要はない。

そこで、チップレイアウトするときに、この複数のトランジスタユニット３２をチップ内に分散配置するようにする。

本実施例では、このトランジスタユニット３２の分散配置を次のように行う。

図３は、本実施例の半導体装置１のチップレイアウトのイメージを示すレイアウト模式図である。

本実施例では、半導体装置１のチップ中央部の内部領域２に内部回路２１が配置され、内部領域２の周囲を取り囲むように内部回路２１へ供給する内部電源Ｖ２の電源配線が配線されている。

このような内部電源Ｖ２の電源配線に対して、本実施例では、トランジスタユニット３２を内部電源Ｖ２の電源配線経路上に分散配置する。

すなわち、内部領域２の周囲を取り囲むように配線されている内部電源Ｖ２の電源配線領域に、トランジスタユニット３２を分散配置する。なお、このとき、Ｖｇ生成回路３３は内部領域２に配置し、Ｖｇ生成回路３３の出力のＶｇ配線および外部電源Ｖ１の電源配線は、内部電源Ｖ２の電源配線に並べて配線するようにする。

このようにトランジスタユニット３２を分散配置することにより、トランジスタユニット３２を、内部領域２の周囲に整然と配置することができる。

このような本実施例によれば、電圧クランプ型レギュレータのクランプＭＯＳトランジスタを複数のトランジスタユニットに分割し、内部領域の周囲に配線される内部電源の電源配線上に分散配置するため、Ｉ／Ｏ領域の空き領域に関係なくクランプＭＯＳトランジスタを配置することができる。

また、トランジスタユニットを内部領域の周囲に整然と配置するため、チップレイアウトが容易となる。

さらに、内部回路の回路規模の増大により内部回路の動作電流が増加し、クランプＭＯＳトランジスタの出力電流を増加させるためにトランジスタユニットの数を増やす必要が生じた場合にも、内部回路の回路規模の増大に応じて内部領域が拡大し、その周囲面積も必然的に増加するため、追加のトランジスタユニットを容易に配置することができる。

図４は、本発明の実施例２に係る半導体装置の構成の例を示すブロック図である。

本実施例の半導体装置１Ａは、複数の内部回路２１Ａ、２１Ｂ、２１Ｃを有しており、電圧クランプ型レギュレータ３が、内部回路２１Ａ、２１Ｂ、２１Ｃのそれぞれへ、独立に、内部電源Ｖ２ａ、Ｖ２ｂ、Ｖ２ｃを供給する。

そのために、電圧クランプ型レギュレータ３は、それぞれが内部電源Ｖ２ａ、Ｖ２ｂ、Ｖ２ｃを供給するクランプＭＯＳトランジスタ３１Ａ、３１Ｂ、３１Ｃを有する。

クランプＭＯＳトランジスタ３１Ａ、３１Ｂ、３１Ｃのトランジスタサイズは、内部回路２１Ａ、２１Ｂ、２１Ｃの動作電流の大きさに応じて決定される。

本実施例においても、クランプＭＯＳトランジスタ３１Ａ、３１Ｂ、３１Ｃをそれぞれ複数のトランジスタユニットに分割する。このとき、同じトランジスタサイズのトランジスタユニット３２に分割したとすると、内部回路２１Ａ、２１Ｂ、２１Ｃの動作電流の大きさに応じて、各クランプＭＯＳトランジスタを構成するトランジスタユニット３２の個数が決定される。

図５は、クランプＭＯＳトランジスタ３１Ａ、３１Ｂ、３１Ｃをそれぞれ並列接続される複数のトランジスタユニット３２に分割したときの電圧クランプ型レギュレータ３の構成の例である。

ここでは、内部回路２１Ａ、２１Ｂ、２１Ｃの順に動作電流の大きさが大きい場合の例を示す。すなわち、この場合、クランプＭＯＳトランジスタ３１Ａ、３１Ｂ、３１Ｃの順に、トランジスタユニット３２の個数が多い。

本実施例においても、チップレイアウトを行う際は、クランプＭＯＳトランジスタ３１Ａ、３１Ｂ、３１Ｃを構成するトランジスタユニット３２をチップ内に分散配置する。

そのとき、本実施例では、クランプＭＯＳトランジスタ３１Ａを構成するトランジスタユニット３２は内部電源Ｖ２ａの電源配線上に配置し、クランプＭＯＳトランジスタ３１Ｂを構成するトランジスタユニット３２は内部電源Ｖ２ｂの電源配線上に配置し、クランプＭＯＳトランジスタ３１Ｃを構成するトランジスタユニット３２は内部電源Ｖ２ｃの電源配線上に配置するようにする。

図６は、本実施例の半導体装置１Ａのチップレイアウトのイメージを示すレイアウト模式図である。

本実施例では、半導体装置１Ａのチップ中央部の内部領域２に内部回路２１Ａ、２１Ｂ、２１Ｃが配置され、内部領域２の周囲に、それぞれの内部回路へ内部電源Ｖ２ａ、Ｖ２ｂ、Ｖ２ｃを供給する電源配線が独立に配線されている。

このように配線された内部電源Ｖ２ａ、Ｖ２ｂ、Ｖ２ｃの電源配線に対して、本実施例では、それぞれの内部電源を供給するトランジスタユニット３２を、それぞれの内部電源配線経路上に分散配置する。

このような本実施例によれば、複数の内部回路のそれぞれに対して、独立に内部電源を供給するため、それぞれの内部回路の動作電流に応じた電流を個々に供給することができる。また、それぞれの内部電源ごとにクランプＭＯＳトランジスタを設けるため、それぞれの内部回路の負荷変動に対して、内部電源電圧を個々に安定させることができる。

上述の各実施例では、内部領域２の周囲に、複数のトランジスタユニット３２が分散配置される。したがって、場合によっては、トランジスタユニット３２が、内部領域２へ入出力する信号線の配線を困難にすることが考えられる。

そこで本実施例では、内部領域への配線を容易にするようにパターン設計されたトランジスタユニット３２の例を示す。

図７は、上述の各実施例で用いることのできるトランジスタユニット３２のパターンレイアウトの例を示す模式図である。

図７（ａ）は、トランジスタユニット３２のＮＭＯＳトランジスタのパターンレイアウトの平面図である。

この例では、トランジスタユニット３２の１つのＮＭＯＳトランジスタが、レイアウト上は並列接続される複数のＮＭＯＳトランジスタで形成されている。すなわち、金属配線層の外部電源Ｖ１に複数のドレインがコンタクトホールで接続され、金属配線層の内部電源Ｖ２に複数のソースがコンタクトホールで接続され、金属配線層のＶｇに複数のゲートがコンタクトホールで接続されている。

図７（ｂ）は、図７（ａ）に示したトランジスタユニット３２の断面を示す。ここでは、配線層として、５層の金属配線層を使用するものとする。

この例では、外部電源Ｖ１の配線層に２層目の金属配線層を用い、内部電源Ｖ２の配線層に４層目および５層目の金属配線層を用いるようにする。また、３層目の金属配線層は、内部電源Ｖ２とソースとの接続に用いる以外は、トランジスタユニット３２内では使用しないようにする。

これにより、トランジスタユニット３２内の３層目の金属配線層には、図７（ｂ）で点線で示す未使用の領域が生じる。

そこで、内部領域２への信号配線に３層目の金属配線層を用いるようにすれば、トランジスタユニット３２を内部領域２の周囲に配置しても、トランジスタユニット３２を貫通して、内部領域２への信号線を配線することができる。

図８に、トランジスタユニット３２を貫通して配線される信号配線の様子を示す。

このように、多層配線層を使用する場合、トランジスタユニット３２のパターン設計時に特定の配線層の使用を制限することにより、トランジスタユニット３２の配置後の配線設計を容易にすることができる。

このような本実施例によれば、トランジスタユニットを貫通する配線を行うことができるので、内部領域の周囲に複数のトランジスタユニットを分散配置しても、内部領域へ入出力する信号線の配線を容易に行うことができる。

本発明の実施例１に係る半導体装置の構成の例を示すブロック図。 本発明の実施例の電圧クランプ型レギュレータの構成の例を示すブロック図。 本発明の実施例１に係る半導体装置のチップレイアウトのイメージを示す模式図。 本発明の実施例２に係る半導体装置の構成の例を示すブロック図。 実施例２の電圧クランプ型レギュレータのクランプＭＯＳトランジスタのトランジスタユニットへの分割例を示す図。 本発明の実施例２に係る半導体装置のチップレイアウトのイメージを示す模式図。 本発明の実施例３に係るトランジスタユニットのパターンレイアウトの例を示す模式図。 実施例３のトランジスタユニットを貫通する信号配線の様子を示す模式図。

符号の説明

１、１Ａ 半導体装置
２ 内部領域
３ 電圧クランプ型レギュレータ
２１、２１Ａ、２１Ｂ、２１Ｃ 内部回路
３１、３１Ａ、３１Ｂ、３１Ｃ クランプＭＯＳトランジスタ
３２ トランジスタユニット
３３ Ｖｇ生成回路

Claims (5)

1. 内部回路が配置される内部領域と、
   前記内部回路へ供給する内部電源電圧を生成する電圧クランプ型レギュレータと、
   を備え、
   前記クランプ型レギュレータの出力部のクランプＭＯＳトランジスタが、複数のトランジスタユニットに分割され、
   前記複数のトランジスタユニットが、前記内部回路に接続される内部電源配線の配線経路上に分散配置され、
   前記トランジスタユニット相互間が、並列接続されている
   ことを特徴とする半導体装置。
2. 前記内部電源配線が、
   前記内部領域の周囲を取り囲むように配線されている
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記内部電源配線が、
   複数の内部回路に対して個別に配線され、
   それぞれの配線経路上に、接続先の内部回路の動作電流に応じた個数の前記トランジスタユニットが配置される
   ことを特徴とする請求項１に記載の半導体装置。
4. 前記トランジスタユニットが、
   前記内部電源配線と交差して信号配線を行うための配線層を有している
   ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. 内部回路が配置される内部領域と、前記内部回路へ供給する内部電源電圧を生成する電圧クランプ型レギュレータと、を備える半導体装置のレイアウト方法であって、
   前記クランプ型レギュレータの出力部のクランプＭＯＳトランジスタを複数のトランジスタユニットに分割し、
   前記複数のトランジスタユニットを前記内部回路に接続される内部電源配線の配線経路上に分散配置し、
   前記トランジスタユニット相互間を並列接続する
   ことを特徴とするレイアウト方法。

Images