JP2009087977A - Semiconductor light-emitting element and manufacturing method thereof - Google Patents
Semiconductor light-emitting element and manufacturing method thereof Download PDFInfo
- Publication number
- JP2009087977A JP2009087977A JP2007251905A JP2007251905A JP2009087977A JP 2009087977 A JP2009087977 A JP 2009087977A JP 2007251905 A JP2007251905 A JP 2007251905A JP 2007251905 A JP2007251905 A JP 2007251905A JP 2009087977 A JP2009087977 A JP 2009087977A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- conductivity type
- type cladding
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体光素子及びその製造方法に関する。 The present invention relates to a semiconductor optical device and a manufacturing method thereof.
光情報通信分野で用いる半導体光素子の主要構造の一つとして、活性層及びその周辺層をメサストライプ状にエッチングし、その両端面を半導体層からなる電流ブロック領域(埋め込み層)で埋め込んだ、埋め込みヘテロ構造(Buried Hetero Structure。以下「BH構造」という)がある。BH構造では、両側の電流ブロック領域により、光及び電流を活性層に強く閉じ込めることが可能であるので、誘導放出が効率よく生じる。特に、電流ブロック領域に半導体材料を用いたBH構造型半導体光素子は、寄生キャパシタンスが小さく、高速性に優れるため、光通信用レーザとして多用されている。例えば特許文献1に上記構造の半導体光素子が開示されている。
近年、光通信によって伝達される情報の増大とともに、高出力が可能な光通信用レーザの要望が高く、特に駆動電流が増大した際に発光効率の高い光通信用レーザが求められているが、従来のBH構造型半導体光素子では、十分な発光効率を得られていない。この原因としては、半導体メサの側面から埋め込み層へのリーク電流の増加が考えられる。 In recent years, with an increase in information transmitted by optical communication, there is a high demand for an optical communication laser capable of high output, and there is a demand for an optical communication laser with high luminous efficiency, particularly when the drive current increases. In the conventional BH structure type semiconductor optical device, sufficient luminous efficiency cannot be obtained. The cause of this is considered to be an increase in leakage current from the side surface of the semiconductor mesa to the buried layer.
本発明は、上記事情に鑑みてなされたものであり、駆動電流が増大しても高い発光効率を有する半導体光素子及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor optical device having high luminous efficiency even when the drive current increases and a method for manufacturing the same.
上記目的を達成するため、本発明の半導体光素子は、(a)半導体基板と、(b)半導体基板上に設けられており、第1導電型クラッド層と、第1導電型クラッド層上に設けられた活性層と、活性層上に設けられた第2導電型クラッド層と、を含む半導体メサと、(c)半導体基板上に設けられ、半導体メサを埋め込んでおり、半導体材料からなる第1埋め込み層と、第1埋め込み層上に設けられた、絶縁性材料からなる第2埋め込み層と、を含む埋め込み層と、を有し、(d)第1埋め込み層と第2埋め込み層の界面の位置は、半導体メサ中の第2導電型クラッド層の下面の位置よりも高く、上面の位置よりも低いことを特徴とする。 In order to achieve the above object, a semiconductor optical device according to the present invention is provided on (a) a semiconductor substrate and (b) a semiconductor substrate, and on the first conductivity type cladding layer and the first conductivity type cladding layer. A semiconductor mesa including an active layer provided and a second conductivity type clad layer provided on the active layer; and (c) a semiconductor mesa provided on the semiconductor substrate and embedded in the semiconductor mesa. And (d) an interface between the first buried layer and the second buried layer. The buried layer includes a first buried layer and a second buried layer made of an insulating material provided on the first buried layer. The position is higher than the position of the lower surface of the second conductivity type cladding layer in the semiconductor mesa and lower than the position of the upper surface.
上記構造にした場合、埋め込み層中の第1埋め込み層と第2埋め込み層の界面の位置が、半導体メサ中の第2導電型クラッド層の下面の位置より高く、上面の位置よりも低いため、第2導電型クラッド層の側面の少なくとも一部が、第2埋め込み層によって覆われている。第2埋め込み層は絶縁性材料からなるため、第2導電型クラッド層側面におけるリーク電流が効果的に抑制される。したがって、本発明に係る半導体光素子は、駆動電流が増大しても、高い発光効率を実現することができる。 In the case of the above structure, the position of the interface between the first buried layer and the second buried layer in the buried layer is higher than the position of the lower surface of the second conductivity type cladding layer in the semiconductor mesa and lower than the position of the upper surface. At least a part of the side surface of the second conductivity type cladding layer is covered with the second buried layer. Since the second buried layer is made of an insulating material, the leakage current on the side surface of the second conductivity type cladding layer is effectively suppressed. Therefore, the semiconductor optical device according to the present invention can achieve high luminous efficiency even when the drive current increases.
本発明の半導体光素子の製造方法は、(a)第1導電型クラッド層と、第1導電型クラッド層上に設けられた活性層と、活性層上に設けられた第2導電型クラッド層と、を含む半導体メサを、導電性を有する半導体基板上に形成する工程と、(b)半導体メサを埋め込むと共に、上面の位置が半導体メサ中の第2導電型クラッド層の下面の位置よりも高く、上面の位置よりも低い、半導体材料からなる第1埋め込み層を形成する工程と、(c)第1埋め込み層上に、絶縁性材料からなり、半導体メサを埋め込む第2埋め込み層を形成する工程と、を有することを特徴とする。 The method for producing a semiconductor optical device of the present invention includes: (a) a first conductivity type cladding layer, an active layer provided on the first conductivity type cladding layer, and a second conductivity type cladding layer provided on the active layer. And (b) embedding the semiconductor mesa, and the position of the upper surface of the semiconductor mesa is lower than the position of the lower surface of the second conductivity type cladding layer in the semiconductor mesa. A step of forming a first buried layer made of a semiconductor material that is higher than a position of the upper surface; and (c) forming a second buried layer made of an insulating material and filling a semiconductor mesa on the first buried layer. And a process.
上記の製造方法により、埋め込み層のうち第1埋め込み層は、上面の位置が、半導体メサ中の第2導電型クラッド層の下面の位置よりも高く、上面の位置よりも低く形成される。このため、半導体メサ中の第2導電型クラッド層の側面の少なくとも一部が、絶縁性材料からなる第2埋め込み層により覆われる。これにより、第2導電型クラッド層の側面からの埋め込み層へのリーク電流が抑制され、駆動電流が増大しても、高い発光効率を有する半導体光素子を製造することができる。 With the above manufacturing method, the first buried layer of the buried layers is formed such that the position of the upper surface is higher than the position of the lower surface of the second conductivity type cladding layer in the semiconductor mesa and lower than the position of the upper surface. For this reason, at least a part of the side surface of the second conductivity type cladding layer in the semiconductor mesa is covered with the second buried layer made of an insulating material. As a result, a leakage current from the side surface of the second conductivity type cladding layer to the buried layer is suppressed, and a semiconductor optical device having high light emission efficiency can be manufactured even when the drive current is increased.
また、本発明の半導体光素子の製造方法は、(b)第1埋め込み層を半導体基板上に形成する工程が、(b1)第1埋め込み層を半導体メサよりも高い位置まで形成する工程と、(b2)第1埋め込み層をエッチングして、上面の位置を、半導体メサ中の第2導電型クラッド層の下面の位置よりも高く、上面の位置よりも低い高さに形成する工程と、を有する態様でもよい。 Further, in the method of manufacturing a semiconductor optical device of the present invention, (b) the step of forming the first buried layer on the semiconductor substrate is (b1) the step of forming the first buried layer to a position higher than the semiconductor mesa. (B2) etching the first buried layer to form a position of the upper surface at a height higher than the position of the lower surface of the second conductivity type cladding layer in the semiconductor mesa and lower than the position of the upper surface. The aspect which has may be sufficient.
半導体基板上に第1埋め込み層を成長させる際、半導体メサの側面近傍でエピ層の這い上がりが発生することがあり、これにより厚さのばらつきが生じることがある。しかしながら、上記のように第1埋め込み層を半導体メサより高い位置まで形成することで、半導体メサの側面近傍におけるエピ層の這い上がり等を抑制することができる。さらに、第1埋め込み層の高さの調整をエッチングにより行うことで、エピ層の這い上がりによる影響を低減し、第1埋め込み層を均一な高さとすることができる。 When the first buried layer is grown on the semiconductor substrate, the epi layer may creep up near the side surface of the semiconductor mesa, which may cause a variation in thickness. However, by forming the first buried layer up to a position higher than the semiconductor mesa as described above, it is possible to suppress the creeping of the epi layer in the vicinity of the side surface of the semiconductor mesa. Furthermore, by adjusting the height of the first buried layer by etching, it is possible to reduce the influence of the rising of the epi layer, and to make the first buried layer uniform in height.
本発明の製造方法は、さらに、(b2)第1埋め込み層をエッチングする工程が、(b2−1)第1埋め込み層の一部を、ディープエッチングにより除去する工程と、(b2−2)第1埋め込み層の上面の位置が、半導体メサ中の第2導電型クラッド層の下面の位置よりも高く、上面の位置よりも低い位置になるように、前記第1埋め込み層をウェットエッチングにより部分的に除去する工程と、を有する態様でもよい。 The manufacturing method of the present invention further includes (b2) a step of etching the first buried layer, (b2-1) a step of removing a part of the first buried layer by deep etching, and (b2-2) first The first buried layer is partially etched by wet etching so that the position of the upper surface of the first buried layer is higher than the position of the lower surface of the second conductivity type cladding layer in the semiconductor mesa and lower than the position of the upper surface. And a step of removing.
上記の工程によれば、第1埋め込み層をエッチングするときに、半導体基板の面方向のエッチング速度を半導体基板の厚さ方向のエッチング速度よりも高くすることにより、第1埋め込み層の上面を平坦にすることができる。 According to the above process, when etching the first buried layer, the upper surface of the first buried layer is flattened by making the etching rate in the surface direction of the semiconductor substrate higher than the etching rate in the thickness direction of the semiconductor substrate. Can be.
本発明によれば、駆動電流が増大しても高い発光効率を有する半導体光素子及びその製造方法が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor optical element which has high luminous efficiency even if a drive current increases, and its manufacturing method are provided.
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same reference numerals are used for the same or equivalent elements, and duplicate descriptions are omitted.
(半導体光素子の構成)
図1は、本発明の実施形態に係る半導体光素子を示す断面図である。この半導体光素子は1.55μm帯の光を発光する素子であり、例えば長波長光通信のために用いられる。図1に示すとおり、半導体光素子1Aは、半導体基板10と、半導体メサ20と、半導体メサ20を埋め込む埋め込み層30とを備える。
(Configuration of semiconductor optical device)
FIG. 1 is a cross-sectional view showing a semiconductor optical device according to an embodiment of the present invention. This semiconductor optical device emits light in the 1.55 μm band, and is used for long-wavelength optical communication, for example. As shown in FIG. 1, the semiconductor optical device 1 </ b> A includes a
半導体基板10は、導電性を有する第1導電型(n型)の基板であり、例えば、InP基板が挙げられる。
The
半導体メサ20は、半導体基板10上に設けられ、下部の第1導電型クラッド層21と、活性層23と、上部の第2導電型クラッド層22と、第2導電型クラッド層の上部のコンタクト層24とによって構成される。
The
半導体メサ20を構成する第1導電型クラッド層21としては、例えば、SiをドープしたInP等が好ましい。また、第1導電型クラッド層21と、第1導電型の半導体基板10とを一体的に構成させる態様でもよい。第2導電型クラッド層22としては、例えば、ZnをドープしたInP層等が好ましい。
As the first conductivity
活性層23には、井戸層及びバリア層を含む量子井戸構造が採用され、例えば、交互に積層された井戸層及びバリア層を含む多重量子井戸構造を有する層でもよい。井戸層とバリア層とは、例えば、互いに組成が異なるInGaAsP半導体からなる。また、量子井戸構造の上下にガイド層を備えた分離閉じ込めヘテロ構造(SCH構造)としてもよい。
The
コンタクト層24としては、例えば、InGaAs層等が好ましい。
As the
埋め込み層30は、2つの層で構成されており、下部の第1埋め込み層31と上部の第2埋め込み層32からなる。第1埋め込み層31は、半導体材料からなり、例えばFeをドープしたInP等が好ましい。第1埋め込み層31の上部に設けられる第2埋め込み層32は、絶縁性材料からなり、例えば、SiO2が好ましい。
The buried
第1埋め込み層31と第2埋め込み層32の界面は、半導体基板10の主面10sに平行であり、その位置Pは、第2導電型クラッド層22の下面の位置Qよりは高く、上面の位置Rよりは低くなっている。そのため、第2埋め込み層32により、第2導電型クラッド層22の側面22sの一部が覆われている。
The interface between the first buried
本実施形態に係る半導体光素子1Aは、さらに半導体メサ20の最上部のコンタクト層24上に形成された、電極41(例えばアノード)と、半導体基板10の裏面に形成された、電極42(例えばカソード)を備える。
The semiconductor
なお、上記の実施形態のより具体的な態様は以下のとおりである。
半導体基板10:InP基板
第1導電型クラッド層21:SiドープInP層(厚さ1.0μm)
活性層23:InGaAsP層(厚さ0.2μm)
第2導電型クラッド層22:ZnドープInP層(厚さ1.5μm)
コンタクト層24:InGaAs層(厚さ0.2μm)
第1埋め込み層31:FeドープInP層(Fe濃度 1×1017atom/cm3)
第2埋め込み層32:SiO2層
In addition, the more specific aspect of said embodiment is as follows.
Semiconductor substrate 10: InP substrate First conductivity type cladding layer 21: Si-doped InP layer (thickness: 1.0 μm)
Active layer 23: InGaAsP layer (thickness 0.2 μm)
Second conductivity type cladding layer 22: Zn-doped InP layer (thickness 1.5 μm)
Contact layer 24: InGaAs layer (thickness 0.2 μm)
First buried layer 31: Fe-doped InP layer (Fe concentration 1 × 10 17 atoms / cm 3 )
Second buried layer 32: SiO 2 layer
上記に示した本発明の実施形態による効果を、従来技術と比較して説明する。図2は従来技術に係る半導体光素子2Aを示す図である。図2に示すように、半導体光素子2Aの半導体メサ20は、半絶縁性の埋め込み層60のみで埋め込まれている。そして、埋め込み層60と電極41の間に、SiO2絶縁層61が介在している。このため、半導体メサ20から埋め込み層60へのリーク電流が大きく、十分な発光効率が得られていなかった。
The effect by embodiment of this invention shown above is demonstrated compared with a prior art. FIG. 2 is a diagram showing a semiconductor
一方、本発明の実施形態に係る半導体光素子1Aでは、図1に示すとおり、第1埋め込み層31と第2埋め込み層32の界面の位置Pが、第2導電型クラッド層22の下面の位置Qより高く、上面の位置Rより低いため、界面Pより上側に位置するコンタクト層24の側面24s及び第2導電型クラッド層の側面22sの少なくとも一部からのリーク電流が減少する。したがって、駆動電流が大きいときでも、駆動電流が小さいときと同程度に、高い発光効率を実現することができる。
On the other hand, in the semiconductor
なお、第1埋め込み層31と第2埋め込み層32の界面の位置Pが第2導電型クラッド層22の下面の位置Qより低い場合、活性層21の側面は第1埋め込み層31によって覆われず、少なくとも活性層21の周囲に第2埋め込み層32が形成されるまで外部に露出される。このため、露出時の大気による影響や、第2埋め込み層32の形成時の高温処理等による影響を受け、活性層21の結晶性が劣化する可能性があり、発光効率の低下が起こり得る。また、界面の位置Pが第2導電型クラッド層22の上面の位置Rより高い場合は、第2クラッド層の側面22sが第2埋め込み層32に覆われないため、リーク電流が抑制されず、発光効率が低下すると考えられる。
When the position P of the interface between the first buried
(半導体光素子の製造方法)
図3〜図5は、本実施形態に係る半導体光素子1Aの製造方法の各工程を模式的に示す図である。半導体光素子1Aは、例えば以下の各工程を経ることによって製造される。
(Method for manufacturing semiconductor optical device)
3-5 is a figure which shows typically each process of the manufacturing method of 1 A of semiconductor optical elements which concern on this embodiment. The semiconductor
[半導体層形成工程]
図3(A)に示すように、半導体基板10上に半導体層20aを形成する。半導体層20aは、半導体基板10上に第1導電型クラッド層21となる層21a、活性層23となる層23a、第2導電型クラッド層22となる層22a、コンタクト層24となる層24a、キャップ層51を順次成長して形成される。これらの層の成長には、例えば、有機金属気相成長(MOVPE)法を用いることができる。
[Semiconductor layer forming step]
As shown in FIG. 3A, a
[マスク層形成工程]
次に、図3(B)に示すように、キャップ層51上に厚さ約1μmのマスク層52を形成する。マスク層52は絶縁性材料からなり、例えばSiO2、SiNが好ましい。マスク層52は、例えばプラズマCVD法により形成される。
[Mask layer forming step]
Next, as shown in FIG. 3B, a
続いて、図3(C)に示すように、マスク層52をパターニング成形して、幅1.8μmのストライプ状マスク53を形成する。このマスク53は、例えば、通常のフォトリソグラフィー法とドライエッチングにより形成される。
Subsequently, as shown in FIG. 3C, the
[半導体メサ形成工程]
次に、図3(D)に示すように、マスク53をマスクにして上記半導体層20aをエッチング処理し、半導体メサ20を得る。このとき、エッチング処理の条件を調整して、所定高さ(例えば、3μm)の半導体メサ20を形成する。このエッチングは、例えばH2とCH4の混合ガスを用いたドライエッチングにより行われる。これにより、所定の軸方向に延び、第1導電型クラッド層21、活性層23、第2導電型クラッド層24、及びコンタクト層24からなる半導体メサ20が形成される。
[Semiconductor mesa formation process]
Next, as shown in FIG. 3D, the
[第1埋め込み層形成工程]
次に、図4(A)に示すように、上記半導体メサ20を埋め込む埋め込み層30のうちの第1埋め込み層31となる半導体層31aを形成する。半導体層31aは、例えば、MOVPE法により形成される。半導体層31aの厚さは半導体メサ20(例えば、3μm)以上であり、マスク53で覆われている半導体メサ20上には成長しない。このように、半導体層31aを半導体メサ20以上の厚さにすることで、半導体メサ20の側面近傍に発生する這い上がりを抑制することができる。
[First buried layer forming step]
Next, as shown in FIG. 4A, a
半導体層31aを形成した後、マスク53を除去する。マスク53は、例えば、25%に希釈したフッ酸(DHF)により除去される。
After forming the
次に、半導体層31aをエッチングし、その上面の位置を、半導体メサ20の第2導電型クラッド層22の下面の位置よりも高く、上面の位置よりも低くして、第1埋め込み層31を得る。詳細な方法は以下の通りである。
Next, the
まず、図4(B)に示すように、半導体メサ20の両側の半導体層31aそれぞれに、半導体メサ20に沿って平行に延びる溝33を、ドライエッチングにより、形成する。2つの溝33は、同じ深さまでディープエッチングされ、その底面の位置が第1埋め込み層31の上面の位置と同じになるように調整される。底面の位置の調整は、エッチング条件の変更等により行うことができる。
First, as shown in FIG. 4B,
続いて、図4(C)に示すように、ウェットエッチングにより、半導体層31aをエッチングすることにより、半導体層31aを、溝33の底面位置付近で平坦として、第1埋め込み層31を形成する。エッチングの深さは、例えば1μmである。ウェットエッチングは、CH3COOHとHClを混合し、H2Oで希釈したエッチング液を用いる。CH3COOHとHClの混合比を調整することにより、半導体層31aの水平方向のエッチング速度が、垂直方向のエッチング速度と比較して十分に速くなるため、エッチング後の第1埋め込み層31の上面を平坦にすることができる。
Subsequently, as shown in FIG. 4C, the first buried
このように、半導体層31aを半導体メサ20より高い位置まで形成することで、半導体メサ20の側面近傍における這い上がり等を抑制することができる。さらに、半導体層31aの高さの調整をドライエッチングによるディープエッチング及びウェットエッチングにより行って第1埋め込み層31を形成することで、上記の這い上がりによる影響を低減し、第1埋め込み層31を均一な高さとすることができる。
In this way, by forming the
なお、半導体層31aのウェットエッチングの際に、併せてキャップ層51もエッチング除去される。また、半導体層31aの垂直方向のエッチング速度は、コンタクト層24の垂直方向のエッチング速度と比較して十分速いため、コンタクト層24のエッチングはほとんど進まず、半導体層31aを選択的にエッチングすることができる。
Note that the
[第2埋め込み層形成工程]
次に、図4(D)に示すように、半導体メサ20及び第1埋め込み層31を一体的に覆うように絶縁性材料からなる絶縁層32aを形成する。形成方法は、例えばプラズマCVD法により、上面が半導体メサ20より高くなるように形成する。
[Second buried layer forming step]
Next, as shown in FIG. 4D, an insulating
そして、形成した絶縁層32aの一部を、例えば次の方法でエッチングする。すなわち、図5(A)に示すように、半導体メサ20の部分に開口部が設けられた、フォトレジスト54を形成した後、25%に希釈したフッ酸により、フォトレジスト54をマスクとして、絶縁層32aをエッチングし、半導体メサ20のコンタクト層24を露出させる。エッチングに用いたフォトレジスト54を除去して、成形後の第2埋め込み層32が得られる。
Then, a part of the formed insulating
[電極形成工程]
次に、コンタクト層24の上部に電極を形成する。図5(B)に示すように、電極41を形成する部分に開口部を設けた、フォトレジスト55(厚さ2μm)を形成する。その後、Au/Pt/Ti電極を蒸着・リフトオフし、図5(C)に示すような、厚さ3μm以上の電極41が形成される。さらに、半導体基板の裏面にも、同様の方法により、電極42を形成する。
[Electrode formation process]
Next, an electrode is formed on the
これにより、図1に示される半導体光素子1Aが製造される。
Thereby, the semiconductor
以上の製造方法によれば、第1埋め込み層31と第2埋め込み層32の界面の位置Pが第2クラッド層22の下面の位置Qより高く、上面の位置Rより低い、半導体メサ20からの駆動電流が増大しても高い発光効率を有する半導体光素子を提供することができる。
According to the above manufacturing method, the position P of the interface between the first buried
なお、上記実施形態は、本発明の要旨を逸脱しない範囲での変更が可能である。例えば、半導体基板10の導電型はn型であるが、p型であってもよい。この場合には、第1導電型クラッド層21の導電型がp型に変更され、第2導電型クラッド層22及びコンタクト層24の導電型はn型に変更される。
In addition, the said embodiment can be changed in the range which does not deviate from the summary of this invention. For example, the conductivity type of the
1A、2A…半導体光素子、10…半導体基板、20…半導体メサ、21…第1導電型クラッド層、22…第2導電型クラッド層、23…活性層、24…コンタクト層、30…埋め込み層、31…第1埋め込み層、32…第2埋め込み層、41、42…電極。
DESCRIPTION OF
Claims (4)
前記半導体基板上に設けられており、第1導電型クラッド層と、前記第1導電型クラッド層上に設けられた活性層と、前記活性層上に設けられた第2導電型クラッド層と、を含む半導体メサと、
前記半導体基板上に設けられ、前記半導体メサを埋め込んでおり、半導体材料からなる第1埋め込み層と、前記第1埋め込み層上に設けられた、絶縁性材料からなる第2埋め込み層と、を含む埋め込み層と、を有し、
前記埋め込み層中の前記第1埋め込み層と前記第2埋め込み層の界面の位置は、前記半導体メサ中の前記第2導電型クラッド層の下面の位置よりも高く、上面の位置よりも低いことを特徴とする、半導体光素子。 A semiconductor substrate;
A first conductivity type cladding layer; an active layer provided on the first conductivity type cladding layer; a second conductivity type cladding layer provided on the active layer; A semiconductor mesa containing
A first embedded layer made of a semiconductor material, and a second embedded layer made of an insulating material provided on the first embedded layer; An embedded layer;
The position of the interface between the first buried layer and the second buried layer in the buried layer is higher than the position of the lower surface of the second conductivity type cladding layer in the semiconductor mesa and lower than the position of the upper surface. A semiconductor optical device that is characterized.
前記半導体メサを埋め込むと共に、上面の位置が前記半導体メサ中の前記第2導電型クラッド層の下面の位置よりも高く、上面の位置よりも低い、半導体材料からなる第1埋め込み層を形成する工程と、
前記第1埋め込み層上に、絶縁性材料からなり、前記半導体メサを埋め込む第2埋め込み層を形成する工程と、
を有することを特徴とする、半導体光素子の製造方法。 A semiconductor mesa including a first conductivity type cladding layer, an active layer provided on the first conductivity type cladding layer, and a second conductivity type cladding layer provided on the active layer is formed on a semiconductor substrate. Forming, and
A step of embedding the semiconductor mesa and forming a first buried layer made of a semiconductor material, the position of the upper surface being higher than the position of the lower surface of the second conductivity type cladding layer in the semiconductor mesa and lower than the position of the upper surface; When,
Forming a second buried layer made of an insulating material and filling the semiconductor mesa on the first buried layer;
A method for producing a semiconductor optical device, comprising:
前記第1埋め込み層を前記半導体メサよりも高い位置まで形成する工程と、
前記第1埋め込み層をエッチングして、上面の位置を、前記半導体メサ中の前記第2導電型クラッド層の下面の位置よりも高く、上面の位置よりも低い高さに形成する工程と、
を有することを特徴とする、請求項2記載の半導体光素子の製造方法。 Forming the first buried layer on the semiconductor substrate;
Forming the first buried layer to a position higher than the semiconductor mesa;
Etching the first buried layer to form a position of the upper surface at a height higher than the position of the lower surface of the second conductivity type cladding layer in the semiconductor mesa and lower than the position of the upper surface;
The method of manufacturing a semiconductor optical device according to claim 2, comprising:
前記第1埋め込み層の一部を、ディープエッチングにより除去する工程と、
前記第1埋め込み層の上面が、前記半導体メサ中の前記第2導電型クラッド層の下面の位置よりも高く、上面の位置よりも低い位置になるように、前記第1埋め込み層の残部をウェットエッチングにより除去する工程と、
を有することを特徴とする、請求項3記載の半導体光素子の製造方法。
Etching the first buried layer comprises:
Removing a portion of the first buried layer by deep etching;
The remaining portion of the first buried layer is wet so that the upper surface of the first buried layer is higher than the position of the lower surface of the second conductivity type cladding layer in the semiconductor mesa and lower than the position of the upper surface. Removing by etching;
The method of manufacturing a semiconductor optical device according to claim 3, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007251905A JP2009087977A (en) | 2007-09-27 | 2007-09-27 | Semiconductor light-emitting element and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007251905A JP2009087977A (en) | 2007-09-27 | 2007-09-27 | Semiconductor light-emitting element and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009087977A true JP2009087977A (en) | 2009-04-23 |
Family
ID=40661071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007251905A Pending JP2009087977A (en) | 2007-09-27 | 2007-09-27 | Semiconductor light-emitting element and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009087977A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013165133A (en) * | 2012-02-09 | 2013-08-22 | Japan Oclaro Inc | Optical semiconductor device |
-
2007
- 2007-09-27 JP JP2007251905A patent/JP2009087977A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013165133A (en) * | 2012-02-09 | 2013-08-22 | Japan Oclaro Inc | Optical semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101276994B (en) | Method of manufacturing semiconductor optical element | |
JP4193866B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP5151627B2 (en) | Manufacturing method of semiconductor laser | |
JP2006253212A (en) | Semiconductor laser | |
US7998770B2 (en) | Method for forming a semiconductor light-emitting device | |
US20080283852A1 (en) | Light-emitting device and a method for producing the same | |
JP5151231B2 (en) | Semiconductor optical device and manufacturing method thereof | |
JP2009087977A (en) | Semiconductor light-emitting element and manufacturing method thereof | |
JP4379469B2 (en) | Group III nitride semiconductor etching method | |
JP5217598B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP5531610B2 (en) | Manufacturing method of semiconductor laser device | |
JP5205901B2 (en) | Semiconductor laser device manufacturing method and semiconductor laser device | |
JP2009059919A (en) | Optical semiconductor device and method of manufacturing the same | |
TWI819895B (en) | Semiconductor laser and semiconductor laser manufacturing method | |
JP4497606B2 (en) | Semiconductor laser device | |
JP5104054B2 (en) | Semiconductor optical device and manufacturing method thereof | |
JP4433672B2 (en) | Semiconductor optical device manufacturing method | |
JP3994928B2 (en) | Manufacturing method of semiconductor laser | |
JP3830552B2 (en) | Method for manufacturing buried semiconductor laser device | |
JP2009266891A (en) | Semiconductor laser and method of manufacturing same | |
JP3715639B2 (en) | Semiconductor light emitting device | |
JP5076964B2 (en) | Semiconductor laser and method of manufacturing the semiconductor laser | |
JP2010287804A (en) | Semiconductor optical element | |
JP2008198662A (en) | Method of manufacturing semiconductor light-emitting element and semiconductor light-emitting element | |
JP3715638B2 (en) | Manufacturing method of semiconductor light emitting device |