JP2009266891A - Semiconductor laser and method of manufacturing same - Google Patents
Semiconductor laser and method of manufacturing same Download PDFInfo
- Publication number
- JP2009266891A JP2009266891A JP2008111508A JP2008111508A JP2009266891A JP 2009266891 A JP2009266891 A JP 2009266891A JP 2008111508 A JP2008111508 A JP 2008111508A JP 2008111508 A JP2008111508 A JP 2008111508A JP 2009266891 A JP2009266891 A JP 2009266891A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- iii
- compound semiconductor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体レーザおよびその製造方法に関するものである。 The present invention relates to a semiconductor laser and a method for manufacturing the same.
従来、例えば特許文献1または2に示すように、活性層及びその周辺層を幅1μm前後の狭メサストライプ状にエッチングし、その両側面を半導体層から成る電流ブロック層で埋め込んだ、いわゆる埋め込みヘテロストラクチャー構造(Buried Heterostructure構造)の半導体レーザ(以下、「BHレーザ」という。)が知られている。
図8は、従来のpn埋め込み型BHレーザ300を示す。図8に示すように、BHレーザ300は、n-InP基板301、n-InPクラッド層302、活性層(MQW)303、p-InP電流ブロック層304、n-InP電流ブロック層305、p-InPクラッド層306、InGaAsコンタクト層307、SiO2絶縁層308、p電極309、n電極310を備える。このBHレーザ300では、活性層303への電流注入を効率的に行うために、活性層303の脇にp-InP電流ブロック層304およびn-InP電流ブロック層305によるサイリスタ構造を設け、電流ブロックを行っている。これにより活性層303への電流狭窄構造が達成されている。
FIG. 8 shows a conventional pn buried
しかしながら、この構造においては、図8に示すように、その構造上p-InPクラッド層306からp-InP電流ブロック層304への正孔電流のリークパスaが存在しており、完全な電流ブロックとはなっていない。このリークパスaは、サイリスタ構造におけるベース電流に相当することになり、このベース電流がある値以上流れ込むことによりサイリスタがON状態となる。ON状態になると電流ブロック層自身に電流が流れ込み、リークパスbにおける電流が大きくなり、BHレーザ300における諸特性、特に高温での光出力、スロープ効率等の特性が劣化してしまうといった問題点がある。
However, in this structure, as shown in FIG. 8, there is a hole current leak path a from the p-
そこで、本発明は上記に鑑みてなされたもので、リーク電流を低減することが可能な半導体レーザおよびその製造方法を提供することを目的とする。 Accordingly, the present invention has been made in view of the above, and an object thereof is to provide a semiconductor laser capable of reducing leakage current and a method for manufacturing the same.
上記課題を解決するために、本発明の半導体レーザは、基板の上に設けられ、活性層を含む半導体メサと、前記基板の上に設けられ、前記半導体メサを埋め込む第2導電型電流ブロック層と、前記第2導電型電流ブロック層の上に設けられ、前記半導体メサを埋め込む第1導電型電流ブロック層と、前記活性層の上および前記第1導電型電流ブロック層の上に設けられた第2導電型クラッド層と、前記第2導電型クラッド層の上に設けられたコンタクト層と、を含む半導体レーザであって、前記第1導電型電流ブロック層と前記半導体メサとの間、および前記第1導電型電流ブロック層と前記第2導電型電流ブロック層との間に、厚み0.2μm以下の第2導電型半導体層からなる電流リーク層が含まれることを特徴とする。 In order to solve the above-described problems, a semiconductor laser according to the present invention includes a semiconductor mesa provided on a substrate and including an active layer, and a second conductivity type current blocking layer provided on the substrate and embedded in the semiconductor mesa. A first conductivity type current blocking layer embedded on the semiconductor mesa, and provided on the active layer and the first conductivity type current blocking layer. A semiconductor laser including a second conductivity type cladding layer and a contact layer provided on the second conductivity type cladding layer, wherein the semiconductor laser is between the first conductivity type current blocking layer and the semiconductor mesa; and A current leakage layer made of a second conductivity type semiconductor layer having a thickness of 0.2 μm or less is included between the first conductivity type current block layer and the second conductivity type current block layer.
また、本発明の半導体レーザの製造方法は、基板の上に活性層のための第1III−V化合物半導体層を有機金属気相成長法で成長し、前記第1III−V化合物半導体層の上に形成したストライプ状のマスクを用いてドライエッチングを行い半導体メサを形成する第1工程と、前記基板の上および前記半導体メサの脇に、前記半導体メサを埋め込む第2導電型電流ブロック層のための第2III−V化合物半導体層を有機金属気相成長法で成長する第2工程と、前記第2工程にて前記半導体メサの脇に成長した前記第2III−V化合物半導体層をエッチングにより除去する第3工程と、前記第2III−V化合物半導体層の上および前記第3工程により露出した前記半導体メサの脇に、厚み0.2μm以下の第2導電型電流リーク層のための第3III−V化合物半導体層を有機金属気相成長法で成長する第4工程と、前記第3III−V化合物半導体層に接して第1導電型電流ブロック層のための第4III−V化合物半導体層を有機金属気相成長法で成長する第5工程と、前記マスクを除去した後に、前記活性層の上および前記第4III−V化合物半導体層の上に、第2導電型クラッド層のための第5III−V化合物半導体層を有機金属気相成長法で成長する第6工程と、前記第5III−V化合物半導体層の上に、第2導電型コンタクト層のための第6III−V化合物半導体層を有機金属気相成長法で成長する第7工程と、を備えることを特徴とする。 In the semiconductor laser manufacturing method of the present invention, a first III-V compound semiconductor layer for an active layer is grown on a substrate by metal organic vapor phase epitaxy, and the first III-V compound semiconductor layer is formed on the first III-V compound semiconductor layer. A first step of forming a semiconductor mesa by dry etching using the formed stripe-shaped mask; and a second conductivity type current blocking layer for embedding the semiconductor mesa on the substrate and beside the semiconductor mesa A second step of growing the second III-V compound semiconductor layer by metal organic vapor phase epitaxy, and a second step of removing the second III-V compound semiconductor layer grown beside the semiconductor mesa in the second step by etching. And a third III-V compound semiconductor for a second conductivity type current leakage layer having a thickness of 0.2 μm or less on the second III-V compound semiconductor layer and on the side of the semiconductor mesa exposed by the third step. And a fourth step of growing the fourth III-V compound semiconductor layer for the first conductivity type current blocking layer in contact with the third III-V compound semiconductor layer. And a fifth III-V compound semiconductor layer for a second conductivity type cladding layer on the active layer and on the fourth III-V compound semiconductor layer after removing the mask. A sixth step of growing by metal organic vapor phase epitaxy, and a sixth III-V compound semiconductor layer for a second conductivity type contact layer on the fifth III-V compound semiconductor layer by metal organic vapor phase epitaxy. And a seventh step of growing.
このような本発明の半導体レーザおよびその製造方法によれば、第1導電型電流ブロック層と半導体メサとの間、および第1導電型電流ブロック層と第2導電型電流ブロック層との間に、厚み0.2μm以下の薄い第2導電型半導体層からなる電流リーク層が形成される。この厚み0.2μm以下の薄い電流リーク層は、第2導電型クラッド層から第2導電型電流ブロック層への正孔電流のリークパスとなる。このように厚み0.2μm以下の狭いリークパスに正孔電流を流すことにより、電気抵抗を高くすることができ、その結果、第1導電型電流ブロック層および第2導電型電流ブロック層からなる埋め込み部におけるリーク電流を低減することができる。したがって、サイリスタ構造がON状態となることを防止でき、その結果、半導体レーザにおける諸特性、特に高温での光出力、スロープ効率等の特性が劣化することを防止できる。 According to the semiconductor laser and the manufacturing method thereof of the present invention, between the first conductivity type current block layer and the semiconductor mesa and between the first conductivity type current block layer and the second conductivity type current block layer. Then, a current leakage layer composed of a thin second conductive semiconductor layer having a thickness of 0.2 μm or less is formed. This thin current leak layer having a thickness of 0.2 μm or less serves as a leak path for hole current from the second conductivity type cladding layer to the second conductivity type current block layer. In this way, by passing a hole current through a narrow leak path having a thickness of 0.2 μm or less, the electrical resistance can be increased. As a result, the buried portion composed of the first conductivity type current block layer and the second conductivity type current block layer Leakage current can be reduced. Therefore, it is possible to prevent the thyristor structure from being turned on, and as a result, it is possible to prevent deterioration of various characteristics of the semiconductor laser, particularly characteristics such as light output at a high temperature and slope efficiency.
また、本発明の半導体レーザにおいては、前記電流リーク層における不純物濃度が1×1017cm-3以下であることが好ましい。 In the semiconductor laser of the present invention, the impurity concentration in the current leak layer is preferably 1 × 10 17 cm −3 or less.
また、本発明の半導体レーザの製造方法の前記第4工程においては、前記第3III−V化合物半導体層の不純物濃度が1×1017cm-3以下となるように、前記第3III−V化合物半導体層を成長することが好ましい。 In the fourth step of the method of manufacturing a semiconductor laser according to the present invention, the third III-V compound semiconductor is adjusted so that the impurity concentration of the third III-V compound semiconductor layer is 1 × 10 17 cm −3 or less. It is preferred to grow the layer.
正孔電流のパスを高抵抗にしてリーク電流を低減するためには、正孔電流のリークパスとなる電流リーク層の不純物濃度を1×1017cm-3以下とすることが好適である。電流リーク層の不純物濃度をこのようにすれば、埋め込み部から活性層へのドーパントの拡散を抑え、非発光再結合を低減できる。 In order to reduce the leakage current by making the hole current path high resistance, it is preferable that the impurity concentration of the current leakage layer serving as the hole current leakage path is 1 × 10 17 cm −3 or less. If the impurity concentration of the current leak layer is set in this manner, diffusion of dopant from the buried portion to the active layer can be suppressed, and non-radiative recombination can be reduced.
更に、電流リーク層の不純物濃度をゼロとすることにより、埋め込み部をpin構造とすることができる。この場合には、半導体レーザを低容量化することができ、高速応答に優れたレーザ構造とすることができる。なお、例えば特許文献2に記載されたような従来のpn埋め込み型半導体レーザは、半絶縁性埋め込み(Fe-InP等)半導体レーザなどに比べて、容量が大きく、高速駆動に向かないといった問題点がある。その理由としては、例えば、pnブロックの界面には、逆バイアスがかかり、空乏層ができるために、その部分が容量となり、全体として容量が大きくなることが挙げられる。本発明の半導体レーザおよびその製造方法は、このような従来のpn埋め込み型半導体レーザの問題点を上記構造により解決している。 Furthermore, by setting the impurity concentration of the current leak layer to zero, the buried portion can have a pin structure. In this case, the capacity of the semiconductor laser can be reduced, and a laser structure excellent in high-speed response can be obtained. Note that, for example, the conventional pn buried semiconductor laser described in Patent Document 2 has a large capacity and is not suitable for high-speed driving compared to a semi-insulating buried (Fe-InP, etc.) semiconductor laser. There is. This is because, for example, a reverse bias is applied to the interface of the pn block and a depletion layer is formed, so that the portion becomes a capacitance, and the capacitance increases as a whole. The semiconductor laser and the manufacturing method thereof according to the present invention solve the problems of the conventional pn buried type semiconductor laser by the above structure.
また、本発明の半導体レーザの前記半導体メサにおいては、前記活性層の下に第1導電型クラッド層が更に形成されており、前記第2導電型電流ブロック層の上面の前記基板からの高さが、前記第1導電型クラッド層の上面の前記基板からの高さ以上であることが好ましい。 In the semiconductor mesa of the semiconductor laser of the present invention, a first conductivity type cladding layer is further formed under the active layer, and a height of the upper surface of the second conductivity type current block layer from the substrate is further increased. However, it is preferable that the height of the upper surface of the first conductivity type cladding layer is not less than the height from the substrate.
また、本発明の半導体レーザの製造方法の前記第1工程においては、前記第1III−V化合物半導体層を成長する前に、第1導電型クラッド層のための第7III−V化合物半導体層を有機金属気相成長法で成長し、前記第2工程においては、前記第2III−V化合物半導体層の上面の前記基板からの高さが前記第7III−V化合物半導体層の上面の前記基板からの高さ以上となるように、前記第2III−V化合物半導体層を成長することが好ましい。 Further, in the first step of the semiconductor laser manufacturing method of the present invention, before the first III-V compound semiconductor layer is grown, the seventh III-V compound semiconductor layer for the first conductivity type cladding layer is organically formed. In the second step, the height of the upper surface of the second III-V compound semiconductor layer from the substrate is higher than the height of the upper surface of the seventh III-V compound semiconductor layer from the substrate. It is preferable to grow the second III-V compound semiconductor layer so as to be more than that.
このように、第2導電型電流ブロック層の高さを第1導電型クラッド層の高さ以上とすることにより、第1導電型電流ブロック層と第1導電型クラッド層とが電流リーク層のみを介して向かい合うことを防ぐことができる。上記構造により、第1導電型電流ブロック層と第1導電型クラッド層とが、電流リーク層に加え、更に第2導電型電流ブロック層または活性層を介して向かい合うこととなる。このように第1導電型電流ブロック層と第1導電型クラッド層との間を遠くすることにより、たとえ電流リーク層の厚みが0.2μm以下で薄い場合でも、また電流リーク層における不純物濃度が1×1017cm-3以下で低く更にはゼロである場合でも、第1導電型電流ブロック層から第1導電型クラッド層への電流リークを抑制することが可能となる。 Thus, by setting the height of the second conductivity type current blocking layer to be equal to or higher than the height of the first conductivity type cladding layer, the first conductivity type current blocking layer and the first conductivity type cladding layer are only current leakage layers. It is possible to prevent facing each other. With the above structure, the first conductivity type current block layer and the first conductivity type clad layer face each other via the second conductivity type current block layer or the active layer in addition to the current leak layer. As described above, the distance between the first conductivity type current blocking layer and the first conductivity type cladding layer is increased so that the impurity concentration in the current leak layer is 1 even if the thickness of the current leak layer is 0.2 μm or less. Even when it is less than × 10 17 cm −3 and low and zero, it is possible to suppress current leakage from the first conductivity type current blocking layer to the first conductivity type cladding layer.
また、本発明の半導体レーザの製造方法の前記第3工程においては、塩素系のガスを用いて当該エッチングを行うことが好ましい。 In the third step of the semiconductor laser manufacturing method of the present invention, it is preferable to perform the etching using a chlorine-based gas.
このように異方性のあるエッチングガスを用いることにより、第2工程にて成長した第2III−V化合物半導体層のうち、半導体メサの脇のもののみを除去することができる。 By using an anisotropic etching gas in this way, only the ones beside the semiconductor mesa among the second III-V compound semiconductor layers grown in the second step can be removed.
本発明によれば、リーク電流を低減することが可能な半導体レーザおよびその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor laser which can reduce a leakage current, and its manufacturing method can be provided.
以下、添付図面を参照して本発明にかかる半導体レーザおよびその製造方法の好適な実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。 Preferred embodiments of a semiconductor laser and a manufacturing method thereof according to the present invention will be described below in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
(半導体レーザ100の構造)
図1は本実施形態に係る半導体レーザ100の一部を示す斜視図であり、図2は図1のII-II断面図である。半導体レーザ100は、いわゆる埋め込みヘテロストラクチャー構造(BuriedHeterostructure構造)の半導体レーザ(BHレーザ)である。半導体レーザ100において、第1導電型の基板101の主面101a上には、第1導電型クラッド層102が設けられている。第1導電型の基板101は、例えばn型InP基板である。第1導電型クラッド層102は、例えばn型InPクラッド層である。
(Structure of semiconductor laser 100)
FIG. 1 is a perspective view showing a part of a
第1導電型クラッド層102上には、発光領域103が設けられている。発光領域103は、例えば多重量子井戸(Multiple Quantμm Well, MQW)構造を有しており、活性層を含む。
A
発光領域103上には、第2導電型クラッド層104の第1領域104aが設けられている。第2導電型クラッド層104は、例えばp型InPクラッド層である。第1導電型クラッド層102、発光領域103、および第2導電型クラッド層104の第1領域104aは半導体メサ105を形成する。この半導体メサ105は、例えば細長いストライプ形状を有する。
A
半導体メサ105を埋め込むように、第2導電型電流ブロック層106および第1導電型電流ブロック層107が基板101上に順に設けられている。第2導電型電流ブロック層106は、例えばp型InP電流ブロック層である。第1導電型電流ブロック層107は、例えばn型InP電流ブロック層である。
A second conductivity type
第1導電型電流ブロック層107と半導体メサ105との間、および第1導電型電流ブロック層107と第2導電型電流ブロック層106との間には、電流リーク層108が形成されている。この電流リーク層108は、厚み0.2μm以下の第2導電型半導体層からなり、例えばp型InP電流リーク層である。この電流リーク層108における不純物濃度は1×1017cm-3以下であることが好ましい。
A
第2導電型クラッド層104は更に第2領域104bを含み、この第2領域104bは、第1領域104aおよび第1導電型電流ブロック層107上にわたって設けられている。この第2導電型クラッド層104の第2領域104bの上には、コンタクト層109が設けられている。
The second conductivity
コンタクト層109上には、例えば半導体メサ105への電流狭窄を強化するための絶縁膜110が設けられている。絶縁膜110は、例えばSiNやSiO2等の誘電体である。
On the
コンタクト層109および絶縁膜110上には、第1金属電極(例えば、アノード電極)111が設けられている。また、基板101の裏面101bには、第2金属電極(例えば、カソード電極)112が設けられている。
A first metal electrode (for example, an anode electrode) 111 is provided on the
(半導体レーザ100の作用および効果)
続いて、本実施形態に係る半導体レーザ100の作用および効果について説明する。半導体レーザ100によれば、第1導電型電流ブロック層107と半導体メサ105との間、および第1導電型電流ブロック層107と第2導電型電流ブロック層106との間に、電流リーク層108が形成される。この厚み0.2μm以下の薄い電流リーク層108は、第2導電型クラッド層104から第2導電型電流ブロック層106への正孔電流のリークパスAとなる。図4は、半導体レーザ100におけるリークパスAを示している。このように厚み0.2μm以下の狭いリークパスAに正孔電流を流すことにより、電気抵抗を高くすることができ、その結果、第1導電型電流ブロック層107および第2導電型電流ブロック層106からなる埋め込み部におけるリーク電流を低減することができる。したがって、サイリスタ構造がON状態となることを防止でき、その結果、半導体レーザ100における諸特性、特に高温での光出力、スロープ効率等の特性が劣化することを防止できる。
(Operation and Effect of Semiconductor Laser 100)
Next, functions and effects of the
ここで、正孔電流のリークパスAを高抵抗にしてリーク電流を低減するためには、正孔電流のリークパスAとなる電流リーク層108の不純物濃度を1×1017cm-3以下とすることが好適である。電流リーク層108の不純物濃度をこのようにすれば、第1導電型電流ブロック層107および第2導電型電流ブロック層106からなる埋め込み部から活性層を含む発光領域103へのドーパントの拡散を抑え、非発光再結合を低減できる。
Here, in order to reduce the leak current by making the leak path A of the hole current high resistance, the impurity concentration of the
更に、電流リーク層108の不純物濃度をゼロとすることにより、埋め込み部をpin構造とすることができる。この場合には、半導体レーザ100を低容量化することができ、高速応答に優れたレーザ構造とすることができる。なお、例えば特許文献2に記載されたような従来のpn埋め込み型半導体レーザは、半絶縁性埋め込み(Fe-InP等)半導体レーザなどに比べて、容量が大きく、高速駆動に向かないといった問題点がある。その理由としては、例えば、pnブロックの界面には、逆バイアスがかかり、空乏層ができるために、その部分が容量となり、全体として容量が大きくなることが挙げられる。本実施形態の半導体レーザ100は、このような従来のpn埋め込み型半導体レーザの問題点を上記構造により解決している。
Further, by setting the impurity concentration of the
(半導体レーザ200)
以上により、本実施形態の半導体レーザ100の構造について図1および図2を参照しながら説明したが、本発明の半導体レーザの構造はこれに限られるものではない。図3を再び参照すると、リークパスCが示されている。リークパスCは、第1導電型電流ブロック層107から第1導電型クラッド層102へのリークパスである。上記の半導体レーザ100では、電流リーク層108における不純物濃度を下げれば下げるほど、または電流リーク層108の厚みを薄くすればするほど、電流リーク層108を高抵抗化できるので有利になり、リーク電流の低減に寄与すると考えられる。しかしながら、その一方で、電流リーク層108の不純物濃度が低減し、または電流リーク層108の厚みが薄くなるということは、逆に言えば、第1導電型電流ブロック層107と第1導電型クラッド層102との間の第2導電型不純物の濃度が低減し、または第1導電型電流ブロック層107と第1導電型クラッド層102とが近づくとも言える。その結果、電流リーク層108の不純物濃度を低減し、電流リーク層108の厚みを薄くすることによって、図3に示すリークパスCにおける電流が大幅に増大してしまうというトレードオフが考えられる。そこで、以下では、これを改善した半導体レーザ200の構造について、図4および図5を参照しながら説明する。
(Semiconductor laser 200)
As described above, the structure of the
図4は、本実施形態の半導体レーザ200の構造を示す断面図である。図4に示す半導体レーザ200においては、図1に示した半導体レーザ100と同様に、半導体メサ205において、活性層を含む発光領域203の下に第1導電型クラッド層202が形成されている。しかし、第2導電型電流ブロック層206の上面206aの高さD1が第1導電型クラッド層202の上面202aの高さD2より高いことで、図1に示した半導体レーザ100と相違する。または、図5に示すように、半導体レーザ200において、第2導電型電流ブロック層206の高さD1と第1導電型クラッド層202の高さD2とを略同一の高さにしてもよい。なお、本実施形態における高さD1および高さD2は、説明の便宜のために、基板201の裏面201bを基準とする高さとしている。
FIG. 4 is a cross-sectional view showing the structure of the
図4に示すように、第2導電型電流ブロック層206の高さD1を第1導電型クラッド層202の高さD2より高くすることにより、第1導電型電流ブロック層207と第1導電型クラッド層202とが電流リーク層208のみを介して向かい合うことを防ぐことができる。上記構造により、第1導電型電流ブロック層207と第1導電型クラッド層202とが、電流リーク層208に加え、更に第2導電型電流ブロック層206または発光領域203を介して向かい合うこととなる。このように第1導電型電流ブロック層207と第1導電型クラッド層202との間を遠くすることにより、たとえ電流リーク層208の厚みが0.2μm以下で薄い場合でも、また電流リーク層208における不純物濃度が1×1017cm-3以下で低く更にはゼロである場合でも、第1導電型電流ブロック層207から第1導電型クラッド層202への電流リークを抑制することが可能となる。もちろん、図5に示したような構造においても、同様のことが言える。
As shown in FIG. 4, the height D1 of the second conductivity type
ここで、電流リーク層208における不純物濃度がゼロである場合には、電流リーク層208はp-InP層ではなく、i-InP層であることとなる。一般的に、活性層の脇にp-InP層を形成する場合に、pのドーパントとしてはZnを用いることが多い。しかし、このZnは活性層に拡散しやすいため、活性層へのZnの拡散に伴って非発光再結合が増加し、その結果として閾値が劣化するといった問題点等が知られている。一方、図4および図5に示す半導体レーザ200の構造では、活性層を含む発光領域203の脇の層をp-InP層ではなくi-InP層とすることができるため、この場合にはZnの拡散の影響が少なく、低閾値電流を期待できる。
Here, when the impurity concentration in the
また、電流リーク層208における不純物濃度がゼロである場合には、第1導電型電流ブロック層207と第2導電型電流ブロック層206との間にi-InP層が挿入される形となるため、半導体レーザ200の構造はpin構造となる。このことにより、半導体レーザ200の低容量化が図られ、従来構造に対し高速駆動の観点でも優れた構造とすることができる。
When the impurity concentration in the
(半導体レーザ100,200の製造方法)
以上により、本実施形態の半導体レーザ100,200の構造や作用効果について説明した。続いて、本実施形態に係る半導体レーザ100,200の製造方法について、図6および図7を参照しながら説明する。図6および図7は半導体レーザ100,200の製造過程における工程断面図である。
(Method for
The structure and operational effects of the
まず、図6(A)に示すように、不純物濃度が1×1018cm-3のSiドープn型InP基板101に、不純物濃度が1×1018cm-3、厚み1500nmのSiドープn型InPクラッド層102(第7III−V化合物半導体層)を成長する。その後、厚み50nmおよび組成λ=1.20μmのInGaAsP-SCH層103a、バリア組成λ=1.10μmのInGaAsP-MQW活性層103b(第1III−V化合物半導体層)、厚み50nmおよび組成λ=1.20μmのn型InGaAsP-SCH層103cの成長を行った後に、不純物濃度が1×1018cm-3、厚み400nmのZiドープp型InPクラッド層104の第1領域104aを成長する。なお、InGaAsP-SCH層103a、InGaAsP-MQW活性層103b、およびInGaAsP-SCH層103cは発光領域103を形成する。
First, as shown in FIG. 6 (A), the Si-doped n-
次に、図6(B)に示すように、基板101までドライエッチングを行い、半導体メサ105を形成する。次に、図示はしないが、基板101までのドライエッチングによるダメージ層をウェットエッチングにより、0.1μm程度除去する。次に、図6(C)に示すように、p型InP電流ブロック層106(第2III−V化合物半導体層)で半導体メサ105を埋め込む。次に、図6(D)に示すように、塩素系のガスを用いてエッチングを行い、半導体メサ105の側面だけをエッチングする。塩素系ガスのように異方性のあるエッチングガスを用いることにより、図6(C)に示すp型InP電流ブロック層のうち、半導体メサ105の脇のp型InP電流ブロック層のみを除去することができる。
Next, as shown in FIG. 6B, dry etching is performed up to the
次に、図7(A)に示すように、厚み0.2μm以下のp型InP電流リーク層108(第3III−V化合物半導体層)を成長する。次に、図7(B)に示すように、p型InP電流リーク層108の上に更にn型InP電流ブロック層107(第4III−V化合物半導体層)で半導体メサ105を埋め込み、その上に不純物濃度が1×1018cm-3、厚みが500nmのp型InPクラッド層104(第5III−V化合物半導体層)の第2領域104bを成長する。次に、p型InPクラッド層104の第2領域104bの上に、不純物濃度が1×1019cm-3、厚み200nmのZiドープn型InGaAsコンタクト層109(第6III−V化合物半導体層)を成長する。最後に、図7(C)に示すように、SiO2絶縁膜110を形成後、活性層103bの上部部分のみに窓開けを行い、p型上部電極111、n型裏面電極112を形成する。以上により、半導体レーザ100が完成される。
Next, as shown in FIG. 7A, a p-type InP current leakage layer 108 (third III-V compound semiconductor layer) having a thickness of 0.2 μm or less is grown. Next, as shown in FIG. 7B, a
なお、図6(C)において、p型InP電流ブロック層106の成長を活性層103bとn型InPクラッド層102との間の部分で止めるように制御することにより、図4に示したような半導体レーザ200を製造することができる。図4の半導体レーザ200では、n型InP電流ブロック層207とn型InPクラッド層202との間に、p型InP電流ブロック層206が確実に位置している。これにより、p型InP電流リーク層208の厚みが薄い、もしくは不純物濃度が低くても、n型InP電流ブロック層207からn型InPクラッド層202への電流リーク(図3のリークパスCによる電流リーク)を防ぐことが可能となる。これにより、p型InP電流リーク層208の濃度低減が可能となり、電流リークを減らせ、pnpnサイリスタの耐圧を上げることが可能になるとともに、Zn等のpドーパントによる活性層への拡散が防げ、閾値等の劣化を防げる。また、電流ブロック部をpin構造とすることできるため、更なる低容量化が可能となり、高速駆動に適した半導体レーザとすることができる。
In FIG. 6C, the growth of the p-type InP
100…半導体レーザ、101…基板、102…第1導電型クラッド層、103…発光領域、103b…活性層、104…第2導電型クラッド層、105…半導体メサ、106…第2導電型電流ブロック層、107…第1導電型電流ブロック層、108…電流リーク層、109…コンタクト層、110…絶縁膜、111,112…電極、200…半導体レーザ、201…基板、202…第1導電型クラッド層、203…発光領域、205…半導体メサ、206…第2導電型電流ブロック層、207…第1導電型電流ブロック層、208…電流リーク層。
DESCRIPTION OF
Claims (7)
前記基板の上に設けられ、前記半導体メサを埋め込む第2導電型電流ブロック層と、
前記第2導電型電流ブロック層の上に設けられ、前記半導体メサを埋め込む第1導電型電流ブロック層と、
前記活性層の上および前記第1導電型電流ブロック層の上に設けられた第2導電型クラッド層と、
前記第2導電型クラッド層の上に設けられたコンタクト層と、
を含む半導体レーザであって、
前記第1導電型電流ブロック層と前記半導体メサとの間、および前記第1導電型電流ブロック層と前記第2導電型電流ブロック層との間に、厚み0.2μm以下の第2導電型半導体層からなる電流リーク層が含まれることを特徴とする半導体レーザ。 A semiconductor mesa provided on the substrate and including an active layer;
A second conductivity type current blocking layer provided on the substrate and embedding the semiconductor mesa;
A first conductivity type current blocking layer which is provided on the second conductivity type current blocking layer and embeds the semiconductor mesa;
A second conductivity type cladding layer provided on the active layer and on the first conductivity type current blocking layer;
A contact layer provided on the second conductivity type cladding layer;
A semiconductor laser comprising:
A second conductive type semiconductor layer having a thickness of 0.2 μm or less between the first conductive type current blocking layer and the semiconductor mesa and between the first conductive type current blocking layer and the second conductive type current blocking layer. A semiconductor laser comprising a current leakage layer comprising:
前記第2導電型電流ブロック層の上面の前記基板からの高さが、前記第1導電型クラッド層の上面の前記基板からの高さ以上であることを特徴とする請求項1または請求項2記載の半導体レーザ。 In the semiconductor mesa, a first conductivity type cladding layer is further formed under the active layer,
The height of the upper surface of the second conductivity type current blocking layer from the substrate is equal to or higher than the height of the upper surface of the first conductivity type cladding layer from the substrate. The semiconductor laser described.
前記基板の上および前記半導体メサの脇に、前記半導体メサを埋め込む第2導電型電流ブロック層のための第2III−V化合物半導体層を有機金属気相成長法で成長する第2工程と、
前記第2工程にて前記半導体メサの脇に成長した前記第2III−V化合物半導体層をエッチングにより除去する第3工程と、
前記第2III−V化合物半導体層の上および前記第3工程により露出した前記半導体メサの脇に、厚み0.2μm以下の第2導電型電流リーク層のための第3III−V化合物半導体層を有機金属気相成長法で成長する第4工程と、
前記第3III−V化合物半導体層に接して第1導電型電流ブロック層のための第4III−V化合物半導体層を有機金属気相成長法で成長する第5工程と、
前記マスクを除去した後に、前記活性層の上および前記第4III−V化合物半導体層の上に、第2導電型クラッド層のための第5III−V化合物半導体層を有機金属気相成長法で成長する第6工程と、
前記第5III−V化合物半導体層の上に、第2導電型コンタクト層のための第6III−V化合物半導体層を有機金属気相成長法で成長する第7工程と、
を備えることを特徴とする半導体レーザの製造方法。 A first III-V compound semiconductor layer for an active layer is grown on the substrate by metal organic vapor phase epitaxy, and dry etching is performed using a striped mask formed on the first III-V compound semiconductor layer. Performing a first step of forming a semiconductor mesa;
A second step of growing a second III-V compound semiconductor layer for a second conductivity type current blocking layer embedding the semiconductor mesa on the substrate and on the side of the semiconductor mesa by metal organic chemical vapor deposition;
A third step of etching away the second III-V compound semiconductor layer grown beside the semiconductor mesa in the second step;
A third III-V compound semiconductor layer for a second conductivity type current leakage layer having a thickness of 0.2 μm or less is formed on the second III-V compound semiconductor layer and on the side of the semiconductor mesa exposed by the third step. A fourth step of growing by vapor phase growth;
A fifth step of growing a fourth III-V compound semiconductor layer for the first conductivity type current blocking layer by metal organic vapor phase epitaxy in contact with the third III-V compound semiconductor layer;
After removing the mask, a fifth III-V compound semiconductor layer for a second conductivity type cladding layer is grown on the active layer and the fourth III-V compound semiconductor layer by metal organic vapor phase epitaxy. And a sixth step to
A seventh step of growing a sixth III-V compound semiconductor layer for a second conductivity type contact layer on the fifth III-V compound semiconductor layer by metal organic chemical vapor deposition;
A method of manufacturing a semiconductor laser, comprising:
前記第2工程においては、前記第2III−V化合物半導体層の上面の前記基板からの高さが前記第7III−V化合物半導体層の上面の前記基板からの高さ以上となるように、前記第2III−V化合物半導体層を成長することを特徴とする請求項4または請求項5記載の半導体レーザの製造方法。 In the first step, before the first III-V compound semiconductor layer is grown, a seventh III-V compound semiconductor layer for the first conductivity type cladding layer is grown by metal organic vapor phase epitaxy,
In the second step, the height of the upper surface of the second III-V compound semiconductor layer from the substrate is equal to or higher than the height of the upper surface of the seventh III-V compound semiconductor layer from the substrate. 6. The method of manufacturing a semiconductor laser according to claim 4, wherein a 2III-V compound semiconductor layer is grown.
The semiconductor laser manufacturing method according to claim 4, wherein the etching is performed using a chlorine-based gas in the third step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008111508A JP2009266891A (en) | 2008-04-22 | 2008-04-22 | Semiconductor laser and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008111508A JP2009266891A (en) | 2008-04-22 | 2008-04-22 | Semiconductor laser and method of manufacturing same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009266891A true JP2009266891A (en) | 2009-11-12 |
Family
ID=41392398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008111508A Pending JP2009266891A (en) | 2008-04-22 | 2008-04-22 | Semiconductor laser and method of manufacturing same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009266891A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023100214A1 (en) * | 2021-11-30 | 2023-06-08 | 三菱電機株式会社 | Semiconductor laser and method for producing semiconductor laser |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02181491A (en) * | 1989-01-06 | 1990-07-16 | Fujitsu Ltd | Semiconductor light-emitting device |
JPH11121869A (en) * | 1997-10-09 | 1999-04-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor laser element and its manufacture |
JP2000208873A (en) * | 1999-01-18 | 2000-07-28 | Mitsubishi Electric Corp | Semiconductor laser diode, its manufacture light modulator, and semiconductor laser diode with light modulator |
JP2000353849A (en) * | 1999-06-11 | 2000-12-19 | Nec Corp | Optical semiconductor device and its manufacture |
JP2005209909A (en) * | 2004-01-23 | 2005-08-04 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor optical element and its manufacturing method |
-
2008
- 2008-04-22 JP JP2008111508A patent/JP2009266891A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02181491A (en) * | 1989-01-06 | 1990-07-16 | Fujitsu Ltd | Semiconductor light-emitting device |
JPH11121869A (en) * | 1997-10-09 | 1999-04-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor laser element and its manufacture |
JP2000208873A (en) * | 1999-01-18 | 2000-07-28 | Mitsubishi Electric Corp | Semiconductor laser diode, its manufacture light modulator, and semiconductor laser diode with light modulator |
JP2000353849A (en) * | 1999-06-11 | 2000-12-19 | Nec Corp | Optical semiconductor device and its manufacture |
JP2005209909A (en) * | 2004-01-23 | 2005-08-04 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor optical element and its manufacturing method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023100214A1 (en) * | 2021-11-30 | 2023-06-08 | 三菱電機株式会社 | Semiconductor laser and method for producing semiconductor laser |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004289157A (en) | Laser diode structure and manufacturing method thereof | |
JP2007066981A (en) | Semiconductor device | |
TW200810304A (en) | Semiconductor laser, method of manufacturing semiconductor device, optical pickup, and optical disk apparatus | |
JP2011124442A (en) | Semiconductor laser device, and method of manufacturing the same | |
JP2009059918A (en) | Optical semiconductor device | |
US7741654B2 (en) | Group III nitride semiconductor optical device | |
JPH1131866A (en) | Semiconductor device of gallium nitride compound | |
JP2006253212A (en) | Semiconductor laser | |
JP2009117539A (en) | Optical semiconductor element, and manufacturing method of optical semiconductor element | |
US20080175293A1 (en) | Semiconductor laser device | |
JP2008288284A (en) | Semiconductor optical element and method of manufacturing the same | |
JP5151231B2 (en) | Semiconductor optical device and manufacturing method thereof | |
JP6942261B1 (en) | Manufacturing method of optical semiconductor device | |
JP2009266891A (en) | Semiconductor laser and method of manufacturing same | |
JP2011205148A (en) | Semiconductor device | |
JP2012038918A (en) | Semiconductor light-emitting device | |
JP2003264347A (en) | Nitride based semiconductor laser element | |
JP6702523B1 (en) | Semiconductor device | |
WO2022264347A1 (en) | Optical semiconductor element and manufacturing method therefor | |
TWI734229B (en) | Optical semiconductor device and manufacturing method of optical semiconductor device | |
JP2007005642A (en) | Semiconductor light emitting element | |
JP2007013100A (en) | Semiconductor laser | |
JP2009087994A (en) | Method for manufacturing semiconductor laser device, and semiconductor laser device | |
JP2006332713A (en) | Nitride-based semiconductor laser element | |
US10181695B2 (en) | Laser diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |