JP3715638B2 - Manufacturing method of semiconductor light emitting device - Google Patents

Manufacturing method of semiconductor light emitting device Download PDF

Info

Publication number
JP3715638B2
JP3715638B2 JP2004076564A JP2004076564A JP3715638B2 JP 3715638 B2 JP3715638 B2 JP 3715638B2 JP 2004076564 A JP2004076564 A JP 2004076564A JP 2004076564 A JP2004076564 A JP 2004076564A JP 3715638 B2 JP3715638 B2 JP 3715638B2
Authority
JP
Japan
Prior art keywords
layer
etching
cladding
cladding layer
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004076564A
Other languages
Japanese (ja)
Other versions
JP2005268419A (en
Inventor
徹也 鈴木
佳治 下瀬
幹明 藤田
慎太郎 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2004076564A priority Critical patent/JP3715638B2/en
Publication of JP2005268419A publication Critical patent/JP2005268419A/en
Application granted granted Critical
Publication of JP3715638B2 publication Critical patent/JP3715638B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、例えば半導体光増幅器や波長可変光源装置等に用いられる半導体発光素子に係り、光出力が高く且つ信頼性の高い半導体発光素子の製造方法に関するものである。 The present invention relates to a semiconductor light emitting device used in, for example, a semiconductor optical amplifier, a wavelength tunable light source device, and the like, and relates to a method for manufacturing a semiconductor light emitting device having high light output and high reliability.

従来、AlGaAs,InGaAlP等のAl組成を含んだ半導体レーザを作製する場合は、再成長時の結晶表面の酸化の問題があるため、主としてリッジ構造や内部ストライプ構造、リッジ埋込構造が採用されている。これらの構造によって半導体レーザを作製する場合、エッチングにより活性層を切断すると、活性層への酸化の影響で信頼性を損なう問題が生じるため、通常は活性層の上部にエッチング阻止層を設けている。そして、その際のエッチング阻止層の膜厚は、レーザ特性や光密度分布に影響を与えないように30nm以下の薄い層で形成することが通常であった。   Conventionally, when fabricating a semiconductor laser including an Al composition such as AlGaAs or InGaAlP, there is a problem of oxidation of the crystal surface during regrowth, and therefore a ridge structure, an internal stripe structure, or a ridge embedded structure is mainly employed. Yes. When manufacturing a semiconductor laser with these structures, if the active layer is cut by etching, there is a problem that reliability is impaired due to the effect of oxidation on the active layer. Therefore, an etching blocking layer is usually provided on the active layer. . The film thickness of the etching stopper layer at that time is usually formed as a thin layer of 30 nm or less so as not to affect the laser characteristics and the light density distribution.

ところで、光密度分布に影響を与えないようにエッチング阻止層を形成した場合、光密度分布が通常発光部に近い部分で最大となり、活性層における劣化発生の原因となっていた。この問題を解決するため、光密度調整層を設ける方法が考えられていた。この光密度調整層として、レーザ光の光密度を下げるためのビーム拡大層をエッチストップ層上に独立して設けた半導体レーザが下記特許文献1に開示されている。   By the way, when the etching prevention layer is formed so as not to affect the light density distribution, the light density distribution is maximized in a portion close to the normal light emitting portion, which causes deterioration in the active layer. In order to solve this problem, a method of providing a light density adjusting layer has been considered. As this light density adjusting layer, a semiconductor laser in which a beam expanding layer for reducing the light density of laser light is independently provided on an etch stop layer is disclosed in Patent Document 1 below.

特許文献1に開示される半導体レーザの一実施例について、その製造方法の手順に沿って説明すると、図4に示すように、まずn−GaAs基板51上にn−Al0.5 Ga0.5 Asクラッド層52(2μm)、GaAs活性層53(0. 04μm)、p−Al0.5 Ga0.5 Asクラッド層54(0. 25μm)、p−Ga0.5 In0.5 Pエッチストップ層55(5nm)、p−Al0.4 Ga0.6 Asビーム拡大層56(0. 25μm)、p−Al0.55Ga0.45As第2クラッド層57(1. 5μm)、p−GaAsコンタクト層58(0. 25μm)を順次結晶成長させる。 An embodiment of the semiconductor laser disclosed in Patent Document 1 will be described along the procedure of the manufacturing method. As shown in FIG. 4, first, an n-Al 0.5 Ga 0.5 As cladding layer is formed on an n-GaAs substrate 51. 52 (2 μm), GaAs active layer 53 (0.04 μm), p-Al 0.5 Ga 0.5 As cladding layer 54 ( 0.25 μm), p-Ga 0.5 In 0.5 P etch stop layer 55 (5 nm), p-Al 0.4 A Ga 0.6 As beam expansion layer 56 ( 0.25 μm), a p-Al 0.55 Ga 0.45 As second cladding layer 57 (1.5 μm), and a p-GaAs contact layer 58 ( 0.25 μm) are successively grown.

次に、幅約5μmのSiO2 膜をマスクとしてp−GaAsコンタクト層58、p−Al0.55Ga0.45As第2クラッド層57、及びp−Al0.4 Ga0.6 Asビーム拡大層56を硫酸系のエッチング液によりエッチングする。さらに、有機金属気相成長法によりn−GaAsブロック層59をSiO2 膜のない領域に選択的に成長する。そして、SiO2 膜を除去した後、素子の直列抵抗低減のため、p−GaAs埋込層60を形成しウエハの表面及び裏面に電極(図示せず)を形成する。これにより、図4に示す断面構造の半導体レーザが形成される。 Next, using the SiO 2 film having a width of about 5 μm as a mask, the p-GaAs contact layer 58, the p-Al 0.55 Ga 0.45 As second cladding layer 57, and the p-Al 0.4 Ga 0.6 As beam expansion layer 56 are etched using sulfuric acid. Etching with liquid. Further, the n-GaAs block layer 59 is selectively grown in a region without the SiO 2 film by metal organic vapor phase epitaxy. After removing the SiO 2 film, a p-GaAs buried layer 60 is formed to reduce the series resistance of the device, and electrodes (not shown) are formed on the front and back surfaces of the wafer. Thereby, a semiconductor laser having a cross-sectional structure shown in FIG. 4 is formed.

ところで、半導体レーザを作製する場合、エッチング阻止層の機能としては、エッチングを止めることが本来の目的である。このため、大きな選択性を有する材料を用いるのが通例であった。   By the way, when a semiconductor laser is manufactured, the original purpose is to stop etching as a function of the etching blocking layer. For this reason, it has been customary to use materials with great selectivity.

例えば下記特許文献2に開示される半導体レーザ素子では、図5に示すように、n−GaAs基板71上に、分子線エピタキシャル(MBE)法、有機金属気相エピタキシャル(OM−VPE)法等の手法により、n−Alx Ga1-x As(x=0→0. 5)混晶比傾斜バッファ層72(0. 2μm厚)、n−Aly Ga1-y Asクラッド層73(1. 5μm厚)、無添加の多重量子井戸活性層74、p−GaAsエッチング停止層75(20Å厚)、p−Aly Ga1-y Asクラッド層76(1. 2μm厚)、及びp−GaAsコンタクト層77(1. 0μm厚)を順次成長させている。図5において、エッチング停止層75は、エッチング速度がその上層であるp−Aly Ga1-y Asクラッド層76の1/10以下であるエッチング材を用いて活性層74の上部に形成される。 For example, in the semiconductor laser device disclosed in the following Patent Document 2, as shown in FIG. 5, a molecular beam epitaxy (MBE) method, a metal organic vapor phase epitaxy (OM-VPE) method or the like is formed on an n-GaAs substrate 71. the method, n-Al x Ga 1- x As (x = 0 → 0. 5) mole fraction graded buffer layer 72 (0. 2 [mu] m thickness), n-Al y Ga 1 -y As cladding layer 73 (1. 5μm thick), a multiple quantum well active layer 74, p-GaAs etching stop layer 75 (20 Å thick with no additive), p-Al y Ga 1 -y As cladding layer 76 (1. 2 [mu] m thick), and p-GaAs contact Layer 77 (1.0 μm thick) is grown sequentially. 5, the etching stop layer 75 is formed on top of the active layer 74 using the 1/10 or less is etched material p-Al y Ga 1-y As cladding layer 76 etch rate is at its upper .

また、他の例として、下記特許文献3に開示される半導体発光素子は、図6に示すように、基板81上に、バッファ層82、下側クラッド層83、活性層84、第1上側クラッド層85、エッチング阻止層86、電流阻止層87、キャップ層88、第2上側クラッド層89、コンタクト層90が順次配置され、基板81とコンタクト層90の外側に一対の電極111と電極112が配置される。これらの各層は、エピタキシャル薄膜として形成される。エッチング阻止層86とキャップ層88がMAs(Mは IIIb族元素、一種又は二種以上)で構成され、電流阻止層87がMPで構成される。また、電流阻止層87に形成されるグルーブ91の各壁面に主として{111}面を露出させる。この半導体発光素子を作製する場合、エッチング剤としては、MP結晶面が主に現れている面を除く他の面を選択的にエッチングし得るエッチング剤が使用される。   As another example, as shown in FIG. 6, the semiconductor light emitting device disclosed in Patent Document 3 below includes a buffer layer 82, a lower cladding layer 83, an active layer 84, and a first upper cladding on a substrate 81. The layer 85, the etching blocking layer 86, the current blocking layer 87, the cap layer 88, the second upper cladding layer 89, and the contact layer 90 are sequentially disposed, and the pair of electrodes 111 and 112 are disposed outside the substrate 81 and the contact layer 90. Is done. Each of these layers is formed as an epitaxial thin film. The etching blocking layer 86 and the cap layer 88 are made of MAs (M is a group IIIb element, one or more), and the current blocking layer 87 is made of MP. Further, the {111} plane is mainly exposed on each wall surface of the groove 91 formed in the current blocking layer 87. When manufacturing this semiconductor light emitting device, an etchant that can selectively etch other surfaces except the surface on which the MP crystal plane mainly appears is used as the etchant.

このように、下記特許文献2及び特許文献3に開示される従来の半導体発光素子では、エッチング阻止層の機能として、エッチングを止めることが本来の目的であることから大きな選択性を有する材料を用いており、エッチング阻止層と上層部との間の境界面で鋭角にエッチングが停止していた。
特開平6−291407号公報 特開平1−96980号公報 特開平7−221406号公報
As described above, in the conventional semiconductor light emitting devices disclosed in Patent Document 2 and Patent Document 3 below, a material having high selectivity is used as the function of the etching blocking layer because the original purpose is to stop etching. Etching stopped at an acute angle at the interface between the etching stopper layer and the upper layer portion.
JP-A-6-291407 Japanese Patent Laid-Open No. 1-96980 Japanese Patent Laid-Open No. 7-221406

特許文献1に開示される半導体レーザは、ビーム拡大層56をエッチストップ層55上に形成し、ビーム拡大層56の上部に第2クラッド層57とコンタクト層58を形成していた。このため、エッチング液の種類によっては各層のエッチング速度の違いにより、形状にバラツキが生じるおそれがあった。また、ビーム拡大層56によって光密度を調整できるが、ビーム拡大層56の側面がエッチングにより除去され、リッジ幅の制御性が悪化し、光密度分布の形状が複雑化しやすい問題があった。   In the semiconductor laser disclosed in Patent Document 1, the beam expansion layer 56 is formed on the etch stop layer 55, and the second cladding layer 57 and the contact layer 58 are formed on the beam expansion layer 56. For this reason, depending on the type of the etchant, the shape may vary due to the difference in the etching rate of each layer. Further, although the light density can be adjusted by the beam expanding layer 56, the side surfaces of the beam expanding layer 56 are removed by etching, the controllability of the ridge width is deteriorated, and the shape of the light density distribution is likely to be complicated.

特許文献2及び特許文献3に開示される半導体発光素子は、大きな選択性を有する材料(例えば特許文献2ではエッチング速度比が10倍以上)を用いてエッチングを行っており、エッチング阻止層(特許文献2ではエッチング停止層75)と上層部との間の境界面で鋭角にエッチングが停止していた。このため、リッジ埋込構造や内部ストライプ構造を採用した場合、上記鋭角なエッチングの停止による不連続点をきっかけとして成長がリッジ形成層の側面までかからず、異常成長部が生じることがあった。   The semiconductor light emitting devices disclosed in Patent Document 2 and Patent Document 3 are etched using a material having high selectivity (for example, Patent Document 2 has an etching rate ratio of 10 times or more). In Document 2, etching stopped at an acute angle at the interface between the etching stopper layer 75) and the upper layer portion. For this reason, when the ridge embedding structure or the internal stripe structure is adopted, the growth does not reach the side surface of the ridge forming layer due to the discontinuous point due to the stop of the acute etching, and an abnormally grown portion sometimes occurs. .

そこで、本発明は上記問題点に鑑みてなされたものであり、光密度の中心をリッジ形成層側に引き寄せて活性層の光密度を低減すること、また成長初期の成長種を付着しやすくしてリッジ形成層の側面まで成長させることができる半導体発光素子の製造方法を提供することを目的とするものである。 Therefore, the present invention has been made in view of the above-mentioned problems, and it is possible to reduce the light density of the active layer by drawing the center of the light density toward the ridge forming layer side, and to make it easy to attach growth seeds at the initial stage of growth. Accordingly, it is an object of the present invention to provide a method for manufacturing a semiconductor light emitting device capable of growing up to the side surface of a ridge forming layer.

上記した目的を達成するために、請求項1記載の半導体発光素子の製造方法は、GaAs基板1上に、第1クラッド層2、活性層3、第2クラッド層4、InGaAsPからなるエッチング阻止層6、第3クラッド層7を含む複数の層が順次形成され、前記第3クラッド層の側部に電流ブロック層8が配置されている、AlGaAs系半導体発光素子の製造方法であって、
GaAs基板上に、第1クラッド層、活性層、第2クラッド層、エッチング阻止層、第3クラッド層を順次結晶成長させる段階と、
前記第3クラッド層の所定箇所にマスクを形成する段階と、
前記マスクを用いて、前記マスクが無い部分の前記第3クラッド層を前記エッチング阻止層が表面に出るまで除去するとともに前記エッチング阻止層の表面をエッチングして、前記エッチング阻止層と前記第3クラッド層との間の境界部から前記エッチング阻止層側に延びる緩やかな傾斜面を含むリッジ形成層を形成する段階と
記緩やかな傾斜面を含む前記リッジ形成層の側部に、異常成長が生じずに電流ブロック層を形成する段階と
前記マスクを除去する段階とを含むことを特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor light emitting device according to claim 1 includes an etching blocking layer comprising a first cladding layer 2, an active layer 3, a second cladding layer 4, and InGaAsP on a GaAs substrate 1. 6. A method of manufacturing an AlGaAs-based semiconductor light-emitting device, wherein a plurality of layers including a third cladding layer 7 are sequentially formed, and a current blocking layer 8 is disposed on a side portion of the third cladding layer.
Sequentially crystal-growing a first cladding layer, an active layer, a second cladding layer, an etching stop layer, and a third cladding layer on a GaAs substrate;
Forming a mask at a predetermined location of the third cladding layer;
Using the mask, the portion of the third cladding layer without the mask is removed until the etching stopper layer comes to the surface, and the surface of the etching stopper layer is etched to form the etching stopper layer and the third cladding. Forming a ridge forming layer including a gently inclined surface extending from the boundary between the layers to the etching stop layer side ;
Forming a current blocking layer on the side of the ridge formation layer containing a pre-Symbol gently inclined surface, without causing abnormal growth,
Removing the mask .

請求項2記載の半導体発光素子の製造方法は、請求項1記載の半導体発光素子の製造方法において、
前記第3クラッド層及び前記エッチング阻止層の表面のエッチングに使用するエッチング液として、前記エッチング阻止層の前記第3クラッド層に対する選択比が3〜10の材料を用いることを特徴とする。
The method for manufacturing a semiconductor light emitting element according to claim 2 is the method for manufacturing a semiconductor light emitting element according to claim 1,
As an etchant used for etching the surfaces of the third cladding layer and the etching stopper layer, a material having a selectivity of the etching stopper layer to the third cladding layer of 3 to 10 is used .

請求項3記載の半導体発光素子の製造方法は、GaAs基板1上に、AlGaAs系材料からなる、第1クラッド層2、活性層3、及び第2クラッド層4、InGaAsPからなるエッチング阻止層6、AlGaAs系材料からなる電流ブロック層8を含む複数の層が順次形成され、前記電流ブロック層の一部が選択的に除去された部分およびその表面側に、第3クラッド層7を含む複数の層が形成された構造からなる半導体発光素子の製造方法であって
GaAs基板上に、第1クラッド層、活性層、第2クラッド層、エッチング阻止層、電流ブロック層を順次結晶成長させる段階と、
前記電流ブロック層の所定箇所にマスクを形成する段階と、
前記マスクを用いて、前記マスクが無い部分の電流ブロック層を前記エッチング阻止層が表面に出るまで除去するとともに前記エッチング阻止層の表面をエッチングして、前記エッチング阻止層と前記電流ブロック層との間の境界部からエッチング阻止層側に延びる緩やかな傾斜面を含むストライプ部を形成する段階と、
前記マスクを除去する段階と、
前記緩やかな傾斜面を含む前記ストライプ部に、異常成長が生じずに第3クラッド層を形成する段階とを含むことを特徴とする。
The method of manufacturing a semiconductor light emitting device of claim 3 is on the GaAs substrate 1, made of AlGaAs based material, the first cladding layer 2, the active layer 3 etch stop layer 6 made of, and a second cladding layer 4, InGaAsP, a plurality of layers are successively formed including a current blocking layer 8 made of AlGaAs-based material, a portion of the current blocking layer is selectively dividing removed by portions and the surface side, of the plurality comprising a third cladding layer 7 A method of manufacturing a semiconductor light emitting device having a structure in which a layer is formed ,
Sequentially growing a first cladding layer, an active layer, a second cladding layer, an etching stop layer, and a current blocking layer on a GaAs substrate;
Forming a mask at a predetermined location of the current blocking layer;
Using the mask, a portion of the current blocking layer without the mask is removed until the etching blocking layer is exposed on the surface, and the surface of the etching blocking layer is etched, and the etching blocking layer and the current blocking layer are removed. Forming a stripe portion including a gentle inclined surface extending from the boundary portion between them to the etching stopper layer side;
Removing the mask;
Forming a third cladding layer in the stripe portion including the gently inclined surface without causing abnormal growth .

請求項4記載の半導体発光素子の製造方法は、請求項3記載の半導体発光素子の製造方法において、
前記電流ブロック層及び前記エッチング阻止層の表面のエッチングに使用するエッチング液として、前記エッチング阻止層の前記電流ブロック層に対する選択比が3〜10の材料を用いることを特徴とする。
The method of manufacturing a semiconductor light emitting device according to claim 4, wherein, in the method for manufacturing a semiconductor light emitting device according to claim 3,
A material having a selectivity of the etching blocking layer to the current blocking layer of 3 to 10 is used as an etchant used for etching the surfaces of the current blocking layer and the etching blocking layer .

請求項5記載の半導体発光素子の製造方法は、請求項2又は4記載の半導体発光素子の製造方法において、
前記エッチング液が酒石酸系または燐酸系からなることを特徴とする。
The method of manufacturing a semiconductor light emitting device according to claim 5, wherein, in the method for manufacturing a semiconductor light emitting device according to claim 2 or 4, wherein,
The etching solution is made of tartaric acid or phosphoric acid .

請求項6記載の半導体発光素子の製造方法は、請求項1乃至5のいずれかに記載の半導体発光素子の製造方法において、
前記エッチング阻止層の膜厚が30nm以上で形成されることを特徴とする。
The method of manufacturing a semiconductor light emitting device according to claim 6, wherein, in the method for manufacturing a semiconductor light emitting device according to any one of claims 1 to 5,
The etching stopper layer is formed with a thickness of 30 nm or more .

本発明の半導体発光素子の製造方法によれば、エッチング阻止層に周囲のクラッド層より屈折率の高い材料を用いるので、光密度の中心がリッジ形成層側の中心に引き寄せられ、活性層の光密度が低減される。これにより、光密度分布の最大部を発光部から外すことが可能となる。また、活性層とエッチング阻止層との間にグレーティング形成層や導波路層を設けた場合、活性層からリッジ形成層やドープ層までの距離を一定に保ったまま光密度を調整することが容易となる。 According to the method for manufacturing a semiconductor light emitting device of the present invention, since the material having a higher refractive index than that of the surrounding cladding layer is used for the etching prevention layer, the center of the light density is drawn toward the center of the ridge forming layer side, and the light of the active layer Density is reduced. As a result, the maximum part of the light density distribution can be removed from the light emitting part. In addition, when a grating forming layer or a waveguide layer is provided between the active layer and the etching stop layer, it is easy to adjust the light density while keeping the distance from the active layer to the ridge forming layer or the doped layer constant. It becomes.

エッチング阻止層、リッジ形成層、リッジ形成層を形成するためのエッチング液の組み合わせによって決まる選択比を3〜10とし、選択性が完全でない材料を用いてエッチング阻止層を形成することにより、エッチング時のエッチング阻止層と上部層との間の鋭角がある程度緩和され、成長初期の成長種が付着しやすくなる。これにより、リッジ形成層の側面まで成長し、従来の異常成長が生じる問題が改善される。   The etching prevention layer, the ridge formation layer, and the selection ratio determined by the combination of the etching liquids for forming the ridge formation layer are set to 3 to 10, and the etching prevention layer is formed using a material having incomplete selectivity, thereby performing the etching. The acute angle between the etching stopper layer and the upper layer is relaxed to some extent, so that the growth seeds at the initial stage of growth easily adhere. As a result, the problem of the conventional abnormal growth that grows up to the side surface of the ridge forming layer is improved.

以下、本発明の実施の形態を図面を参照しながら具体的に説明する。図1は本発明に係る半導体発光素子の第1実施の形態を示す断面図、図2は本発明に係る半導体発光素子の第2実施の形態を示す断面図、図3は本発明に係る半導体発光素子の第3実施の形態を示す断面図である。   Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings. FIG. 1 is a cross-sectional view showing a first embodiment of a semiconductor light-emitting device according to the present invention, FIG. 2 is a cross-sectional view showing a second embodiment of the semiconductor light-emitting device according to the present invention, and FIG. 3 is a semiconductor according to the present invention. It is sectional drawing which shows 3rd Embodiment of a light emitting element.

図1に示すように、第1実施の形態の半導体発光素子は、基板1、第1クラッド層2、量子井戸活性層3、グレーティング形成層5を間に挟んだ第2クラッド層4(4a,4b)、エッチング阻止層6、第3クラッド層(リッジ形成層)7、第3クラッド層7の側部7aに埋め込まれる埋込成長層としての電流ブロック層8、第4クラッド層9、コンタクト層10の順に不図示の一対の電極間に配置されたものである。なお、グレーティング形成層5に代えて導波路層を形成することもできる。   As shown in FIG. 1, the semiconductor light emitting device according to the first embodiment includes a second cladding layer 4 (4a, 4a, 4) sandwiching a substrate 1, a first cladding layer 2, a quantum well active layer 3, and a grating formation layer 5 therebetween. 4b), an etching blocking layer 6, a third cladding layer (ridge forming layer) 7, a current blocking layer 8 as a buried growth layer embedded in the side portion 7a of the third cladding layer 7, a fourth cladding layer 9, and a contact layer They are arranged between a pair of electrodes (not shown) in the order of 10. A waveguide layer may be formed instead of the grating forming layer 5.

ここで、エッチング阻止層6は、その周囲のクラッド層(第2クラッド層4(4b)、第3クラッド層7)より屈折率の高い材料が用いられる。また、エッチング阻止層6は、第3クラッド層7によるメサストライプ状のリッジ形成層の形成時に使用する特定のエッチング液(水または水+過酸化水素水を含む酒石酸系または燐酸系)と第3クラッド層(リッジ形成層)7との組み合わせによって決まる選択比(エッチング液によるエッチング阻止層6のエッチング速度と第3クラッド層7のエッチング速度との速度比)が3〜10程度でエッチングされる材料が用いられる。具体的には、InGaAsP(0<In<0.45、0<P<0.9)が用いられ、膜厚を30nm以上に調整している。   Here, the etching blocking layer 6 is made of a material having a higher refractive index than the surrounding cladding layers (the second cladding layer 4 (4b) and the third cladding layer 7). Further, the etching prevention layer 6 includes a specific etching solution (water or water + tartaric acid-based or phosphoric acid-based water containing hydrogen peroxide) used in forming the mesa stripe-shaped ridge formation layer by the third cladding layer 7 and a third. A material to be etched with a selection ratio determined by a combination with the clad layer (ridge forming layer) 7 (rate ratio between the etching rate of the etching stopper layer 6 and the etching rate of the third clad layer 7 by the etchant) of about 3 to 10. Is used. Specifically, InGaAsP (0 <In <0.45, 0 <P <0.9) is used, and the film thickness is adjusted to 30 nm or more.

次に、上記構成による半導体発光素子の製造方法について説明する。まず、n−GaAs基板1上に、n−Al0.45Ga0.55As第1クラッド層(1.5μm)2、GaAs/Al0.3 Ga0.7 As量子井戸活性層(0.12μm)3、p−Al0.2 Ga0.8 Asグレーティング形成層(0.1μm)5を間に挟んだ状態のp−Al0.45Ga0.55As第2クラッド層(0.25μm)4a,4b、p−In0.2 Ga0.8 As0.6 0.4 エッチング阻止層(0.1μm)6、p−Al0.45Ga0.55As第3クラッド層(0.5μm)7を順次結晶成長させる。 Next, a method for manufacturing the semiconductor light emitting device having the above configuration will be described. First, an n-Al 0.45 Ga 0.55 As first cladding layer (1.5 μm) 2, a GaAs / Al 0.3 Ga 0.7 As quantum well active layer (0.12 μm) 3, p-Al 0.2 on an n-GaAs substrate 1. P-Al 0.45 Ga 0.55 As second cladding layer (0.25 μm) 4a, 4b, p-In 0.2 Ga 0.8 As 0.6 P 0.4 etching with Ga 0.8 As grating forming layer (0.1 μm) 5 sandwiched therebetween A blocking layer (0.1 μm) 6 and a p-Al 0.45 Ga 0.55 As third cladding layer (0.5 μm) 7 are successively grown.

上記結晶成長において、エッチング阻止層6は、第3クラッド層7によるリッジ形成層の形成に用いるエッチング液と、エッチング阻止層6と、第3クラッド層7との組み合わせによって決まる選択比が3〜10程度の範囲内となる材料が選択される。そして、p−Al0.45Ga0.55As第3クラッド層7の所定箇所にSiNx 膜のマスクを用いてエッチング処理を施し、p−Al0.45Ga0.55As第3クラッド層(0.5μm)7にメサストライプ状に切除されたリッジ形成層を形成する。このエッチング処理時には、水または水+過酸化水素水を含む酒石酸系又は燐酸系のエッチング液を用いる。 In the crystal growth described above, the etching prevention layer 6 has a selectivity determined by the combination of the etching solution used for forming the ridge formation layer by the third cladding layer 7, the etching prevention layer 6, and the third cladding layer 7. A material that falls within a range is selected. Then, an etching process is performed on a predetermined portion of the p-Al 0.45 Ga 0.55 As third cladding layer 7 using a mask of the SiNx film, and the mesa stripe is formed on the p-Al 0.45 Ga 0.55 As third cladding layer (0.5 μm) 7. A ridge forming layer cut into a shape is formed. In this etching process, a tartaric acid-based or phosphoric acid-based etching solution containing water or water + hydrogen peroxide water is used.

エッチング処理によりメサストライプ状のリッジ形成層がエッチング阻止層6上に形成されると、有機金属気相成長法によりn−Al0.55Ga0.45As電流ブロック層(0.5μm)8をリッジ形成層7の側部7aに埋込成長層として結晶成長させる。その後、マスクのSiNx 膜を除去し、リッジ形成層7および電流ブロック層8上にp−Al0.45Ga0.55As第4クラッド層(1μm)9と、p+ −GaAsコンタクト層(1.0μm)10とを順次結晶成長させる。そして、基板1とコンタクト層10の外側に一対の電極(不図示)を設けて半導体発光素子が完成する。 When the mesa stripe ridge forming layer is formed on the etching stop layer 6 by the etching process, the n-Al 0.55 Ga 0.45 As current blocking layer (0.5 μm) 8 is formed on the ridge forming layer 7 by metal organic chemical vapor deposition. A crystal is grown as a buried growth layer on the side portion 7a. Thereafter, the SiNx film of the mask is removed, and a p-Al 0.45 Ga 0.55 As fourth cladding layer (1 μm) 9 and a p + -GaAs contact layer (1.0 μm) 10 are formed on the ridge forming layer 7 and the current blocking layer 8. Are sequentially grown. Then, a pair of electrodes (not shown) are provided outside the substrate 1 and the contact layer 10 to complete the semiconductor light emitting device.

次に、第2実施の形態の半導体発光素子について図2を参照しながら説明する。なお、第1実施の形態の半導体発光素子と同一の構成要素には同一番号を付している。   Next, the semiconductor light emitting device of the second embodiment will be described with reference to FIG. In addition, the same number is attached | subjected to the component same as the semiconductor light-emitting device of 1st Embodiment.

第2実施の形態の半導体発光素子は、上述した第1実施の形態の半導体発光素子におけるp−Al0.2 Ga0.8 Asグレーティング形成層5がp−Al0.45Ga0.55As第2クラッド層4aとp−Al0.45Ga0.55As第2クラッド層4bとの間に形成されたものに対し、図2に示すように、p−Al0.2 Ga0.8 Asグレーティング形成層5がなく、pーAl0.45Ga0.55As第2クラッド層4が2つに分割せず一つのクラッド層で形成した構成であり、他の構成は第1実施の形態と同一である。 In the semiconductor light emitting device of the second embodiment, the p-Al 0.2 Ga 0.8 As grating forming layer 5 in the semiconductor light emitting device of the first embodiment described above is formed of a p-Al 0.45 Ga 0.55 As second cladding layer 4a and a p- As shown in FIG. 2, there is no p-Al 0.2 Ga 0.8 As grating forming layer 5 and the p-Al 0.45 Ga 0.55 As second layer formed between the Al 0.45 Ga 0.55 As second cladding layer 4b. This is a configuration in which the two cladding layers 4 are formed by one cladding layer without being divided into two, and the other configurations are the same as those of the first embodiment.

すなわち、第2実施の形態の半導体発光素子は、基板1、第1クラッド層2、量子井戸活性層3、第2クラッド層4、エッチング阻止層6、第3クラッド層(リッジ形成層)7、第3クラッド層7の側部7aに埋め込まれる埋込成長層としての電流ブロック層8、第4クラッド層9、コンタクト層10の順に不図示の一対の電極間に配置されたものである。   That is, the semiconductor light emitting device of the second embodiment includes a substrate 1, a first cladding layer 2, a quantum well active layer 3, a second cladding layer 4, an etching blocking layer 6, a third cladding layer (ridge forming layer) 7, The current blocking layer 8, the fourth cladding layer 9, and the contact layer 10, which are buried growth layers embedded in the side portions 7 a of the third cladding layer 7, are disposed between a pair of electrodes (not shown) in this order.

ここで、上述した各実施の形態の半導体発光素子を作製するにあたって、エッチング処理時の選択比を10以上にすると、エッチング液による第3クラッド層7のエッチングがエッチング阻止層6の表面で停止するので、第3クラッド層7がエッチング阻止層6に対して鋭角を成してエッチングされてしまう。   Here, in manufacturing the semiconductor light emitting device of each of the above-described embodiments, if the selection ratio during the etching process is 10 or more, the etching of the third cladding layer 7 by the etchant stops on the surface of the etching stopper layer 6. Therefore, the third cladding layer 7 is etched at an acute angle with respect to the etching stopper layer 6.

そこで、本例では、選択比が3〜10の範囲内でエッチングされる材料、すなわちInGaAsPを用いてエッチング阻止層6を形成している。これにより、第3クラッド層7にメサストライプ状のリッジ形成層を形成する場合、GaAs/Al0.3 Ga0.7 As量子井戸活性層3の表面がエッチングされないようにp−In0.2 Ga0.8 As0.6 0.4 エッチング阻止層6を含めてp−Al0.45Ga0.55As第3クラッド層7をエッチングされることになる。 Therefore, in this example, the etching stopper layer 6 is formed using a material that is etched within a selection ratio of 3 to 10, that is, InGaAsP. Thus, a third case where the cladding layer 7 to form a mesa stripe-shaped ridge forming layer, GaAs / Al 0.3 Ga 0.7 As quantum surface of the well active layer 3 so is not etched p-In 0.2 Ga 0.8 As 0.6 P 0.4 The p-Al 0.45 Ga 0.55 As third cladding layer 7 including the etching stopper layer 6 is etched.

その結果、p−In0.2 Ga0.8 As0.6 0.4 エッチング阻止層6とp−Al0.45Ga0.55As第3クラッド層7との間の境界面に形成されていた鋭角部分がある程度緩やかな傾斜面となってエッチングされる。これにより、光密度の中心がリッジ形成層7側の中心に引き寄せられ、GaAs/Al0.3 Ga0.7 As量子井戸活性層3の光密度が低減されるとともに、成長初期の成長種が付着しやすく成長が安定するようになる。これにより、グレーティング形成層5上への成長も安定し、素子としての信頼性も増す。 As a result, the acute angle portion formed at the boundary surface between the p-In 0.2 Ga 0.8 As 0.6 P 0.4 etching blocking layer 6 and the p-Al 0.45 Ga 0.55 As third cladding layer 7 has a moderately inclined slope. It is etched. As a result, the center of the optical density is attracted to the center on the ridge forming layer 7 side, the optical density of the GaAs / Al 0.3 Ga 0.7 As quantum well active layer 3 is reduced, and the growth species at the initial stage of growth are easily attached. Become stable. As a result, the growth on the grating forming layer 5 is stabilized and the reliability of the device is increased.

このように、本例の半導体発光素子は、エッチング阻止層6として周囲のクラッド層(第2クラッド層4、第3クラッド層7)より屈折率の高い材料を用いるので、光密度の中心がリッジ形成層7側の中心に引き寄せられ、量子井戸活性層3の光密度が低減される。これにより、光密度分布の最大部を発光部から外すことが可能となる。また、量子井戸活性層3とエッチング阻止層6との間のクラッド層(第2クラッド層4)にグレーティング形成層5(図1の構成)や導波路層を設けた場合、量子井戸活性層3からリッジ形成層7やドープ層までの距離を一定に保ったまま光密度を調整することが容易となる。   Thus, since the semiconductor light emitting device of this example uses a material having a higher refractive index than the surrounding cladding layers (second cladding layer 4 and third cladding layer 7) as the etching blocking layer 6, the center of the optical density is the ridge. The light density of the quantum well active layer 3 is reduced by being drawn toward the center on the formation layer 7 side. As a result, the maximum part of the light density distribution can be removed from the light emitting part. When the grating forming layer 5 (configuration shown in FIG. 1) or the waveguide layer is provided in the cladding layer (second cladding layer 4) between the quantum well active layer 3 and the etching stopper layer 6, the quantum well active layer 3 Thus, it is easy to adjust the light density while keeping the distance from the ridge forming layer 7 and the doped layer constant.

また、本例では、エッチング阻止層6、リッジ形成層7、リッジ形成層7を形成するためのエッチング液の組み合わせによって決まる選択比が3〜10の範囲内となるようにエッチング阻止層6の材料を選択し、選択性が完全でない材料を用いている。具体的には、InGaAsP(0<In<0.45、0<P<0.9)をエッチング阻止層6の材料として用い、膜厚を30nm以上としている。これにより、エッチング時のエッチング阻止層6と上部層(リッジ形成層7)との間の境界面の鋭角がある程度緩和され、成長初期の成長種が付着しやすくなる。これにより、リッジ形成層の側面まで埋込成長層としての電流ブロック層8が成長し、従来の異常成長の問題が改善される。その結果、光出力が高く且つ信頼性の高い半導体発光素子を高歩留りで作製することができる。   Further, in this example, the material of the etching stopper layer 6 is such that the selection ratio determined by the combination of the etching stopper layer 6, the ridge forming layer 7, and the etching solution for forming the ridge forming layer 7 is in the range of 3-10. And a material with incomplete selectivity is used. Specifically, InGaAsP (0 <In <0.45, 0 <P <0.9) is used as the material of the etching stop layer 6, and the film thickness is 30 nm or more. As a result, the acute angle of the interface between the etching stopper layer 6 and the upper layer (ridge forming layer 7) during etching is relaxed to some extent, and the growth seeds at the initial stage of growth tend to adhere. As a result, the current blocking layer 8 as a buried growth layer grows up to the side surface of the ridge formation layer, and the conventional problem of abnormal growth is improved. As a result, a highly reliable semiconductor light emitting device with high light output can be manufactured with high yield.

次に、第3実施の形態の半導体発光素子について、図3を参照しながら説明する。この第3実施の形態の半導体発光素子は、前述した第1及び第2実施の形態のリッジ埋め込み構造とは異なり、内部ストライプ構造となっている。   Next, a semiconductor light emitting device according to a third embodiment will be described with reference to FIG. Unlike the ridge embedding structures of the first and second embodiments described above, the semiconductor light emitting device of the third embodiment has an internal stripe structure.

図3に示すように、第3実施の形態の半導体発光素子は、基板1、第1クラッド層2、量子井戸活性層3、第2クラッド層4、エッチング阻止層6、電流ブロック層8、第3クラッド層7、コンタクト層10の順に積層されていて、その両端に不図示の電極が配置されている。   As shown in FIG. 3, the semiconductor light emitting device of the third embodiment includes a substrate 1, a first cladding layer 2, a quantum well active layer 3, a second cladding layer 4, an etching blocking layer 6, a current blocking layer 8, The 3 clad layer 7 and the contact layer 10 are laminated in this order, and electrodes (not shown) are arranged at both ends thereof.

次に、この第3実施の形態の半導体発光素子の製造方法について説明する。まず、n−GaAs基板1上に、n−Al0.45Ga0.55As第1クラッド層(1.5μm)2と、GaAs/Al0.3 Ga0.7 As量子井戸活性層(0.12μm)3と、p−Al0.45Ga0.55As第2クラッド層(0.25μm)4と、p−In0.2 Ga0.8 As0.6 0.4 エッチング阻止層(0.1μm)6と、n−Al0.55Ga0.45As電流ブロック層(0.5μm)8を順次エピタキシャル成長にて形成する。 Next, a method for manufacturing the semiconductor light emitting device of the third embodiment will be described. First, an n-Al 0.45 Ga 0.55 As first cladding layer (1.5 μm) 2, a GaAs / Al 0.3 Ga 0.7 As quantum well active layer (0.12 μm) 3, p- Al 0.45 Ga 0.55 As second cladding layer (0.25 μm) 4, p-In 0.2 Ga 0.8 As 0.6 P 0.4 etching blocking layer (0.1 μm) 6, n-Al 0.55 Ga 0.45 As current blocking layer (0 .5 μm) 8 is formed by epitaxial growth sequentially.

上記結晶成長において、エッチング阻止層6は、電流ブロック層8のストライプ部分の形成に用いるエッチング液と、エッチング阻止層6と、電流ブロック層8との組み合わせによって決まる選択比が3〜10程度の範囲内となる材料が選択される。   In the crystal growth, the etching blocking layer 6 has a selection ratio in the range of about 3 to 10 determined by the combination of the etching solution used for forming the stripe portion of the current blocking layer 8, the etching blocking layer 6 and the current blocking layer 8. The inner material is selected.

続いて、電流ブロック層8表面にプラズマCVD法によりSiNx 膜を堆積し、フォトリソグラフィ法によりストライプ部分のSiNx 膜を窓開けする。そして、ストライプ部分の電流ブロック層8を酒石酸系エッチング液により選択エッチングしてストライプ部を形成した後、SiNx 膜を除去する。その後、第3クラッド層7、コンタクト層10をエピタキシャル成長させる。そして、基板1とコンタクト層10の外側に一対の電極(不図示)を設けて半導体発光素子が完成する。   Subsequently, a SiNx film is deposited on the surface of the current blocking layer 8 by a plasma CVD method, and the SiNx film at the stripe portion is opened by a photolithography method. Then, the current blocking layer 8 in the stripe portion is selectively etched with a tartaric acid-based etchant to form a stripe portion, and then the SiNx film is removed. Thereafter, the third cladding layer 7 and the contact layer 10 are epitaxially grown. Then, a pair of electrodes (not shown) are provided outside the substrate 1 and the contact layer 10 to complete the semiconductor light emitting device.

以上述べたように、この第3実施の形態の半導体発光素子においては、第1及び第2実施の形態の半導体発光素子と同様、選択比が3〜10の範囲内でエッチングされる材料、すなわちInGaAsPを用いてエッチング阻止層6を形成している。これにより、電流ブロック層8にストライプ部分を形成する場合、GaAs/Al0.3 Ga0.7 As量子井戸活性層3の表面がエッチングされないようにp−In0.2 Ga0.8 As0.6 0.4 エッチング阻止層6を含めてn−Al0.55Ga0.45As電流ブロック層8がエッチングされることになる。 As described above, in the semiconductor light emitting device of the third embodiment, as in the semiconductor light emitting devices of the first and second embodiments, the material to be etched within a selection ratio of 3 to 10, that is, The etching stopper layer 6 is formed using InGaAsP. Thus, when forming the stripe part of the current blocking layer 8, including p-In 0.2 Ga 0.8 As 0.6 P 0.4 etching stop layer 6 so that the surface of the GaAs / Al 0.3 Ga 0.7 As quantum well active layer 3 is not etched Thus, the n-Al 0.55 Ga 0.45 As current blocking layer 8 is etched.

その結果、p−In0.2 Ga0.8 As0.6 0.4 エッチング阻止層6とn−Al0.55Ga0.45As電流ブロック層8との境界面に形成されていた鋭角部分がある程度丸みを帯びた緩やかな傾斜面となってエッチングされる。これにより、光密度の中心が第3クラッド層7側の中心に引き寄せられ、GaAs/Al0.3 Ga0.7 As量子井戸活性層3の光密度が低減される。しかも、成長初期の成長種が付着しやすく成長が安定するようになる。これにより、第2クラッド層4の間にグレーティング形成層を挟んだ構造とした場合でも、グレーティング形成層上への成長も安定し、素子としての信頼性も増す。 As a result, a gentle inclined surface in which the acute angle portion formed at the boundary surface between the p-In 0.2 Ga 0.8 As 0.6 P 0.4 etching blocking layer 6 and the n-Al 0.55 Ga 0.45 As current blocking layer 8 is rounded to some extent. To be etched. As a result, the center of the optical density is drawn toward the center on the third cladding layer 7 side, and the optical density of the GaAs / Al 0.3 Ga 0.7 As quantum well active layer 3 is reduced. In addition, the growth seeds at the initial stage of growth tend to adhere and the growth becomes stable. As a result, even when the grating forming layer is sandwiched between the second cladding layers 4, the growth on the grating forming layer is stabilized and the reliability of the device is increased.

ところで、本例では、リッジ埋込構造や内部ストライプ構造の半導体発光素子の構成を図示して説明したが、リッジ構造の半導体発光素子にも適用することができる。リッジ構造の半導体発光素子の場合、エッチング阻止層として周囲のクラッド層より屈折率の高い材料を用いれば、光密度の中心がリッジ形成層側の中心に引き寄せられ、量子井戸活性層の光密度を低減することができる。これにより、光密度分布の最大部を発光部から外すことが可能となる。また、上述した内部ストライプ構造の半導体発光素子の場合には、上述したリッジ埋込構造の半導体発光素子と同様の効果を奏する。   By the way, in this example, the configuration of the semiconductor light emitting device having the ridge embedded structure or the internal stripe structure is illustrated and described, but the present invention can also be applied to the semiconductor light emitting device having the ridge structure. In the case of a semiconductor light emitting device having a ridge structure, if a material having a higher refractive index than the surrounding cladding layer is used as an etching blocking layer, the center of the light density is drawn to the center of the ridge forming layer side, and the light density of the quantum well active layer is reduced. Can be reduced. As a result, the maximum part of the light density distribution can be removed from the light emitting part. Further, in the case of the above-described semiconductor light emitting element having an internal stripe structure, the same effect as the above-described semiconductor light emitting element having a ridge embedded structure is obtained.

本発明に係る第1実施の形態の半導体発光素子を示す部分断面図である。It is a fragmentary sectional view showing a semiconductor light emitting element of a 1st embodiment concerning the present invention. 本発明に係る第2実施の形態の半導体発光素子を示す部分断面図である。It is a fragmentary sectional view showing a semiconductor light emitting element of a 2nd embodiment concerning the present invention. 本発明に係る第3実施の形態の半導体発光素子を示す部分断面図である。It is a fragmentary sectional view showing a semiconductor light emitting element of a 3rd embodiment concerning the present invention. 特許文献1に開示される従来の半導体発光素子を示す部分断面図である。It is a fragmentary sectional view showing the conventional semiconductor light emitting element indicated by patent documents 1. 特許文献2に開示される従来の半導体発光素子を示す部分断面図である。It is a fragmentary sectional view showing the conventional semiconductor light emitting element indicated by patent documents 2. 特許文献3に開示される従来の半導体発光素子を示す部分断面図である。It is a fragmentary sectional view showing the conventional semiconductor light emitting element indicated by patent documents 3.

符号の説明Explanation of symbols

1 基板
2 第1クラッド層
3 量子井戸活性層
4(4a,4b) 第2クラッド層
5 グレーティング形成層
6 エッチング阻止層
7 第3クラッド層(リッジ形成層)
8 電流ブロック層(埋込成長層)
9 第4クラッド層
10 コンタクト層
DESCRIPTION OF SYMBOLS 1 Substrate 2 First clad layer 3 Quantum well active layer 4 (4a, 4b) Second clad layer 5 Grating formation layer 6 Etching stop layer 7 Third clad layer (ridge formation layer)
8 Current blocking layer (buried growth layer)
9 Fourth cladding layer 10 Contact layer

Claims (6)

GaAs基板(1)上に、第1クラッド層(2)、活性層(3)、第2クラッド層(4)、InGaAsPからなるエッチング阻止層(6)、第3クラッド層(7)を含む複数の層が順次形成され、前記第3クラッド層の側部に電流ブロック層(8)が配置されている、AlGaAs系半導体発光素子の製造方法であって、
GaAs基板上に、第1クラッド層、活性層、第2クラッド層、エッチング阻止層、第3クラッド層を順次結晶成長させる段階と、
前記第3クラッド層の所定箇所にマスクを形成する段階と、
前記マスクを用いて、前記マスクが無い部分の前記第3クラッド層を前記エッチング阻止層が表面に出るまで除去するとともに前記エッチング阻止層の表面をエッチングして、前記エッチング阻止層と前記第3クラッド層との間の境界部から前記エッチング阻止層側に延びる緩やかな傾斜面を含むリッジ形成層を形成する段階と
記緩やかな傾斜面を含む前記リッジ形成層の側部に、異常成長が生じずに電流ブロック層を形成する段階と
前記マスクを除去する段階とを含むことを特徴とする半導体発光素子の製造方法。
A plurality of layers including a first cladding layer (2), an active layer (3), a second cladding layer (4), an etching blocking layer (6) made of InGaAsP, and a third cladding layer (7) on a GaAs substrate (1). Are sequentially formed, and a current blocking layer (8) is disposed on the side of the third cladding layer.
Sequentially crystal-growing a first cladding layer, an active layer, a second cladding layer, an etching stop layer, and a third cladding layer on a GaAs substrate;
Forming a mask at a predetermined location of the third cladding layer;
Using the mask, the portion of the third cladding layer without the mask is removed until the etching stopper layer comes to the surface, and the surface of the etching stopper layer is etched to form the etching stopper layer and the third cladding. Forming a ridge forming layer including a gently inclined surface extending from the boundary between the layers to the etching stop layer side ;
Forming a current blocking layer on the side of the ridge formation layer containing a pre-Symbol gently inclined surface, without causing abnormal growth,
Removing the mask . A method of manufacturing a semiconductor light emitting device.
前記第3クラッド層及び前記エッチング阻止層の表面のエッチングに使用するエッチング液として、前記エッチング阻止層の前記第3クラッド層に対する選択比が3〜10の材料を用いることを特徴とする請求項1記載の半導体発光素子の製造方法 As an etching solution used for etching the third cladding layer and the surface of the etch stop layer, claim 1, selectivity to the third cladding layer of the etch stop layer is characterized by using 3 to 10 of the material The manufacturing method of the semiconductor light-emitting device of description . GaAs基板(1)上に、AlGaAs系材料からなる、第1クラッド層(2)、活性層(3)、及び第2クラッド層(4)、InGaAsPからなるエッチング阻止層(6)、AlGaAs系材料からなる電流ブロック層(8)を含む複数の層が順次形成され、前記電流ブロック層の一部が選択的に除去された部分およびその表面側に、第3クラッド層(7)を含む複数の層が形成された構造からなる半導体発光素子の製造方法であって
GaAs基板上に、第1クラッド層、活性層、第2クラッド層、エッチング阻止層、電流ブロック層を順次結晶成長させる段階と、
前記電流ブロック層の所定箇所にマスクを形成する段階と、
前記マスクを用いて、前記マスクが無い部分の電流ブロック層を前記エッチング阻止層が表面に出るまで除去するとともに前記エッチング阻止層の表面をエッチングして、前記エッチング阻止層と前記電流ブロック層との間の境界部からエッチング阻止層側に延びる緩やかな傾斜面を含むストライプ部を形成する段階と、
前記マスクを除去する段階と、
前記緩やかな傾斜面を含む前記ストライプ部に、異常成長が生じずに第3クラッド層を形成する段階とを含むことを特徴とする半導体発光素子の製造方法
On the GaAs substrate (1), the first cladding layer (2), the active layer (3) and the second cladding layer (4) made of an AlGaAs material , an etching stopper layer (6) made of InGaAsP , an AlGaAs material a plurality of layers including a current blocking layer (8) made of are sequentially formed, a plurality of partially including the selectively dividing removed by portions and the surface side of the current blocking layer, the third cladding layer (7) A method of manufacturing a semiconductor light emitting device having a structure in which a layer is formed ,
Sequentially growing a first cladding layer, an active layer, a second cladding layer, an etching stop layer, and a current blocking layer on a GaAs substrate;
Forming a mask at a predetermined location of the current blocking layer;
Using the mask, a portion of the current blocking layer without the mask is removed until the etching blocking layer is exposed on the surface, and the surface of the etching blocking layer is etched, and the etching blocking layer and the current blocking layer are removed. Forming a stripe portion including a gentle inclined surface extending from the boundary portion between them to the etching stopper layer side;
Removing the mask;
The method of manufacturing a semiconductor light emitting element characterized by comprising forming a third cladding layer on said stripe portion including the gently inclined surface, without causing abnormal growth.
前記電流ブロック層及び前記エッチング阻止層の表面のエッチングに使用するエッチング液として、前記エッチング阻止層の前記電流ブロック層に対する選択比が3〜10の材料を用いることを特徴とする請求項3記載の半導体発光素子の製造方法 As an etchant used for etching the surface of said current blocking layer and the etch stop layer, as claimed in claim 3, wherein the selectivity to said current blocking layer of the etch stop layer is characterized by using 3 to 10 of the material A method for manufacturing a semiconductor light emitting device. 前記エッチング液が酒石酸系または燐酸系からなることを特徴とする請求項2又は4記載の半導体発光素子の製造方法 5. The method of manufacturing a semiconductor light-emitting element according to claim 2, wherein the etching solution is made of tartaric acid or phosphoric acid . 前記エッチング阻止層の膜厚が30nm以上で形成されることを特徴とする請求項1乃至5のいずれかに記載の半導体発光素子の製造方法 The method of manufacturing a semiconductor device as claimed in any of claims 1 to 5 the thickness of the etch stop layer is being formed by 30nm or more.
JP2004076564A 2004-03-17 2004-03-17 Manufacturing method of semiconductor light emitting device Expired - Fee Related JP3715638B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004076564A JP3715638B2 (en) 2004-03-17 2004-03-17 Manufacturing method of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004076564A JP3715638B2 (en) 2004-03-17 2004-03-17 Manufacturing method of semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2005268419A JP2005268419A (en) 2005-09-29
JP3715638B2 true JP3715638B2 (en) 2005-11-09

Family

ID=35092675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004076564A Expired - Fee Related JP3715638B2 (en) 2004-03-17 2004-03-17 Manufacturing method of semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3715638B2 (en)

Also Published As

Publication number Publication date
JP2005268419A (en) 2005-09-29

Similar Documents

Publication Publication Date Title
JP4305554B2 (en) Manufacturing method of semiconductor laser
JP2007019492A (en) Buried heterostructure device having incorporated waveguide grating produced by single step mocvd
JP4040192B2 (en) Manufacturing method of semiconductor light emitting device
US8802468B2 (en) Semiconductor light emitting device and fabrication method for semiconductor light emitting device
JPH0653619A (en) Compound semiconductor device and its manufacture
JPH09139550A (en) Manufacture of semiconductor laser device, and semiconductor laser device
JPH07162095A (en) Semiconductor laser
JP2894186B2 (en) Optical semiconductor device
JP2010045256A (en) Semiconductor laser and method of manufacturing semiconductor laser
JP3715638B2 (en) Manufacturing method of semiconductor light emitting device
JP2005191547A (en) Semiconductor laser element and its manufacturing method
US7180925B2 (en) Semiconductor laser device and manufacturing method therefor
JP5217598B2 (en) Manufacturing method of semiconductor light emitting device
JP4497606B2 (en) Semiconductor laser device
KR20000053604A (en) Method for fabricating a semiconductor optical device
US6717186B2 (en) Semiconductor laser device
JP2000208872A (en) Semiconductor element and its manufacture
JPH11274641A (en) Semiconductor element and manufacture thereof
JP2699662B2 (en) Semiconductor laser and manufacturing method thereof
JPH0621579A (en) Manufacture of semiconductor laser element
JP3889772B2 (en) Nitride semiconductor light emitting device
JP4812649B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP3715639B2 (en) Semiconductor light emitting device
JPH0537070A (en) Manufacture of distributed feedback type semiconductor laser element
JP2001077466A (en) Semiconductor laser

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees