JP4812649B2 - Nitride-based semiconductor light-emitting device and manufacturing method thereof - Google Patents

Nitride-based semiconductor light-emitting device and manufacturing method thereof Download PDF

Info

Publication number
JP4812649B2
JP4812649B2 JP2007032961A JP2007032961A JP4812649B2 JP 4812649 B2 JP4812649 B2 JP 4812649B2 JP 2007032961 A JP2007032961 A JP 2007032961A JP 2007032961 A JP2007032961 A JP 2007032961A JP 4812649 B2 JP4812649 B2 JP 4812649B2
Authority
JP
Japan
Prior art keywords
layer
type
block layer
nitride
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007032961A
Other languages
Japanese (ja)
Other versions
JP2007158374A (en
Inventor
康彦 野村
大二朗 井上
雅幸 畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007032961A priority Critical patent/JP4812649B2/en
Publication of JP2007158374A publication Critical patent/JP2007158374A/en
Application granted granted Critical
Publication of JP4812649B2 publication Critical patent/JP4812649B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、窒化物系半導体発光素子及びその製造方法に関し、特に、電流ブロック層を備えた窒化物系半導体発光素子及びその製造方法に関する。   The present invention relates to a nitride semiconductor light emitting device and a method for manufacturing the same, and more particularly to a nitride semiconductor light emitting device including a current blocking layer and a method for manufacturing the same.

近年、窒化物系半導体発光素子の一つである窒化物系半導体レーザ素子は、次世代の大容量ディスク用光源としての利用が期待され、その開発が盛んに行われている。従来の窒化物系半導体レーザ素子では、電流通路部となるリッジ部の側部に、リッジ部を構成する窒化物系半導体層とは逆の導電性を有する材料からなる電流ブロック層を有するものが知られている。このような窒化物系半導体レーザ素子は、たとえば、特開平10−321962号公報に開示されている。   In recent years, a nitride-based semiconductor laser device, which is one of nitride-based semiconductor light-emitting devices, is expected to be used as a light source for next-generation large-capacity disks, and its development has been actively conducted. A conventional nitride semiconductor laser element has a current blocking layer made of a material having conductivity opposite to that of the nitride semiconductor layer constituting the ridge portion on the side of the ridge portion serving as a current passage portion. Are known. Such a nitride-based semiconductor laser device is disclosed in, for example, Japanese Patent Laid-Open No. 10-319662.

図45は、従来のリッジ部とは逆の導電性を有する電流ブロック層を備えた窒化物系半導体レーザ素子の構造の一例を示した断面図である。図45を参照して、従来の窒化物系半導体レーザ素子では、サファイア基板201上に、n型GaNからなるn型コンタクト層202が形成されている。n型コンタクト層202上には、n型AlGaNからなるn型クラッド層203およびInGaNからなる発光層204が形成されている。発光層204上には、電流通路部となるリッジ部を有するp型AlGaNからなるp型クラッド層205が形成されている。p型クラッド層205のリッジ部の側面およびp型クラッド層205の平坦部上には、n型AlGaNからなる電流ブロック層206が形成されている。そして、電流ブロック層206の上面上およびp型クラッド層205のリッジ部の上面上には、p型GaNからなるp型コンタクト層207が形成されている。p型コンタクト層207の上面上には、p側オーミック電極208が形成されている。   FIG. 45 is a cross-sectional view showing an example of the structure of a nitride-based semiconductor laser device having a current blocking layer having conductivity opposite to that of a conventional ridge portion. Referring to FIG. 45, in a conventional nitride semiconductor laser element, an n-type contact layer 202 made of n-type GaN is formed on a sapphire substrate 201. On the n-type contact layer 202, an n-type cladding layer 203 made of n-type AlGaN and a light-emitting layer 204 made of InGaN are formed. A p-type cladding layer 205 made of p-type AlGaN having a ridge portion serving as a current passage portion is formed on the light emitting layer 204. On the side surface of the ridge portion of the p-type cladding layer 205 and the flat portion of the p-type cladding layer 205, a current blocking layer 206 made of n-type AlGaN is formed. A p-type contact layer 207 made of p-type GaN is formed on the upper surface of the current blocking layer 206 and the upper surface of the ridge portion of the p-type cladding layer 205. A p-side ohmic electrode 208 is formed on the upper surface of the p-type contact layer 207.

また、p型クラッド層205からn型コンタクト層202までの一部領域が除去されて、n型コンタクト層202の表面の一部が露出されている。その露出されたn型コンタクト層202の表面に、n側オーミック電極209が形成されている。   Further, a partial region from the p-type cladding layer 205 to the n-type contact layer 202 is removed, and a part of the surface of the n-type contact layer 202 is exposed. An n-side ohmic electrode 209 is formed on the exposed surface of the n-type contact layer 202.

上記のような構造を有する従来の窒化物系半導体レーザ素子の電流経路としては、p側オーミック電極208から、p型コンタクト層207およびp型クラッド層205を経て、発光層204、n型クラッド層203、n型コンタクト層202およびn側オーミック電極209へと電流が流れる。これにより、電流通路部となるリッジ部の下方に位置する発光層204の領域において、レーザ光を発生させることができる。   As a current path of the conventional nitride semiconductor laser device having the above-described structure, the light emitting layer 204 and the n-type cladding layer are passed from the p-side ohmic electrode 208 through the p-type contact layer 207 and the p-type cladding layer 205. Current flows to 203, the n-type contact layer 202 and the n-side ohmic electrode 209. As a result, laser light can be generated in the region of the light emitting layer 204 located below the ridge portion serving as the current passage portion.

上記した従来の窒化物系半導体レーザ素子において、電流ブロック層206は、2つの機能を有する。まず、電流ブロック層206は、電流通路部の側部に電流ブロック層206を設けることにより、素子のほぼ中央部に位置する電流通路部となるリッジ部にのみ電流を流す機能を有する。また、電流ブロック層206は、p型クラッド層205と異なる屈折率を有する材料を用いて電流ブロック層206を形成することにより、その屈折率差を利用して、発光層204において横方向の光を閉じ込める機能も有する。   In the conventional nitride semiconductor laser element described above, the current blocking layer 206 has two functions. First, the current blocking layer 206 has a function of flowing a current only to a ridge portion serving as a current path portion located substantially at the center of the element by providing the current blocking layer 206 on a side portion of the current path portion. Further, the current blocking layer 206 is formed of a material having a refractive index different from that of the p-type cladding layer 205, and the light blocking layer 206 is utilized in the light emitting layer 204 by utilizing the difference in refractive index. It also has a function of confining.

この場合、発光層204への光の閉じ込めを強くするためには、発光層204上のp型クラッド層205と電流ブロック層206との屈折率差を大きくする必要がある。このように、屈折率差を大きくするためには、n型AlGaNからなる電流ブロック層206のAl組成を大きくする方法がある。すなわち、電流ブロック層206を構成するn型AlGaNのAl組成を、p型クラッド層205を構成するp型AlGaNのAl組成に比べて大きくすることによって、発光層204において横方向の光を閉じ込めることができる。このような構造を有する窒化物系半導体レーザ素子は、一般に、実屈折率導波型レーザと呼ばれる。   In this case, in order to increase the confinement of light in the light emitting layer 204, it is necessary to increase the refractive index difference between the p-type cladding layer 205 and the current blocking layer 206 on the light emitting layer 204. Thus, in order to increase the refractive index difference, there is a method of increasing the Al composition of the current blocking layer 206 made of n-type AlGaN. That is, by confining the Al composition of the n-type AlGaN constituting the current blocking layer 206 as compared with the Al composition of the p-type AlGaN constituting the p-type cladding layer 205, lateral light is confined in the light emitting layer 204. Can do. A nitride semiconductor laser element having such a structure is generally called a real refractive index guided laser.

また、横方向の光を閉じ込めるために、電流ブロック層206を発光層204のバンドギャップに比べて小さいバンドギャップを有する材料によって構成することも可能である。たとえば、発光層および電流ブロック層をInGaNを用いて形成するとともに、電流ブロック層を構成するInGaNのIn組成を、発光層を構成するInGaNのIn組成に比べて大きくすることによって、発光層で発生した光の一部を電流ブロック層により吸収させることができる。これにより、横方向の光を閉じ込めることができる。このような構造を有する窒化物系半導体レーザ素子は、一般に、複素屈折率導波型レーザと呼ばれる。
特開平10−321962号公報
In order to confine light in the lateral direction, the current blocking layer 206 can be made of a material having a band gap smaller than that of the light emitting layer 204. For example, the light emitting layer and the current blocking layer are formed using InGaN, and the In composition of the InGaN constituting the current blocking layer is made larger than the In composition of the InGaN constituting the light emitting layer. A part of the emitted light can be absorbed by the current blocking layer. Thereby, light in the lateral direction can be confined. A nitride semiconductor laser element having such a structure is generally called a complex refractive index guided laser.
Japanese Patent Laid-Open No. 10-319662

上記した従来の実屈折率導波型レーザでは、電流ブロック層206は、p型クラッド層205と異なる材料により形成されているので、電流ブロック層206の格子定数は、p型クラッド層205の格子定数と異なる。このため、n型AlGaNからなる電流ブロック層206のAl組成を大きくすると、電流ブロック層206に歪みが加わるため、電流ブロック層206にクラックや転位などの結晶欠陥が発生しやすいという不都合が生じる。その結果、電流ブロック層206を厚く形成するのが困難になるので、横方向の光閉じ込めを安定化するのは困難であるという問題点があった。   In the above-described conventional actual refractive index guided laser, the current blocking layer 206 is formed of a material different from that of the p-type cladding layer 205, so that the lattice constant of the current blocking layer 206 is the lattice of the p-type cladding layer 205. Different from a constant. For this reason, if the Al composition of the current blocking layer 206 made of n-type AlGaN is increased, the current blocking layer 206 is distorted, so that there is a disadvantage that crystal defects such as cracks and dislocations are likely to occur in the current blocking layer 206. As a result, since it is difficult to form the current blocking layer 206 thick, there is a problem that it is difficult to stabilize the optical confinement in the lateral direction.

また、上記した従来の複素屈折率導波型レーザにおいても、従来の実屈折率型レーザと同様、電流ブロック層は、p型クラッド層と異なる材料により形成されているので、電流ブロック層の格子定数は、p型クラッド層の格子定数と異なる。このため、InGaNからなる電流ブロック層のIn組成を大きくすると、電流ブロック層に歪みが加わるので、電流ブロック層に格子欠陥が発生しやすいという不都合が生じる。この場合にも、電流ブロック層を厚く形成するのが困難になるので、横方向の光閉じ込めを安定化するのは困難であるという問題点があった。   In the conventional complex refractive index guided laser described above, the current blocking layer is formed of a material different from that of the p-type cladding layer as in the case of the conventional real refractive index laser. The constant is different from the lattice constant of the p-type cladding layer. For this reason, when the In composition of the current blocking layer made of InGaN is increased, distortion is applied to the current blocking layer, which causes a disadvantage that lattice defects are likely to occur in the current blocking layer. Also in this case, since it is difficult to form a thick current blocking layer, there is a problem that it is difficult to stabilize the lateral light confinement.

また、従来の窒化物系半導体レーザ素子では、電流ブロック層206は、大きな厚みで形成されたGaNからなるn型コンタクト層202の上方に形成されている。この場合、電流ブロック層206と、下層の厚みの大きいGaNからなるn型コンタクト層202との格子定数の差に起因して、電流ブロック層206に歪みが加わるという不都合が生じる。   In the conventional nitride semiconductor laser element, the current blocking layer 206 is formed above the n-type contact layer 202 made of GaN having a large thickness. In this case, the current blocking layer 206 is disadvantageously strained due to a difference in lattice constant between the current blocking layer 206 and the n-type contact layer 202 made of GaN having a large lower thickness.

また、従来の窒化物系半導体レーザ素子では、p型クラッド層205からなるリッジ部をドライエッチングなどによりエッチングした後、電流ブロック層206を結晶成長させる。この場合、AlGaNからなるp型クラッド層205は活性であるので、エッチングにより露出されたp型クラッド層205の表面は、CやOなどにより汚染されやすい。このため、p型クラッド層205と電流ブロック層206との界面に上記汚染物が混入し、その結果、電流ブロック層206に転位などの結晶欠陥が発生しやすいという問題点もあった。   In the conventional nitride semiconductor laser device, the current blocking layer 206 is crystal-grown after the ridge portion made of the p-type cladding layer 205 is etched by dry etching or the like. In this case, since the p-type cladding layer 205 made of AlGaN is active, the surface of the p-type cladding layer 205 exposed by etching is easily contaminated with C, O, or the like. For this reason, the contaminants are mixed into the interface between the p-type cladding layer 205 and the current blocking layer 206, and as a result, there is a problem that crystal defects such as dislocations are likely to occur in the current blocking layer 206.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子及びその製造方法を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a nitride-based semiconductor light-emitting device capable of stabilizing optical confinement in the lateral direction and its manufacture. Is to provide a method.

この発明のもう1つの目的は、クラッド層と電流ブロック層との界面の汚染物に起因した結晶欠陥が発生するのを抑制することが可能な窒化物系半導体発光素子及びその製造方法を提供することである。   Another object of the present invention is to provide a nitride-based semiconductor light-emitting device capable of suppressing the occurrence of crystal defects due to contaminants at the interface between the cladding layer and the current blocking layer, and a method for manufacturing the same. That is.

上記目的を達成するために、この発明の一の局面による窒化物系半導体発光素子は、発光層と、発光層上に形成され、電流通路部を含むクラッド層と、電流通路部の側面を覆うように形成された電流ブロック層とを備え、電流ブロック層は、誘電体ブロック層と、誘電体ブロック層上に形成された半導体ブロック層とを含む。   In order to achieve the above object, a nitride-based semiconductor light-emitting device according to one aspect of the present invention covers a light-emitting layer, a cladding layer formed on the light-emitting layer and including a current passage portion, and a side surface of the current passage portion. The current block layer includes a dielectric block layer and a semiconductor block layer formed on the dielectric block layer.

この一の局面による窒化物系半導体発光素子では、上記のように、電流ブロック層を、誘電体ブロック層と、誘電体ブロック層上に形成された半導体ブロック層とを含むように構成することによって、クラッド層と半導体ブロック層との間に誘電体ブロック層を介在させることができる。これにより、クラッド層と半導体ブロック層とが接触するのを抑制することができる。このため、クラッド層と半導体ブロック層との格子定数の差に起因して半導体ブロック層に加わる歪みを緩和することができるので、半導体ブロック層にクラックや転位などの結晶欠陥が発生するのを抑制することができる。また、クラッド層と半導体ブロック層とが接触するのを抑制することができるので、クラッド層と半導体ブロック層との界面の汚染物に起因した結晶欠陥が発生するのも防止することができる。さらに、半導体ブロック層と下層との間に誘電体ブロック層を介在させることができるので、半導体ブロック層と下層の厚みの大きいたとえばGaN層などの窒化物系半導体層との格子定数の差に起因して半導体ブロック層に加わる歪みを緩和することができる。これによっても、半導体ブロック層にクラックや転位などの結晶欠陥が発生するのを抑制することができる。   In the nitride-based semiconductor light-emitting device according to this one aspect, as described above, the current block layer is configured to include the dielectric block layer and the semiconductor block layer formed on the dielectric block layer. A dielectric block layer can be interposed between the cladding layer and the semiconductor block layer. Thereby, it can suppress that a clad layer and a semiconductor block layer contact. For this reason, distortion applied to the semiconductor block layer due to the difference in the lattice constant between the cladding layer and the semiconductor block layer can be alleviated, thereby suppressing the occurrence of crystal defects such as cracks and dislocations in the semiconductor block layer. can do. Further, since the contact between the clad layer and the semiconductor block layer can be suppressed, it is possible to prevent the occurrence of crystal defects due to contaminants at the interface between the clad layer and the semiconductor block layer. Furthermore, since a dielectric block layer can be interposed between the semiconductor block layer and the lower layer, it is caused by a difference in lattice constant between the semiconductor block layer and a nitride semiconductor layer such as a GaN layer having a large lower layer thickness. Thus, strain applied to the semiconductor block layer can be reduced. This can also suppress the occurrence of crystal defects such as cracks and dislocations in the semiconductor block layer.

この一の局面では、上記のように、半導体ブロック層にクラックや結晶欠陥が発生するのを抑制することができるので、電流ブロック層の厚みを大きくすることができ、その結果、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を得ることができる。   In this one aspect, as described above, since the generation of cracks and crystal defects in the semiconductor block layer can be suppressed, the thickness of the current block layer can be increased, and as a result, the light in the lateral direction can be increased. A nitride-based semiconductor light emitting device capable of stabilizing confinement can be obtained.

上記一の局面による窒化物系半導体発光素子において、好ましくは、誘電体ブロック層は、クラッド層の上面に達する開口部を含み、半導体ブロック層は、誘電体ブロック層の開口部を介して、クラッド層の上面に接触している。このように構成すれば、クラッド層と半導体ブロック層との接触面積を低減することができるので、クラッド層と半導体ブロック層との格子定数の差に起因した転位などの結晶欠陥およびクラックや、クラッド層と半導体ブロック層との界面の汚染物に起因した結晶欠陥が発生するのを抑制することができる。   In the nitride-based semiconductor light-emitting device according to the aforementioned aspect, preferably, the dielectric block layer includes an opening reaching the upper surface of the cladding layer, and the semiconductor block layer is clad through the opening of the dielectric block layer. In contact with the top surface of the layer. With this configuration, since the contact area between the cladding layer and the semiconductor block layer can be reduced, crystal defects such as dislocations and cracks due to the difference in lattice constant between the cladding layer and the semiconductor block layer, and the cladding It is possible to suppress the occurrence of crystal defects due to contaminants at the interface between the layer and the semiconductor block layer.

この場合、好ましくは、半導体ブロック層は、誘電体ブロック層の開口部内のクラッド層の上面から選択横方向成長させることによって形成されている。このように構成すれば、クラッド層上に、結晶性の良好な半導体ブロック層を容易に形成することができる。   In this case, preferably, the semiconductor block layer is formed by selective lateral growth from the upper surface of the cladding layer in the opening of the dielectric block layer. If comprised in this way, a semiconductor block layer with favorable crystallinity can be easily formed on a clad layer.

また、上記の窒化物系半導体発光素子において、好ましくは、誘電体ブロック層の厚みは、半導体ブロック層の厚みよりも小さい。このように構成すれば、半導体ブロック層は、誘電体ブロック層に比べて熱伝導率が高いため、発光層で発熱した熱を有効に放熱することができる。その結果、窒化物系半導体発光素子の高温動作時や高出力動作時においても、良好な特性を得ることができる。   In the nitride semiconductor light emitting device described above, preferably, the thickness of the dielectric block layer is smaller than the thickness of the semiconductor block layer. If comprised in this way, since the semiconductor block layer has a higher thermal conductivity than the dielectric block layer, the heat generated in the light emitting layer can be effectively dissipated. As a result, good characteristics can be obtained even when the nitride-based semiconductor light-emitting device is operated at a high temperature or a high output.

また、上記の窒化物系半導体発光素子において、好ましくは、クラッド層は、電流通路部を構成する凸部と、平坦部とを含み、電流ブロック層は、凸部の側面上および平坦部上に形成されている。このように構成すれば、結晶欠陥およびクラックなどの発生が抑制された電流ブロック層を含むリッジ型の窒化物系半導体発光素子を容易に得ることができる。   In the nitride-based semiconductor light-emitting device described above, preferably, the cladding layer includes a convex portion constituting a current passage portion and a flat portion, and the current blocking layer is formed on the side surface and the flat portion of the convex portion. Is formed. With this configuration, it is possible to easily obtain a ridge-type nitride-based semiconductor light-emitting element including a current blocking layer in which generation of crystal defects and cracks is suppressed.

この場合、好ましくは、誘電体ブロック層は、クラッド層の平坦部上に形成されており、半導体ブロック層は、クラッド層の凸部の側面上と、平坦部上に形成された誘電体ブロック層上とに形成されている。このように構成すれば、クラッド層と半導体ブロック層とが、クラッド層の凸部の側面上でのみ接触するので、クラッド層と半導体ブロック層との接触面積を低減することができる。この場合、好ましくは、半導体ブロック層は、クラッド層の側面から選択横方向成長させることによって形成されている。このように構成すれば、結晶性の良好な半導体ブロック層を容易に形成することができる。   In this case, preferably, the dielectric block layer is formed on the flat portion of the clad layer, and the semiconductor block layer is formed on the side surface of the convex portion of the clad layer and the dielectric block layer formed on the flat portion. It is formed on the top. If comprised in this way, since a clad layer and a semiconductor block layer will contact only on the side surface of the convex part of a clad layer, the contact area of a clad layer and a semiconductor block layer can be reduced. In this case, the semiconductor block layer is preferably formed by selective lateral growth from the side surface of the cladding layer. If comprised in this way, a semiconductor block layer with favorable crystallinity can be formed easily.

また、上記の窒化物系半導体レーザ素子において、好ましくは、電流ブロック層は、開口部を含み、クラッド層は、実質的に平坦な上面を有する第1クラッド層と、電流ブロック層の開口部内で第1クラッド層上に形成され、電流通路部を有する第2クラッド層とを含む。このように構成すれば、結晶欠陥およびクラックなどの発生が抑制された電流ブロック層を含むセルフアライン型の窒化物系半導体発光素子を容易に得ることができる。   In the nitride semiconductor laser element, preferably, the current blocking layer includes an opening, and the cladding layer includes a first cladding layer having a substantially flat upper surface, and an opening of the current blocking layer. And a second cladding layer formed on the first cladding layer and having a current passage portion. With this configuration, a self-aligned nitride-based semiconductor light-emitting element including a current blocking layer in which generation of crystal defects and cracks is suppressed can be easily obtained.

この場合、好ましくは、第2クラッド層は、電流ブロック層の上面上にまで延びて形成されている。このように構成すれば、第2クラッド層の上面上の面積が大きくなるので、第2クラッド層とその上に形成されるコンタクト層とのコンタクト抵抗を低減することができる。   In this case, preferably, the second cladding layer is formed to extend to the upper surface of the current blocking layer. With this configuration, the area on the upper surface of the second cladding layer is increased, so that the contact resistance between the second cladding layer and the contact layer formed thereon can be reduced.

上記の窒化物系半導体発光素子において、好ましくは、半導体ブロック層は、転位が横方向に曲がることによって縦方向の転位が低減されている。このように構成すれば、より結晶性の良好な半導体ブロック層を得ることができる。   In the nitride-based semiconductor light-emitting device described above, preferably, the semiconductor block layer has reduced dislocations in the vertical direction by bending the dislocations in the lateral direction. If comprised in this way, a semiconductor block layer with more favorable crystallinity can be obtained.

上記の窒化物系半導体発光素子において、好ましくは、半導体ブロック層は、電流通路部近傍にのみ形成されている。このように構成すれば、半導体ブロック層の幅が小さくなるので、クラッド層と半導体ブロック層との格子定数の差に起因して半導体ブロック層に加わる歪みをより緩和することができる。これにより、半導体ブロック層にクラックや結晶欠陥が発生するのを抑制することができる。その結果、半導体ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。さらに、半導体ブロック層を電流通路部の近傍にのみ形成することによって、半導体ブロック層および誘電体ブロック層からなる電流ブロック層と、クラッド層との間の容量が低減される。これにより、素子をパルス駆動したときのパルスの立ち上がりおよび立ち下がりを早くすることができるので、その結果、高速でのパルス駆動が可能な窒化物系半導体レーザ素子を得ることができる。   In the nitride semiconductor light emitting device described above, the semiconductor block layer is preferably formed only in the vicinity of the current path portion. With this configuration, the width of the semiconductor block layer is reduced, so that strain applied to the semiconductor block layer due to a difference in lattice constant between the cladding layer and the semiconductor block layer can be further alleviated. Thereby, it can suppress that a crack and a crystal defect generate | occur | produce in a semiconductor block layer. As a result, since the thickness of the semiconductor block layer can be increased, lateral light confinement can be stabilized. Furthermore, by forming the semiconductor block layer only in the vicinity of the current passage portion, the capacitance between the current block layer composed of the semiconductor block layer and the dielectric block layer and the cladding layer is reduced. Thereby, the rise and fall of the pulse when the element is pulse-driven can be accelerated, and as a result, a nitride-based semiconductor laser element capable of high-speed pulse drive can be obtained.

上記の窒化物系半導体発光素子において、好ましくは、半導体ブロック層は、B、Ga、Al、InおよびTlからなるグループより選択される少なくとも1つの元素と、Nとを含む。このように構成すれば、結晶性の良好な半導体ブロック層を形成することができる。   In the nitride-based semiconductor light-emitting device, preferably, the semiconductor block layer includes N and at least one element selected from the group consisting of B, Ga, Al, In, and Tl. If comprised in this way, a semiconductor block layer with favorable crystallinity can be formed.

また、上記の窒化物系半導体発光素子において、好ましくは、誘電体ブロック層は、Si、TiおよびZrからなるグループより選択される少なくとも1つの元素を含有する酸化膜または窒化膜を含む。このように構成すれば、誘電体ブロック層によって、容易に、クラッド層または下層の厚みの大きい窒化物系半導体層と、半導体ブロック層との格子定数の差を緩和することができる。   In the above nitride-based semiconductor light-emitting device, the dielectric block layer preferably includes an oxide film or a nitride film containing at least one element selected from the group consisting of Si, Ti, and Zr. If comprised in this way, the dielectric block layer can relieve | moderate easily the difference of the lattice constant of a nitride type semiconductor layer with a large thickness of a clad layer or a lower layer, and a semiconductor block layer.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1実施形態)
図1は、本発明の第1実施形態による窒化物系半導体レーザ素子を示した斜視図である。この第1実施形態による窒化物系半導体レーザ素子は、実屈折率導波型のリッジ型のレーザ素子である。図1を参照して、以下に、本発明の第1実施形態による窒化物系半導体レーザ素子の構造について説明する。
(First embodiment)
FIG. 1 is a perspective view showing a nitride-based semiconductor laser device according to a first embodiment of the present invention. The nitride-based semiconductor laser device according to the first embodiment is a real refractive index guided ridge type laser device. With reference to FIG. 1, the structure of the nitride-based semiconductor laser device according to the first embodiment of the present invention will be described below.

第1実施形態による窒化物系半導体レーザ素子の構造としては、サファイア基板1上に、約4μmの膜厚を有するメサ状部を有するSiドープGaNからなるn型コンタクト層2が形成されている。n型コンタクト層2のメサ状部の上面上には、約1μmの膜厚を有するSiドープAlGaNからなるn型クラッド層3、および、InGaNの多重量子井戸(MQW:Multiple Quantum Well)構造を有するMQW発光層4が形成されている。このMQW発光層4は、約8nmの厚みを有する3つのInxGa1-xN量子井戸層と、約16nmの厚みを有する4つのInyGa1-yN量子障壁層とが交互に積層された構造を有する。このMQW発光層4において、x>yであり、本実施形態では、x=0.13およびy=0.05を満たすように形成されている。なお、MQW発光層4は、本発明の「発光層」の一例である。 As a structure of the nitride-based semiconductor laser device according to the first embodiment, an n-type contact layer 2 made of Si-doped GaN having a mesa-shaped portion having a thickness of about 4 μm is formed on a sapphire substrate 1. On the top surface of the mesa-shaped portion of the n-type contact layer 2, an n-type cladding layer 3 made of Si-doped AlGaN having a thickness of about 1 μm and an InGaN multiple quantum well (MQW) structure are provided. An MQW light emitting layer 4 is formed. The MQW light-emitting layer 4 includes three In x Ga 1-x N quantum well layers having a thickness of about 8 nm and four In y Ga 1-y N quantum barrier layers having a thickness of about 16 nm alternately stacked. Has a structured. In the MQW light emitting layer 4, x> y, and in this embodiment, x = 0.13 and y = 0.05 are formed. The MQW light emitting layer 4 is an example of the “light emitting layer” in the present invention.

MQW発光層4上には、約1.5μmの幅を有する凸部を有するMgドープAlvGa1-vN(Al組成:v=0.08)からなるp型クラッド層5が形成されている。このp型クラッド層5の凸部の膜厚は、約0.4μmであり、凸部以外の平坦部の膜厚は、約0.1μmである。p型クラッド層5の凸部の上面上には、約1.5μmの幅と約0.01μmの膜厚とを有するMgドープGaNからなるp型第1コンタクト層6が形成されている。これらのp型クラッド層5の凸部およびp型第1コンタクト層6によって、約1.5μmの幅W1を有する電流通路部(リッジ部)が構成されている。なお、p型クラッド層5は、本発明の「クラッド層」の一例である。 A p-type cladding layer 5 made of Mg-doped Al v Ga 1-v N (Al composition: v = 0.08) having a convex portion having a width of about 1.5 μm is formed on the MQW light emitting layer 4. Yes. The film thickness of the convex part of the p-type cladding layer 5 is about 0.4 μm, and the film thickness of the flat part other than the convex part is about 0.1 μm. A p-type first contact layer 6 made of Mg-doped GaN having a width of about 1.5 μm and a film thickness of about 0.01 μm is formed on the upper surface of the convex portion of the p-type cladding layer 5. The projecting portion of the p-type cladding layer 5 and the p-type first contact layer 6 constitute a current path portion (ridge portion) having a width W1 of about 1.5 μm. The p-type cladding layer 5 is an example of the “cladding layer” in the present invention.

また、電流通路部(リッジ部)の側面と、p型クラッド層5の平坦部と、MQW発光層4、n型クラッド層3およびn型コンタクト層2の側面と、n型コンタクト層2の上面の一部領域とを覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層7が形成されている。この誘電体ブロック層7は、p型クラッド層5の平坦部の上面上の、電流通路部の近傍に、選択成長のための開口部7aを有するように形成されている。   Further, the side surface of the current path portion (ridge portion), the flat portion of the p-type cladding layer 5, the side surfaces of the MQW light emitting layer 4, the n-type cladding layer 3 and the n-type contact layer 2, and the upper surface of the n-type contact layer 2 A dielectric block layer 7 made of SiN having a film thickness of about 50 nm is formed so as to cover a part of the region. The dielectric block layer 7 is formed on the upper surface of the flat portion of the p-type cladding layer 5 so as to have an opening 7a for selective growth in the vicinity of the current path portion.

誘電体ブロック層7の上面上の電流通路部(リッジ部)の近傍には、電流通路部の側部を埋め込むように、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層8が形成されている。半導体ブロック層8は、半導体ブロック層8と電流通路部(リッジ部)との合計幅W2が約7.5μmになるように、電流通路部の近傍にのみ形成されている。また、半導体ブロック層8は、誘電体ブロック層7に設けられた開口部7aを介して、p型クラッド層5と接触するように形成されている。なお、これらの誘電体ブロック層7および半導体ブロック層8によって、電流ブロック層が構成されている。 Al w Ga 1-w N (Al) having a film thickness of about 0.25 μm is embedded in the vicinity of the current path portion (ridge portion) on the upper surface of the dielectric block layer 7 so as to bury the side portion of the current path portion. A semiconductor block layer 8 having a composition: w = 0.15) is formed. The semiconductor block layer 8 is formed only in the vicinity of the current path portion so that the total width W2 of the semiconductor block layer 8 and the current path portion (ridge portion) is about 7.5 μm. The semiconductor block layer 8 is formed so as to be in contact with the p-type cladding layer 5 through an opening 7 a provided in the dielectric block layer 7. The dielectric block layer 7 and the semiconductor block layer 8 constitute a current block layer.

そして、電流通路部(リッジ部)上、半導体ブロック層8上および誘電体ブロック層7上には、電流通路部および半導体ブロック層8を埋め込むとともに、誘電体ブロック層7の上面上の一部領域を覆うように、約0.07μmの膜厚を有するMgドープGaNからなるp型第2コンタクト層9が形成されている。   The current path portion and the semiconductor block layer 8 are embedded on the current path portion (ridge portion), the semiconductor block layer 8 and the dielectric block layer 7, and a partial region on the upper surface of the dielectric block layer 7. A p-type second contact layer 9 made of Mg-doped GaN having a thickness of about 0.07 μm is formed so as to cover the surface.

p型第2コンタクト層9上には、約1nmの膜厚を有するPtと、約3nmの膜厚を有するPdとからなるp側オーミック電極10が形成されている。p側オーミック電極10の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるp側パッド電極11が形成されている。また、n型コンタクト層2の露出された表面上には、約10nmの膜厚を有するTiと、約0.1μmの膜厚を有するAlとからなるn側オーミック電極12が形成されている。n側オーミック電極12の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるn側パッド電極13が形成されている。   A p-side ohmic electrode 10 made of Pt having a thickness of about 1 nm and Pd having a thickness of about 3 nm is formed on the p-type second contact layer 9. A p-side pad electrode 11 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the upper surface of the p-side ohmic electrode 10. Further, an n-side ohmic electrode 12 made of Ti having a thickness of about 10 nm and Al having a thickness of about 0.1 μm is formed on the exposed surface of the n-type contact layer 2. In a partial region on the upper surface of the n-side ohmic electrode 12, an n-side pad electrode 13 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed.

第1実施形態では、上記のように、電流ブロック層を、誘電体ブロック層7と、誘電体ブロック層7上に形成された半導体ブロック層8とを用いて形成することによって、半導体ブロック層8は、誘電体ブロック層7の開口部7aを介して、p型クラッド層5の上面に接触するので、p型クラッド層5と半導体ブロック層8との接触面積を低減することができる。このため、p型クラッド層5と半導体ブロック層8との格子定数の差に起因して半導体ブロック層8に加わる歪みを緩和することができるので、半導体ブロック層8にクラックや転位などの結晶欠陥が発生するのを抑制することができる。また、p型クラッド層5と半導体ブロック層8との接触面積を低減することができるので、p型クラッド層5と半導体ブロック層8との界面の汚染物に起因した結晶欠陥が発生するのも抑制することができる。さらに、半導体ブロック層8と下層との間に誘電体ブロック層7を介在させることができるので、半導体ブロック層8と、下層の厚みの大きいGaNからなるn型コンタクト層2との格子定数の差に起因して半導体ブロック層8に加わる歪みを緩和することができる。これによっても、半導体ブロック層8にクラックや転位などの結晶欠陥が発生するのを抑制することができる。   In the first embodiment, as described above, the current block layer is formed using the dielectric block layer 7 and the semiconductor block layer 8 formed on the dielectric block layer 7, so that the semiconductor block layer 8 is formed. Is in contact with the upper surface of the p-type cladding layer 5 through the opening 7a of the dielectric block layer 7, so that the contact area between the p-type cladding layer 5 and the semiconductor block layer 8 can be reduced. For this reason, since the strain applied to the semiconductor block layer 8 due to the difference in lattice constant between the p-type cladding layer 5 and the semiconductor block layer 8 can be relaxed, crystal defects such as cracks and dislocations are formed in the semiconductor block layer 8. Can be suppressed. In addition, since the contact area between the p-type cladding layer 5 and the semiconductor block layer 8 can be reduced, crystal defects due to contaminants at the interface between the p-type cladding layer 5 and the semiconductor block layer 8 may occur. Can be suppressed. Furthermore, since the dielectric block layer 7 can be interposed between the semiconductor block layer 8 and the lower layer, the difference in lattice constant between the semiconductor block layer 8 and the n-type contact layer 2 made of GaN having a large lower layer thickness. The strain applied to the semiconductor block layer 8 due to the above can be alleviated. This also can suppress the occurrence of crystal defects such as cracks and dislocations in the semiconductor block layer 8.

この第1実施形態では、上記のように、半導体ブロック層8にクラックや結晶欠陥が発生するのを抑制することができるので、電流ブロック層(半導体ブロック層8)の厚みを大きくすることができ、その結果、横方向の光閉じ込めを安定化することが可能な窒化物系半導体レーザ素子を得ることができる。   In the first embodiment, as described above, the occurrence of cracks and crystal defects in the semiconductor block layer 8 can be suppressed, so that the thickness of the current block layer (semiconductor block layer 8) can be increased. As a result, a nitride-based semiconductor laser device capable of stabilizing the optical confinement in the lateral direction can be obtained.

また、第1実施形態では、上記のように、半導体ブロック層8を電流通路部の近傍にのみ形成することによって、半導体ブロック層8の形成領域が小さくなるので、p型クラッド層5と半導体ブロック層8との格子定数の差に起因して半導体ブロック層8に加わる歪みをより緩和することができる。これによっても、半導体ブロック層8にクラックや結晶欠陥が発生するのを抑制することができるので、横方向の光閉じ込めをより安定化することができるとともに、結晶性の良好な半導体ブロック層8を形成することができる。   In the first embodiment, as described above, by forming the semiconductor block layer 8 only in the vicinity of the current path portion, the formation region of the semiconductor block layer 8 is reduced, so that the p-type cladding layer 5 and the semiconductor block The strain applied to the semiconductor block layer 8 due to the difference in lattice constant from the layer 8 can be further relaxed. This also can suppress the occurrence of cracks and crystal defects in the semiconductor block layer 8, thereby making it possible to further stabilize the optical confinement in the lateral direction and to form the semiconductor block layer 8 with good crystallinity. Can be formed.

さらに、第1実施形態では、半導体ブロック層8を電流通路部の近傍にのみ形成することによって、半導体ブロック層8および誘電体ブロック層7からなる電流ブロック層と、p型クラッド層5との間の容量が低減される。これにより、素子をパルス駆動したときのパルスの立ち上がりおよび立ち下がりを早くすることができるので、その結果、高速でのパルス駆動が可能な窒化物系半導体レーザ素子を得ることができる。   Furthermore, in the first embodiment, the semiconductor block layer 8 is formed only in the vicinity of the current path portion, so that the current block layer composed of the semiconductor block layer 8 and the dielectric block layer 7 and the p-type cladding layer 5 are arranged. Capacity is reduced. Thereby, the rise and fall of the pulse when the element is pulse-driven can be accelerated, and as a result, a nitride-based semiconductor laser element capable of high-speed pulse drive can be obtained.

また、第1実施形態では、上記のように、誘電体ブロック層7の厚み(約50nm)が、半導体ブロック層8の厚み(約0.25μm)よりも小さくなるように形成することによって、半導体ブロック層8は、誘電体ブロック層7に比べて熱伝導率が高いため、MQW発光層4で発熱した熱を有効に放熱することができる。その結果、窒化物系半導体レーザ素子の高温動作時や高出力動作時においても、良好な特性を得ることができる。   In the first embodiment, as described above, the dielectric block layer 7 is formed so that the thickness (about 50 nm) is smaller than the thickness (about 0.25 μm) of the semiconductor block layer 8. Since the block layer 8 has a higher thermal conductivity than the dielectric block layer 7, the heat generated by the MQW light emitting layer 4 can be effectively radiated. As a result, good characteristics can be obtained even when the nitride-based semiconductor laser device is operated at a high temperature or at a high output.

また、第1実施形態では、上記のように、AlwGa1-wNからなる半導体ブロック層8を用いることによって、半導体ブロック層8での光吸収がないため、窒化物系半導体レーザ素子の動作電流を低減することができる。 In the first embodiment, as described above, since the semiconductor block layer 8 made of Al w Ga 1-w N is used, there is no light absorption in the semiconductor block layer 8, so that the nitride semiconductor laser element The operating current can be reduced.

図2〜図8は、本発明の第1実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図1〜図8を参照して、以下に、第1実施形態による窒化物系半導体レーザ素子の製造方法について説明する。   2 to 8 are cross-sectional views for explaining the method for manufacturing the nitride-based semiconductor laser device according to the first embodiment of the present invention. With reference to FIGS. 1 to 8, a method of manufacturing a nitride semiconductor laser element according to the first embodiment will be described below.

まず、図2に示すように、サファイア基板1上に、MOCVD法(Metal Organic Chemical Vapor Deposition:有機金属気相堆積法)を用いて、約4μmの膜厚を有するSiドープGaNからなるn型コンタクト層2、および、約1μmの膜厚を有するSiドープAlGaNからなるn型クラッド層3を形成する。そのn型クラッド層3上に、MOCVD法を用いて、3つのInxGa1-xN量子井戸層と、4つのInyGa1-yN量子障壁層とを交互に積層することによって、MQW発光層4を形成する。そして、MQW発光層4上に、MOCVD法を用いて、約0.4μmの膜厚を有するMgドープAlvGa1-vN(Al組成:v=0.08)からなるp型クラッド層5、および、約0.01μmの膜厚を有するMgドープGaNからなるp型第1コンタクト層6を順次形成する。 First, as shown in FIG. 2, an n-type contact made of Si-doped GaN having a film thickness of about 4 μm is formed on a sapphire substrate 1 by using MOCVD (Metal Organic Chemical Vapor Deposition). A layer 2 and an n-type cladding layer 3 made of Si-doped AlGaN having a thickness of about 1 μm are formed. By alternately stacking three In x Ga 1-x N quantum well layers and four In y Ga 1-y N quantum barrier layers on the n-type cladding layer 3 using MOCVD, The MQW light emitting layer 4 is formed. Then, a p-type cladding layer 5 made of Mg-doped Al v Ga 1-v N (Al composition: v = 0.08) having a film thickness of about 0.4 μm is formed on the MQW light emitting layer 4 by MOCVD. , And a p-type first contact layer 6 made of Mg-doped GaN having a thickness of about 0.01 μm is sequentially formed.

その後、プラズマCVD法を用いて、p型第1コンタクト層6の上面上の全面を覆うように、約0.2μmの膜厚を有するSiO2膜(図示せず)を形成した後、フォトリソグラフィー技術とエッチング技術とを用いて、図3に示されるような、SiO2からなるマスク層100を形成する。次に、このマスク層100をマスクとして、Cl2からなるエッチングガスを用いて、RIE(反応性イオンエッチング)法などのドライエッチングにより、p型第1コンタクト層6、p型クラッド層5、MQW発光層4、n型クラッド層3およびn型コンタクト層2の所定領域をエッチングする。この後、p型第1コンタクト層6上のマスク層100を除去する。 Thereafter, a SiO 2 film (not shown) having a thickness of about 0.2 μm is formed by plasma CVD so as to cover the entire upper surface of the p-type first contact layer 6, and then photolithography is performed. Using a technique and an etching technique, a mask layer 100 made of SiO 2 as shown in FIG. 3 is formed. Next, using this mask layer 100 as a mask, p-type first contact layer 6, p-type cladding layer 5, MQW are formed by dry etching such as RIE (reactive ion etching) using an etching gas composed of Cl 2. The predetermined regions of the light emitting layer 4, the n-type cladding layer 3 and the n-type contact layer 2 are etched. Thereafter, the mask layer 100 on the p-type first contact layer 6 is removed.

次に、プラズマCVD法を用いて、p型第1コンタクト層6の上面上の全面を覆うように、約0.2μmの膜厚を有するSiO2膜(図示せず)を形成する。その後、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェットエッチングとを用いて、そのSiO2膜をパターニングすることによって、図4に示されるような、SiO2からなるマスク層101を形成する。 Next, an SiO 2 film (not shown) having a thickness of about 0.2 μm is formed by plasma CVD so as to cover the entire upper surface of the p-type first contact layer 6. Then, by using the wet etching using the photolithography technique, an etchant of dry etching or HF system of CF 4 as an etching gas, by patterning the SiO 2 film, as shown in FIG. 4, SiO 2 A mask layer 101 made of is formed.

その後、図5に示すように、マスク層101をマスクとして、Cl2からなるエッチングガスを用いて、RIE法などのドライエッチングにより、p型第1コンタクト層6およびp型クラッド層5の一部領域をエッチングする。これにより、p型クラッド層5の凸状部およびp型第1コンタクト層6からなる約1.5μmの幅W1を有する電流通路部(リッジ部)が形成される。その後、マスク層101を除去する。 After that, as shown in FIG. 5, a part of the p-type first contact layer 6 and the p-type cladding layer 5 is formed by dry etching such as RIE using an etching gas made of Cl 2 using the mask layer 101 as a mask. Etch the region. As a result, a current passage portion (ridge portion) having a width W1 of about 1.5 μm, which is formed by the convex portion of the p-type cladding layer 5 and the p-type first contact layer 6, is formed. Thereafter, the mask layer 101 is removed.

次に、図6に示すように、プラズマCVD法を用いて、ウェハの上面側のほぼ全面を覆うように、約50nmの膜厚を有するSiN膜からなる誘電体ブロック層7を形成した後、フォトリソグラフィー技術とエッチング技術とを用いて、誘電体ブロック層7に開口部7aを形成する。この開口部7aは、電流通路部の近傍に、p型クラッド層5の平坦部の上面上の一部領域が露出されるように形成する。   Next, as shown in FIG. 6, after forming a dielectric block layer 7 made of a SiN film having a film thickness of about 50 nm so as to cover almost the entire upper surface side of the wafer by plasma CVD, An opening 7a is formed in the dielectric block layer 7 using a photolithography technique and an etching technique. The opening 7a is formed in the vicinity of the current passage portion so that a partial region on the upper surface of the flat portion of the p-type cladding layer 5 is exposed.

次に、図7に示すように、MOCVD法を用いて、開口部7aにおいて露出されたp型クラッド層5の上面上に、電流通路部の側部に形成された誘電体ブロック層7を覆うように、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層8を選択成長させる。これにより、電流通路部の側部の近傍に、半導体ブロック層8と電流通路部との合計幅W2が約7.5μmになるように、半導体ブロック層8が形成される。このような半導体ブロック層8は、選択成長させる時間を制御することにより、容易に形成可能である。その後、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェットエッチングとを用いて、電流通路部(p型第1コンタクト層6)上の誘電体ブロック層7を除去する。 Next, as shown in FIG. 7, the dielectric block layer 7 formed on the side portion of the current path portion is covered on the upper surface of the p-type cladding layer 5 exposed in the opening 7a by using the MOCVD method. Thus, the semiconductor block layer 8 made of Al w Ga 1-w N (Al composition: w = 0.15) having a film thickness of about 0.25 μm is selectively grown. Thus, the semiconductor block layer 8 is formed in the vicinity of the side portion of the current path portion so that the total width W2 of the semiconductor block layer 8 and the current path portion is about 7.5 μm. Such a semiconductor block layer 8 can be easily formed by controlling the time for selective growth. Thereafter, the dielectric block layer 7 on the current path portion (p-type first contact layer 6) is formed by photolithography and dry etching using CF 4 as an etching gas or wet etching using an HF-based etchant. Remove.

次に、図8に示すように、MOCVD法を用いて、誘電体ブロック層7上に、電流通路部(p型第1コンタクト層6)の上面上および半導体ブロック層8を覆うように、約0.07μmの膜厚を有するMgドープGaNからなるp型第2コンタクト層9を形成する。   Next, as shown in FIG. 8, the MOCVD method is used to cover the dielectric block layer 7 so as to cover the upper surface of the current path portion (p-type first contact layer 6) and the semiconductor block layer 8. A p-type second contact layer 9 made of Mg-doped GaN having a thickness of 0.07 μm is formed.

最後に、図1に示したように、真空蒸着法を用いて、p型第2コンタクト層9上に、約1nmの膜厚を有するPtと、約3nmの膜厚を有するPdとからなるp側オーミック電極10を形成する。そして、p側オーミック電極10の上面上の一部領域に、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるp側パッド電極11を形成する。また、n型コンタクト層2の上面上の誘電体ブロック層7の一部領域を、フォトリソグラフィー技術およびエッチング技術を用いて除去する。そして、n型コンタクト層2の露出された表面上に、約10nmの膜厚を有するTiと、約0.1μmの膜厚を有するAlとからなるn側オーミック電極12を形成する。そして、n側オーミック電極12の上面上の一部領域に、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるn側パッド電極13を形成する。このようにして、第1実施形態による窒化物系半導体レーザ素子が製造される。   Finally, as shown in FIG. 1, a vacuum deposition method is used to form p on the p-type second contact layer 9 and comprising Pt having a thickness of about 1 nm and Pd having a thickness of about 3 nm. The side ohmic electrode 10 is formed. Then, a p-side pad electrode 11 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the upper surface of the p-side ohmic electrode 10. Further, a partial region of the dielectric block layer 7 on the upper surface of the n-type contact layer 2 is removed by using a photolithography technique and an etching technique. Then, an n-side ohmic electrode 12 made of Ti having a thickness of about 10 nm and Al having a thickness of about 0.1 μm is formed on the exposed surface of the n-type contact layer 2. Then, an n-side pad electrode 13 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the upper surface of the n-side ohmic electrode 12. Thus, the nitride semiconductor laser element according to the first embodiment is manufactured.

第1実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、選択成長により半導体ブロック層8を形成することによって、半導体ブロック層8の結晶性を向上させることができる。また、電流通路部の近傍に設けられた開口部7aから選択成長により半導体ブロック層8を形成することによって、電流通路部の近傍にのみ、半導体ブロック層8を形成することができる。これにより、半導体ブロック層8と、p型クラッド層5との格子定数の差に起因して半導体ブロック層8に加わる歪みを緩和することができる。   In the nitride semiconductor laser device manufacturing method of the first embodiment, the crystallinity of the semiconductor block layer 8 can be improved by forming the semiconductor block layer 8 by selective growth as described above. Further, by forming the semiconductor block layer 8 by selective growth from the opening 7a provided in the vicinity of the current path portion, the semiconductor block layer 8 can be formed only in the vicinity of the current path portion. Thereby, the strain applied to the semiconductor block layer 8 due to the difference in lattice constant between the semiconductor block layer 8 and the p-type cladding layer 5 can be relaxed.

図9は、本発明の第1実施形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。この第1実施形態の変形例による窒化物系半導体レーザ素子は、第1実施形態の窒化物系半導体レーザ素子と半導体ブロック層の材料のみが異なる、複素屈折率導波型のリッジ型のレーザ素子である。すなわち、この第1実施形態の変形例では、図9に示すように、誘電体ブロック層7の上面上の電流通路部の近傍に、電流通路部の側部を埋め込むように、約0.25μmの膜厚を有するとともに、半導体ブロック層18と電流通路部との合計幅W2が約7.5μmになるように、In0.18Ga0.82Nからなる半導体ブロック層18が形成されている。 FIG. 9 is a perspective view showing a nitride-based semiconductor laser device according to a modification of the first embodiment of the present invention. The nitride semiconductor laser element according to the modification of the first embodiment is different from the nitride semiconductor laser element of the first embodiment only in the material of the semiconductor block layer, and is a complex refractive index guided ridge type laser element. It is. That is, in the modification of the first embodiment, as shown in FIG. 9, about 0.25 μm so that the side portion of the current passage portion is embedded in the vicinity of the current passage portion on the upper surface of the dielectric block layer 7. The semiconductor block layer 18 made of In 0.18 Ga 0.82 N is formed so that the total width W2 of the semiconductor block layer 18 and the current path portion is about 7.5 μm.

この第1実施形態の変形例では、上記のように、電流ブロック層を、誘電体ブロック層7と、誘電体ブロック層7上に形成されたInGaNからなる半導体ブロック層18とを用いて形成することによって、半導体ブロック層18において光を吸収させることにより横方向の光閉じ込めを行うことができる。これにより、AlGaNからなる半導体ブロック層を形成する場合に比べて薄い膜厚の半導体ブロック層18を形成する場合にも、横方向の光閉じ込めを安定化することができる。なお、第1実施形態の変形例のその他の効果は、第1実施形態と同様である。   In the modification of the first embodiment, as described above, the current block layer is formed using the dielectric block layer 7 and the semiconductor block layer 18 made of InGaN formed on the dielectric block layer 7. Thus, light can be confined in the lateral direction by absorbing light in the semiconductor block layer 18. As a result, the optical confinement in the lateral direction can be stabilized even when the semiconductor block layer 18 having a smaller film thickness is formed as compared with the case where the semiconductor block layer made of AlGaN is formed. The remaining effects of the modification of the first embodiment are similar to those of the first embodiment.

なお、上記第1実施形態の変形例による窒化物系半導体レーザ素子の製造方法としては、InGaNからなる半導体ブロック層18は、第1実施形態のAlGaNからなる半導体ブロック層8に比べて、低温で成長される。その他の工程は、第1実施形態と同様である。上記のように、InGaNからなる半導体ブロック層18を、第1実施形態のAlGaNからなる半導体ブロック層8に比べて低温で形成することができるので、p型クラッド層5にドープされた不純物(Mg)が、MQW発光層4に拡散するのを防止することができる。その結果、窒化物系半導体レーザ素子の信頼性を向上させることができる。   As a method for manufacturing the nitride-based semiconductor laser device according to the modification of the first embodiment, the semiconductor block layer 18 made of InGaN has a lower temperature than the semiconductor block layer 8 made of AlGaN of the first embodiment. Grown up. Other processes are the same as those in the first embodiment. As described above, since the semiconductor block layer 18 made of InGaN can be formed at a lower temperature than the semiconductor block layer 8 made of AlGaN of the first embodiment, impurities doped in the p-type cladding layer 5 (Mg ) Can be prevented from diffusing into the MQW light emitting layer 4. As a result, the reliability of the nitride-based semiconductor laser device can be improved.

(第2実施形態)
図10は、本発明の第2実施形態による窒化物系半導体レーザ素子を示した斜視図である。図10を参照して、この第2実施形態による窒化物系半導体レーザ素子は、実屈折率導波型のリッジ型のレーザ素子である。また、上記第1実施形態では、電流通路部(リッジ部)の近傍にのみ半導体ブロック層を形成する例を示したが、この第2実施形態では、p型クラッド層5の上面上のほぼ全面に半導体ブロック層を形成する例を示す。以下、詳細に説明する。
(Second Embodiment)
FIG. 10 is a perspective view showing a nitride-based semiconductor laser device according to the second embodiment of the present invention. Referring to FIG. 10, the nitride-based semiconductor laser device according to the second embodiment is a real refractive index waveguide type ridge type laser device. In the first embodiment, the semiconductor block layer is formed only in the vicinity of the current path portion (ridge portion). However, in the second embodiment, almost the entire surface on the upper surface of the p-type cladding layer 5 is shown. Shows an example of forming a semiconductor block layer. Details will be described below.

第2実施形態による窒化物系半導体レーザ素子の構造としては、サファイア基板1上に、第1実施形態と同様、n型コンタクト層2、n型クラッド層3、MQW発光層4が形成されている。MQW発光層4上には、凸部を有するp型クラッド層5およびp型第1コンタクト層6が形成されている。これらのp型クラッド層5の凸部およびp型第1コンタクト層6によって、電流通路部(リッジ部)が構成されている。なお、第2実施形態における各層2〜6の組成および膜厚は、第1実施形態と同様である。   As a structure of the nitride-based semiconductor laser device according to the second embodiment, an n-type contact layer 2, an n-type cladding layer 3, and an MQW light emitting layer 4 are formed on a sapphire substrate 1 as in the first embodiment. . A p-type cladding layer 5 and a p-type first contact layer 6 having convex portions are formed on the MQW light emitting layer 4. The projecting portion of the p-type cladding layer 5 and the p-type first contact layer 6 constitute a current path portion (ridge portion). In addition, the composition and film thickness of each layer 2-6 in 2nd Embodiment are the same as that of 1st Embodiment.

また、電流通路部(リッジ部)の側面と、p型クラッド層5の平坦部と、MQW発光層4、n型クラッド層3およびn型コンタクト層2の側面と、n型コンタクト層2の上面の一部領域とを覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層20が形成されている。ここで、この第2実施形態では、誘電体ブロック層20は、p型クラッド層5の平坦部の上面上に、選択成長のための4つの開口部20aを有するように形成されている。この開口部20aは、リッジ部の近傍領域のみならず、それ以外の領域にも形成されている。   Further, the side surface of the current path portion (ridge portion), the flat portion of the p-type cladding layer 5, the side surfaces of the MQW light emitting layer 4, the n-type cladding layer 3 and the n-type contact layer 2, and the upper surface of the n-type contact layer 2 A dielectric block layer 20 made of SiN having a film thickness of about 50 nm is formed so as to cover a part of the region. Here, in the second embodiment, the dielectric block layer 20 is formed on the upper surface of the flat portion of the p-type cladding layer 5 so as to have four openings 20a for selective growth. The opening 20a is formed not only in the vicinity of the ridge portion but also in other regions.

また、p型クラッド層5上に形成された誘電体ブロック層20の上面上のほぼ全面には、電流通路部の側部を覆うように、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層21が形成されている。すなわち、この第2実施形態では、半導体ブロック層21は、リッジ部の近傍のみならず、p型クラッド層5上のほぼ全面に形成されている。半導体ブロック層21は、誘電体ブロック層20に設けられた開口部20aを介して、p型クラッド層5と接触するように形成されている。なお、これらの誘電体ブロック層20および半導体ブロック層21によって、電流ブロック層が構成されている。 Al W Ga 1 having a film thickness of about 0.25 μm is formed on almost the entire upper surface of the dielectric block layer 20 formed on the p-type cladding layer 5 so as to cover the side portion of the current path portion. A semiconductor block layer 21 made of -w N (Al composition: w = 0.15) is formed. That is, in the second embodiment, the semiconductor block layer 21 is formed not only in the vicinity of the ridge portion but also on the substantially entire surface on the p-type cladding layer 5. The semiconductor block layer 21 is formed so as to be in contact with the p-type cladding layer 5 through an opening 20 a provided in the dielectric block layer 20. The dielectric block layer 20 and the semiconductor block layer 21 constitute a current block layer.

そして、電流通路部(リッジ部)および半導体ブロック層21の上面上のほぼ全面には、約0.07μmの膜厚を有するMgドープGaNからなるp型第2コンタクト層22が形成されている。   A p-type second contact layer 22 made of Mg-doped GaN having a thickness of about 0.07 μm is formed on almost the entire upper surface of the current path portion (ridge portion) and the semiconductor block layer 21.

p型第2コンタクト層22上には、約1nmの膜厚を有するPtと、約3nmの膜厚を有するPdとからなるp側オーミック電極23が形成されている。p側オーミック電極23の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるp側パッド電極24が形成されている。また、n型コンタクト層2の露出された表面上には、約10nmの膜厚を有するTiと、約0.1μmの膜厚を有するAlとからなるn側オーミック電極25が形成されている。n側オーミック電極25の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるn側パッド電極26が形成されている。   A p-side ohmic electrode 23 made of Pt having a thickness of about 1 nm and Pd having a thickness of about 3 nm is formed on the p-type second contact layer 22. A p-side pad electrode 24 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the upper surface of the p-side ohmic electrode 23. An n-side ohmic electrode 25 made of Ti having a thickness of about 10 nm and Al having a thickness of about 0.1 μm is formed on the exposed surface of the n-type contact layer 2. In a partial region on the upper surface of the n-side ohmic electrode 25, an n-side pad electrode 26 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed.

第2実施形態では、上記のように、p型クラッド層5上に形成された誘電体ブロック層20の上面上のほぼ全面に半導体ブロック層21を形成することによって、その半導体ブロック層21上に形成されるp型第2コンタクト層22を平坦化することができる。これにより、窒化物系半導体レーザ素子をサブマウント(ヒートシンク)にリッジ部側からj−down方式で組み立てる際に、電流通路部(リッジ部)に加わる応力を低減することができる。その結果、窒化物系半導体レーザ素子の信頼性を向上させることができる。   In the second embodiment, as described above, the semiconductor block layer 21 is formed on almost the entire upper surface of the dielectric block layer 20 formed on the p-type cladding layer 5, thereby forming the semiconductor block layer 21 on the semiconductor block layer 21. The formed p-type second contact layer 22 can be planarized. Thereby, when the nitride-based semiconductor laser device is assembled to the submount (heat sink) from the ridge portion side by the j-down method, the stress applied to the current passage portion (ridge portion) can be reduced. As a result, the reliability of the nitride-based semiconductor laser device can be improved.

また、第2実施形態では、第1実施形態と同様、電流ブロック層を、誘電体ブロック層20と、半導体ブロック層21とを用いて形成することによって、半導体ブロック層21は、誘電体ブロック層20の開口部20aを介して、p型クラッド層5の上面に接触するので、p型クラッド層5と半導体ブロック層21との接触面積を低減することができる。このため、p型クラッド層5と半導体ブロック層21との格子定数の差に起因して半導体ブロック層21に加わる歪みを緩和することができるので、半導体ブロック層21にクラックや転位などの結晶欠陥が発生するのを抑制することができる。また、p型クラッド層5と半導体ブロック層21との接触面積を低減することができるので、p型クラッド層5と半導体ブロック層21との界面の汚染物に起因した結晶欠陥が発生するのも抑制することができる。さらに、半導体ブロック層21と下層との間に誘電体ブロック層20を介在させることができるので、半導体ブロック層21と、下層の厚みの大きいGaNからなるn型コンタクト層2との格子定数の差に起因して半導体ブロック層21に加わる歪みを緩和することができる。これによっても、半導体ブロック層21にクラックや転位などの結晶欠陥が発生するのを抑制することができる。   In the second embodiment, as in the first embodiment, the current block layer is formed by using the dielectric block layer 20 and the semiconductor block layer 21, so that the semiconductor block layer 21 is formed of the dielectric block layer. The contact area between the p-type cladding layer 5 and the semiconductor block layer 21 can be reduced because it contacts the upper surface of the p-type cladding layer 5 through the 20 openings 20a. For this reason, strain applied to the semiconductor block layer 21 due to the difference in lattice constant between the p-type cladding layer 5 and the semiconductor block layer 21 can be alleviated, so that crystal defects such as cracks and dislocations are formed in the semiconductor block layer 21. Can be suppressed. In addition, since the contact area between the p-type cladding layer 5 and the semiconductor block layer 21 can be reduced, crystal defects due to contaminants at the interface between the p-type cladding layer 5 and the semiconductor block layer 21 may occur. Can be suppressed. Furthermore, since the dielectric block layer 20 can be interposed between the semiconductor block layer 21 and the lower layer, the difference in lattice constant between the semiconductor block layer 21 and the n-type contact layer 2 made of GaN having a large lower layer thickness. The strain applied to the semiconductor block layer 21 due to the above can be alleviated. This also can suppress the occurrence of crystal defects such as cracks and dislocations in the semiconductor block layer 21.

この第2実施形態では、上記のように、半導体ブロック層21にクラックや結晶欠陥が発生するのを抑制することができるので、電流ブロック層(半導体ブロック層21)の厚みを大きくすることができ、その結果、横方向の光閉じ込めを安定化することが可能な窒化物系半導体レーザ素子を得ることができる。   In the second embodiment, as described above, the occurrence of cracks and crystal defects in the semiconductor block layer 21 can be suppressed, so that the thickness of the current block layer (semiconductor block layer 21) can be increased. As a result, a nitride-based semiconductor laser device capable of stabilizing the optical confinement in the lateral direction can be obtained.

また、第2実施形態では、第1実施形態と同様、誘電体ブロック層20の厚み(約50nm)が、半導体ブロック層21の厚み(約0.25μm)よりも小さくなるように形成することによって、半導体ブロック層21は、誘電体ブロック層20に比べて熱伝導率が高いため、MQW発光層4で発熱した熱を有効に放熱することができる。その結果、窒化物系半導体発光素子の高温動作時や高出力動作時においても、良好な特性を得ることができる。   In the second embodiment, as in the first embodiment, the thickness (about 50 nm) of the dielectric block layer 20 is made smaller than the thickness (about 0.25 μm) of the semiconductor block layer 21. Since the semiconductor block layer 21 has a higher thermal conductivity than the dielectric block layer 20, the heat generated in the MQW light emitting layer 4 can be effectively dissipated. As a result, good characteristics can be obtained even when the nitride-based semiconductor light-emitting device is operated at a high temperature or a high output.

また、第2実施形態では、第1実施形態と同様、AlwGa1-wNからなる半導体ブロック層21を用いることによって、半導体ブロック層21での光吸収がないため、窒化物系半導体発光素子の動作電流を低減することができる。 Further, in the second embodiment, as in the first embodiment, since the semiconductor block layer 21 made of Al w Ga 1-w N is used, there is no light absorption in the semiconductor block layer 21, so that nitride-based semiconductor light emission is performed. The operating current of the element can be reduced.

図11〜図13は、本発明の第2実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図10〜図13を参照して、以下に、第2実施形態による窒化物系半導体レーザ素子の製造方法について説明する。   11 to 13 are cross-sectional views for explaining a method of manufacturing a nitride-based semiconductor laser device according to the second embodiment of the present invention. A method for manufacturing a nitride-based semiconductor laser device according to the second embodiment will be described below with reference to FIGS.

まず、図2〜図5に示した第1実施形態の形成方法と同様の形成方法を用いて、図11に示すように、サファイア基板1上に、n型コンタクト層2、n型クラッド層3、MQW発光層4、p型クラッド層5およびp型第1コンタクト層6を形成する。次に、プラズマCVD法を用いて、ウェハの上面側のほぼ全面を覆うように、約50nmの膜厚を有するSiN膜からなる誘電体ブロック層20を形成した後、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェ
ットエッチングとを用いて、誘電体ブロック層20に4つの開口部20aを形成する。これらの開口部20aは、p型クラッド層5の平坦部の上面上の一部領域が露出されるように形成する。
First, using a formation method similar to the formation method of the first embodiment shown in FIGS. 2 to 5, an n-type contact layer 2 and an n-type cladding layer 3 are formed on a sapphire substrate 1 as shown in FIG. 11. Then, the MQW light emitting layer 4, the p-type cladding layer 5 and the p-type first contact layer 6 are formed. Next, a dielectric block layer 20 made of a SiN film having a film thickness of about 50 nm is formed by plasma CVD so as to cover almost the entire upper surface of the wafer, and then a photolithography technique and CF 4 are used. The four openings 20a are formed in the dielectric block layer 20 by using dry etching using an etching gas or wet etching using an HF-based etchant. These openings 20a are formed so that a partial region on the upper surface of the flat portion of the p-type cladding layer 5 is exposed.

次に、図12に示すように、MOCVD法を用いて、開口部20aにおいて露出されたp型クラッド層5の上面上に、電流通路部の側部およびp型クラッド層5の上面上に形成された誘電体ブロック層20を覆うように、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層21を選択成長させる。その後、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたは
HF系のエッチャントを用いるウェットエッチングとを用いて、電流通路部(p型第1コンタクト層6)上の誘電体ブロック層20を除去する。
Next, as shown in FIG. 12, the MOCVD method is used to form on the upper surface of the p-type cladding layer 5 exposed in the opening 20a, on the side portion of the current path portion, and on the upper surface of the p-type cladding layer 5. A semiconductor block layer 21 made of Al w Ga 1-w N (Al composition: w = 0.15) having a film thickness of about 0.25 μm is selectively grown so as to cover the dielectric block layer 20 formed. Thereafter, the dielectric block layer 20 on the current path portion (p-type first contact layer 6) is formed by photolithography and dry etching using CF 4 as an etching gas or wet etching using an HF-based etchant. Remove.

次に、図13に示すように、MOCVD法を用いて、電流通路部(p型第1コンタクト層6)および半導体ブロック層21の上面上のほぼ全面に、約0.07μmの膜厚を有するMgドープGaNからなるp型第2コンタクト層22を形成する。   Next, as shown in FIG. 13, a film thickness of about 0.07 μm is formed on the entire upper surface of the current path portion (p-type first contact layer 6) and the semiconductor block layer 21 by using the MOCVD method. A p-type second contact layer 22 made of Mg-doped GaN is formed.

最後に、図10に示したように、真空蒸着法を用いて、p側オーミック電極23およびp側パッド電極24を順次形成する。また、n型コンタクト層2の上面上の誘電体ブロック層20の一部領域を、フォトリソグラフィー技術およびエッチング技術を用いて除去する。そして、n型コンタクト層2の露出された表面上に、n側オーミック電極25およびn側パッド電極26を順次形成する。このようにして、第2実施形態による窒化物系半導体レーザ素子が製造される。   Finally, as shown in FIG. 10, the p-side ohmic electrode 23 and the p-side pad electrode 24 are sequentially formed using a vacuum deposition method. Further, a partial region of the dielectric block layer 20 on the upper surface of the n-type contact layer 2 is removed by using a photolithography technique and an etching technique. Then, the n-side ohmic electrode 25 and the n-side pad electrode 26 are sequentially formed on the exposed surface of the n-type contact layer 2. Thus, the nitride semiconductor laser element according to the second embodiment is manufactured.

第2実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、選択成長により半導体ブロック層21を形成することによって、半導体ブロック層21の結晶性を向上させることができる。   In the nitride semiconductor laser device manufacturing method of the second embodiment, the crystallinity of the semiconductor block layer 21 can be improved by forming the semiconductor block layer 21 by selective growth as described above.

図14は、本発明の第2実施形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。この第2実施形態の変形例による窒化物系半導体レーザ素子は、第2実施形態の窒化物系半導体レーザ素子と半導体ブロック層の材料のみが異なる、複素屈折率導波型のリッジ型のレーザ素子である。すなわち、この第2実施形態の変形例では、図14に示すように、電流通路部の側部およびp型クラッド層5の上面上に形成された誘電体ブロック層20を覆うように、約0.25μmの膜厚を有するIn0.18Ga0.82Nからなる半導体ブロック層27が形成されている。 FIG. 14 is a perspective view showing a nitride-based semiconductor laser device according to a modification of the second embodiment of the present invention. The nitride semiconductor laser element according to the modification of the second embodiment is different from the nitride semiconductor laser element of the second embodiment only in the material of the semiconductor block layer, and is a complex refractive index guided ridge type laser element. It is. That is, in the modification of the second embodiment, as shown in FIG. 14, about 0 to cover the dielectric block layer 20 formed on the side portion of the current path portion and the upper surface of the p-type cladding layer 5. A semiconductor block layer 27 made of In 0.18 Ga 0.82 N having a thickness of .25 μm is formed.

第2実施形態の変形例では、上記のように、電流ブロック層を、誘電体ブロック層20と、誘電体ブロック層20上に形成されたInGaNからなる半導体ブロック層27とを用いて形成することによって、半導体ブロック層27において光を吸収させることにより横方向の光閉じ込めを行うことができる。これにより、AlGaNからなる半導体ブロック層を形成する場合に比べて薄い膜厚の半導体ブロック層27を形成する場合にも、横方向の光閉じ込めを安定化することができる。なお、第2実施形態の変形例のその他の効果は、第2実施形態と同様である。   In the modification of the second embodiment, as described above, the current block layer is formed using the dielectric block layer 20 and the semiconductor block layer 27 made of InGaN formed on the dielectric block layer 20. Thus, light can be confined in the lateral direction by absorbing light in the semiconductor block layer 27. As a result, the optical confinement in the lateral direction can be stabilized even when the semiconductor block layer 27 having a thin film thickness is formed as compared with the case where the semiconductor block layer made of AlGaN is formed. The remaining effects of the modification of the second embodiment are similar to those of the second embodiment.

なお、上記第2実施形態の変形例による窒化物系半導体レーザ素子の製造方法としては、InGaNからなる半導体ブロック層27は、第2実施形態のAlGaNからなる半導体ブロック層21に比べて低温で成長される。その他の工程は、第2実施形態と同様である。上記のように、InGaNからなる半導体ブロック層27を、第2実施形態のAlGaNからなる半導体ブロック層21に比べて低温で形成することができるので、p型クラッド層5にドープされた不純物(Mg)が、MQW発光層4に拡散するのを防止することができる。その結果、窒化物系半導体レーザ素子の信頼性を向上させることができる。   As a method for manufacturing a nitride semiconductor laser device according to the modification of the second embodiment, the semiconductor block layer 27 made of InGaN is grown at a lower temperature than the semiconductor block layer 21 made of AlGaN of the second embodiment. Is done. Other processes are the same as those in the second embodiment. As described above, since the semiconductor block layer 27 made of InGaN can be formed at a lower temperature than the semiconductor block layer 21 made of AlGaN of the second embodiment, impurities doped in the p-type cladding layer 5 (Mg ) Can be prevented from diffusing into the MQW light emitting layer 4. As a result, the reliability of the nitride-based semiconductor laser device can be improved.

(第3参考形態)
図15は、本発明の第3参考形態による窒化物系半導体レーザ素子を示した斜視図である。図15を参照して、この第3参考形態では、実屈折率導波型のセルフアライン型の窒化物系半導体レーザ素子について説明する。
(3rd reference form)
Figure 15 is a third perspective view of a nitride-based semiconductor laser device according to another embodiment of the present invention. Referring to FIG. 15, in the third reference embodiment, an actual refractive index guided self-aligned nitride semiconductor laser element will be described.

第3参考形態による窒化物系半導体レーザ素子の構造としては、サファイア基板1上に、第1実施形態と同様、n型コンタクト層2、n型クラッド層3およびMQW発光層4が形成されている。MQW発光層4上には、約0.1μmの膜厚を有するMgドープAlv
Ga1-vN(Al組成:v=0.08)からなるp型第1クラッド層30が形成されてい
る。なお、p型第1クラッド層30は、本発明の「第1クラッド層」の一例である。また、各層2〜4の組成および膜厚は、第1実施形態と同様である。
As a structure of the nitride semiconductor laser device according to the third reference embodiment, an n-type contact layer 2, an n-type cladding layer 3 and an MQW light emitting layer 4 are formed on a sapphire substrate 1 as in the first embodiment. . On the MQW light emitting layer 4, Mg doped Al v having a thickness of about 0.1 μm.
A p-type first cladding layer 30 made of Ga 1-v N (Al composition: v = 0.08) is formed. The p-type first cladding layer 30 is an example of the “first cladding layer” in the present invention. Moreover, the composition and film thickness of each layer 2-4 are the same as that of 1st Embodiment.

p型第1クラッド層30の上面上と、MQW発光層4、n型クラッド層3およびn型コンタクト層2の側面と、n型コンタクト層2の上面の一部領域とを覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層31が形成されている。ここで、この第3参考形態では、誘電体ブロック層31は、4つの開口部31aと、約1.5μmの幅を有する電流通路部となる中央部の開口部31bとを有するように形成されている。この開口部31aは、電流通路部の近傍領域のみならず、それ以外の領域にも形成されている。 About so as to cover the upper surface of the p-type first cladding layer 30, the side surfaces of the MQW light emitting layer 4, the n-type cladding layer 3 and the n-type contact layer 2, and a partial region of the upper surface of the n-type contact layer 2. A dielectric block layer 31 made of SiN having a thickness of 50 nm is formed. Here, in the third reference embodiment, the dielectric block layer 31 is formed to have four openings 31a and a central opening 31b serving as a current passage having a width of about 1.5 μm. ing. The opening 31a is formed not only in the vicinity of the current passage portion but also in other regions.

また、p型第1クラッド層30の上面上に形成された誘電体ブロック層31上には、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層32が、約1.5μmの幅を有する電流通路部となる開口部を有するように形成されている。すなわち、この第3参考形態では、半導体ブロック層32は、電流通路部の近傍のみならず、p型第1クラッド層30上のほぼ全面に形成されている。半導体ブロック層32は、誘電体ブロック層31に設けられた開口部31aを介して、p型第1クラッド層30と接触するように形成されている。なお、これらの誘電体ブロック層31および半導体ブロック層32によって、電流ブロック層が構成されている。 On the dielectric block layer 31 formed on the upper surface of the p-type first cladding layer 30, Al w Ga 1-w N (Al composition: w = 0.15) having a thickness of about 0.25 μm is formed. ) Is formed so as to have an opening serving as a current passage having a width of about 1.5 μm. That is, in the third reference embodiment, the semiconductor block layer 32 is formed not only in the vicinity of the current path portion but also on the substantially entire surface on the p-type first cladding layer 30. The semiconductor block layer 32 is formed so as to be in contact with the p-type first cladding layer 30 through an opening 31 a provided in the dielectric block layer 31. The dielectric block layer 31 and the semiconductor block layer 32 constitute a current block layer.

そして、電流ブロック層(誘電体ブロック層31および半導体ブロック層32)の電流通路部となる開口部31b内のp型第1クラッド層30上、および、半導体ブロック層32上には、約0.3μmの膜厚を有するMgドープAlvGa1-vN(Al組成:v=0.08)からなるp型第2クラッド層33が形成されている。なお、p型第2クラッド層33は、本発明の「第2クラッド層」の一例である。 On the p-type first cladding layer 30 and the semiconductor block layer 32 in the opening 31b which becomes a current path portion of the current block layer (the dielectric block layer 31 and the semiconductor block layer 32), about 0. A p-type second cladding layer 33 made of Mg-doped Al v Ga 1-v N (Al composition: v = 0.08) having a thickness of 3 μm is formed. The p-type second cladding layer 33 is an example of the “second cladding layer” in the present invention.

また、p型第2クラッド層33の上面上のほぼ全面には、約0.07μmの膜厚を有するMgドープGaNからなるp型コンタクト層34が形成されている。p型コンタクト層34上には、約1nmの膜厚を有するPtと、約3nmの膜厚を有するPdとからなるp側オーミック電極36が形成されている。p側オーミック電極36の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるp側パッド電極37が形成されている。また、n型コンタクト層2の露出された表面上には、約10nmの膜厚を有するTiと、約0.1μmの膜厚を有するAlとからなるn側オーミック電極38が形成されている。n側オーミック電極38の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるn側パッド電極39が形成されている。   A p-type contact layer 34 made of Mg-doped GaN having a thickness of about 0.07 μm is formed on almost the entire upper surface of the p-type second cladding layer 33. On the p-type contact layer 34, a p-side ohmic electrode 36 made of Pt having a thickness of about 1 nm and Pd having a thickness of about 3 nm is formed. A p-side pad electrode 37 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the upper surface of the p-side ohmic electrode 36. Further, an n-side ohmic electrode 38 made of Ti having a thickness of about 10 nm and Al having a thickness of about 0.1 μm is formed on the exposed surface of the n-type contact layer 2. An n-side pad electrode 39 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the upper surface of the n-side ohmic electrode 38.

また、p側オーミック電極36、p型コンタクト層34、p型第2クラッド層33および半導体ブロック層32の側部と、誘電体ブロック層31上とを覆うように、約0.1μmの膜厚を有するSiNからなる保護膜35が形成されている。   Further, the film thickness of about 0.1 μm is formed so as to cover the side portions of the p-side ohmic electrode 36, the p-type contact layer 34, the p-type second cladding layer 33 and the semiconductor block layer 32 and the dielectric block layer 31. A protective film 35 made of SiN is formed.

第3参考形態では、上記のように、p型第2クラッド層33を半導体ブロック層32の上面上にまで延びて形成することによって、p型第2クラッド層33の上面上の面積を大きくすることができる。これにより、p型第2クラッド層33とその上に形成されるp型コンタクト層34とのコンタクト抵抗を低減することができる。 In the third reference embodiment, as described above, the p-type second cladding layer 33 is formed to extend to the upper surface of the semiconductor block layer 32, thereby increasing the area on the upper surface of the p-type second cladding layer 33. be able to. Thereby, the contact resistance between the p-type second cladding layer 33 and the p-type contact layer 34 formed thereon can be reduced.

また、第3参考形態では、上記のように、結晶性の良好な半導体ブロック層32上に、p型第2クラッド層33を形成することによって、結晶性の良好なp型第2クラッド層33を得ることができる。その結果、p型第2クラッド層33の熱伝導性が向上されるので、窒化物系半導体発光素子の高温動作時や高出力動作時においても、良好な特性を得ることができる。 In the third reference embodiment, as described above, the p-type second cladding layer 33 is formed on the semiconductor block layer 32 with good crystallinity to thereby form the p-type second cladding layer 33 with good crystallinity. Can be obtained. As a result, since the thermal conductivity of the p-type second cladding layer 33 is improved, good characteristics can be obtained even when the nitride-based semiconductor light-emitting element is operated at a high temperature or a high output.

また、第3参考形態では、上記のように、結晶性の良好な半導体ブロック層32上に、p型第2クラッド層33を形成することによって、結晶性の良好なp型第2クラッド層33を得ることができるので、p型第2クラッド層33のキャリア濃度を高くすることができる。その結果、窒化物系半導体レーザ素子の動作電圧を低減することができる。なお、第3参考形態のその他の効果は、第2実施形態と同様である。 In the third reference embodiment, as described above, the p-type second cladding layer 33 is formed on the semiconductor block layer 32 with good crystallinity to thereby form the p-type second cladding layer 33 with good crystallinity. Therefore, the carrier concentration of the p-type second cladding layer 33 can be increased. As a result, the operating voltage of the nitride semiconductor laser element can be reduced. The remaining effects of the third reference embodiment are similar to those of the second embodiment.

図16〜図21は、本発明の第3参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図15〜図21を参照して、以下に、第3参考形態による窒化物系半導体レーザ素子の製造方法について説明する。 16 to 21 are sectional views for explaining the manufacturing method of the third nitride semiconductor laser device according to another embodiment of the present invention. With reference to FIGS. 15-21, the manufacturing method of the nitride-type semiconductor laser element by 3rd reference form is demonstrated below.

まず、第1実施形態の形成方法と同様の形成方法を用いて、図16に示すように、サファイア基板1上に、n型コンタクト層2、n型クラッド層3およびMQW発光層4を形成する。なお、各層2〜4の組成および膜厚は、第1実施形態と同様である。そして、MQW発光層4上に、MOCVD法を用いて、約0.1μmの膜厚を有するMgドープAlvGa1-vN(Al組成:v=0.08)からなるp型第1クラッド層30を形成する。 First, as shown in FIG. 16, an n-type contact layer 2, an n-type cladding layer 3, and an MQW light emitting layer 4 are formed on a sapphire substrate 1 using a formation method similar to the formation method of the first embodiment. . In addition, the composition and film thickness of each layer 2-4 are the same as that of 1st Embodiment. Then, a p-type first cladding made of Mg-doped Al v Ga 1-v N (Al composition: v = 0.08) having a film thickness of about 0.1 μm is formed on the MQW light emitting layer 4 by MOCVD. Layer 30 is formed.

次に、プラズマCVD法を用いて、p型第1クラッド層30の上面上の全面を覆うように、約0.2μmの膜厚を有するSiO2膜(図示せず)を形成した後、フォトリソグラ
フィー技術とエッチング技術とを用いて、図17に示されるような、パターニングされたSiO2からなるマスク層100を形成する。次に、このマスク層100をマスクとして、Cl2からなるエッチングガスを用いて、RIE法などのドライエッチングにより、p型第1クラッド層30、MQW発光層4、n型クラッド層3およびn型コンタクト層2の所定領域をエッチングする。その後、p型第1クラッド層30上のマスク層100を除去する。
Next, an SiO 2 film (not shown) having a thickness of about 0.2 μm is formed by plasma CVD so as to cover the entire upper surface of the p-type first cladding layer 30, A mask layer 100 made of patterned SiO 2 as shown in FIG. 17 is formed by using a lithography technique and an etching technique. Next, using this mask layer 100 as a mask, p-type first cladding layer 30, MQW light emitting layer 4, n-type cladding layer 3, and n-type are formed by dry etching such as RIE using an etching gas composed of Cl 2. A predetermined region of the contact layer 2 is etched. Thereafter, the mask layer 100 on the p-type first cladding layer 30 is removed.

次に、図18に示すように、プラズマCVD法を用いて、ウェハの上面側のほぼ全面を覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層31を形成した後、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェットエッチングとを用いて、誘電体ブロック層31に4つの開口部31aと、約1.5μmの幅を有する電流通路部となる開口部31bとを形成する。これらの開口部31aおよび31bは、p型第1クラッド層30の上面上の一部領域が露出されるように形成する。 Next, as shown in FIG. 18, a dielectric block layer 31 made of SiN having a film thickness of about 50 nm is formed by plasma CVD so as to cover almost the entire upper surface of the wafer. Using the lithography technique and dry etching using CF 4 as an etching gas or wet etching using an HF-based etchant, the dielectric block layer 31 has four openings 31a and a current path having a width of about 1.5 μm. An opening 31b to be a part is formed. These openings 31 a and 31 b are formed so that a partial region on the upper surface of the p-type first cladding layer 30 is exposed.

次に、図19に示すように、MOCVD法を用いて、開口部31aおよび31bにおいて露出されたp型第1クラッド層30の上面上のほぼ全面に、誘電体ブロック層31を介して、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層32を選択成長させる。その後、プラズマCVD法を用いて、半導体ブロック層32の上面上の全面を覆うように、約0.2μmの膜厚を有するSiO2膜(図示せず)を形成した後、フォトリソグラフィー技術とエッチング技術とを用いて、図19に示されるような、パターニングされたSiO2からなるマスク層102を形成する。 Next, as shown in FIG. 19, the MOCVD method is used to form approximately the entire upper surface of the upper surface of the p-type first cladding layer 30 exposed in the openings 31a and 31b via the dielectric block layer 31. A semiconductor block layer 32 made of Al w Ga 1-w N (Al composition: w = 0.15) having a film thickness of 0.25 μm is selectively grown. Thereafter, a SiO 2 film (not shown) having a thickness of about 0.2 μm is formed by plasma CVD so as to cover the entire upper surface of the semiconductor block layer 32, and then photolithography and etching are performed. 19 is used to form a mask layer 102 made of patterned SiO 2 as shown in FIG.

次に、図20に示すように、マスク層102をマスクとして、Cl2からなるエッチングガスを用いて、RIE法などのドライエッチングにより、開口部31b上に形成された半導体ブロック層32をエッチングする。これにより、半導体ブロック層32に、約1.5μmの幅を有する電流通路部となる開口部が形成される。その後、半導体ブロック層32上のマスク層102を除去する。 Next, as shown in FIG. 20, using the mask layer 102 as a mask, the semiconductor block layer 32 formed on the opening 31b is etched by dry etching such as RIE using an etching gas composed of Cl 2. . As a result, an opening serving as a current passage having a width of about 1.5 μm is formed in the semiconductor block layer 32. Thereafter, the mask layer 102 on the semiconductor block layer 32 is removed.

次に、図21に示すように、電流ブロック層(誘電体ブロック層31および半導体ブロック層32)の開口部内に露出されたp型第1クラッド層30の上面上に、MOCVD法を用いて、MgドープAlvGa1-vN(Al組成:v=0.08)からなるp型第2クラッド層33を成長させる。これにより、電流ブロック層の開口部内において約1.5μmの幅を有するp型第2クラッド層33がセルフアライン的に形成される。なお、p型第2クラッド層33は、半導体ブロック層32の上面上において、約0.3μmの膜厚を有するように形成されている。そして、p型第2クラッド層33の上面上に、MOCVD法を用いて、約0.07μmの膜厚を有するMgドープGaNからなるp型コンタクト層34を形成する。 Next, as shown in FIG. 21, the MOCVD method is used on the upper surface of the p-type first cladding layer 30 exposed in the opening of the current block layer (the dielectric block layer 31 and the semiconductor block layer 32). A p-type second cladding layer 33 made of Mg-doped Al v Ga 1-v N (Al composition: v = 0.08) is grown. As a result, the p-type second cladding layer 33 having a width of about 1.5 μm is formed in a self-aligned manner in the opening of the current blocking layer. The p-type second cladding layer 33 is formed on the upper surface of the semiconductor block layer 32 so as to have a film thickness of about 0.3 μm. Then, a p-type contact layer 34 made of Mg-doped GaN having a thickness of about 0.07 μm is formed on the upper surface of the p-type second cladding layer 33 by MOCVD.

最後に、ウェハの上面側のほぼ全面を覆うように、約50nmの膜厚を有するSiN膜(図示せず)を形成する。その後、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェットエッチングとを用いて、図15に示したような形状のSiNからなる保護膜35を形成する。 Finally, an SiN film (not shown) having a thickness of about 50 nm is formed so as to cover almost the entire upper surface of the wafer. Thereafter, a protective film 35 made of SiN having a shape as shown in FIG. 15 is formed by photolithography and dry etching using CF 4 as an etching gas or wet etching using an HF-based etchant.

そして、図15に示したように、真空蒸着法を用いて、p型コンタクト層34上に、p側オーミック電極36およびp側パッド電極37を順次形成する。また、n型コンタクト層2の上面上の誘電体ブロック層31の一部領域を、フォトリソグラフィー技術およびエッチング技術を用いて除去する。そして、n型コンタクト層2の露出された表面上に、n側オーミック電極38およびn側パッド電極39を順次形成する。このようにして、第3参考形態による窒化物系半導体レーザ素子が製造される。 Then, as shown in FIG. 15, a p-side ohmic electrode 36 and a p-side pad electrode 37 are sequentially formed on the p-type contact layer 34 using a vacuum deposition method. Further, a partial region of the dielectric block layer 31 on the upper surface of the n-type contact layer 2 is removed by using a photolithography technique and an etching technique. Then, the n-side ohmic electrode 38 and the n-side pad electrode 39 are sequentially formed on the exposed surface of the n-type contact layer 2. Thus, the nitride-based semiconductor laser device according to the third reference embodiment is manufactured.

第3参考形態の窒化物系半導体レーザ素子の製造方法では、上記のように、選択成長により半導体ブロック層32を形成することによって、半導体ブロック層32の結晶性を向上させることができる。 In the method for manufacturing a nitride semiconductor laser element according to the third reference embodiment, the crystallinity of the semiconductor block layer 32 can be improved by forming the semiconductor block layer 32 by selective growth as described above.

図22は、本発明の第3参考形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。この第3参考形態の変形例による窒化物系半導体レーザ素子は、第3参考形態の窒化物系半導体レーザ素子と半導体ブロック層の材料のみが異なる、複素屈折率導波型のセルフアライン型の窒化物系半導体レーザ素子である。すなわち、この第3参考形態の変形例では、図22に示すように、誘電体ブロック層31上には、約0.25μmの膜厚を有するIn0.18Ga0.82Nからなる半導体ブロック層42が、約1.5μmの幅を有する電流通路部となる開口部を有するように形成されている。 FIG. 22 is a perspective view showing a nitride-based semiconductor laser device according to a modification of the third reference embodiment of the present invention. The third nitride semiconductor laser device according to a modification of the reference embodiment, only the material of the third reference nitride forms-based semiconductor laser device and the semiconductor block layer are different, nitriding of self-aligned of the complex refractive index waveguide type This is a physical semiconductor laser element. That is, in the modification of the third reference embodiment, as shown in FIG. 22, the semiconductor block layer 42 made of In 0.18 Ga 0.82 N having a thickness of about 0.25 μm is formed on the dielectric block layer 31. The opening is formed as a current passage having a width of about 1.5 μm.

第3参考形態の変形例では、上記のように、電流ブロック層を、誘電体ブロック層31と、誘電体ブロック層31上に形成されたInGaNからなる半導体ブロック層42とを用いて形成することによって、半導体ブロック層42において光を吸収させることにより横方向の光閉じ込めを行うことができる。これにより、AlGaNからなる半導体ブロック層を形成する場合に比べて薄い膜厚の半導体ブロック層42を形成する場合にも、横方向の光閉じ込めを安定化することができる。なお、第3参考形態の変形例のその他の効果は、第3参考形態と同様である。 In the modification of the third reference embodiment, as described above, the current block layer is formed using the dielectric block layer 31 and the semiconductor block layer 42 made of InGaN formed on the dielectric block layer 31. Thus, light can be confined in the lateral direction by absorbing light in the semiconductor block layer 42. As a result, the optical confinement in the lateral direction can be stabilized even when the semiconductor block layer 42 having a thin film thickness is formed as compared with the case where the semiconductor block layer made of AlGaN is formed. The remaining effects of the modification of the third reference embodiment is similar to the third reference embodiment.

なお、上記第3参考形態の変形例による窒化物系半導体レーザ素子の製造方法としては、InGaNからなる半導体ブロック層42は、第3参考形態のAlGaNからなる半導体ブロック層32に比べて低温で成長される。その他の工程は、第3参考形態と同様である。上記のように、InGaNからなる半導体ブロック層42を、第3参考形態のAlGaNからなる半導体ブロック層32に比べて低温で形成することができるので、p型第1クラッド層30にドープされた不純物(Mg)が、MQW発光層4に拡散するのを防止することができる。その結果、窒化物系半導体レーザ素子の信頼性を向上させることができる。 As a method for manufacturing a nitride-based semiconductor laser device according to the modification of the third reference embodiment, the semiconductor block layer 42 made of InGaN is grown at a lower temperature than the semiconductor block layer 32 made of AlGaN of the third reference embodiment. Is done. Other steps are the same as those in the third reference embodiment. As described above, since the semiconductor block layer 42 made of InGaN can be formed at a lower temperature than the semiconductor block layer 32 made of AlGaN of the third reference embodiment, the impurity doped in the p-type first cladding layer 30 It is possible to prevent (Mg) from diffusing into the MQW light emitting layer 4. As a result, the reliability of the nitride-based semiconductor laser device can be improved.

(第4参考形態)
図23は、本発明の第4参考形態による窒化物系半導体レーザ素子を示した斜視図である。図23を参照して、この第4参考形態による窒化物系半導体レーザ素子は、実屈折率導波型のセルフアライン型の窒化物系半導体レーザ素子である。また、上記第3参考形態では、電流通路部の近傍以外の領域にまで半導体ブロック層を形成する例を示したが、この第4参考形態では、電流通路部の近傍にのみ半導体ブロック層を形成する例を示す。以下、詳細に説明する。
(4th reference form)
Figure 23 is a fourth perspective view showing a nitride semiconductor laser device according to another embodiment of the present invention. Referring to FIG. 23, the fourth nitride semiconductor laser device according to Reference Embodiment is a nitride semiconductor laser device of a self-aligned real index-guided. In the third reference embodiment, the example in which the semiconductor block layer is formed in a region other than the vicinity of the current path portion is shown. However, in the fourth reference embodiment, the semiconductor block layer is formed only in the vicinity of the current path portion. An example is shown. Details will be described below.

第4参考形態による窒化物系半導体レーザ素子の構造としては、サファイア基板1上に、第3参考形態と同様、n型コンタクト層2、n型クラッド層3、MQW発光層4およびp型第1クラッド層30が形成されている。なお、各層2〜4および30の組成および膜厚は、第3参考形態と同様である。 The structure of a nitride-based semiconductor laser device according to the fourth reference embodiment, on a sapphire substrate 1, the third reference embodiment similar, n-type contact layer 2, n-type cladding layer 3, MQW light emitting layer 4 and the p-type first A clad layer 30 is formed. In addition, the composition and film thickness of each layer 2-4 and 30 are the same as that of the 3rd reference form.

p型第1クラッド層30の上面上と、MQW発光層4、n型クラッド層3およびn型コンタクト層2の側面と、n型コンタクト層2の上面の一部領域とを覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層50が形成されている。ここで、この第4参考形態では、誘電体ブロック層50は、電流通路部の近傍に、選択成長のための2つの開口部50aと、約1.5μmの幅W1を有する電流通路部となる中央部の開口部50bとを有するように形成されている。 About so as to cover the upper surface of the p-type first cladding layer 30, the side surfaces of the MQW light emitting layer 4, the n-type cladding layer 3 and the n-type contact layer 2, and a partial region of the upper surface of the n-type contact layer 2. A dielectric block layer 50 made of SiN having a thickness of 50 nm is formed. Here, in the fourth reference embodiment, the dielectric block layer 50 becomes a current passage portion having two openings 50a for selective growth and a width W1 of about 1.5 μm in the vicinity of the current passage portion. A central opening 50b is formed.

また、誘電体ブロック層50上の電流通路部の近傍には、約0.25μmの膜厚と約7.5μmの幅W2とを有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層51が、約1.5μmの幅を有する電流通路部となる開口部を有するように形成されている。この半導体ブロック層51は、誘電体ブロック層50に設けられた開口部50aを介して、p型第1クラッド層30と接触するように形成されている。なお、これらの誘電体ブロック層50および半導体ブロック層51によって、電流ブロック層が構成されている。 Further, in the vicinity of the current path portion on the dielectric block layer 50, Al w Ga 1-w N (Al composition: w = 0 ... N) having a film thickness of about 0.25 μm and a width W2 of about 7.5 μm. 15) is formed so as to have an opening serving as a current passage having a width of about 1.5 μm. The semiconductor block layer 51 is formed so as to be in contact with the p-type first cladding layer 30 through an opening 50 a provided in the dielectric block layer 50. The dielectric block layer 50 and the semiconductor block layer 51 constitute a current block layer.

そして、電流ブロック層(誘電体ブロック層50および半導体ブロック層51)の電流通路部となる開口部50b内のp型第1クラッド層30上、半導体ブロック層51上および誘電体ブロック層50上には、約0.3μmの膜厚を有するMgドープAlvGa1-vN(Al組成:v=0.08)からなるp型第2クラッド層52が形成されている。なお、p型第2クラッド層52は、本発明の「第2クラッド層」の一例である。 Then, on the p-type first cladding layer 30, the semiconductor block layer 51, and the dielectric block layer 50 in the opening 50 b that becomes the current path portion of the current block layer (the dielectric block layer 50 and the semiconductor block layer 51). A p-type second cladding layer 52 made of Mg-doped Al v Ga 1-v N (Al composition: v = 0.08) having a thickness of about 0.3 μm is formed. The p-type second cladding layer 52 is an example of the “second cladding layer” in the present invention.

また、p型第2クラッド層52の上面上のほぼ全面には、約0.07μmの膜厚を有するMgドープGaNからなるp型コンタクト層53が形成されている。p型コンタクト層53上には、約1nmの膜厚を有するPtと、約3nmの膜厚を有するPdとからなるp側オーミック電極55が形成されている。p側オーミック電極55の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるp側パッド電極56が形成されている。また、n型コンタクト層2の露出された表面上には、約10nmの膜厚を有するTiと、約0.1μmの膜厚を有するAlとからなるn側オーミック電極57が形成されている。n側オーミック電極57の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるn側パッド電極58が形成されている。   A p-type contact layer 53 made of Mg-doped GaN having a thickness of about 0.07 μm is formed on almost the entire upper surface of the p-type second cladding layer 52. On the p-type contact layer 53, a p-side ohmic electrode 55 made of Pt having a thickness of about 1 nm and Pd having a thickness of about 3 nm is formed. A p-side pad electrode 56 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the upper surface of the p-side ohmic electrode 55. Further, an n-side ohmic electrode 57 made of Ti having a thickness of about 10 nm and Al having a thickness of about 0.1 μm is formed on the exposed surface of the n-type contact layer 2. In a partial region on the upper surface of the n-side ohmic electrode 57, an n-side pad electrode 58 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed.

また、p側オーミック電極55、p型コンタクト層53、p型第2クラッド層52および半導体ブロック層51の側部と、誘電体ブロック層50上とを覆うように、約0.1μmの膜厚を有するSiNからなる保護膜54が形成されている。   The p-side ohmic electrode 55, the p-type contact layer 53, the p-type second cladding layer 52, the side of the semiconductor block layer 51, and the dielectric block layer 50 are covered with a film thickness of about 0.1 μm. A protective film 54 made of SiN is formed.

第4参考形態では、上記のように、p型第2クラッド層52を半導体ブロック層51の上面上にまで延びて形成することによって、p型第2クラッド層52の上面上の面積を大きくすることができる。これにより、p型第2クラッド層52とその上に形成されるp型コンタクト層53とのコンタクト抵抗を低減することができる。 In the fourth reference embodiment, as described above, the p-type second cladding layer 52 is formed to extend to the upper surface of the semiconductor block layer 51, thereby increasing the area on the upper surface of the p-type second cladding layer 52. be able to. Thereby, the contact resistance between the p-type second cladding layer 52 and the p-type contact layer 53 formed thereon can be reduced.

また、第4参考形態では、上記のように、結晶性の良好な半導体ブロック層51上に、p型第2クラッド層52を形成することによって、結晶性の良好なp型第2クラッド層52を得ることができる。その結果、p型第2クラッド層52の熱伝導性が向上されるので、窒化物系半導体発光素子の高温動作時や高出力動作時においても、良好な特性を得ることができる。 In the fourth reference embodiment, as described above, the p-type second cladding layer 52 is formed on the semiconductor block layer 51 with good crystallinity to thereby form the p-type second cladding layer 52 with good crystallinity. Can be obtained. As a result, since the thermal conductivity of the p-type second cladding layer 52 is improved, good characteristics can be obtained even when the nitride-based semiconductor light-emitting element is operated at a high temperature or a high output.

また、第4参考形態では、上記のように、結晶性の良好な半導体ブロック層51上に、p型第2クラッド層52を形成することによって、結晶性の良好なp型第2クラッド層52を得ることができるので、p型第2クラッド層52のキャリア濃度を高くすることができる。その結果、窒化物系半導体レーザ素子の動作電圧を低減することができる。なお、第4参考形態のその他の効果は、第1実施形態と同様である。 In the fourth reference embodiment, as described above, the p-type second cladding layer 52 is formed on the semiconductor block layer 51 with good crystallinity to thereby form the p-type second cladding layer 52 with good crystallinity. Therefore, the carrier concentration of the p-type second cladding layer 52 can be increased. As a result, the operating voltage of the nitride semiconductor laser element can be reduced. The remaining effects of the fourth reference embodiment are similar to those of the first embodiment.

図24〜図27は、本発明の第4参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図23〜図27を参照して、以下に、第4参考形態による窒化物系半導体レーザ素子の製造方法について説明する。 24 to 27 are sectional views for explaining a manufacturing method of a fourth nitride-based semiconductor laser device according to another embodiment of the present invention. Referring to FIGS. 23 to 27, it will be described below a fourth manufacturing method for a nitride semiconductor laser device according to Reference Embodiment.

まず、第1実施形態の形成方法と同様の形成方法を用いて、図24に示すように、サファイア基板1上に、n型コンタクト層2、n型クラッド層3、MQW発光層4およびp型第1クラッド層30を形成する。なお、各層2〜4および30の組成および膜厚は、第3参考形態と同様である。 First, by using a formation method similar to the formation method of the first embodiment, as shown in FIG. 24, an n-type contact layer 2, an n-type cladding layer 3, an MQW light emitting layer 4 and a p-type are formed on a sapphire substrate 1. A first cladding layer 30 is formed. In addition, the composition and film thickness of each layer 2-4 and 30 are the same as that of the 3rd reference form.

次に、図24に示すように、プラズマCVD法を用いて、ウェハの上面側のほぼ全面を覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層50を形成した後、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェットエッチングとを用いて、2つの開口部50aを形成する。これらの開口部50aは、p型第1クラッド層30の上面上の一部領域が露出されるように形成する。 Next, as shown in FIG. 24, a dielectric block layer 50 made of SiN having a thickness of about 50 nm is formed by plasma CVD so as to cover almost the entire upper surface of the wafer. The two openings 50a are formed using a lithography technique and dry etching using CF 4 as an etching gas or wet etching using an HF-based etchant. These openings 50 a are formed so that a partial region on the upper surface of the p-type first cladding layer 30 is exposed.

次に、図25に示すように、MOCVD法を用いて、開口部50aにおいて露出されたp型第1クラッド層30の上面上に、誘電体ブロック層50を覆うように、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層51を選択成長させる。この半導体ブロック層51は、約1.5μmの幅W1を有する電流通路部となる開口部を有するとともに、電流通路部と半導体ブロック層51との合計幅W2が約7.5μmになるように、電流通路部の近傍にのみ形成する。このような半導体ブロック層51は、選択成長させる時間を制御することにより、容易に形成可能である。 Next, as shown in FIG. 25, an MOCVD method is used to cover the dielectric block layer 50 on the upper surface of the p-type first cladding layer 30 exposed in the opening 50a. A semiconductor block layer 51 made of Al w Ga 1-w N (Al composition: w = 0.15) having a film thickness is selectively grown. The semiconductor block layer 51 has an opening serving as a current path portion having a width W1 of about 1.5 μm, and the total width W2 of the current path portion and the semiconductor block layer 51 is about 7.5 μm. It is formed only in the vicinity of the current passage portion. Such a semiconductor block layer 51 can be easily formed by controlling the time for selective growth.

その後、プラズマCVD法を用いて、ウェハの上面上の全面を覆うように、約0.2μmの膜厚を有するSiO2膜(図示せず)を形成する。そして、フォトリソグラフィー技術とエッチング技術とを用いて、SiO2膜および誘電体ブロック層50をパターニングする。これにより、図26に示すように、電流通路部となる開口部を有するSiO2からなるマスク層103下に、約1.5μmの幅W1を有する電流通路部となる開口部50bを有する誘電体ブロック層50が形成される。 Thereafter, a SiO 2 film (not shown) having a thickness of about 0.2 μm is formed by plasma CVD so as to cover the entire upper surface of the wafer. Then, the SiO 2 film and the dielectric block layer 50 are patterned using a photolithography technique and an etching technique. As a result, as shown in FIG. 26, a dielectric having an opening 50b serving as a current passage having a width W1 of about 1.5 μm under a mask layer 103 made of SiO 2 having an opening serving as a current passage. Block layer 50 is formed.

次に、図27に示すように、電流ブロック層(誘電体ブロック層50および半導体ブロック層51)の開口部内に露出されたp型第1クラッド層30の上面上に、MOCVD法を用いて、MgドープAlvGa1-vN(Al組成:v=0.08)からなるp型第2クラッド層52を成長させる。これにより、電流ブロック層の開口部内において約1.5μmの幅W1を有するp型第2クラッド層52がセルフアライン的に形成される。なお、p型第2クラッド層52は、半導体ブロック層51の上面上において、約0.3μmの膜厚を有するように形成されている。そして、p型第2クラッド層52の上面上に、MOCVD法を用いて、約0.07μmの膜厚を有するMgドープGaNからなるp型コンタクト層53を形成する。 Next, as shown in FIG. 27, the MOCVD method is used on the upper surface of the p-type first cladding layer 30 exposed in the opening of the current block layer (the dielectric block layer 50 and the semiconductor block layer 51). A p-type second cladding layer 52 made of Mg-doped Al v Ga 1-v N (Al composition: v = 0.08) is grown. As a result, the p-type second cladding layer 52 having a width W1 of about 1.5 μm is formed in a self-aligned manner in the opening of the current blocking layer. The p-type second cladding layer 52 is formed on the upper surface of the semiconductor block layer 51 so as to have a film thickness of about 0.3 μm. Then, a p-type contact layer 53 made of Mg-doped GaN having a thickness of about 0.07 μm is formed on the upper surface of the p-type second cladding layer 52 by MOCVD.

最後に、ウェハの上面側のほぼ全面を覆うように、約50nmの膜厚を有するSiN膜(図示せず)を形成する。その後、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェットエッチングとを用いて、図23に示したような形状のSiNからなる保護膜54を形成する。 Finally, an SiN film (not shown) having a thickness of about 50 nm is formed so as to cover almost the entire upper surface of the wafer. Thereafter, a protective film 54 made of SiN having a shape as shown in FIG. 23 is formed by photolithography and dry etching using CF 4 as an etching gas or wet etching using an HF-based etchant.

そして、図23に示したように、真空蒸着法を用いて、p型コンタクト層53上に、p側オーミック電極55およびp側パッド電極56を順次形成する。また、n型コンタクト層2の上面上の誘電体ブロック層50の一部領域を、フォトリソグラフィー技術およびエッチング技術を用いて除去する。そして、n型コンタクト層2の露出された表面上に、n側オーミック電極57およびn側パッド電極58を順次形成する。このようにして、第4参考形態による窒化物系半導体レーザ素子が製造される。 Then, as shown in FIG. 23, a p-side ohmic electrode 55 and a p-side pad electrode 56 are sequentially formed on the p-type contact layer 53 using a vacuum deposition method. Further, a partial region of the dielectric block layer 50 on the upper surface of the n-type contact layer 2 is removed by using a photolithography technique and an etching technique. Then, an n-side ohmic electrode 57 and an n-side pad electrode 58 are sequentially formed on the exposed surface of the n-type contact layer 2. In this way, the nitride-based semiconductor laser device according to the fourth reference embodiment is manufactured.

第4参考形態の窒化物系半導体レーザ素子の製造方法では、上記のように、選択成長により半導体ブロック層51を形成することによって、半導体ブロック層51の結晶性を向上させることができる。 In the nitride semiconductor laser device manufacturing method according to the fourth reference embodiment, the crystallinity of the semiconductor block layer 51 can be improved by forming the semiconductor block layer 51 by selective growth as described above.

図28は、本発明の第4参考形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。この第4参考形態の変形例による窒化物系半導体レーザ素子は、第4参考形態の窒化物系半導体レーザ素子と半導体ブロック層の材料のみが異なる、複素屈折率導波型のセルフアライン型の窒化物系半導体レーザ素子である。すなわち、この第4参考形態の変形例では、図28に示すように、p型第1クラッド層30の上面上に形成された誘電体ブロック層50上には、約0.25μmの膜厚と約3μmの幅とを有するIn0.18Ga0.82Nからなる半導体ブロック層59が、約1.5μmの幅W1を有する電流通路部となる開口部を有するように、約7.5μmの幅W2で形成されている。 FIG. 28 is a perspective view showing a nitride-based semiconductor laser device according to a modification of the fourth reference embodiment of the present invention. The fourth nitride semiconductor laser device according to a modification of the reference embodiment, only the material of the fourth reference nitride forms-based semiconductor laser device and the semiconductor block layer are different, nitriding of self-aligned of the complex refractive index waveguide type This is a physical semiconductor laser element. That is, in the modification of the fourth reference embodiment, as shown in FIG. 28, the dielectric block layer 50 formed on the upper surface of the p-type first cladding layer 30 has a film thickness of about 0.25 μm. The semiconductor block layer 59 made of In 0.18 Ga 0.82 N having a width of about 3 μm is formed with a width W2 of about 7.5 μm so as to have an opening serving as a current path portion having a width W1 of about 1.5 μm. Has been.

第4参考形態の変形例では、上記のように、電流ブロック層を、誘電体ブロック層50と、誘電体ブロック層50上に形成されたInGaNからなる半導体ブロック層59とを用いて形成することによって、半導体ブロック層59において光を吸収させることにより横方向の光閉じ込めを行うことができる。これにより、AlGaNからなる半導体ブロック層を形成する場合に比べて薄い膜厚の半導体ブロック層59を形成する場合にも、横方向の光閉じ込めを安定化することができる。 In the modification of the fourth reference embodiment, as described above, the current block layer is formed using the dielectric block layer 50 and the semiconductor block layer 59 made of InGaN formed on the dielectric block layer 50. Thus, light can be confined in the lateral direction by absorbing light in the semiconductor block layer 59. As a result, the optical confinement in the lateral direction can be stabilized even when the semiconductor block layer 59 having a thin film thickness is formed as compared with the case where the semiconductor block layer made of AlGaN is formed.

なお、上記第4参考形態の変形例による窒化物系半導体レーザ素子の製造方法としては、InGaNからなる半導体ブロック層59は、第4参考形態のAlGaNからなる半導体ブロック層51に比べて低い温度で成長される。その他の工程は、第4参考形態と同様である。上記のように、InGaNからなる半導体ブロック層59を、第4参考形態のAlGaNからなる半導体ブロック層51に比べて低温で形成することができるので、p型第1クラッド層30にドープされた不純物(Mg)が、MQW発光層4に拡散するのを防止することができる。その結果、窒化物系半導体レーザ素子の信頼性を向上させることができる。 As a method for manufacturing a nitride-based semiconductor laser device according to the modification of the fourth reference embodiment, the semiconductor block layer 59 made of InGaN has a lower temperature than the semiconductor block layer 51 made of AlGaN of the fourth reference embodiment. To be grown. Other steps are the same as those in the fourth reference embodiment. As described above, since the semiconductor block layer 59 made of InGaN can be formed at a lower temperature than the semiconductor block layer 51 made of AlGaN of the fourth reference embodiment, the impurity doped in the p-type first cladding layer 30 It is possible to prevent (Mg) from diffusing into the MQW light emitting layer 4. As a result, the reliability of the nitride-based semiconductor laser device can be improved.

(第5参考形態)
図29は、本発明の第5参考形態による窒化物系半導体レーザ素子を示した斜視図である。図29を参照して、この第5参考形態による窒化物系半導体レーザ素子は、実屈折率導波型のリッジ型のレーザ素子である。また、上記第1〜第2実施形態及び第3〜第4参考形態では、誘電体ブロック層の開口部内のp型クラッド層と接触するように半導体ブロック層を形成する例を示したが、この第5参考形態では、電流通路部の側面において、p型クラッド層と接触するように半導体ブロック層を形成する例を示す。以下、詳細に説明する。
(5th reference form)
Figure 29 is a perspective view illustrating a nitride-based semiconductor laser device according to a fifth reference embodiment of the present invention. Referring to FIG. 29, the fifth nitride-based semiconductor laser device according to Reference Embodiment is a ridge-type laser device of the real index-guided. In the first to second embodiments and the third to fourth reference embodiments, the semiconductor block layer is formed so as to be in contact with the p-type cladding layer in the opening of the dielectric block layer. The fifth reference embodiment shows an example in which the semiconductor block layer is formed so as to be in contact with the p-type clad layer on the side surface of the current passage portion. Details will be described below.

第5参考形態による窒化物系半導体レーザ素子の構造としては、サファイア基板1上に、第1実施形態と同様、n型コンタクト層2、n型クラッド層3、MQW発光層4が形成されている。MQW発光層4上には、凸部を有するp型クラッド層5およびp型第1コンタクト層6が形成されている。これらのp型クラッド層5の凸部およびp型第1コンタクト層6によって、電流通路部(リッジ部)が構成されている。なお、第5参考形態における各層2〜6の組成および膜厚は、第1実施形態と同様である。 As the structure of the nitride semiconductor laser device according to the fifth reference embodiment, an n-type contact layer 2, an n-type cladding layer 3, and an MQW light emitting layer 4 are formed on a sapphire substrate 1 as in the first embodiment. . A p-type cladding layer 5 and a p-type first contact layer 6 having convex portions are formed on the MQW light emitting layer 4. The projecting portion of the p-type cladding layer 5 and the p-type first contact layer 6 constitute a current path portion (ridge portion). In addition, the composition and film thickness of each layer 2-6 in 5th reference form are the same as that of 1st Embodiment.

また、p型クラッド層5の平坦部と、MQW発光層4、n型クラッド層3およびn型コンタクト層2の側面と、n型コンタクト層2の上面の一部領域とを覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層60が形成されている。   Further, the flat portion of the p-type cladding layer 5, the side surfaces of the MQW light emitting layer 4, the n-type cladding layer 3 and the n-type contact layer 2, and a partial region of the upper surface of the n-type contact layer 2 are covered with about A dielectric block layer 60 made of SiN having a thickness of 50 nm is formed.

p型クラッド層5上に形成された誘電体ブロック層60の上面上のほぼ全面には、電流通路部の側面を覆うように、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層61が形成されている。なお、これらの誘電体ブロック層60および半導体ブロック層61によって、電流ブロック層が構成されている。 Al w Ga 1-w N having a film thickness of about 0.25 μm is formed on almost the entire upper surface of the dielectric block layer 60 formed on the p-type cladding layer 5 so as to cover the side surface of the current path portion. A semiconductor block layer 61 made of (Al composition: w = 0.15) is formed. The dielectric block layer 60 and the semiconductor block layer 61 constitute a current block layer.

また、電流通路部(リッジ部)および半導体ブロック層61の上面上のほぼ全面には、約0.07μmの膜厚を有するMgドープGaNからなるp型第2コンタクト層62が形成されている。   A p-type second contact layer 62 made of Mg-doped GaN having a film thickness of about 0.07 μm is formed on almost the entire upper surface of the current path portion (ridge portion) and the semiconductor block layer 61.

p型第2コンタクト層62上には、約1nmの膜厚を有するPtと、約3nmの膜厚を有するPdとからなるp側オーミック電極63が形成されている。p側オーミック電極63の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるp側パッド電極64が形成されている。また、n型コンタクト層2の露出された表面上には、約10nmの膜厚を有するTiと、約0.1μmの膜厚を有するAlとからなるn側オーミック電極65が形成されている。n側オーミック電極65の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるn側パッド電極66が形成されている。   On the p-type second contact layer 62, a p-side ohmic electrode 63 made of Pt having a thickness of about 1 nm and Pd having a thickness of about 3 nm is formed. A p-side pad electrode 64 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the upper surface of the p-side ohmic electrode 63. Further, an n-side ohmic electrode 65 made of Ti having a thickness of about 10 nm and Al having a thickness of about 0.1 μm is formed on the exposed surface of the n-type contact layer 2. In a partial region on the upper surface of the n-side ohmic electrode 65, an n-side pad electrode 66 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed.

第5参考形態では、上記のように、半導体ブロック層61を、電流通路部(リッジ部)の側面と接触するように形成することによって、半導体ブロック層61とp型クラッド層5との接触部分を電流通路部(リッジ部)の側面のみに低減することができる。これにより、半導体ブロック層61に加わる歪みをより緩和することができる。 In the fifth reference embodiment, the contact portion between the semiconductor block layer 61 and the p-type cladding layer 5 is formed by forming the semiconductor block layer 61 in contact with the side surface of the current path portion (ridge portion) as described above. Can be reduced only to the side surface of the current passage portion (ridge portion). Thereby, the strain applied to the semiconductor block layer 61 can be further relaxed.

図30〜図32は、本発明の第5参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。なお、第5参考形態における各層2〜6の形成プロセスは、図2〜図5に示した第1実施形態の窒化物系半導体レーザ素子の製造方法と同様である。図29〜図32を参照して、以下に、第5参考形態による窒化物系半導体レーザ素子の製造方法について説明する。 FIGS. 30 32 are sectional views for explaining the manufacturing method of the fifth nitride-based semiconductor laser device according to another embodiment of the present invention. In addition, the formation process of each layer 2-6 in the 5th reference form is the same as that of the manufacturing method of the nitride-type semiconductor laser element of 1st Embodiment shown in FIGS. Referring to FIGS. 29 to 32, below, a method for manufacturing a nitride semiconductor laser device according to the fifth reference embodiment.

まず、第1実施形態の形成方法と同様の形成方法を用いて、図30に示すように、サファイア基板1上に、n型コンタクト層2、n型クラッド層3、MQW発光層4、p型クラッド層5およびp型第1コンタクト層6を形成する。次に、プラズマCVD法を用いて、ウェハの上面側のほぼ全面を覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層60を形成する。その後、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェットエッチングとを用いて、電流通路部の側面上の誘電体ブロック層60を除去する。 First, using a formation method similar to the formation method of the first embodiment, as shown in FIG. 30, an n-type contact layer 2, an n-type cladding layer 3, an MQW light emitting layer 4, and a p-type are formed on a sapphire substrate 1. The clad layer 5 and the p-type first contact layer 6 are formed. Next, a dielectric block layer 60 made of SiN having a thickness of about 50 nm is formed by plasma CVD so as to cover almost the entire upper surface of the wafer. Thereafter, the dielectric block layer 60 on the side surface of the current path portion is removed by using a photolithography technique and dry etching using CF 4 as an etching gas or wet etching using an HF-based etchant.

次に、図31に示すように、MOCVD法を用いて、露出された電流通路部(リッジ部)の側面から、p型クラッド層5の上面上に形成された誘電体ブロック層60を覆うように、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層61を選択成長させる。 Next, as shown in FIG. 31, the dielectric block layer 60 formed on the upper surface of the p-type cladding layer 5 is covered from the side surface of the exposed current passage portion (ridge portion) by using the MOCVD method. Then, a semiconductor block layer 61 made of Al w Ga 1-w N (Al composition: w = 0.15) having a film thickness of about 0.25 μm is selectively grown.

その後、図32に示すように、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェットエッチングとを用いて、電流通路部(p型第1コンタクト層6)上の誘電体ブロック層60を除去する。そして、電流通路部(p型第1コンタクト層6)および半導体ブロック層61の上面上のほぼ全面に、MOCVD法を用いて、約0.07μmの膜厚を有するMgドープGaNからなるp型第2コンタクト層62を形成する。 Thereafter, as shown in FIG. 32, the photolithography technique and the dry etching using CF 4 as an etching gas or the wet etching using an HF-based etchant are used to form the current path portion (p-type first contact layer 6). The dielectric block layer 60 is removed. Then, the p-type first layer made of Mg-doped GaN having a film thickness of about 0.07 μm is formed on almost the entire upper surface of the current path portion (p-type first contact layer 6) and the semiconductor block layer 61 using the MOCVD method. Two contact layers 62 are formed.

最後に、図29に示したように、真空蒸着法を用いて、p型第2コンタクト層62上に、p側オーミック電極63およびp側パッド電極64を順次形成する。また、n型コンタクト層2の上面上の誘電体ブロック層60の一部領域を、フォトリソグラフィー技術およびエッチング技術を用いて除去する。そして、n型コンタクト層2の露出された表面上に、n側オーミック電極65およびn側パッド電極66を順次形成する。このようにして、第5参考形態による窒化物系半導体レーザ素子が製造される。 Finally, as shown in FIG. 29, a p-side ohmic electrode 63 and a p-side pad electrode 64 are sequentially formed on the p-type second contact layer 62 by using a vacuum deposition method. Further, a partial region of the dielectric block layer 60 on the upper surface of the n-type contact layer 2 is removed by using a photolithography technique and an etching technique. Then, the n-side ohmic electrode 65 and the n-side pad electrode 66 are sequentially formed on the exposed surface of the n-type contact layer 2. Thus, the nitride semiconductor laser element according to the fifth reference embodiment is manufactured.

第5参考形態の窒化物系半導体レーザ素子の製造方法では、上記のように、選択成長により半導体ブロック層61を形成することによって、半導体ブロック層61の結晶性を向上させることができる。 In the nitride semiconductor laser device manufacturing method of the fifth reference embodiment, the crystallinity of the semiconductor block layer 61 can be improved by forming the semiconductor block layer 61 by selective growth as described above.

図33は、本発明の第5参考形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。この第5参考形態の変形例による窒化物系半導体レーザ素子は、第5参考形態の窒化物系半導体レーザ素子と半導体ブロック層の材料のみが異なる、複素屈折率導波型のリッジ型のレーザ素子である。すなわち、この第5参考形態の変形例では、図33に示すように、p型クラッド層5上に形成された誘電体ブロック層60の上面上のほぼ全面に、電流通路部の側面を覆うように、約0.25μmの膜厚を有するIn0.18Ga0.82Nからなる半導体ブロック層67が形成されている。 FIG. 33 is a perspective view showing a nitride-based semiconductor laser device according to a modification of the fifth reference embodiment of the present invention. The fifth nitride-based semiconductor laser device according to a modification of the reference embodiment, fifth only material of the nitride semiconductor laser element and the semiconductor blocking layer reference embodiment is different, of the complex refractive index waveguide-type ridge type laser device It is. That is, in the modification of the fifth reference embodiment, as shown in FIG. 33, the side surface of the current passage portion is covered almost on the entire upper surface of the dielectric block layer 60 formed on the p-type cladding layer 5. In addition, a semiconductor block layer 67 made of In 0.18 Ga 0.82 N having a thickness of about 0.25 μm is formed.

第5参考形態の変形例では、上記のように、電流ブロック層を、誘電体ブロック層60と、誘電体ブロック層60上に形成されたInGaNからなる半導体ブロック層67とを用いて形成することによって、半導体ブロック層67において光を吸収させることにより横方向の光閉じ込めを行うことができる。これにより、AlGaNからなる半導体ブロック層を形成する場合に比べて薄い膜厚の半導体ブロック層67を形成する場合にも、横方向の光閉じ込めを安定化することができる。なお、第5参考形態の変形例のその他の効果は、第5参考形態と同様である。 In the modification of the fifth reference embodiment, as described above, the current block layer is formed using the dielectric block layer 60 and the semiconductor block layer 67 made of InGaN formed on the dielectric block layer 60. Thus, light can be confined in the lateral direction by absorbing light in the semiconductor block layer 67. As a result, the optical confinement in the lateral direction can be stabilized even when the semiconductor block layer 67 having a smaller film thickness is formed as compared with the case where the semiconductor block layer made of AlGaN is formed. The remaining effects of the modification of the fifth reference embodiment is similar to the fifth reference embodiment.

なお、上記第5参考形態の変形例による窒化物系半導体レーザ素子の製造方法としては、InGaNからなる半導体ブロック層67は、第5参考形態のAlGaNからなる半導体ブロック層61に比べて低い温度で成長される。その他の工程は、第5参考形態と同様である。上記のように、InGaNからなる半導体ブロック層67を、第5参考形態のAlGaNからなる半導体ブロック層61に比べて低温で形成することができるので、p型クラッド層5にドープされた不純物(Mg)が、MQW発光層4に拡散するのを防止することができる。その結果、窒化物系半導体レーザ素子の信頼性を向上させることができる。 As a method for manufacturing a nitride-based semiconductor laser device according to the modification of the fifth reference embodiment, the semiconductor block layer 67 made of InGaN has a lower temperature than the semiconductor block layer 61 made of AlGaN of the fifth reference embodiment. To be grown. Other steps are the same as those in the fifth reference embodiment. As described above, since the semiconductor block layer 67 made of InGaN can be formed at a lower temperature than the semiconductor block layer 61 made of AlGaN of the fifth reference embodiment, impurities doped in the p-type cladding layer 5 (Mg ) Can be prevented from diffusing into the MQW light emitting layer 4. As a result, the reliability of the nitride-based semiconductor laser device can be improved.

(第6参考形態)
図34は、本発明の第6参考形態による窒化物系半導体レーザ素子を示した斜視図である。図34を参照して、この第6参考形態による窒化物系半導体レーザ素子は、実屈折率導波型のリッジ型のレーザ素子である。また、上記第5参考形態では、電流通路部の近傍以外の領域にまで半導体ブロック層を形成する例を示したが、この第6参考形態では、電流通路部の近傍にのみ半導体ブロック層を形成する例を示す。以下、詳細に説明する。
(6th reference form)
FIG. 34 is a perspective view showing a nitride semiconductor laser element according to the sixth reference embodiment of the present invention. Referring to FIG. 34, the sixth nitride-based semiconductor laser device according to Reference Embodiment is a ridge-type laser device of the real index-guided. In the fifth reference embodiment, the example in which the semiconductor block layer is formed in a region other than the vicinity of the current path portion is shown. However, in the sixth reference embodiment, the semiconductor block layer is formed only in the vicinity of the current path portion. An example is shown. Details will be described below.

第6参考形態による窒化物系半導体レーザ素子の構造としては、サファイア基板1上に、第5参考形態と同様、n型コンタクト層2、n型クラッド層3、MQW発光層4が形成されている。MQW発光層4上には、凸部を有するp型クラッド層5およびp型第1コンタクト層6が形成されている。これらのp型クラッド層5の凸部およびp型第1コンタクト層6によって、約1.5μmの幅W1を有する電流通路部(リッジ部)が構成されている。なお、第6参考形態における各層2〜6の組成および膜厚は、第1実施形態と同様である。 The structure of a nitride-based semiconductor laser device according to a sixth reference embodiment, on a sapphire substrate 1, similarly to the fifth reference embodiment, n-type contact layer 2, n-type cladding layer 3, MQW light emitting layer 4 is formed . A p-type cladding layer 5 and a p-type first contact layer 6 having convex portions are formed on the MQW light emitting layer 4. The projecting portion of the p-type cladding layer 5 and the p-type first contact layer 6 constitute a current path portion (ridge portion) having a width W1 of about 1.5 μm. In addition, the composition and film thickness of each layer 2 to 6 in the sixth reference embodiment are the same as those in the first embodiment.

また、p型クラッド層5の平坦部と、MQW発光層4、n型クラッド層3およびn型コンタクト層2の側面と、n型コンタクト層2の上面の一部領域とを覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層70が形成されている。   Further, the flat portion of the p-type cladding layer 5, the side surfaces of the MQW light emitting layer 4, the n-type cladding layer 3 and the n-type contact layer 2, and a partial region of the upper surface of the n-type contact layer 2 are covered with about A dielectric block layer 70 made of SiN having a thickness of 50 nm is formed.

誘電体ブロック層70の上面上の電流通路部(リッジ部)の近傍には、電流通路部の側面を覆うように、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層71が形成されている。半導体ブロック層71は、半導体ブロック層71と電流通路部との合計幅W2が約7.5μmになるように、電流通路部の近傍にのみ形成されている。なお、これらの誘電体ブロック層70および半導体ブロック層71によって、電流ブロック層が構成されている。 In the vicinity of the current path portion (ridge portion) on the upper surface of the dielectric block layer 70, Al w Ga 1-w N (Al composition) having a film thickness of about 0.25 μm so as to cover the side surface of the current path portion. : W = 0.15) is formed. The semiconductor block layer 71 is formed only in the vicinity of the current path portion so that the total width W2 of the semiconductor block layer 71 and the current path portion is about 7.5 μm. The dielectric block layer 70 and the semiconductor block layer 71 constitute a current block layer.

そして、p型クラッド層5の平坦部上の誘電体ブロック層70上には、電流通路部(リッジ部)の上面および半導体ブロック層71を覆うように、約0.07μmの膜厚を有するMgドープGaNからなるp型第2コンタクト層72が形成されている。   On the dielectric block layer 70 on the flat portion of the p-type cladding layer 5, Mg having a film thickness of about 0.07 μm so as to cover the upper surface of the current path portion (ridge portion) and the semiconductor block layer 71. A p-type second contact layer 72 made of doped GaN is formed.

p型第2コンタクト層72上には、約1nmの膜厚を有するPtと、約3nmの膜厚を有するPdとからなるp側オーミック電極73が形成されている。p側オーミック電極73の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるp側パッド電極74が形成されている。また、n型コンタクト層2の露出された表面上には、約10nmの膜厚を有するTiと、約0.1μmの膜厚を有するAlとからなるn側オーミック電極75が形成されている。n側オーミック電極75の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるn側パッド電極76が形成されている。   On the p-type second contact layer 72, a p-side ohmic electrode 73 made of Pt having a thickness of about 1 nm and Pd having a thickness of about 3 nm is formed. A p-side pad electrode 74 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the upper surface of the p-side ohmic electrode 73. An n-side ohmic electrode 75 made of Ti having a thickness of about 10 nm and Al having a thickness of about 0.1 μm is formed on the exposed surface of the n-type contact layer 2. In a partial region on the upper surface of the n-side ohmic electrode 75, an n-side pad electrode 76 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed.

第6参考形態では、上記のように、半導体ブロック層71を、電流通路部(p型クラッド層5およびp型第1コンタクト層6)の側面と接触するように形成することによって、半導体ブロック層71とp型クラッド層5との接触部分を電流通路部(リッジ部)の側面のみに低減することができる。これにより、半導体ブロック層71に加わる歪みをより緩和することができる。さらに、半導体ブロック層71を電流通路部の近傍にのみ形成することによって、半導体ブロック層71および誘電体ブロック層70からなる電流ブロック層と、p型クラッド層5との間の容量が低減される。これにより、素子をパルス駆動したときのパルスの立ち上がりおよび立ち下がりを早くすることができるので、その結果、高速でのパルス駆動が可能な窒化物系半導体レーザ素子を得ることができる。なお、第6参考形態のその他の効果は、第1実施形態と同様である。 In the sixth reference embodiment, as described above, the semiconductor block layer 71 is formed so as to be in contact with the side surfaces of the current path portion (p-type cladding layer 5 and p-type first contact layer 6), thereby providing the semiconductor block layer. The contact portion between 71 and the p-type cladding layer 5 can be reduced only to the side surface of the current path portion (ridge portion). Thereby, the distortion added to the semiconductor block layer 71 can be more relaxed. Furthermore, by forming the semiconductor block layer 71 only in the vicinity of the current path portion, the capacitance between the current block layer composed of the semiconductor block layer 71 and the dielectric block layer 70 and the p-type cladding layer 5 is reduced. . Thereby, the rise and fall of the pulse when the element is pulse-driven can be accelerated, and as a result, a nitride-based semiconductor laser element capable of high-speed pulse drive can be obtained. The remaining effects of the sixth reference embodiment are similar to those of the first embodiment.

図35および図36は、本発明の第6参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図34〜図36を参照して、以下に、第6参考形態による窒化物系半導体レーザ素子の製造方法について説明する。 Figures 35 and 36 are sectional views for explaining the manufacturing method of the sixth nitride-based semiconductor laser device according to another embodiment of the present invention. Referring to FIGS. 34 to 36, below, a method for manufacturing a nitride-based semiconductor laser device according to a sixth reference embodiment.

まず、図2〜図5に示した第1実施形態の形成方法と同様の形成方法を用いて、図35に示すように、サファイア基板1上に、n型コンタクト層2、n型クラッド層3、MQW発光層4、p型クラッド層5およびp型第1コンタクト層6を形成する。次に、プラズマCVD法を用いて、ウェハの上面側のほぼ全面を覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層70を形成する。その後、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いる
ウェットエッチングとを用いて、電流通路部の側面上の誘電体ブロック層70を除去する。
First, as shown in FIG. 35, an n-type contact layer 2 and an n-type cladding layer 3 are formed on the sapphire substrate 1 by using a formation method similar to the formation method of the first embodiment shown in FIGS. Then, the MQW light emitting layer 4, the p-type cladding layer 5 and the p-type first contact layer 6 are formed. Next, a dielectric block layer 70 made of SiN having a thickness of about 50 nm is formed by plasma CVD so as to cover almost the entire upper surface of the wafer. Thereafter, the dielectric block layer 70 on the side surface of the current path portion is removed by using a photolithography technique and dry etching using CF 4 as an etching gas or wet etching using an HF-based etchant.

そして、露出された電流通路部(リッジ部)の側面から、誘電体ブロック層70の上面上の電流通路部の近傍に、MOCVD法を用いて、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層71を選択成長させる
。この場合、半導体ブロック層71は、半導体ブロック層71と電流通路部との合計幅W2が約7.5μmになるように、電流通路部の近傍にのみ形成する。このような半導体ブロック層71は、選択成長させる時間を制御することにより、容易に形成可能である。
Then, Al w Ga having a film thickness of about 0.25 μm is formed from the side surface of the exposed current passage portion (ridge portion) in the vicinity of the current passage portion on the upper surface of the dielectric block layer 70 by using the MOCVD method. A semiconductor block layer 71 made of 1-w N (Al composition: w = 0.15) is selectively grown. In this case, the semiconductor block layer 71 is formed only in the vicinity of the current path portion so that the total width W2 of the semiconductor block layer 71 and the current path portion is about 7.5 μm. Such a semiconductor block layer 71 can be easily formed by controlling the time for selective growth.

その後、図36に示すように、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェットエッチングとを用いて、電流通路部(p型第1コンタクト層6)上の誘電体ブロック層70を除去する。そして、誘電体ブロック層70上に、MOCVD法を用いて、電流通路部(p型第1コンタクト層6)の上面上および半導体ブロック層71を覆うように、約0.07μmの膜厚を有するMgドープGaNからなるp型第2コンタクト層72を形成する。 After that, as shown in FIG. 36, the photolithography technique and the dry etching using CF 4 as the etching gas or the wet etching using the HF-based etchant are used on the current path portion (p-type first contact layer 6). The dielectric block layer 70 is removed. Then, the dielectric block layer 70 has a film thickness of about 0.07 μm using the MOCVD method so as to cover the upper surface of the current path portion (p-type first contact layer 6) and the semiconductor block layer 71. A p-type second contact layer 72 made of Mg-doped GaN is formed.

最後に、図34に示したように、真空蒸着法を用いて、p型第2コンタクト層72上に、p側オーミック電極73およびp側パッド電極74を順次形成する。また、n型コンタクト層2の上面上の誘電体ブロック層70の一部領域を、フォトリソグラフィー技術およびエッチング技術を用いて除去する。そして、n型コンタクト層2の露出された表面上に、n側オーミック電極75およびn側パッド電極76を順次形成する。このようにして、第6参考形態による窒化物系半導体レーザ素子が製造される。 Finally, as shown in FIG. 34, a p-side ohmic electrode 73 and a p-side pad electrode 74 are sequentially formed on the p-type second contact layer 72 using a vacuum deposition method. Further, a part of the dielectric block layer 70 on the upper surface of the n-type contact layer 2 is removed by using a photolithography technique and an etching technique. Then, the n-side ohmic electrode 75 and the n-side pad electrode 76 are sequentially formed on the exposed surface of the n-type contact layer 2. In this way, the nitride semiconductor laser element according to the sixth reference embodiment is manufactured.

第6参考形態の窒化物系半導体レーザ素子の製造方法では、上記のように、選択成長により半導体ブロック層71を形成することによって、半導体ブロック層71の結晶性を向上させることができる。 In the nitride semiconductor laser device manufacturing method of the sixth reference embodiment, the crystallinity of the semiconductor block layer 71 can be improved by forming the semiconductor block layer 71 by selective growth as described above.

図37は、本発明の第6参考形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。この第6参考形態の変形例による窒化物系半導体レーザ素子は、第6参考形態の窒化物系半導体レーザ素子と半導体ブロック層の材料のみが異なる、複素屈折率導波型のリッジ型のレーザ素子である。すなわち、この第6参考形態の変形例では、図37に示すように、誘電体ブロック層70の上面上の電流通路部の近傍に、電流通路部の側面を覆うように、約0.25μmの膜厚と約7.5μmの幅W2とを有するIn0.18Ga0.82Nからなる半導体ブロック層77が形成されている。 FIG. 37 is a perspective view showing a nitride-based semiconductor laser device according to a modification of the sixth reference embodiment of the present invention. The sixth nitride-based semiconductor laser device according to a modification of the reference embodiment, the sixth only material of the nitride semiconductor laser element and the semiconductor blocking layer reference embodiment is different, of the complex refractive index waveguide-type ridge type laser device It is. That is, in the modified example of the sixth reference embodiment, as shown in FIG. 37, in the vicinity of the current path portion on the upper surface of the dielectric block layer 70, the side surface of the current path portion is covered by about 0.25 μm. A semiconductor block layer 77 made of In 0.18 Ga 0.82 N having a film thickness and a width W2 of about 7.5 μm is formed.

この第6参考形態の変形例では、上記のように、電流ブロック層を、誘電体ブロック層70と、誘電体ブロック層70上に形成されたInGaNからなる半導体ブロック層77とを用いて形成することによって、半導体ブロック層77において光を吸収させることにより横方向の光閉じ込めを行うことができる。これにより、AlGaNからなる半導体ブロック層を形成する場合に比べて薄い膜厚の半導体ブロック層77を形成する場合にも、横方向の光閉じ込めを安定化することができる。なお、第6参考形態の変形例のその他の効果は、第6参考形態と同様である。 In the modification of the sixth reference embodiment, as described above, the current block layer is formed using the dielectric block layer 70 and the semiconductor block layer 77 made of InGaN formed on the dielectric block layer 70. Thus, light can be confined in the lateral direction by absorbing light in the semiconductor block layer 77. Thereby, the optical confinement in the lateral direction can be stabilized even when the semiconductor block layer 77 having a smaller film thickness is formed as compared with the case where the semiconductor block layer made of AlGaN is formed. The remaining effects of the modification of the sixth reference embodiment is similar to the sixth reference embodiment.

なお、上記第6参考形態の変形例による窒化物系半導体レーザ素子の製造方法としては、InGaNからなる半導体ブロック層77は、第6参考形態のAlGaNからなる半導体ブロック層71に比べて低温で成長される。その他の工程は、第6参考形態と同様である。上記のように、InGaNからなる半導体ブロック層77を、第6参考形態のAlGaNからなる半導体ブロック層71に比べて低温で形成することができるので、p型クラッド層5にドープされた不純物(Mg)が、MQW発光層4に拡散するのを防止することができる。その結果、窒化物系半導体レーザ素子の信頼性を向上させることができる。 As a method for manufacturing a nitride-based semiconductor laser device according to the modification of the sixth reference embodiment, the semiconductor block layer 77 made of InGaN is grown at a lower temperature than the semiconductor block layer 71 made of AlGaN of the sixth reference embodiment. Is done. Other steps are the same as those in the sixth reference embodiment. As described above, since the semiconductor block layer 77 made of InGaN can be formed at a lower temperature than the semiconductor block layer 71 made of AlGaN of the sixth reference embodiment, impurities doped in the p-type cladding layer 5 (Mg ) Can be prevented from diffusing into the MQW light emitting layer 4. As a result, the reliability of the nitride-based semiconductor laser device can be improved.

(第7実施形態)
図38は、本発明の第7実施形態による窒化物系半導体レーザ素子を示した斜視図である。図38を参照して、この第7実施形態による窒化物系半導体レーザ素子は、実屈折率導波型のリッジ型のレーザ素子である。また、上記第1〜第2実施形態及び第3〜第6参考形態では、サファイア基板を用いた例を示したが、この第7実施形態では、導電性を有するGaN基板を用いた例を示す。以下、詳細に説明する。
(Seventh embodiment)
FIG. 38 is a perspective view showing a nitride-based semiconductor laser device according to the seventh embodiment of the present invention. Referring to FIG. 38, the nitride-based semiconductor laser device according to the seventh embodiment is a real refractive index guided ridge type laser device. In the first to second embodiments and the third to sixth reference embodiments, an example using a sapphire substrate is shown. In the seventh embodiment, an example using a conductive GaN substrate is shown. . Details will be described below.

第7実施形態による窒化物系半導体レーザ素子の構造としては、GaN基板81上に、約4μmの膜厚を有するSiドープGaNからなるn型コンタクト層82、約1μmの膜厚を有するSiドープAlGaNからなるn型クラッド層83、および、InGaNの多重量子井戸構造を有するMQW発光層84が形成されている。このMQW発光層84は、約8nmの厚みを有する3つのInxGa1-xN量子井戸層と、約16nmの厚みを有する4つのInyGa1-yN量子障壁層とが交互に積層された構造を有する。このMQW発光層84において、x>yであり、本実施形態では、x=0.13およびy=0.05を満たすように形成されている。なお、MQW発光層84は、本発明の「発光層」の一例である。 The structure of the nitride-based semiconductor laser device according to the seventh embodiment includes an n-type contact layer 82 made of Si-doped GaN having a thickness of about 4 μm and a Si-doped AlGaN having a thickness of about 1 μm on a GaN substrate 81. And an MQW light emitting layer 84 having an InGaN multiple quantum well structure. The MQW light-emitting layer 84 is formed by alternately laminating three In x Ga 1-x N quantum well layers having a thickness of about 8 nm and four In y Ga 1-y N quantum barrier layers having a thickness of about 16 nm. Has a structured. In the MQW light emitting layer 84, x> y, and in this embodiment, xW is formed to satisfy x = 0.13 and y = 0.05. The MQW light emitting layer 84 is an example of the “light emitting layer” in the present invention.

MQW発光層84上には、約1.5μmの幅を有する凸部を有するMgドープAlvGa1-vN(Al組成:v=0.08)からなるp型クラッド層85が形成されている。このp型クラッド層85の凸部の膜厚は、約0.4μmであり、凸部以外の平坦部の膜厚は、約0.1μmである。p型クラッド層85の凸部の上面上には、約1.5μmの幅と約0.01μmの膜厚とを有するMgドープGaNからなるp型第1コンタクト層86が形成されている。これらのp型クラッド層85の凸部およびp型第1コンタクト層86によって、約1.5μmの幅W1を有する電流通路部(リッジ部)が構成されている。なお、p型クラッド層85は、本発明の「クラッド層」の一例である。 A p-type cladding layer 85 made of Mg-doped Al v Ga 1-v N (Al composition: v = 0.08) having a convex portion having a width of about 1.5 μm is formed on the MQW light emitting layer 84. Yes. The p-type cladding layer 85 has a convex thickness of about 0.4 μm, and the flat portion other than the convex thickness is about 0.1 μm. A p-type first contact layer 86 made of Mg-doped GaN having a width of about 1.5 μm and a film thickness of about 0.01 μm is formed on the upper surface of the convex portion of the p-type cladding layer 85. The projecting portion of the p-type cladding layer 85 and the p-type first contact layer 86 constitute a current path portion (ridge portion) having a width W1 of about 1.5 μm. The p-type cladding layer 85 is an example of the “cladding layer” in the present invention.

また、電流通路部(リッジ部)の側面と、p型クラッド層85の平坦部の上面上とを覆うように、約50nmの膜厚を有するSiNからなる誘電体ブロック層87が形成されている。この誘電体ブロック層87は、p型クラッド層85の平坦部の上面上の、電流通路部の近傍に開口部87aを有するように形成されている。   Also, a dielectric block layer 87 made of SiN having a thickness of about 50 nm is formed so as to cover the side surface of the current path portion (ridge portion) and the upper surface of the flat portion of the p-type cladding layer 85. . The dielectric block layer 87 is formed so as to have an opening 87 a in the vicinity of the current path portion on the upper surface of the flat portion of the p-type cladding layer 85.

誘電体ブロック層87の上面上の電流通路部(リッジ部)の近傍には、電流通路部の側部を埋め込むように、約0.25μmの膜厚と約7.5μmの幅W2とを有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層88が形成されている。半導体ブロック層88は、半導体ブロック層88と電流通路部との合計幅W2が約7.5μmになるように、電流通路部の近傍にのみ形成されている。また、半導体ブロック層88は、誘電体ブロック層87に設けられた開口部87aを介して、p型クラッド層85と接触するように形成されている。なお、これらの誘電体ブロック層87および半導体ブロック層88によって、電流ブロック層が構成されている。 In the vicinity of the current path portion (ridge portion) on the upper surface of the dielectric block layer 87, the dielectric block layer 87 has a film thickness of about 0.25 μm and a width W2 of about 7.5 μm so as to bury the side portion of the current path portion. A semiconductor block layer 88 made of Al w Ga 1-w N (Al composition: w = 0.15) is formed. The semiconductor block layer 88 is formed only in the vicinity of the current path portion so that the total width W2 of the semiconductor block layer 88 and the current path portion is about 7.5 μm. The semiconductor block layer 88 is formed so as to be in contact with the p-type cladding layer 85 through an opening 87a provided in the dielectric block layer 87. The dielectric block layer 87 and the semiconductor block layer 88 constitute a current block layer.

そして、誘電体ブロック層87上には、電流通路部(p型第1コンタクト層86)の上面上および半導体ブロック層88を覆うように、約0.07μmの膜厚を有するMgドープGaNからなるp型第2コンタクト層89が形成されている。   The dielectric block layer 87 is made of Mg-doped GaN having a thickness of about 0.07 μm so as to cover the upper surface of the current path portion (p-type first contact layer 86) and the semiconductor block layer 88. A p-type second contact layer 89 is formed.

p型第2コンタクト層89上には、約1nmの膜厚を有するPtと、約3nmの膜厚を有するPdとからなるp側オーミック電極90が形成されている。p側オーミック電極90の上面上の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるp側パッド電極91が形成されている。また、導電性を有するGaN基板81の裏面には、約10nmの膜厚を有するTiと、約0.1μmの膜厚を有するAlとからなるn側オーミック電極92が形成されている。n側オーミック電極92の裏面の一部領域には、約0.1μmの膜厚を有するNiと、約3μmの膜厚を有するAuとからなるn側パッド電極93が形成されている。   A p-side ohmic electrode 90 made of Pt having a thickness of about 1 nm and Pd having a thickness of about 3 nm is formed on the p-type second contact layer 89. A p-side pad electrode 91 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the upper surface of the p-side ohmic electrode 90. Further, an n-side ohmic electrode 92 made of Ti having a thickness of about 10 nm and Al having a thickness of about 0.1 μm is formed on the back surface of the conductive GaN substrate 81. An n-side pad electrode 93 made of Ni having a thickness of about 0.1 μm and Au having a thickness of about 3 μm is formed in a partial region on the back surface of the n-side ohmic electrode 92.

第7実施形態では、上記のように、導電性を有するGaN基板81上に、誘電体ブロック層87および半導体ブロック層88からなる電流ブロック層を形成する場合にも、第1実施形態と同様の効果を得ることができる。   In the seventh embodiment, as described above, when the current blocking layer composed of the dielectric blocking layer 87 and the semiconductor blocking layer 88 is formed on the conductive GaN substrate 81, the same as in the first embodiment. An effect can be obtained.

図39〜図43は、本発明の第7実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図38〜図43を参照して、以下に、第7実施形態による窒化物系半導体レーザ素子の製造方法について説明する。   39 to 43 are cross-sectional views for explaining a method for manufacturing a nitride-based semiconductor laser device according to the seventh embodiment of the present invention. With reference to FIGS. 38 to 43, a method for manufacturing a nitride semiconductor laser element according to the seventh embodiment will be described below.

まず、図39に示すように、GaN基板81上に、MOCVD法を用いて、約4μmの膜厚を有するSiドープGaNからなるn型コンタクト層82、約1μmの膜厚を有するSiドープAlGaNからなるn型クラッド層83およびMQW発光層84を形成する。そして、MQW発光層84上に、約0.4μmの膜厚を有するMgドープAlvGa1-vN(Al組成:v=0.08)からなるp型クラッド層85、および、約0.01μmの膜厚を有するMgドープGaNからなるp型第1コンタクト層86を順次形成する。その後、プラズマCVD法を用いて、p型第1コンタクト層86の上面上の全面を覆うように、約0.2μmの膜厚を有するSiO2膜(図示せず)を形成する。その後、フォトリソグ
ラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチ
ャントを用いるウェットエッチングとを用いて、そのSiO2膜をパターニングすること
によって、図39に示されるような、SiO2からなるマスク層104を形成する。
First, as shown in FIG. 39, an n-type contact layer 82 made of Si-doped GaN having a film thickness of about 4 μm and an Si-doped AlGaN film having a thickness of about 1 μm are formed on a GaN substrate 81 by MOCVD. An n-type cladding layer 83 and an MQW light emitting layer 84 are formed. Then, a p-type cladding layer 85 made of Mg-doped Al v Ga 1-v N (Al composition: v = 0.08) having a thickness of about 0.4 μm on the MQW light emitting layer 84, A p-type first contact layer 86 made of Mg-doped GaN having a thickness of 01 μm is sequentially formed. Thereafter, a SiO 2 film (not shown) having a thickness of about 0.2 μm is formed by plasma CVD so as to cover the entire upper surface of the p-type first contact layer 86. Then, by using the wet etching using the photolithography technique, an etchant of dry etching or HF system of CF 4 as an etching gas, by patterning the SiO 2 film, as shown in FIG. 39, SiO 2 A mask layer 104 made of is formed.

その後、図40に示すように、マスク層104をマスクとして、Cl2からなるエッチングガスを用いて、RIE法などのドライエッチングにより、p型第1コンタクト層86およびp型クラッド層85の一部領域をエッチングする。これにより、p型クラッド層85の凸状部およびp型第1コンタクト層86からなる約1.5μmの幅W1を有する電流通路部(リッジ部)が形成される。その後、マスク層104を除去する。 Thereafter, as shown in FIG. 40, a part of the p-type first contact layer 86 and the p-type cladding layer 85 are formed by dry etching such as RIE using an etching gas made of Cl 2 using the mask layer 104 as a mask. Etch the region. As a result, a current path portion (ridge portion) having a width W1 of about 1.5 μm, which is formed of the convex portion of the p-type cladding layer 85 and the p-type first contact layer 86, is formed. Thereafter, the mask layer 104 is removed.

次に、図41に示すように、プラズマCVD法を用いて、ウェハの上面側のほぼ全面を覆うように、約50nmの膜厚を有するSiN膜からなる誘電体ブロック層87を形成した後、フォトリソグラフィー技術とエッチング技術とを用いて、誘電体ブロック層87に開口部87aを形成する。この開口部87aは、電流通路部の近傍に、p型クラッド層85の平坦部の上面上の一部領域が露出されるように形成する。   Next, as shown in FIG. 41, after forming a dielectric block layer 87 made of a SiN film having a thickness of about 50 nm so as to cover almost the entire upper surface side of the wafer by plasma CVD, An opening 87a is formed in the dielectric block layer 87 using a photolithography technique and an etching technique. The opening 87a is formed in the vicinity of the current passage portion so that a partial region on the upper surface of the flat portion of the p-type cladding layer 85 is exposed.

次に、図42に示すように、MOCVD法を用いて、開口部87aにおいて露出されたp型クラッド層85の上面上に、電流通路部の側部に形成された誘電体ブロック層87を覆うように、電流通路部の近傍に、約0.25μmの膜厚を有するAlwGa1-wN(Al組成:w=0.15)からなる半導体ブロック層88を選択成長させる。この半導体ブロック層88は、半導体ブロック層88と電流通路部との合計幅W2が約7.5μmになるように、電流通路部の近傍にのみ形成する。このような半導体ブロック層88は、選択成長させる時間を制御することにより、容易に形成可能である。その後、図43に示すように、フォトリソグラフィー技術と、CF4をエッチングガスとしたドライエッチングまたはHF系のエッチャントを用いるウェットエッチングとを用いて、電流通路部(p型第1コンタクト層86)上の誘電体ブロック層87を除去する。 Next, as shown in FIG. 42, the dielectric block layer 87 formed on the side portion of the current path portion is covered on the upper surface of the p-type cladding layer 85 exposed in the opening portion 87a by using the MOCVD method. Thus, the semiconductor block layer 88 made of Al w Ga 1-w N (Al composition: w = 0.15) having a film thickness of about 0.25 μm is selectively grown in the vicinity of the current path portion. The semiconductor block layer 88 is formed only in the vicinity of the current path portion so that the total width W2 of the semiconductor block layer 88 and the current path portion is about 7.5 μm. Such a semiconductor block layer 88 can be easily formed by controlling the time for selective growth. Thereafter, as shown in FIG. 43, the photolithography technique and the dry etching using CF 4 as an etching gas or the wet etching using an HF-based etchant are used on the current path portion (p-type first contact layer 86). The dielectric block layer 87 is removed.

次に、MOCVD法を用いて、誘電体ブロック層87上に、MOCVD法を用いて、電流通路部(p型第1コンタクト層86)の上面上および半導体ブロック層88を覆うように、約0.07μmの膜厚を有するMgドープGaNからなるp型第2コンタクト層89を形成する。   Next, about 0 on the upper surface of the current path portion (p-type first contact layer 86) and the semiconductor block layer 88 on the dielectric block layer 87 using the MOCVD method. A p-type second contact layer 89 made of Mg-doped GaN having a thickness of .07 μm is formed.

最後に、図38に示したように、真空蒸着法を用いて、p型第2コンタクト層89上に、p側オーミック電極90およびp側パッド電極91を順次形成する。また、導電性を有するGaN基板81の裏面に、n側オーミック電極92およびn側パッド電極93を順次形成する。このようにして、第7実施形態による窒化物系半導体レーザ素子が製造される。   Finally, as shown in FIG. 38, the p-side ohmic electrode 90 and the p-side pad electrode 91 are sequentially formed on the p-type second contact layer 89 by using a vacuum deposition method. Further, an n-side ohmic electrode 92 and an n-side pad electrode 93 are sequentially formed on the back surface of the conductive GaN substrate 81. Thus, the nitride semiconductor laser element according to the seventh embodiment is manufactured.

第7実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、選択成長により半導体ブロック層88を形成することによって、半導体ブロック層88の結晶性を向上させることができる。また、電流通路部の近傍に設けられた開口部87aから選択成長により半導体ブロック層88を形成することによって、電流通路部の近傍にのみ、半導体ブロック層88を形成することができる。これにより、半導体ブロック層88と、p型クラッド層85との格子定数の差に起因して半導体ブロック層88に加わる歪みを緩和することができる。   In the nitride semiconductor laser device manufacturing method according to the seventh embodiment, the crystallinity of the semiconductor block layer 88 can be improved by forming the semiconductor block layer 88 by selective growth as described above. Further, the semiconductor block layer 88 can be formed only in the vicinity of the current path portion by forming the semiconductor block layer 88 by selective growth from the opening 87a provided in the vicinity of the current path portion. Thereby, the strain applied to the semiconductor block layer 88 due to the difference in lattice constant between the semiconductor block layer 88 and the p-type cladding layer 85 can be relaxed.

図44は、本発明の第7実施形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。この第7実施形態の変形例による窒化物系半導体レーザ素子は、第7実施形態の窒化物系半導体レーザ素子と半導体ブロック層の材料のみが異なる、複素屈折率導波型のリッジ型のレーザ素子である。すなわち、この第7実施形態の変形例では、図44に示すように、電流通路部(リッジ部)の側部およびp型クラッド層85の上面上に形成された誘電体ブロック層87を覆うように、約0.25μmの膜厚と約7.5μmの幅W2とを有するIn0.18Ga0.82Nからなる半導体ブロック層98が形成されている。 FIG. 44 is a perspective view showing a nitride-based semiconductor laser device according to a modification of the seventh embodiment of the present invention. The nitride-based semiconductor laser device according to the modification of the seventh embodiment differs from the nitride-based semiconductor laser device of the seventh embodiment only in the material of the semiconductor block layer, and is a complex refractive index guided ridge type laser device. It is. That is, in the modified example of the seventh embodiment, as shown in FIG. 44, the dielectric block layer 87 formed on the side portion of the current path portion (ridge portion) and the upper surface of the p-type cladding layer 85 is covered. In addition, a semiconductor block layer 98 made of In 0.18 Ga 0.82 N having a film thickness of about 0.25 μm and a width W2 of about 7.5 μm is formed.

この第7実施形態の変形例では、上記のように、電流ブロック層を、誘電体ブロック層87と、誘電体ブロック層87上に形成されたInGaNからなる半導体ブロック層98とを用いて形成することによって、半導体ブロック層98において光を吸収させることにより横方向の光閉じ込めを行うことができる。これにより、AlGaNからなる半導体ブロック層を形成する場合に比べて薄い膜厚の半導体ブロック層98を形成する場合にも、横方向の光閉じ込めを安定化することができる。なお、第7実施形態の変形例のその他の効果は、第7実施形態と同様である。   In the modification of the seventh embodiment, as described above, the current block layer is formed using the dielectric block layer 87 and the semiconductor block layer 98 made of InGaN formed on the dielectric block layer 87. Thus, light can be confined in the lateral direction by absorbing light in the semiconductor block layer 98. Thereby, the optical confinement in the lateral direction can be stabilized even when the semiconductor block layer 98 having a thin film thickness is formed as compared with the case where the semiconductor block layer made of AlGaN is formed. The remaining effects of the modification of the seventh embodiment are similar to those of the seventh embodiment.

なお、上記第7実施形態の変形例による窒化物系半導体レーザ素子の製造方法としては、InGaNからなる半導体ブロック層98は、第7実施形態のAlGaNからなる半導体ブロック層88に比べて低温で成長される。その他の工程は、第7実施形態と同様である。上記のように、InGaNからなる半導体ブロック層98を、第7実施形態のAlGaNからなる半導体ブロック層88に比べて低温で形成することができるので、p型クラッド層85にドープされた不純物(Mg)が、MQW発光層84に拡散するのを防止することができる。その結果、窒化物系半導体レーザ素子の信頼性を向上させることができる。   As a method for manufacturing a nitride semiconductor laser device according to the modification of the seventh embodiment, the semiconductor block layer 98 made of InGaN is grown at a lower temperature than the semiconductor block layer 88 made of AlGaN of the seventh embodiment. Is done. Other steps are the same as those in the seventh embodiment. As described above, since the semiconductor block layer 98 made of InGaN can be formed at a lower temperature than the semiconductor block layer 88 made of AlGaN of the seventh embodiment, impurities doped in the p-type cladding layer 85 (Mg ) Can be prevented from diffusing into the MQW light emitting layer 84. As a result, the reliability of the nitride-based semiconductor laser device can be improved.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第1、第2、第7実施形態及び第3〜第6参考形態では、誘電体ブロック層をの材料として、SiNを用いたが、本発明はこれに限らず、ZrNまたはTiNなどの他の窒化物や、または、SiO2、ZrO2またはTiO2などの酸化物などの材料を用いてもよい。 For example, in the first , second, seventh embodiment and third to sixth reference embodiments , SiN is used as the material of the dielectric block layer. However, the present invention is not limited to this, and ZrN, TiN, etc. Other nitrides or materials such as oxides such as SiO 2 , ZrO 2 or TiO 2 may be used.

また、上記第1、第2、第7実施形態及び第3〜第6参考形態では、誘電体ブロック層を約50nmの膜厚を有するように形成したが、本発明はこれに限らず、誘電体ブロック層を約250nm以内の膜厚を有するように形成してもよい。たとえば、誘電体ブロック層を約250nmの膜厚を有するように形成する場合には、膜厚を大きくすることによって、窒化物系半導体レーザ素子の温度特性がやや低下するため、高温時の動作電流がやや増加する。 In the first , second, seventh, and third to sixth reference embodiments , the dielectric block layer is formed to have a film thickness of about 50 nm. However, the present invention is not limited to this, and the dielectric block layer is not limited to this. The body block layer may be formed to have a film thickness within about 250 nm. For example, when the dielectric block layer is formed to have a film thickness of about 250 nm, the temperature characteristic of the nitride semiconductor laser device is slightly lowered by increasing the film thickness. Slightly increases.

また、上記第4参考形態では、半導体ブロック層51を、電流通路部となる開口部を有するように成長したが、本発明はこれに限らず、半導体ブロック層51を、p型第1クラッド層30の上面上の電流通路部となる領域に一旦形成した後、RIE法などを用いて、半導体ブロック層51の電流通路部となる部分を除去しても良い。 In the fourth reference embodiment, the semiconductor block layer 51 is grown so as to have an opening serving as a current passage portion. However, the present invention is not limited to this, and the semiconductor block layer 51 is formed of a p-type first cladding layer. After forming once in a region to be a current passage portion on the upper surface of 30, a portion to be a current passage portion of the semiconductor block layer 51 may be removed by using an RIE method or the like.

以上のように、本発明によれば、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を提供することができる。   As described above, according to the present invention, it is possible to provide a nitride-based semiconductor light-emitting element capable of stabilizing lateral light confinement.

本発明の第1実施形態による窒化物系半導体レーザ素子を示した斜視図である。1 is a perspective view showing a nitride-based semiconductor laser device according to a first embodiment of the present invention. 本発明の第1実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 1st Embodiment of this invention. 本発明の第1実施形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride-type semiconductor laser element by the modification of 1st Embodiment of this invention. 本発明の第2実施形態による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride type semiconductor laser element by 2nd Embodiment of this invention. 本発明の第2実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 2nd Embodiment of this invention. 本発明の第2実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 2nd Embodiment of this invention. 本発明の第2実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 2nd Embodiment of this invention. 本発明の第2実施形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride type semiconductor laser element by the modification of 2nd Embodiment of this invention. 本発明の第3参考形態による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride type semiconductor laser element by the 3rd reference form of this invention. 本発明の第3参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 3rd reference form of this invention. 本発明の第3参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 3rd reference form of this invention. 本発明の第3参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 3rd reference form of this invention. 本発明の第3参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 3rd reference form of this invention. 本発明の第3参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 3rd reference form of this invention. 本発明の第3参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 3rd reference form of this invention. 本発明の第3参考形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride-type semiconductor laser element by the modification of the 3rd reference form of this invention. 本発明の第4参考形態による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride-type semiconductor laser element by the 4th reference form of this invention. 本発明の第4参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 4th reference form of this invention. 本発明の第4参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 4th reference form of this invention. 本発明の第4参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 4th reference form of this invention. 本発明の第4参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 4th reference form of this invention. 本発明の第4参考形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride-type semiconductor laser element by the modification of the 4th reference form of this invention. 本発明の第5参考形態による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride-type semiconductor laser element by the 5th reference form of this invention. 本発明の第5参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 5th reference form of this invention. 本発明の第5参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 5th reference form of this invention. 本発明の第5参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 5th reference form of this invention. 本発明の第5参考形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride-type semiconductor laser element by the modification of the 5th reference form of this invention. 本発明の第6参考形態による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride-type semiconductor laser element by the 6th reference form of this invention. 本発明の第6参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 6th reference form of this invention. 本発明の第6参考形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by the 6th reference form of this invention. 本発明の第6参考形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride-type semiconductor laser element by the modification of the 6th reference form of this invention. 本発明の第7実施形態による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride-type semiconductor laser element by 7th Embodiment of this invention. 本発明の第7実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 7th Embodiment of this invention. 本発明の第7実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 7th Embodiment of this invention. 本発明の第7実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 7th Embodiment of this invention. 本発明の第7実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 7th Embodiment of this invention. 本発明の第7実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by 7th Embodiment of this invention. 本発明の第7実施形態の変形例による窒化物系半導体レーザ素子を示した斜視図である。It is the perspective view which showed the nitride type semiconductor laser element by the modification of 7th Embodiment of this invention. 従来の窒化物系半導体レーザ素子を示した断面図である。It is sectional drawing which showed the conventional nitride semiconductor laser element.

4、84 MQW発光層(発光層)
5、85 p型クラッド層(クラッド層)
7、20、31、50、60、70、87 誘電体ブロック層(電流ブロック層)
7a、20a、31a、50a、87a 開口部
8、18、21、27、32、42、51、59、61、67、71、77、88、98 半導体ブロック層(電流ブロック層)
30 p型第1クラッド層(第1クラッド層)
33、52 p型第2クラッド層(第2クラッド層)
4, 84 MQW light emitting layer (light emitting layer)
5, 85 p-type cladding layer (cladding layer)
7, 20, 31, 50, 60, 70, 87 Dielectric block layer (current block layer)
7a, 20a, 31a, 50a, 87a Opening 8, 18, 21, 27, 32, 42, 51, 59, 61, 67, 71, 77, 88, 98 Semiconductor block layer (current block layer)
30 p-type first cladding layer (first cladding layer)
33, 52 p-type second cladding layer (second cladding layer)

Claims (5)

発光層と、
前記発光層上に形成された凸部と平坦部とを含むクラッド層と、
前記凸部の上面上に形成されたコンタクト層と前記凸部によって構成されるリッジ部と、
前記リッジ部の側面上と前記平坦部上とに形成された誘電体ブロック層と、
前記誘電体ブロック層上において、前記凸部の側部を埋め込むように形成された前記発光層の発光を吸収するための半導体層とを備え、
前記凸部および前記平坦部は、エッチングにより形成されており、
前記クラッド層は、MgドープAlGaNからなり、
前記半導体層は、InGaNからなる、窒化物系半導体発光素子。
A light emitting layer;
A clad layer including a convex portion and a flat portion formed on the light emitting layer;
A contact layer formed on the upper surface of the convex portion and a ridge portion constituted by the convex portion;
A dielectric block layer formed on a side surface of the ridge portion and on the flat portion;
A semiconductor layer for absorbing light emitted from the light emitting layer formed on the dielectric block layer so as to embed a side portion of the convex portion;
The convex portion and the flat portion are formed by etching ,
The cladding layer is made of Mg-doped AlGaN,
The nitride semiconductor light emitting device , wherein the semiconductor layer is made of InGaN .
前記誘電体ブロック層の厚みは、前記半導体層の厚みより小さい、請求項1に記載の窒化物系半導体発光素子。 The nitride-based semiconductor light-emitting element according to claim 1, wherein a thickness of the dielectric block layer is smaller than a thickness of the semiconductor layer. 前記半導体層は、B,Ga,Al,InおよびTlからなるグループより選択される少なくとも1つの元素と、Nとを含む、請求項1又は2に記載の窒化物系半導体発光素子。 3. The nitride-based semiconductor light-emitting element according to claim 1, wherein the semiconductor layer includes at least one element selected from the group consisting of B, Ga, Al, In, and Tl, and N. 4. 前記誘電体ブロック層は、Si,TiおよびZrからなるグループより選択される少なくとも1つの元素を含有する酸化膜または窒化膜を含む、請求項1〜のいずれか1項に記載の窒化物系半導体発光素子。 The dielectric blocking layer, Si, containing an oxide or a nitride layer containing at least one element selected from the group consisting of Ti and Zr, a nitride of any one of claims 1 to 3 Semiconductor light emitting device. 発光層を形成する工程と、
前記発光層上にMgドープAlGaNからなるクラッド層を形成する工程と、
前記クラッド層をエッチングすることにより前記クラッド層上に凸部と平坦部とを形成する工程と、
前記凸部の側面上と前記平坦部上とに誘電体ブロック層を形成する工程と、
前記凸部の側部を埋め込むように、前記誘電体ブロック層上にInGaNからなる半導体層を形成する工程とを備える、窒化物系半導体発光素子の製造方法。
Forming a light emitting layer;
Forming a clad layer made of Mg-doped AlGaN on the light emitting layer;
Forming a convex portion and a flat portion on the cladding layer by etching the cladding layer;
Forming a dielectric block layer on the side surface of the convex portion and on the flat portion;
And a step of forming a semiconductor layer made of InGaN on the dielectric block layer so as to embed a side portion of the convex portion.
JP2007032961A 2007-02-14 2007-02-14 Nitride-based semiconductor light-emitting device and manufacturing method thereof Expired - Fee Related JP4812649B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007032961A JP4812649B2 (en) 2007-02-14 2007-02-14 Nitride-based semiconductor light-emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007032961A JP4812649B2 (en) 2007-02-14 2007-02-14 Nitride-based semiconductor light-emitting device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005230166A Division JP4024259B2 (en) 2005-08-08 2005-08-08 Nitride semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2007158374A JP2007158374A (en) 2007-06-21
JP4812649B2 true JP4812649B2 (en) 2011-11-09

Family

ID=38242213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007032961A Expired - Fee Related JP4812649B2 (en) 2007-02-14 2007-02-14 Nitride-based semiconductor light-emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4812649B2 (en)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0424259A (en) * 1990-05-21 1992-01-28 Asahi Chem Ind Co Ltd Granular carbon fiber aggregate
JPH10126010A (en) * 1996-10-23 1998-05-15 Ricoh Co Ltd Manufacturing method of semiconductor laser device
JP3957359B2 (en) * 1997-05-21 2007-08-15 シャープ株式会社 Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JP3464890B2 (en) * 1997-07-30 2003-11-10 株式会社東芝 Semiconductor light emitting device
JPH1187850A (en) * 1997-09-03 1999-03-30 Sharp Corp Nitride compound semiconductor laser element and laser device
JP4260276B2 (en) * 1998-03-27 2009-04-30 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP3439168B2 (en) * 1999-01-22 2003-08-25 三洋電機株式会社 Semiconductor laser
JP2001068786A (en) * 1999-06-24 2001-03-16 Sharp Corp Nitride compound semiconductor light-emitting device and its manufacture
JP4111696B2 (en) * 2001-08-08 2008-07-02 三洋電機株式会社 Nitride semiconductor laser device

Also Published As

Publication number Publication date
JP2007158374A (en) 2007-06-21

Similar Documents

Publication Publication Date Title
JP3897186B2 (en) Compound semiconductor laser
JP4272239B2 (en) Semiconductor optical device manufacturing method
JP4847780B2 (en) Semiconductor laser diode, manufacturing method thereof, and semiconductor laser diode assembly
US7456039B1 (en) Method for manufacturing semiconductor optical device
WO2007097411A1 (en) Double wavelength semiconductor light emitting device and method for manufacturing same
JP2006135221A (en) Semiconductor light emitting element
KR101020118B1 (en) Monolithic semiconductor laser
JP4111696B2 (en) Nitride semiconductor laser device
JP2009212386A (en) Method of manufacturing semiconductor light element
JP5347236B2 (en) Semiconductor optical device manufacturing method
JP3813472B2 (en) Nitride semiconductor light emitting device
JP2006093682A (en) Semiconductor laser and method of manufacturing the same
JP3459607B2 (en) Semiconductor laser device and method of manufacturing the same
JPH11204882A (en) Nitride semiconductor laser element and its manufacture
JP4960777B2 (en) Edge-emitting semiconductor laser chip
JP4812649B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP3889772B2 (en) Nitride semiconductor light emitting device
JP4024259B2 (en) Nitride semiconductor light emitting device
JP4497606B2 (en) Semiconductor laser device
JP2005197754A (en) Semiconductor light-emitting device and manufacturing method therefor
JP2000091696A (en) Semiconductor element, semiconductor light-emitting element and manufacture thereof
JP2007157802A (en) Semiconductor laser device and method of manufacturing same
JP2007318077A (en) Method of manufacturing semiconductor laser element
JP2007227652A (en) Two-wavelength semiconductor light-emitting device and manufacturing method thereof
JP2005327907A (en) Semiconductor laser element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110823

R151 Written notification of patent or utility model registration

Ref document number: 4812649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees