JP5205901B2 - Semiconductor laser device manufacturing method and semiconductor laser device - Google Patents

Semiconductor laser device manufacturing method and semiconductor laser device Download PDF

Info

Publication number
JP5205901B2
JP5205901B2 JP2007252133A JP2007252133A JP5205901B2 JP 5205901 B2 JP5205901 B2 JP 5205901B2 JP 2007252133 A JP2007252133 A JP 2007252133A JP 2007252133 A JP2007252133 A JP 2007252133A JP 5205901 B2 JP5205901 B2 JP 5205901B2
Authority
JP
Japan
Prior art keywords
layer
inp
optical confinement
semiconductor
based compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007252133A
Other languages
Japanese (ja)
Other versions
JP2009087994A (en
Inventor
英樹 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007252133A priority Critical patent/JP5205901B2/en
Publication of JP2009087994A publication Critical patent/JP2009087994A/en
Application granted granted Critical
Publication of JP5205901B2 publication Critical patent/JP5205901B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体レーザ素子の作製方法および半導体レーザ素子に関するものである。   The present invention relates to a method for manufacturing a semiconductor laser element and a semiconductor laser element.

非特許文献1には、周期的に配列された細線状の活性領域を有する分布帰還型(DFB)半導体レーザ素子が記載されている。この半導体レーザ素子では、p型InP基板上に上記活性領域を含む埋め込みヘテロ構造を作製している。また、非特許文献2にも、細線状活性領域を有する半導体レーザ素子が記載されている。この文献には、細線状の活性領域をエッチングにより形成して活性領域間を埋め込むことにより半導体レーザ素子を作製する場合、n型InP基板を用いるよりもp型InP基板を用いるほうが閾値電流密度が低減されることが記載されている。なお、周期的に配列された細線状の活性領域を有するDFB半導体レーザ素子は、複素結合型(または活性層分離型)DFBレーザ素子と呼ばれることがある。
N.Nunoya et al., “High-Performance1.55-μm Wavelength GaInAsP-InP Distributed-Feedback Lasers With Wirelike ActiveRegions”, IEEE JOURNAL ON SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 7, NO.2, MARCH/APRIL (2001) Y.Miyake et al., “ThresholdCurrent Reduction of GaInAs/GaInAsP/InP SCH Quantum-Well Lasers with Wire-Like ActiveRegion by Using p-Type Substrates”, IEEE PHOTONICS TECHNOLOGY LETTERS, VOL 4,NO 9, SEPTEMBER (1992)
Non-Patent Document 1 describes a distributed feedback (DFB) semiconductor laser element having thin line-like active regions arranged periodically. In this semiconductor laser device, a buried heterostructure including the active region is formed on a p-type InP substrate. Non-Patent Document 2 also describes a semiconductor laser device having a thin linear active region. In this document, when a semiconductor laser device is manufactured by forming a thin line active region by etching and embedding between active regions, the threshold current density is higher when a p-type InP substrate is used than when an n-type InP substrate is used. It is described that it is reduced. Note that a DFB semiconductor laser element having thin line-shaped active regions arranged periodically may be called a complex coupling type (or active layer separation type) DFB laser element.
N.Nunoya et al., “High-Performance1.55-μm Wavelength GaInAsP-InP Distributed-Feedback Lasers With Wirelike ActiveRegions”, IEEE JOURNAL ON SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 7, NO.2, MARCH / APRIL (2001 ) Y.Miyake et al., “Threshold Current Reduction of GaInAs / GaInAsP / InP SCH Quantum-Well Lasers with Wire-Like ActiveRegion by Using p-Type Substrates”, IEEE PHOTONICS TECHNOLOGY LETTERS, VOL 4, NO 9, SEPTEMBER (1992)

非特許文献2には、細線状の活性領域をエッチングにより形成して活性領域間を埋め込む場合、p型InP基板を用いることが好ましい旨が述べられている。図13は、従来の複素結合型DFBレーザ素子の構造を示す断面図であり、細線状の活性領域を含む発光層およびその周辺構造のレーザ発振方向に沿った断面を拡大して示している。図13に示すように、従来の複素結合型DFBレーザ素子100は、p型InP基板102、p型InPクラッド層104、p型GaInAsP光閉じ込め層106、n型GaInAsP光閉じ込め層108、およびn型InPクラッド層110を備えている。そして、p型GaInAsP光閉じ込め層106とn型GaInAsP光閉じ込め層108との間には発光層112が設けられており、発光層112は、周期的に配列された複数の細線状の活性領域114と、該複数の活性領域114の間に設けられたアンドープInPからなる中間半導体領域116とを有している。各活性領域114は、障壁層および井戸層が交互に積層されて成る量子井戸構造114aを含んで構成されている。   Non-Patent Document 2 states that it is preferable to use a p-type InP substrate when a thin-line active region is formed by etching and embedded between the active regions. FIG. 13 is a cross-sectional view showing the structure of a conventional complex coupled DFB laser device, and shows an enlarged cross section along the laser oscillation direction of a light emitting layer including a thin-line active region and its peripheral structure. As shown in FIG. 13, a conventional complex coupled DFB laser device 100 includes a p-type InP substrate 102, a p-type InP cladding layer 104, a p-type GaInAsP light confinement layer 106, an n-type GaInAsP light confinement layer 108, and an n-type. An InP cladding layer 110 is provided. A light-emitting layer 112 is provided between the p-type GaInAsP light confinement layer 106 and the n-type GaInAsP light confinement layer 108. The light-emitting layer 112 includes a plurality of thin-line active regions 114 arranged periodically. And an intermediate semiconductor region 116 made of undoped InP provided between the plurality of active regions 114. Each active region 114 includes a quantum well structure 114a in which barrier layers and well layers are alternately stacked.

図14は、図13に示した複素結合型DFBレーザ素子100におけるバンド構造を示す図である。図14において、BG1は活性領域114のバンドギャップを示し、BG2はp型GaInAsP光閉じ込め層106のバンドギャップを示し、BG3はp型InPクラッド層104のバンドギャップを示し、BG4はn型GaInAsP光閉じ込め層108のバンドギャップを示し、BG5はn型InPクラッド層110のバンドギャップを示している。   FIG. 14 is a diagram showing a band structure in the complex coupled DFB laser device 100 shown in FIG. In FIG. 14, BG1 represents the band gap of the active region 114, BG2 represents the band gap of the p-type GaInAsP optical confinement layer 106, BG3 represents the band gap of the p-type InP cladding layer 104, and BG4 represents the n-type GaInAsP light. The band gap of the confinement layer 108 is shown, and BG5 shows the band gap of the n-type InP clad layer 110.

複素結合型DFBレーザ素子100を作製する際には、活性領域114をエッチングにより形成し、活性領域114同士の隙間を中間半導体領域116により埋め込む方法が採用されることがある。この場合、中間半導体領域116の構成材料(アンドープInP)が活性領域114上にも薄く堆積してしまう。これにより活性領域114とn型GaInAsP光閉じ込め層108との間に堆積層が形成されると、この堆積層によって複素結合型DFBレーザ素子100のバンド構造が変化することとなる。なお、図14に示すBG6は、この堆積層のバンドギャップを示している。例えば当該堆積層がInPからなる場合、InPの伝導帯側のバンドオフセットは価電子帯側より小さく、また、電子は正孔に比べ移動度が大きいので、当該堆積層によるバンド構造変化は、活性領域114へ向けて移動する電子にとって障壁とはなりにくい。   When the complex coupled DFB laser device 100 is manufactured, a method in which the active region 114 is formed by etching and the gap between the active regions 114 is filled with the intermediate semiconductor region 116 may be employed. In this case, the constituent material (undoped InP) of the intermediate semiconductor region 116 is deposited thinly on the active region 114 as well. As a result, when a deposited layer is formed between the active region 114 and the n-type GaInAsP optical confinement layer 108, the band structure of the complex coupled DFB laser device 100 is changed by the deposited layer. Note that BG6 shown in FIG. 14 indicates the band gap of this deposited layer. For example, when the deposited layer is made of InP, the band offset on the conduction band side of InP is smaller than that on the valence band side, and electrons have a higher mobility than holes. It is difficult for electrons moving toward the region 114 to be a barrier.

これに対し、図15はn型InP基板上に複素結合型DFBレーザ素子が形成された場合のバンド構造を示す図である。この場合、BG7はn型GaInAsP光閉じ込め層のバンドギャップを示し、BG8はn型InPクラッド層のバンドギャップを示し、BG9はp型GaInAsP光閉じ込め層のバンドギャップを示し、BG10はp型InPクラッド層のバンドギャップを示す。図15に示すように、InP堆積層(BG6)の価電子帯側のバンドオフセットは伝導帯側より大きく、また正孔は電子に比べ移動度が小さい。したがって、n型InP基板上に複素結合型DFBレーザ素子を形成した場合、上記堆積層によるバンド構造変化は、活性領域114へ向けて移動する正孔の障壁となってしまう。これが、従来の複素結合型DFBレーザ素子においてp型のInP基板が用いられてきた理由である。   On the other hand, FIG. 15 is a diagram showing a band structure when a complex coupled DFB laser element is formed on an n-type InP substrate. In this case, BG7 represents the band gap of the n-type GaInAsP optical confinement layer, BG8 represents the band gap of the n-type InP cladding layer, BG9 represents the band gap of the p-type GaInAsP optical confinement layer, and BG10 represents the p-type InP cladding. The band gap of the layer is shown. As shown in FIG. 15, the band offset on the valence band side of the InP deposited layer (BG6) is larger than that on the conduction band side, and holes have a lower mobility than electrons. Therefore, when a complex coupled DFB laser element is formed on an n-type InP substrate, the band structure change due to the deposited layer becomes a barrier for holes moving toward the active region 114. This is the reason why p-type InP substrates have been used in conventional complex coupled DFB laser elements.

しかしながら、n型InP基板を用いた複素結合型DFBレーザ素子も実用化されることが望ましい。InP基板の導電型に拘わらず複素結合型DFBレーザ素子を作製可能であれば、あらゆる作製プロセスに対し、柔軟に対応できる。また、変調器等を集積する場合には、素子分離の観点から、n型InP基板を用いて移動度の小さい正孔を供給するp型InPクラッド層を活性層の上方に配置する方が有利である。n型InP基板を用いた複素結合型DFBレーザ素子を実用化するためには、n型InP基板上に形成した複素結合型DFBレーザ素子の発光効率を向上させる必要がある。   However, it is desirable that a complex coupled DFB laser element using an n-type InP substrate is also put into practical use. As long as a complex coupled DFB laser element can be manufactured regardless of the conductivity type of the InP substrate, it can flexibly cope with any manufacturing process. When integrating a modulator or the like, it is more advantageous to dispose a p-type InP cladding layer for supplying holes with low mobility using an n-type InP substrate above the active layer from the viewpoint of element isolation. It is. In order to put a complex coupled DFB laser element using an n-type InP substrate into practical use, it is necessary to improve the light emission efficiency of the complex coupled DFB laser element formed on the n-type InP substrate.

本発明は、上記した問題点を鑑みてなされたものであり、n型InP基板を用い且つ発光効率を向上させ得る半導体レーザ素子の作製方法および半導体レーザ素子を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a method for manufacturing a semiconductor laser element and a semiconductor laser element that can improve light emission efficiency using an n-type InP substrate.

上記した課題を解決するために、本発明による半導体レーザ素子の作製方法は、n型InP基板上に、n型InP系化合物半導体を含む第1クラッド層および第1光閉じ込め層、InP系化合物半導体を含む活性層、並びにp型InP系化合物半導体を含む第2光閉じ込め層を成長させる第1の成長工程と、第2光閉じ込め層上に周期的に配列された複数のマスクパターンを有するマスクを用いて第2光閉じ込め層および活性層をエッチングすることにより、周期的に配列された複数の細線領域を形成する細線形成工程と、複数の細線領域に含まれる活性層の側面をInP系化合物半導体により埋め込む埋込工程と、複数の細線領域に含まれる第2光閉じ込め層と隣接するように、p型InP系化合物半導体を含む第2クラッド層を成長させる第2の成長工程とを備えることを特徴とする。   In order to solve the above-described problems, a method of manufacturing a semiconductor laser device according to the present invention includes a first cladding layer, an first optical confinement layer, and an InP compound semiconductor including an n type InP compound semiconductor on an n type InP substrate. A first growth step of growing an active layer containing a second optical confinement layer containing a p-type InP-based compound semiconductor, and a mask having a plurality of mask patterns periodically arranged on the second optical confinement layer And etching the second optical confinement layer and the active layer to form a plurality of fine line regions arranged periodically, and the side surface of the active layer included in the plurality of fine line regions is defined as an InP-based compound semiconductor. And a second cladding layer containing a p-type InP-based compound semiconductor is grown so as to be adjacent to the second optical confinement layer included in the plurality of thin line regions. Characterized in that it comprises a second growth step.

この半導体レーザ素子の作製方法においては、第1の成長工程の際に、本来細線領域となるべき活性層に加え、更に第2光閉じ込め層をその上に成長させている。そして、細線形成工程において活性層および第2光閉じ込め層をエッチングして複数の細線領域を形成するので、各細線領域には第2光閉じ込め層が含まれる。その後、細線領域に含まれる活性層の側面が埋込工程において埋め込まれるが、このとき細線領域上に形成される薄い堆積層は、細線領域に含まれる第2光閉じ込め層上に形成される。そして、第2の成長工程において第2光閉じ込め層と隣接するように第2クラッド層が形成されるので、上述した薄い堆積層は、第2光閉じ込め層と第2クラッド層との間に位置することとなる。したがって、細線領域に含まれる活性層と第2光閉じ込め層との間に堆積層は形成されないので、堆積層によるバンド構造変化は正孔の障壁とは成り難い。すなわち、この半導体レーザ素子の作製方法によれば、n型InP基板を用いつつ発光効率を向上させることができる。   In this method of manufacturing a semiconductor laser device, in the first growth step, a second optical confinement layer is further grown thereon in addition to the active layer that should originally be a thin line region. In the fine line forming step, the active layer and the second optical confinement layer are etched to form a plurality of fine line regions, so that each fine line region includes the second optical confinement layer. Thereafter, the side surface of the active layer included in the thin line region is embedded in the embedding process. At this time, a thin deposited layer formed on the thin line region is formed on the second optical confinement layer included in the thin line region. Then, since the second cladding layer is formed adjacent to the second optical confinement layer in the second growth step, the thin deposited layer described above is positioned between the second optical confinement layer and the second cladding layer. Will be. Therefore, no deposited layer is formed between the active layer included in the thin line region and the second optical confinement layer, and therefore the band structure change due to the deposited layer is unlikely to be a hole barrier. That is, according to this method for manufacturing a semiconductor laser element, the light emission efficiency can be improved while using the n-type InP substrate.

また、半導体レーザ素子の作製方法は、第2クラッド層がp型InPからなり、第2光閉じ込め層および活性層がInPのバンドギャップより狭いバンドギャップを有し、埋込工程におけるInP系化合物半導体がアンドープInPからなることを特徴としてもよい。活性層および第2光閉じ込め層のバンドギャップがInPのバンドギャップより狭く、且つ埋込工程におけるInP系化合物半導体がアンドープInPからなる場合、図13に示した従来の複素結合型DFBレーザ素子ではInP堆積層による障壁作用が顕著となる(図15参照)。これに対し、上記した半導体レーザ素子の作製方法における堆積層は第2光閉じ込め層と第2クラッド層との間に形成されるので、同じ組成の堆積層(InP)と第2クラッド層(p型InP)とが互いに接することとなり、堆積層は正孔に対する障壁とはなりにくい。したがって、発光効率をより向上させることができる。   In addition, a semiconductor laser device manufacturing method is such that the second cladding layer is made of p-type InP, the second optical confinement layer and the active layer have a band gap narrower than the band gap of InP, and the InP-based compound semiconductor in the embedding step. May be made of undoped InP. When the band gap of the active layer and the second optical confinement layer is narrower than the band gap of InP and the InP compound semiconductor in the embedding process is made of undoped InP, the conventional complex coupled DFB laser device shown in FIG. The barrier action due to the deposited layer becomes significant (see FIG. 15). On the other hand, since the deposition layer in the above-described method for manufacturing a semiconductor laser device is formed between the second optical confinement layer and the second cladding layer, the deposition layer (InP) having the same composition and the second cladding layer (p Type InP) are in contact with each other, and the deposited layer is unlikely to be a barrier against holes. Therefore, the luminous efficiency can be further improved.

また、半導体レーザ素子の作製方法は、第1の成長工程の際に、第2光閉じ込め層上にp型InP層を更に成長させ、細線形成工程の際に、p型InP層、第2光閉じ込め層および活性層をマスクを用いてエッチングすることにより複数の細線領域を形成することを特徴としてもよい。この場合、細線形成工程により形成される各細線領域にはp型InP層が含まれる。そして、埋込工程の際には、このp型InP層から細線領域の隙間へInPが移動(マストランスポート)する。これにより、例えば細線領域の隙間が狭く深い場合であっても、埋め込まれるInPの結晶性の劣化(例えばボイドの発生など)を抑えることができる。   In addition, in the method of manufacturing the semiconductor laser element, a p-type InP layer is further grown on the second optical confinement layer during the first growth step, and the p-type InP layer and the second light are formed during the thin line formation step. A plurality of thin line regions may be formed by etching the confinement layer and the active layer using a mask. In this case, each fine line region formed by the fine line forming step includes a p-type InP layer. In the embedding process, InP moves (mass transport) from the p-type InP layer to the gap in the thin line region. Thereby, for example, even when the gap between the thin line regions is narrow and deep, deterioration of the crystallinity of the embedded InP (for example, generation of voids) can be suppressed.

また、半導体レーザ素子の作製方法は、埋込工程の際に、活性層の側面を埋め込むInP系化合物半導体にRuまたは/及びFeをドープすることを特徴としてもよい。これにより、活性層の側面を埋め込むInP系化合物半導体を半絶縁性とし、細線領域内にキャリアをより一層効果的に閉じ込めることができる。また、Feをドープする場合には、当該InP系化合物半導体上にアンドープInP系化合物半導体を更に成長させることが好ましい。活性層の側面を埋め込むInP系化合物半導体にFeをドープすると、第2クラッド層に含まれるp型ドーパントであるZnとFeとの相互拡散によって当該InP系化合物半導体の層厚方向に抵抗分布が生じ、活性層へ注入されるキャリアの密度にも分布が生じてしまう。このような場合、当該InP系化合物半導体と第2クラッド層との間にアンドープInP系化合物半導体層を更に設けることによって、ZnとFeとの相互拡散を好適に抑制できる。   The semiconductor laser device manufacturing method may be characterized in that Ru or / and Fe are doped into the InP-based compound semiconductor in which the side surface of the active layer is embedded in the embedding step. As a result, the InP-based compound semiconductor that embeds the side surface of the active layer can be made semi-insulating, and carriers can be more effectively confined in the thin line region. When Fe is doped, it is preferable to further grow an undoped InP-based compound semiconductor on the InP-based compound semiconductor. When Fe is doped into the InP-based compound semiconductor that embeds the side surface of the active layer, resistance distribution occurs in the layer thickness direction of the InP-based compound semiconductor due to mutual diffusion of p-type dopants Zn and Fe contained in the second cladding layer. Also, a distribution occurs in the density of carriers injected into the active layer. In such a case, mutual diffusion of Zn and Fe can be suitably suppressed by further providing an undoped InP-based compound semiconductor layer between the InP-based compound semiconductor and the second cladding layer.

また、本発明による半導体レーザ素子は、n型InP基板と、n型InP基板上に設けられたn型InP系化合物半導体を含む第1クラッド層と、第1クラッド層上に設けられたn型InP系化合物半導体を含む第1光閉じ込め層と、第1光閉じ込め層上に設けられ、InP系化合物半導体による活性層、および該活性層上に設けられたp型InP系化合物半導体を含む第2光閉じ込め層を有し、周期的に配列された複数の細線領域と、複数の細線領域間に設けられたInP系化合物半導体を含む中間半導体領域と、第2光閉じ込め層と隣接するように複数の細線領域上および中間半導体領域上に設けられたp型InP系化合物半導体を含む第2クラッド層と、を備えることを特徴とする。   The semiconductor laser device according to the present invention includes an n-type InP substrate, a first clad layer including an n-type InP-based compound semiconductor provided on the n-type InP substrate, and an n-type provided on the first clad layer. A first optical confinement layer including an InP-based compound semiconductor; an active layer formed on the first optical confinement layer; the active layer formed of an InP-based compound semiconductor; and a second including a p-type InP-based compound semiconductor provided on the active layer. A plurality of fine line regions having a light confinement layer and periodically arranged, a plurality of intermediate semiconductor regions including an InP-based compound semiconductor provided between the plurality of fine line regions, and a plurality of fine line regions adjacent to the second light confinement layer And a second cladding layer including a p-type InP-based compound semiconductor provided on the thin wire region and the intermediate semiconductor region.

この半導体レーザ素子においては、各細線領域が、活性層に加えて第2光閉じ込め層を含んでいる。前述したように、このような半導体レーザ素子を作製する際には、細線領域の隙間を埋め込む際に細線領域上に形成される薄い堆積層が、第2光閉じ込め層上に形成される。そして、第2光閉じ込め層と隣接するように第2クラッド層が設けられているので、上述した薄い堆積層は、第2光閉じ込め層と第2クラッド層との間に位置することとなる。したがって、細線領域に含まれる活性層と第2光閉じ込め層との間に堆積層は形成されないので、堆積層によるバンド構造変化は正孔の障壁とは成り難い。すなわち、この半導体レーザ素子によれば、n型InP基板を備えつつ発光効率を向上させることができる。   In this semiconductor laser device, each thin line region includes a second optical confinement layer in addition to the active layer. As described above, when manufacturing such a semiconductor laser device, a thin deposited layer formed on the fine line region when the gap in the fine line region is filled is formed on the second optical confinement layer. Since the second cladding layer is provided so as to be adjacent to the second optical confinement layer, the thin deposited layer described above is located between the second optical confinement layer and the second cladding layer. Therefore, no deposited layer is formed between the active layer included in the thin line region and the second optical confinement layer, and therefore the band structure change due to the deposited layer is unlikely to be a hole barrier. That is, according to this semiconductor laser device, the light emission efficiency can be improved while the n-type InP substrate is provided.

また、半導体レーザ素子は、第2クラッド層がp型InPからなり、第2光閉じ込め層および活性層がInPのバンドギャップより狭いバンドギャップを有し、中間半導体領域がアンドープInPからなることを特徴としてもよい。活性層および第2光閉じ込め層のバンドギャップがInPのバンドギャップより狭く、且つ中間半導体領域がアンドープInPからなる場合、従来の複素結合型DFBレーザ素子ではInP堆積層による障壁作用が顕著となる(図15参照)。これに対し、上記した半導体レーザ素子を作製する際には、堆積層は第2光閉じ込め層と第2クラッド層との間に形成されるので、同じ組成の堆積層(InP)と第2クラッド層(p型InP)とが互いに接することとなり、堆積層は正孔に対する障壁とはなりにくい。したがって、発光効率をより向上させることができる。   In the semiconductor laser device, the second cladding layer is made of p-type InP, the second optical confinement layer and the active layer have a band gap narrower than the band gap of InP, and the intermediate semiconductor region is made of undoped InP. It is good. When the band gap of the active layer and the second optical confinement layer is narrower than the band gap of InP and the intermediate semiconductor region is made of undoped InP, the barrier action due to the InP deposited layer becomes significant in the conventional complex coupled DFB laser element ( FIG. 15). On the other hand, when the semiconductor laser device described above is manufactured, the deposition layer is formed between the second optical confinement layer and the second cladding layer, so that the deposition layer (InP) having the same composition and the second cladding are formed. The layer (p-type InP) is in contact with each other, and the deposited layer is unlikely to be a barrier against holes. Therefore, the luminous efficiency can be further improved.

また、半導体レーザ素子は、中間半導体領域にRuまたは/及びFeがドープされていることを特徴としてもよい。これにより、中間半導体領域を半絶縁性とし、細線領域内にキャリアをより一層効果的に閉じ込めることができる。また、Feがドープされている場合には、中間半導体領域と第2クラッド層との間にアンドープInP系化合物半導体層を更に備えることが好ましい。中間半導体領域にFeがドープされていると、第2クラッド層に含まれるp型ドーパントであるZnとFeとの相互拡散によって中間半導体領域の層厚方向に抵抗分布が生じ、活性層へ注入されるキャリアの密度にも分布が生じてしまう。このような場合、中間半導体領域と第2クラッド層との間にアンドープInP系化合物半導体層を更に設けることによって、ZnとFeとの相互拡散を好適に抑制できる。   The semiconductor laser element may be characterized in that the intermediate semiconductor region is doped with Ru or / and Fe. Thereby, the intermediate semiconductor region can be made semi-insulating, and carriers can be more effectively confined in the thin line region. When Fe is doped, it is preferable to further include an undoped InP-based compound semiconductor layer between the intermediate semiconductor region and the second cladding layer. When Fe is doped in the intermediate semiconductor region, a resistance distribution is generated in the layer thickness direction of the intermediate semiconductor region due to mutual diffusion of Zn and Fe, which are p-type dopants contained in the second cladding layer, and is injected into the active layer. Distribution also occurs in the density of carriers. In such a case, the mutual diffusion of Zn and Fe can be suitably suppressed by further providing an undoped InP-based compound semiconductor layer between the intermediate semiconductor region and the second cladding layer.

本発明に係る半導体レーザ素子の作製方法および半導体レーザ素子によれば、n型InP基板を用い且つ発光効率を向上させることができる。   According to the method for manufacturing a semiconductor laser device and the semiconductor laser device according to the present invention, the n-type InP substrate can be used and the light emission efficiency can be improved.

以下、添付図面を参照しながら本発明による半導体レーザ素子の作製方法および半導体レーザ素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。   Embodiments of a semiconductor laser device manufacturing method and a semiconductor laser device according to the present invention will be described below in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.

(第1の実施の形態)
図1は、本発明の第1実施形態に係る半導体レーザ素子の構造を示す一部切欠き斜視図である。また、図2は、図1に示すA部分を拡大して示す側面断面図である。本実施形態の半導体レーザ素子10は複素結合型DFBレーザの構成を備えており、所定波長のレーザ光を出力する。図1を参照すると、半導体レーザ素子10は、主面37aを有するn型InP基板37を備えている。
(First embodiment)
FIG. 1 is a partially cutaway perspective view showing the structure of the semiconductor laser device according to the first embodiment of the present invention. FIG. 2 is an enlarged side sectional view showing a portion A shown in FIG. The semiconductor laser device 10 of this embodiment has a configuration of a complex coupled DFB laser and outputs laser light having a predetermined wavelength. Referring to FIG. 1, the semiconductor laser device 10 includes an n-type InP substrate 37 having a main surface 37a.

また、半導体レーザ素子10は、第1光閉じ込め層13、複数の細線領域15、中間半導体領域17、第1クラッド層27、および第2クラッド層29を備えている。このうち、第1光閉じ込め層13、複数の細線領域15、および中間半導体領域17は、所定方向(レーザ発振方向)に沿って延びる半導体メサ25を構成している。第1光閉じ込め層13は第1クラッド層27上に設けられており、第1クラッド層27よりバンドギャップが狭いn型InP系化合物半導体を主に含む。一実施例としては、第1光閉じ込め層13はn型GaInAsPからなる。   The semiconductor laser element 10 also includes a first optical confinement layer 13, a plurality of fine wire regions 15, an intermediate semiconductor region 17, a first cladding layer 27, and a second cladding layer 29. Among these, the 1st optical confinement layer 13, the some thin wire | line area | region 15, and the intermediate | middle semiconductor region 17 comprise the semiconductor mesa 25 extended along a predetermined direction (laser oscillation direction). The first optical confinement layer 13 is provided on the first cladding layer 27 and mainly includes an n-type InP-based compound semiconductor having a narrower band gap than the first cladding layer 27. As an example, the first optical confinement layer 13 is made of n-type GaInAsP.

複数の細線領域15は、第1光閉じ込め層13上においてレーザ発振方向と直交する方向を長手方向としてそれぞれ形成され、レーザ発振方向に周期的に配列されている。なお、細線領域15の細線幅W(図2参照)は、半導体レーザ素子10がより少ない電流で動作するために例えば80〜90[nm]に設定され、細線領域15を量子細線構造とする場合には高い微分利得を得るために例えば30[nm]以下に設定される。また、細線領域15の周期Λ(図2参照)は、出力しようとするレーザ光の波長に応じて設定され、例えばレーザ光の波長が1550[nm]である場合には240[nm]に設定され、レーザ光の波長が1300[nm]である場合には200[nm]に設定される。   The plurality of thin line regions 15 are formed on the first optical confinement layer 13 with the direction perpendicular to the laser oscillation direction as the longitudinal direction, and are periodically arranged in the laser oscillation direction. The fine line width W (see FIG. 2) of the fine line region 15 is set to, for example, 80 to 90 [nm] so that the semiconductor laser element 10 operates with a smaller current, and the fine line region 15 has a quantum fine line structure. Is set to, for example, 30 [nm] or less in order to obtain a high differential gain. The period Λ (see FIG. 2) of the thin line region 15 is set according to the wavelength of the laser beam to be output. For example, when the wavelength of the laser beam is 1550 [nm], it is set to 240 [nm]. When the wavelength of the laser beam is 1300 [nm], it is set to 200 [nm].

図2に示すように、複数の細線領域15それぞれは、第1光閉じ込め層13上に設けられた活性層21と、活性層21上に設けられた第2光閉じ込め層23とを有している。活性層21はInP系化合物半導体を主に含んで構成され、一実施例としては、活性層21は多重量子井戸構造を有しており、アンドープ(すなわち、積極的に不純物がドープされていない)GaInAsPからなる障壁層(バリア層)21aおよび井戸層21bが交互に積層されて成る。一実施例としては、井戸層21bが2層、障壁層21aが3層設けられる。また、井戸層21bの層厚は例えば6[nm]、障壁層21aの層厚は例えば9[nm]である。   As shown in FIG. 2, each of the plurality of thin line regions 15 includes an active layer 21 provided on the first optical confinement layer 13 and a second optical confinement layer 23 provided on the active layer 21. Yes. The active layer 21 mainly includes an InP-based compound semiconductor. As an example, the active layer 21 has a multiple quantum well structure and is undoped (that is, not actively doped with impurities). Barrier layers (barrier layers) 21a and well layers 21b made of GaInAsP are alternately stacked. As an example, two well layers 21b and three barrier layers 21a are provided. The layer thickness of the well layer 21b is, for example, 6 [nm], and the layer thickness of the barrier layer 21a is, for example, 9 [nm].

なお、活性層21の多重量子井戸構造は、圧縮歪の井戸層21b及び引張り歪の障壁層21aを含む歪補償量子井戸構造であることが好ましい。また、この場合、井戸層21bの圧縮歪量が1.0%程度、障壁層21aの引張り歪量が−0.15%程度であると尚良い。   The multiple quantum well structure of the active layer 21 is preferably a strain compensated quantum well structure including a compressive strain well layer 21b and a tensile strain barrier layer 21a. In this case, it is more preferable that the compressive strain amount of the well layer 21b is about 1.0% and the tensile strain amount of the barrier layer 21a is about -0.15%.

第2光閉じ込め層23は、第2クラッド層29よりバンドギャップが狭いp型InP系化合物半導体を主に含む。一実施例としては、第2光閉じ込め層23はp型GaInAsPからなる。第2光閉じ込め層23の層厚は、活性層21の層厚(すなわち多重量子井戸構造における障壁層21aおよび井戸層21bの数)に応じて調整されることが好ましく、例えば上述のように厚さ6[nm]の井戸層21bが2層、厚さ9[nm]の障壁層21aが3層それぞれ設けられる場合には、第2光閉じ込め層23の層厚を140[nm]以下とするとよい。すなわち、当該半導体レーザ素子10の作製過程(後述)においてはエッチングにより細線領域15を形成するが、そのエッチング深さを所定の深さ以下(例えば200[nm]以下)とする為に、第2光閉じ込め層23の層厚は、該エッチング深さから活性層21の層厚および第1光閉じ込め層13に対するエッチング深さを差し引いた値以下に設定される。   The second optical confinement layer 23 mainly includes a p-type InP-based compound semiconductor having a narrower band gap than the second cladding layer 29. As an example, the second optical confinement layer 23 is made of p-type GaInAsP. The layer thickness of the second optical confinement layer 23 is preferably adjusted according to the layer thickness of the active layer 21 (that is, the number of barrier layers 21a and well layers 21b in the multiple quantum well structure). For example, the thickness is as described above. In the case where two well layers 21b having a thickness of 6 [nm] and three barrier layers 21a having a thickness of 9 [nm] are provided, the thickness of the second optical confinement layer 23 is 140 [nm] or less. Good. That is, in the manufacturing process (described later) of the semiconductor laser element 10, the fine line region 15 is formed by etching. In order to set the etching depth to a predetermined depth or less (for example, 200 [nm] or less), the second region 15 is formed. The layer thickness of the optical confinement layer 23 is set to a value obtained by subtracting the layer thickness of the active layer 21 and the etching depth for the first optical confinement layer 13 from the etching depth.

複数の細線領域15同士の隙間は、中間半導体領域17によって埋め込まれている。中間半導体領域17はInP化合物半導体を主に含んで構成され、一実施例としては、中間半導体領域17はアンドープInPからなる。或いは、中間半導体領域17は、Fe及びRuのうち少なくとも一方がドープされた半絶縁性領域であってもよい。中間半導体領域17の層厚は、活性層21の層厚より厚く、活性層21と第2光閉じ込め層23とを合わせた層厚より薄い範囲で設定される。すなわち、中間半導体領域17は活性層21の側面の全てを埋め込むと共に、第2光閉じ込め層23の側面の一部を埋め込んでいる。   Gaps between the plurality of thin line regions 15 are filled with the intermediate semiconductor region 17. The intermediate semiconductor region 17 mainly includes an InP compound semiconductor. As an example, the intermediate semiconductor region 17 is made of undoped InP. Alternatively, the intermediate semiconductor region 17 may be a semi-insulating region doped with at least one of Fe and Ru. The thickness of the intermediate semiconductor region 17 is set in a range that is thicker than the thickness of the active layer 21 and thinner than the total thickness of the active layer 21 and the second optical confinement layer 23. That is, the intermediate semiconductor region 17 embeds all the side surfaces of the active layer 21 and embeds part of the side surfaces of the second optical confinement layer 23.

図1を再び参照する。第1クラッド層27は、n型InP系化合物半導体を主に含んで構成されており、第1光閉じ込め層13とn型InP基板37との間に設けられている。一実施例としては、第1クラッド層27はn型InPからなる。第2クラッド層29は、p型InP系化合物半導体を主に含んで構成されており、複数の細線領域15上および中間半導体領域17上に設けられ、第2光閉じ込め層23と隣接している。一実施例としては、第2クラッド層29はp型InPからなる。第1クラッド層27及び第2クラッド層29は、n型InP基板37の主面37a上の全面に亘って設けられており、半導体メサ25を上下から挟んでいる。   Please refer to FIG. 1 again. The first cladding layer 27 mainly includes an n-type InP-based compound semiconductor, and is provided between the first optical confinement layer 13 and the n-type InP substrate 37. As an example, the first cladding layer 27 is made of n-type InP. The second cladding layer 29 mainly includes a p-type InP-based compound semiconductor, is provided on the plurality of fine line regions 15 and the intermediate semiconductor region 17, and is adjacent to the second optical confinement layer 23. . As an example, the second cladding layer 29 is made of p-type InP. The first cladding layer 27 and the second cladding layer 29 are provided over the entire main surface 37a of the n-type InP substrate 37 and sandwich the semiconductor mesa 25 from above and below.

また、半導体メサ25は、埋め込み領域31によってその側面が埋め込まれている。埋め込み領域31は、例えば第1のp型電流狭窄層31a、n型電流狭窄層31b、及び第2のp型電流狭窄層31cによって構成される。第1のp型電流狭窄層31aは、半導体メサ25が設けられた領域を除く第1クラッド層27上の領域に設けられ、第1クラッド層27の該領域及び半導体メサ25の側面を覆っている。n型電流狭窄層31bは、第1のp型電流狭窄層31a上に設けられている。第2のp型電流狭窄層31cは、n型電流狭窄層31bと、前述した第2クラッド層29との間に設けられている。これらの電流狭窄層31a〜31cは、例えばn型(またはp型)InPからなる。   Further, the side surface of the semiconductor mesa 25 is embedded by the embedded region 31. The buried region 31 is constituted by, for example, a first p-type current confinement layer 31a, an n-type current confinement layer 31b, and a second p-type current confinement layer 31c. The first p-type current confinement layer 31 a is provided in a region on the first cladding layer 27 excluding a region where the semiconductor mesa 25 is provided, and covers the region of the first cladding layer 27 and the side surface of the semiconductor mesa 25. Yes. The n-type current confinement layer 31b is provided on the first p-type current confinement layer 31a. The second p-type current confinement layer 31 c is provided between the n-type current confinement layer 31 b and the second clad layer 29 described above. These current confinement layers 31a to 31c are made of, for example, n-type (or p-type) InP.

また、第2クラッド層29上には、絶縁膜33及び第1の(アノード)電極膜35が形成されている。絶縁膜33は半導体メサ25に対応する開口を有しており、第2クラッド層29と電極膜35とが該開口を介してオーミック接触を成している。n型InP基板37の主面37aとは反対側の裏面には第2の(カソード)電極膜39が設けられており、第2の電極膜39とn型InP基板37とがオーミック接触を成している。   An insulating film 33 and a first (anode) electrode film 35 are formed on the second cladding layer 29. The insulating film 33 has an opening corresponding to the semiconductor mesa 25, and the second cladding layer 29 and the electrode film 35 are in ohmic contact through the opening. A second (cathode) electrode film 39 is provided on the back surface opposite to the main surface 37a of the n-type InP substrate 37, and the second electrode film 39 and the n-type InP substrate 37 form an ohmic contact. doing.

続いて、図3〜図7を参照しながら、本実施形態に係る半導体レーザ素子を作製する方法における主要な工程について説明する。   Subsequently, main steps in the method of manufacturing the semiconductor laser device according to the present embodiment will be described with reference to FIGS.

[第1の成長工程]
まず、図3(a)に示すように、n型InP基板51上に、n型InP系半導体を主に含む第1クラッド層53および第1光閉じ込め層55を成長させる。この成長は、例えば有機金属気相成長炉を用いて行われる。一実施例としては、第1クラッド層53はn型InPからなり、第1光閉じ込め層55はn型GaInAsPからなる。次いで、第1光閉じ込め層55上に、量子井戸構造のための半導体積層(活性層)57を形成する。半導体積層57は、InP系半導体(例えばGaInAsP)からなる多重量子井戸構造を含み、交互に積層された複数の井戸層及び障壁層を有する。半導体積層57内の各層は、例えば有機金属気相成長炉を用いて成長される。一実施例としては、井戸層が2層、障壁層が3層設けられる。また、井戸層の層厚は例えば6[nm]、障壁層の層厚は例えば9[nm]である。半導体積層57の一例では、多重量子井戸構造を圧縮歪の井戸層及び引張り歪の障壁層を含む歪補償量子井戸構造とすることが好ましい。これにより、再成長界面における非発光再結合電流成分を低減できる。この場合、井戸層の圧縮歪量を1.0%、障壁層の引張り歪量を−0.15%とすると尚良い。
[First growth process]
First, as shown in FIG. 3A, a first cladding layer 53 and a first optical confinement layer 55 mainly containing an n-type InP-based semiconductor are grown on an n-type InP substrate 51. This growth is performed using, for example, a metal organic chemical vapor deposition furnace. As an example, the first cladding layer 53 is made of n-type InP, and the first optical confinement layer 55 is made of n-type GaInAsP. Next, a semiconductor stack (active layer) 57 for the quantum well structure is formed on the first optical confinement layer 55. The semiconductor stack 57 includes a multiple quantum well structure made of an InP-based semiconductor (for example, GaInAsP), and has a plurality of well layers and barrier layers stacked alternately. Each layer in the semiconductor stack 57 is grown using, for example, a metal organic chemical vapor deposition reactor. As an example, two well layers and three barrier layers are provided. Further, the thickness of the well layer is, for example, 6 [nm], and the thickness of the barrier layer is, for example, 9 [nm]. In one example of the semiconductor stack 57, the multiple quantum well structure is preferably a strain compensation quantum well structure including a compressive strain well layer and a tensile strain barrier layer. Thereby, the non-light-emitting recombination current component at the regrowth interface can be reduced. In this case, it is more preferable that the compressive strain amount of the well layer is 1.0% and the tensile strain amount of the barrier layer is −0.15%.

そして、半導体積層57上に、p型InP系半導体を主に含む第2光閉じ込め層59を成長させる。この成長は、例えば有機金属気相成長炉を用いて行われる。第2光閉じ込め層59は、後の工程において形成される第2クラッド層よりバンドギャップが小さいInP系半導体からなり、一実施例としてはp型GaInAsPからなる。第2光閉じ込め層59の層厚は、半導体積層57の層厚に応じて調整されることが好ましく、上述のように厚さ6[nm]の井戸層が2層、厚さ9[nm]の障壁層が3層それぞれ設けられる場合には、第2光閉じ込め層59の層厚を例えば140[nm]以下とするとよい。すなわち、後の工程においてエッチングにより細線領域を形成するが、そのエッチング深さを所定の深さ以下(例えば200[nm]以下)とする為に、第2光閉じ込め層59の層厚は、該エッチング深さから半導体積層57の層厚および第1光閉じ込め層55に対するエッチング深さ(例えば20[nm])を差し引いた値以下に設定されるとよい。   Then, a second optical confinement layer 59 mainly including a p-type InP-based semiconductor is grown on the semiconductor stack 57. This growth is performed using, for example, a metal organic chemical vapor deposition furnace. The second optical confinement layer 59 is made of an InP-based semiconductor having a band gap smaller than that of the second cladding layer formed in a later step, and is made of p-type GaInAsP as an example. The layer thickness of the second optical confinement layer 59 is preferably adjusted according to the layer thickness of the semiconductor stack 57, and as described above, there are two well layers having a thickness of 6 [nm] and a thickness of 9 [nm]. When three barrier layers are provided, the thickness of the second optical confinement layer 59 is preferably set to 140 [nm] or less, for example. That is, a thin line region is formed by etching in a later step, and in order to set the etching depth to a predetermined depth or less (for example, 200 [nm] or less), the layer thickness of the second optical confinement layer 59 is The etching depth may be set to be equal to or less than a value obtained by subtracting the layer thickness of the semiconductor stack 57 and the etching depth (for example, 20 [nm]) with respect to the first optical confinement layer 55 from the etching depth.

[細線形成工程]
続いて、細線領域を形成するためのマスクを第2光閉じ込め層59上に形成する。図3(b)に示すように、マスクのために絶縁膜63、例えばシリコン酸化膜といったシリコン系無機化合物膜を堆積する。この堆積は、例えば化学的気相成長法によって行われる。この絶縁膜63上に、レジスト65を塗布する。
[Thin wire forming process]
Subsequently, a mask for forming a fine line region is formed on the second optical confinement layer 59. As shown in FIG. 3B, an insulating film 63, for example, a silicon-based inorganic compound film such as a silicon oxide film is deposited for the mask. This deposition is performed by, for example, chemical vapor deposition. A resist 65 is applied on the insulating film 63.

続いて、図4(a)に示すように、周期的に配列された複数のパターンをレジスト65に転写することにより、レジストマスク67を形成する。この工程において、レジストマスク67は、図2に示した複数の細線領域15に対応するパターンを有するように形成される。レジストマスク67の形成は、例えば、電子ビーム露光法、またはナノインプリント等のリソグラフィー技術を用いて行われる。   Subsequently, as illustrated in FIG. 4A, a resist mask 67 is formed by transferring a plurality of periodically arranged patterns to the resist 65. In this step, the resist mask 67 is formed to have a pattern corresponding to the plurality of thin line regions 15 shown in FIG. The resist mask 67 is formed using, for example, an electron beam exposure method or a lithography technique such as nanoimprint.

続いて、レジストマスク67を用いて絶縁膜63(シリコン酸化膜)をエッチングする。このエッチングは、例えば、CFガスを用いた反応性イオンエッチング等を用いることができる。なお、この工程においてレジストマスク67と絶縁膜63(シリコン酸化膜、例えばSiO)との選択比を確保するために、先の工程において絶縁膜63の膜厚を15〜20[nm]とすることが好ましい。エッチングの後に、レジストマスク67を除去すると、図4(b)に示すように細線領域を形成するための複数のマスクパターン69が形成される。マスクパターン69の配列周期は、細線領域15の周期Λと等しく設定される。すなわち、マスクパターン69の配列周期は出力しようとするレーザ光の波長に応じて設定され、例えばレーザ光の波長が1550[nm]である場合には240[nm]に設定され、レーザ光の波長が1300[nm]である場合には200[nm]に設定される。また、マスクパターン69の幅は、図2に示した細線領域15の細線幅Wと等しく設定される。すなわち、マスクパターン69の幅は、半導体レーザ素子がより少ない電流で動作するために例えば80〜90[nm]に設定され、細線領域を量子細線構造とする場合には高い微分利得を得るために例えば30[nm]以下に設定される。 Subsequently, the insulating film 63 (silicon oxide film) is etched using the resist mask 67. For this etching, for example, reactive ion etching using CF 4 gas can be used. In this process, in order to secure a selection ratio between the resist mask 67 and the insulating film 63 (silicon oxide film, for example, SiO 2 ), the thickness of the insulating film 63 is set to 15 to 20 nm in the previous process. It is preferable. When the resist mask 67 is removed after the etching, a plurality of mask patterns 69 for forming fine line regions are formed as shown in FIG. The arrangement period of the mask pattern 69 is set equal to the period Λ of the fine line region 15. That is, the arrangement period of the mask pattern 69 is set according to the wavelength of the laser beam to be output. For example, when the wavelength of the laser beam is 1550 [nm], it is set to 240 [nm]. Is 1300 [nm], it is set to 200 [nm]. The width of the mask pattern 69 is set equal to the thin line width W of the thin line region 15 shown in FIG. That is, the width of the mask pattern 69 is set to, for example, 80 to 90 [nm] for the semiconductor laser element to operate with a smaller current, and in order to obtain a high differential gain when the fine line region has a quantum fine line structure. For example, it is set to 30 [nm] or less.

続いて、図5(a)に示すように、マスクパターン69を用いて第2光閉じ込め層59および半導体積層57をエッチングし、細線領域71を形成する。このエッチングの一例では、CH/Hを用いたRIEが用いられる。例えば、CH/Hを用いたRIEエッチングとこのエッチング中に半導体表面に堆積する炭素重合物を除去するためのOアッシングとを繰り返すことにより、垂直性に優れた多層細線領域構造を形成できる。このエッチングの結果、第1光閉じ込め層55上には、複数の細線領域71が配列される。細線領域71は、第2光閉じ込め層59と半導体積層(活性層)57とを含む。細線領域71は上述した周期Λで配列され、細線領域71の細線幅はWとされる。 Subsequently, as shown in FIG. 5A, the second light confinement layer 59 and the semiconductor stacked layer 57 are etched using the mask pattern 69 to form the fine line region 71. In this example of etching, RIE using CH 4 / H 2 is used. For example, by repeating RIE etching using CH 4 / H 2 and O 2 ashing to remove the carbon polymer deposited on the semiconductor surface during this etching, a multilayer thin wire region structure with excellent perpendicularity is formed. it can. As a result of this etching, a plurality of fine line regions 71 are arranged on the first optical confinement layer 55. The fine line region 71 includes a second optical confinement layer 59 and a semiconductor stacked layer (active layer) 57. The fine line regions 71 are arranged with the above-described period Λ, and the fine line width of the fine line region 71 is W.

その後、ドライエッチングによる損傷層を除去するために、ウェットエッチングを行う。このエッチングは、例えば硫酸系の溶液を用いる。ウェットエッチングの後、図5(b)に示すようにマスクパターン69を除去する。例えば、シリコン酸化物からなるマスクパターン69はバッファードフッ酸を用いて除去される。   Thereafter, wet etching is performed to remove a damaged layer caused by dry etching. For this etching, for example, a sulfuric acid-based solution is used. After the wet etching, the mask pattern 69 is removed as shown in FIG. For example, the mask pattern 69 made of silicon oxide is removed using buffered hydrofluoric acid.

[埋込工程]
続いて、図6(a)に示すように、複数の細線領域71に含まれる半導体積層57の側面をInP系化合物半導体により埋め込む。一実施例としては、この埋め込みはアンドープInPにより行われる。また、この埋め込みは、半導体積層57の側面を全て埋め込むとともに、第2光閉じ込め層59の側面の半分が埋め込まれる程度の厚さになるまで行うことが好ましい。この埋込工程によって、各細線領域71により提供される利得領域と、利得の無い中間半導体領域73とが所定方向に交互に配列された周期構造が形成される。なお、この埋込工程においては、細線の隙間を均一に埋め込んで平坦な再成長界面を得るために、InP系化合物半導体の成長速度は500[nm/h]以下の低速であることが望ましい。また、InP系化合物半導体の成長温度は600[℃]程度とされることが望ましい。
[Embedding process]
Subsequently, as illustrated in FIG. 6A, the side surface of the semiconductor stack 57 included in the plurality of thin line regions 71 is embedded with an InP-based compound semiconductor. As an example, this embedding is performed with undoped InP. Further, it is preferable that this embedding is performed until all the side surfaces of the semiconductor stack 57 are embedded and the thickness is such that half of the side surfaces of the second optical confinement layer 59 are embedded. By this embedding process, a periodic structure is formed in which a gain region provided by each thin line region 71 and an intermediate semiconductor region 73 having no gain are alternately arranged in a predetermined direction. In this embedding process, the growth rate of the InP-based compound semiconductor is desirably a low speed of 500 [nm / h] or less in order to uniformly fill the gaps between the thin lines and obtain a flat regrowth interface. The growth temperature of the InP-based compound semiconductor is desirably about 600 [° C.].

また、この埋込工程の際には、InP系化合物半導体にRu及びFeの少なくとも一方をドープしつつ、半導体積層57の側面を埋め込んでもよい。これにより、半導体積層57の側面を埋め込む中間半導体領域73を半絶縁性とし、半導体積層57内にキャリアをより一層効果的に閉じ込めることができる。なお、ドープされるRuまたはFeの好適な濃度は、例えばRuは2×1018[cm−3]、Feは6×1016[cm−3]である。 In this embedding process, the side surface of the semiconductor stack 57 may be embedded while doping an InP-based compound semiconductor with at least one of Ru and Fe. Thereby, the intermediate semiconductor region 73 that fills the side surface of the semiconductor stack 57 is made semi-insulating, and carriers can be more effectively confined in the semiconductor stack 57. In addition, suitable concentration of Ru or Fe to be doped is, for example, 2 × 10 18 [cm −3 ] for Ru and 6 × 10 16 [cm −3 ] for Fe.

[第2の成長工程]
続いて、図6(b)に示すように、p型InP系化合物半導体を含む第2クラッド層75を細線領域71上および中間半導体領域73上に亘って成長させる。この工程においては、第2クラッド層75を、細線領域71に含まれる第2光閉じ込め層59と隣接するように、第2光閉じ込め層59を埋め込む形で形成する。一実施例としては、第2クラッド層75はp型InPからなる。なお、中間半導体領域73と第2クラッド層75とが同じ組成のInP系化合物半導体(例えばInP)からなる場合、前述した埋込工程においてFeやRuをドープしつつ、或いは何らドープせずに該InP系化合物半導体を成長させ、第2光閉じ込め層59の途中まで埋め込まれた時点で、それまでのドーパントに代えてp型ドーパント(例えばZn)のドープを開始し、引き続き該InP系化合物半導体を成長させるとよい。そして、細線領域71を埋め込んだ後には成長速度を速め(例えば1[μm/h])、第2クラッド層75を完成させるとよい。
[Second growth process]
Subsequently, as shown in FIG. 6B, a second cladding layer 75 containing a p-type InP-based compound semiconductor is grown over the thin line region 71 and the intermediate semiconductor region 73. In this step, the second cladding layer 75 is formed so as to embed the second light confinement layer 59 so as to be adjacent to the second light confinement layer 59 included in the thin line region 71. As an example, the second cladding layer 75 is made of p-type InP. In the case where the intermediate semiconductor region 73 and the second cladding layer 75 are made of an InP-based compound semiconductor (for example, InP) having the same composition, the above-described embedding process may be performed with or without doping Fe or Ru. When an InP-based compound semiconductor is grown and embedded to the middle of the second optical confinement layer 59, doping of a p-type dopant (for example, Zn) is started instead of the previous dopant, and then the InP-based compound semiconductor is It is good to grow. And after embedding the thin wire | line area | region 71, it is good to increase the growth rate (for example, 1 [micrometer / h]) and to complete the 2nd clad layer 75. FIG.

第2の成長工程ののち、図7に示すように、例えばp型GaInAsからなるコンタクト層77を成長させる。コンタクト層77の成長速度は、通常の成長速度、例えば1[μm/h]程度である。この後に、必要な場合には、埋め込みヘテロ構造といった屈折率導波構造を形成するとよい。すなわち、半導体メサ(例えば幅1.0[μm])を形成後、第1のp型InP電流狭窄層、n型電流狭窄層、及び第2のp型InP電流狭窄層によって半導体メサの側面を埋め込む。これにより、図1及び図2に示した構成の半導体レーザ素子が完成する。   After the second growth step, as shown in FIG. 7, a contact layer 77 made of, for example, p-type GaInAs is grown. The growth rate of the contact layer 77 is a normal growth rate, for example, about 1 [μm / h]. Thereafter, if necessary, a refractive index waveguide structure such as a buried heterostructure may be formed. That is, after forming a semiconductor mesa (for example, width 1.0 [μm]), the side surface of the semiconductor mesa is formed by the first p-type InP current confinement layer, the n-type current confinement layer, and the second p-type InP current confinement layer. Embed. Thereby, the semiconductor laser device having the configuration shown in FIGS. 1 and 2 is completed.

本実施形態による半導体レーザ素子10およびその作製方法によって得られる効果について説明する。上述した半導体レーザ素子10の作製方法においては、図3(a)に示した第1の成長工程の際に、本来細線領域71となるべき半導体積層(活性層)57に加え、更に第2光閉じ込め層59をその上に成長させている。そして、図4(a),(b)および図5(a)に示した細線形成工程において半導体積層57および第2光閉じ込め層59をエッチングして複数の細線領域71を形成するので、各細線領域71には第2光閉じ込め層59が含まれる。その後、細線領域71に含まれる半導体積層(活性層)57の側面が埋込工程(図6(a))において埋め込まれるが、このとき細線領域71上に形成される薄い堆積層は第2光閉じ込め層59上に形成される。そして、第2の成長工程(図6(b))において、第2光閉じ込め層59と隣接するように第2クラッド層75が形成されるので、上述した薄い堆積層は、第2光閉じ込め層59と第2クラッド層75との間に位置することとなる。すなわち、細線領域71に含まれる半導体積層(活性層)57と第2光閉じ込め層59との間に堆積層は形成されない。したがって、堆積層によるバンド構造変化は正孔の障壁とは成り難く、本実施形態による半導体レーザ素子10の作製方法によれば、n型InP基板51を用いつつ発光効率を向上させることができる。   The effects obtained by the semiconductor laser device 10 according to the present embodiment and the manufacturing method thereof will be described. In the manufacturing method of the semiconductor laser device 10 described above, in the first growth step shown in FIG. 3A, in addition to the semiconductor stack (active layer) 57 that should originally become the thin line region 71, the second light is further emitted. A confinement layer 59 is grown thereon. Then, in the fine line forming step shown in FIGS. 4A, 4B and 5A, the semiconductor stack 57 and the second optical confinement layer 59 are etched to form a plurality of fine line regions 71. Region 71 includes a second optical confinement layer 59. Thereafter, the side surface of the semiconductor stack (active layer) 57 included in the fine line region 71 is buried in the embedding step (FIG. 6A). At this time, the thin deposited layer formed on the fine line region 71 is the second light. A confinement layer 59 is formed. In the second growth step (FIG. 6B), the second cladding layer 75 is formed so as to be adjacent to the second optical confinement layer 59. Therefore, the thin deposited layer described above is the second optical confinement layer. 59 and the second cladding layer 75. That is, no deposition layer is formed between the semiconductor stack (active layer) 57 included in the thin line region 71 and the second optical confinement layer 59. Therefore, the band structure change due to the deposited layer is unlikely to be a hole barrier, and according to the manufacturing method of the semiconductor laser device 10 according to the present embodiment, the light emission efficiency can be improved while using the n-type InP substrate 51.

また、本実施形態の半導体レーザ素子10においては、図2に示したように、各細線領域15が活性層21に加えて第2光閉じ込め層23を含んでいる。先に述べたように、このような半導体レーザ素子10を作製する際には、細線領域15の隙間を埋め込む際に細線領域15上に形成される薄い堆積層は、第2光閉じ込め層23上に形成される。そして、第2光閉じ込め層23と隣接するように第2クラッド層29が設けられているので、上述した薄い堆積層は、第2光閉じ込め層23と第2クラッド層29との間に位置することとなる。すなわち、細線領域15に含まれる活性層21と第2光閉じ込め層23との間に堆積層は形成されない。したがって、堆積層によるバンド構造変化は正孔の障壁とは成り難く、本実施形態の半導体レーザ素子10によれば、n型InP基板37を備えつつ発光効率を向上させることができる。   In the semiconductor laser device 10 of the present embodiment, each thin line region 15 includes a second optical confinement layer 23 in addition to the active layer 21 as shown in FIG. As described above, when manufacturing such a semiconductor laser device 10, a thin deposited layer formed on the fine line region 15 when the gap of the fine line region 15 is buried is formed on the second optical confinement layer 23. Formed. Since the second cladding layer 29 is provided so as to be adjacent to the second optical confinement layer 23, the above-described thin deposited layer is located between the second optical confinement layer 23 and the second cladding layer 29. It will be. That is, no deposited layer is formed between the active layer 21 included in the thin line region 15 and the second optical confinement layer 23. Therefore, the band structure change due to the deposited layer is unlikely to be a hole barrier, and according to the semiconductor laser device 10 of the present embodiment, the light emission efficiency can be improved while the n-type InP substrate 37 is provided.

また、本実施形態のように、半導体レーザ素子10およびその作製方法においては、第2クラッド層29(75)がp型InPからなり、第2光閉じ込め層23(59)および活性層21(57)がInPのバンドギャップより狭いバンドギャップを有し、細線領域15(71)の間に埋め込まれる中間半導体領域17(73)がアンドープInPからなることが好ましい。活性層21(57)および第2光閉じ込め層23(59)のバンドギャップがInPのバンドギャップより狭く、且つ中間半導体領域17(73)がアンドープInPからなる場合、図13に示した従来の複素結合型DFBレーザ素子ではInP堆積層による障壁作用が顕著となる(図15参照)。これに対し、本実施形態ではInP堆積層が第2光閉じ込め層23(59)と第2クラッド層29(75)との間に形成されるので、同じ組成の堆積層(i型InP)と第2クラッド層(p型InP)とが互いに接することとなり、堆積層は正孔に対する障壁とはなりにくい。したがって、発光効率をより向上させることができる。   Further, as in the present embodiment, in the semiconductor laser device 10 and the manufacturing method thereof, the second cladding layer 29 (75) is made of p-type InP, and the second optical confinement layer 23 (59) and the active layer 21 (57 ) Has a narrower band gap than that of InP, and the intermediate semiconductor region 17 (73) buried between the thin line regions 15 (71) is preferably made of undoped InP. When the band gap of the active layer 21 (57) and the second optical confinement layer 23 (59) is narrower than the band gap of InP and the intermediate semiconductor region 17 (73) is made of undoped InP, the conventional complex shown in FIG. In the coupled DFB laser element, the barrier action due to the InP deposited layer becomes significant (see FIG. 15). On the other hand, in this embodiment, the InP deposition layer is formed between the second optical confinement layer 23 (59) and the second cladding layer 29 (75), so that the same composition layer (i-type InP) and The second cladding layer (p-type InP) is in contact with each other, and the deposited layer is unlikely to be a barrier against holes. Therefore, the luminous efficiency can be further improved.

(第2の実施の形態)
図8は、本発明による半導体レーザ素子およびその作成方法の第2実施形態を示す側面断面図である。図8は、第1実施形態の図2に相当する断面を示している。本実施形態による半導体レーザ素子20と第1実施形態の半導体レーザ素子10との相違点は、中間半導体領域17にFeがドープされており、且つ、中間半導体領域17と第2クラッド層29との間にアンドープInP系化合物半導体からなるオフセット層41を備えている点である。一実施例としては、このオフセット層41はアンドープInPからなる。また、オフセット層41の層厚は、例えば50[nm]である。オフセット層41は、例えば第2光閉じ込め層23の側面を途中まで埋め込むように形成される。
(Second Embodiment)
FIG. 8 is a side sectional view showing a second embodiment of the semiconductor laser device and the method for producing the same according to the present invention. FIG. 8 shows a cross section corresponding to FIG. 2 of the first embodiment. The difference between the semiconductor laser device 20 according to the present embodiment and the semiconductor laser device 10 of the first embodiment is that the intermediate semiconductor region 17 is doped with Fe, and the intermediate semiconductor region 17 and the second cladding layer 29 are different from each other. An offset layer 41 made of an undoped InP-based compound semiconductor is provided therebetween. As an example, the offset layer 41 is made of undoped InP. The layer thickness of the offset layer 41 is, for example, 50 [nm]. The offset layer 41 is formed, for example, so as to bury the side surface of the second light confinement layer 23 halfway.

本実施形態の半導体レーザ素子20を作製する方法は、次のとおりである。すなわち、第1実施形態における第1の成長工程および細線形成工程を終えたのち(図5(b)の状態)、FeをドープしつつInP系化合物半導体(例えばInP)を細線領域15の隙間に成長させて、中間半導体領域17を形成する。そして、活性層21の側面を覆う程度の厚さに中間半導体領域17を成長させたのち、Feのドープを停止してInP系化合物半導体の成長を継続させることにより、オフセット層41を形成する。このとき、第2光閉じ込め層23の側面の半分程度を覆う厚さまでオフセット層41を成長させるとよい。その後、p型ドーパント(例えばZn)のドープを開始し、引き続き該InP系化合物半導体を成長させることにより、第2クラッド層29を形成する。   A method for producing the semiconductor laser device 20 of the present embodiment is as follows. That is, after finishing the first growth step and the fine line forming step in the first embodiment (the state of FIG. 5B), an InP-based compound semiconductor (for example, InP) is doped in the gap between the fine line regions 15 while doping Fe. The intermediate semiconductor region 17 is formed by growing. Then, after growing the intermediate semiconductor region 17 to a thickness that covers the side surface of the active layer 21, the doping of Fe is stopped and the growth of the InP-based compound semiconductor is continued, thereby forming the offset layer 41. At this time, the offset layer 41 may be grown to a thickness that covers about half of the side surface of the second optical confinement layer 23. Thereafter, doping of a p-type dopant (for example, Zn) is started, and the second cladding layer 29 is formed by subsequently growing the InP-based compound semiconductor.

活性層21の側面を埋め込む中間半導体領域17にFeがドープされていると、第2クラッド層29に含まれるp型ドーパントであるZnとFeとの相互拡散によって中間半導体領域17の層厚方向に抵抗分布が生じ、活性層21へ注入されるキャリアの密度にも分布が生じてしまう。このような場合、本実施形態のように中間半導体領域17と第2クラッド層29との間にアンドープInP系化合物半導体層(オフセット層41)を設けることによって、ZnとFeとの相互拡散を好適に抑制できる。   When the intermediate semiconductor region 17 that embeds the side surface of the active layer 21 is doped with Fe, the inter-diffusion of Zn and Fe, which are p-type dopants included in the second cladding layer 29, causes the intermediate semiconductor region 17 in the layer thickness direction. A resistance distribution occurs, and a distribution also occurs in the density of carriers injected into the active layer 21. In such a case, by providing an undoped InP-based compound semiconductor layer (offset layer 41) between the intermediate semiconductor region 17 and the second cladding layer 29 as in the present embodiment, it is preferable to achieve mutual diffusion of Zn and Fe. Can be suppressed.

(第3の実施の形態)
続いて、本発明による半導体レーザ素子の作成方法に関する第3実施形態について説明する。いま、図9に示すように活性層21の層数が多い場合を考える。このような場合、細線領域15同士の隙間が深くなり、中間半導体領域17を厚く形成する必要が生じるが、中間半導体領域17の厚さが或る程度(例えば200[nm])より厚くなると、中間半導体領域17の内部に空孔(ボイド)Vが発生し易くなる。
(Third embodiment)
Next, a third embodiment relating to a method for producing a semiconductor laser device according to the present invention will be described. Consider a case where the number of active layers 21 is large as shown in FIG. In such a case, the gap between the thin line regions 15 becomes deep and it is necessary to form the intermediate semiconductor region 17 thick. However, if the thickness of the intermediate semiconductor region 17 is larger than a certain level (for example, 200 [nm]), Voids V are likely to be generated inside the intermediate semiconductor region 17.

そこで、本実施形態の作製方法においては、図10に示すように、第1の成長工程においてn型InP基板51上に第1クラッド層(n型InP)53、第1光閉じ込め層(n型GaInAsP)55、活性層(GaInAsP)57、および第2光閉じ込め層(p型GaInAsP)59を成長させたのち、第2光閉じ込め層59上にp型InP層61を更に成長させる。p型InP層61の層厚は、例えば30[nm]である。そして、細線形成工程の際に、p型InP層61、第2光閉じ込め層59および活性層57をエッチングすることにより、複数の細線領域43を形成する(図11)。したがって、この細線領域43には、活性層57および第2光閉じ込め層59に加え、p型InP層61が含まれることとなる。   Therefore, in the manufacturing method of the present embodiment, as shown in FIG. 10, the first cladding layer (n-type InP) 53 and the first optical confinement layer (n-type) are formed on the n-type InP substrate 51 in the first growth step. After growing the GaInAsP) 55, the active layer (GaInAsP) 57, and the second optical confinement layer (p-type GaInAsP) 59, the p-type InP layer 61 is further grown on the second optical confinement layer 59. The layer thickness of the p-type InP layer 61 is, for example, 30 [nm]. Then, in the fine line forming step, the p-type InP layer 61, the second optical confinement layer 59, and the active layer 57 are etched to form a plurality of fine line regions 43 (FIG. 11). Accordingly, the thin line region 43 includes the p-type InP layer 61 in addition to the active layer 57 and the second optical confinement layer 59.

埋込工程において、細線領域43同士の隙間を、アンドープ(FeドープまたはRuドープでもよい)InPによって第2光閉じ込め層23の途中まで埋め込むことにより、中間半導体領域73が形成される(図12)。このとき、PH雰囲気の中でInPを成長させると、p型InP層61から細線領域43の隙間へInPが移動(マストランスポート)する。これにより、例えば細線領域43の隙間が狭く深い場合であっても、埋め込まれるInPの結晶性の劣化(ボイドの発生など)を抑えることができる。また、活性層57の側面を、InPのマストランスポートにより保護することができる。なお、本実施形態における第2の成長工程以降の工程は、第1実施形態と同様である。 In the embedding step, the intermediate semiconductor region 73 is formed by embedding the gap between the thin wire regions 43 to the middle of the second optical confinement layer 23 with undoped (which may be Fe-doped or Ru-doped) InP (FIG. 12). . At this time, when InP is grown in the PH 3 atmosphere, InP moves (mass transport) from the p-type InP layer 61 to the gap between the thin line regions 43. Thereby, for example, even when the gap between the thin line regions 43 is narrow and deep, deterioration of the crystallinity (such as generation of voids) of the embedded InP can be suppressed. Further, the side surface of the active layer 57 can be protected by an InP mass transport. In addition, the process after the 2nd growth process in this embodiment is the same as that of 1st Embodiment.

本発明による半導体レーザ素子の作製方法および半導体レーザ素子は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記した実施形態では第1クラッド層、第2クラッド層、および中間半導体領域を構成するInP系化合物半導体としてInPを例示したが、これらの層はInおよびPを含む様々な組成によって構成されることができる。また、上記した実施形態では第1光閉じ込め層、第2光閉じ込め層、および活性層を構成するInP系化合物半導体としてGaInAsPを例示したが、これらの層もまたInおよびPを含む様々な組成によって構成されることができる。   The method for manufacturing a semiconductor laser device and the semiconductor laser device according to the present invention are not limited to the above-described embodiments, and various other modifications are possible. For example, in the above-described embodiment, InP is exemplified as the InP-based compound semiconductor constituting the first cladding layer, the second cladding layer, and the intermediate semiconductor region, but these layers are configured by various compositions including In and P. Can. In the above embodiment, GaInAsP is exemplified as the InP-based compound semiconductor constituting the first optical confinement layer, the second optical confinement layer, and the active layer. However, these layers also have various compositions including In and P. Can be configured.

図1は、本発明の第1実施形態に係る半導体レーザ素子の構造を示す一部切欠き斜視図である。FIG. 1 is a partially cutaway perspective view showing the structure of the semiconductor laser device according to the first embodiment of the present invention. 図2は、図1の一部を拡大して示す側面断面図である。FIG. 2 is an enlarged side sectional view showing a part of FIG. 図3(a)は、半導体レーザ素子を作製する方法における第1の成長工程を示す図である。図3(b)は、半導体レーザ素子を作製する方法における細線形成工程を示す図である。FIG. 3A is a diagram showing a first growth step in the method for producing a semiconductor laser element. FIG. 3B is a diagram showing a thin line forming step in the method of manufacturing the semiconductor laser element. 図4(a)および図4(b)は、半導体レーザ素子を作製する方法における細線形成工程を示す図である。FIG. 4A and FIG. 4B are diagrams showing a thin line forming step in the method of manufacturing the semiconductor laser element. 図5(a)および図5(b)は、半導体レーザ素子を作製する方法における細線形成工程を示す図である。FIG. 5A and FIG. 5B are diagrams showing a thin line forming step in a method of manufacturing a semiconductor laser element. 図6(a)は、半導体レーザ素子を作製する方法における埋込工程を示す図である。図6(b)は、半導体レーザ素子を作製する方法における第2の成長工程を示す図である。FIG. 6A is a diagram showing an embedding process in the method for manufacturing the semiconductor laser device. FIG. 6B is a diagram showing a second growth step in the method for manufacturing the semiconductor laser element. 図7は、半導体レーザ素子を作製する方法における第2の成長工程の後工程を示す図である。FIG. 7 is a diagram showing a subsequent process of the second growth process in the method of manufacturing the semiconductor laser element. 図8は、本発明による半導体レーザ素子およびその作成方法の第2実施形態を示す側面断面図である。FIG. 8 is a side sectional view showing a second embodiment of the semiconductor laser device and the method for producing the same according to the present invention. 図9は、半導体レーザ素子において活性層の層数が多い場合を示す図である。FIG. 9 is a diagram showing a case where the number of active layers in the semiconductor laser device is large. 図10は、半導体レーザ素子の作製方法の第3実施形態における第1の成長工程を示す図である。FIG. 10 is a diagram showing a first growth step in the third embodiment of the method for manufacturing a semiconductor laser device. 図11は、半導体レーザ素子の作製方法の第3実施形態における細線形成工程を示す図である。FIG. 11 is a diagram showing a thin line forming step in the third embodiment of the method for manufacturing a semiconductor laser device. 図12は、半導体レーザ素子の作製方法の第3実施形態における埋込工程を示す図である。FIG. 12 is a diagram showing an embedding process in the third embodiment of the method for manufacturing a semiconductor laser device. 図13は、従来の複素結合型DFBレーザ素子の構造を示す断面図である。FIG. 13 is a cross-sectional view showing the structure of a conventional complex coupled DFB laser device. 図14は、図13に示した複素結合型DFBレーザ素子におけるバンド構造を示す図である。FIG. 14 is a diagram showing a band structure in the complex coupled DFB laser device shown in FIG. 図15は、n型InP基板上に従来の複素結合型DFBレーザ素子が形成された場合のバンド構造を示す図である。FIG. 15 is a diagram showing a band structure in the case where a conventional complex coupled DFB laser element is formed on an n-type InP substrate.

符号の説明Explanation of symbols

10,20…半導体レーザ素子、13,55…第1光閉じ込め層、15,43,71…細線領域、17,73…中間半導体領域、21…活性層、23,59…第2光閉じ込め層、25…半導体メサ、27,53…第1クラッド層、29,75…第2クラッド層、31…埋め込み領域、33…絶縁膜、35…第1の電極膜、37,51…n型InP基板、39…第2の電極膜、41…オフセット層、57…半導体積層(活性層)、61…p型InP層、63…絶縁膜、65…レジスト、67…レジストマスク、69…マスクパターン、77…コンタクト層。   DESCRIPTION OF SYMBOLS 10,20 ... Semiconductor laser element, 13, 55 ... 1st optical confinement layer, 15, 43, 71 ... Thin wire | line area | region, 17, 73 ... Intermediate semiconductor region, 21 ... Active layer, 23, 59 ... 2nd optical confinement layer, 25 ... Semiconductor mesa, 27, 53 ... First cladding layer, 29, 75 ... Second cladding layer, 31 ... Buried region, 33 ... Insulating film, 35 ... First electrode film, 37, 51 ... n-type InP substrate, 39 ... Second electrode film, 41 ... Offset layer, 57 ... Semiconductor stack (active layer), 61 ... p-type InP layer, 63 ... insulating film, 65 ... resist, 67 ... resist mask, 69 ... mask pattern, 77 ... Contact layer.

Claims (5)

半導体レーザ素子を作製する方法であって、
n型InP基板上に、n型InP系化合物半導体を含む第1クラッド層および第1光閉じ込め層、InP系化合物半導体を含む活性層、並びにp型InP系化合物半導体を含む第2光閉じ込め層を成長させ、更にp型InP層を前記第2光閉じ込め層上に成長させる第1の成長工程と、
前記p型InP層上に周期的に配列された複数のマスクパターンを有するマスクを用いて、前記第1光閉じ込め層が露出するまで、前記p型InP層、前記第2光閉じ込め層および前記活性層をエッチングすることにより、周期的に配列された複数の細線領域を形成する細線形成工程と、
前記複数の細線領域に含まれる前記活性層の側面をInP系化合物半導体により埋め込む埋込工程と、
前記複数の細線領域に含まれる前記第2光閉じ込め層と隣接するように、p型InP系化合物半導体を含む第2クラッド層を成長させる第2の成長工程と
を備え
前記埋込工程の際に、前記細線領域同士の隙間を、前記InP系化合物半導体の埋込成長により前記第2光閉じ込め層の途中まで埋め込むとともに、当該埋込成長の際、前記p型InP層を前記細線領域の隙間へマストランスポートさせることを特徴とする、半導体レーザ素子の作製方法。
A method for producing a semiconductor laser device, comprising:
A first cladding layer and a first optical confinement layer containing an n-type InP-based compound semiconductor, an active layer including an InP-based compound semiconductor, and a second optical confinement layer including a p-type InP-based compound semiconductor on an n-type InP substrate. grown, a first growth step of Ru and further growing a p-type InP layer on said second optical confinement layer,
By using a mask having a plurality of mask patterns are periodically arranged in the p-type InP layer, until said first optical confinement layer is exposed, the p-type InP layer, said second optical confinement layer and the active A thin wire forming step of forming a plurality of periodically arranged thin wire regions by etching the layer;
A step of embedding a side surface of the active layer included in the plurality of thin line regions with an InP-based compound semiconductor;
A second growth step of growing a second cladding layer containing a p-type InP-based compound semiconductor so as to be adjacent to the second optical confinement layer included in the plurality of thin line regions ,
During the embedding step, the gap between the thin line regions is embedded to the middle of the second optical confinement layer by embedding growth of the InP-based compound semiconductor, and the p-type InP layer is embedded during the embedding growth. A method for manufacturing a semiconductor laser device, wherein mass transport is performed to a gap in the thin line region .
前記第2クラッド層がp型InPからなり、
前記第2光閉じ込め層および前記活性層がInPのバンドギャップより狭いバンドギャップを有し、
前記埋込工程における前記InP系化合物半導体がアンドープInPからなることを特徴とする、請求項1に記載の半導体レーザ素子の作製方法。
The second cladding layer is made of p-type InP;
The second optical confinement layer and the active layer have a narrower band gap than that of InP;
2. The method for manufacturing a semiconductor laser device according to claim 1, wherein the InP-based compound semiconductor in the embedding step is made of undoped InP.
前記埋込工程の際に、前記活性層の側面を埋め込む前記InP系化合物半導体にRuをドープすることを特徴とする、請求項1に記載の半導体レーザ素子の作製方法。   2. The method of manufacturing a semiconductor laser device according to claim 1, wherein in the embedding step, Ru is doped into the InP-based compound semiconductor that embeds a side surface of the active layer. 3. 前記埋込工程の際に、前記活性層の側面を埋め込む前記InP系化合物半導体にFeをドープすることを特徴とする、請求項1に記載の半導体レーザ素子の作製方法。   2. The method of manufacturing a semiconductor laser device according to claim 1, wherein, in the embedding step, Fe is doped into the InP-based compound semiconductor that embeds a side surface of the active layer. 3. Feがドープされた前記InP系化合物半導体上にアンドープInP系化合物半導体を更に成長させることを特徴とする、請求項に記載の半導体レーザ素子の作製方法。
5. The method of manufacturing a semiconductor laser device according to claim 4 , wherein an undoped InP-based compound semiconductor is further grown on the InP-based compound semiconductor doped with Fe.
JP2007252133A 2007-09-27 2007-09-27 Semiconductor laser device manufacturing method and semiconductor laser device Expired - Fee Related JP5205901B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007252133A JP5205901B2 (en) 2007-09-27 2007-09-27 Semiconductor laser device manufacturing method and semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007252133A JP5205901B2 (en) 2007-09-27 2007-09-27 Semiconductor laser device manufacturing method and semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2009087994A JP2009087994A (en) 2009-04-23
JP5205901B2 true JP5205901B2 (en) 2013-06-05

Family

ID=40661084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007252133A Expired - Fee Related JP5205901B2 (en) 2007-09-27 2007-09-27 Semiconductor laser device manufacturing method and semiconductor laser device

Country Status (1)

Country Link
JP (1) JP5205901B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7156850B2 (en) * 2018-08-02 2022-10-19 日本ルメンタム株式会社 Semiconductor optical device and optical transceiver module
WO2024029062A1 (en) * 2022-08-05 2024-02-08 日本電信電話株式会社 Semiconductor optical device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237189A (en) * 1989-03-10 1990-09-19 Mitsubishi Electric Corp Manufacture of single wavelength laser
JPH04260377A (en) * 1991-02-15 1992-09-16 Fujitsu Ltd Optical compound semiconductor device
JPH0621570A (en) * 1992-07-06 1994-01-28 Fujitsu Ltd Manufacture of semiconductor light emitting device
CA2310604A1 (en) * 1998-12-11 2000-06-22 Nortel Networks Corporation A gain coupled distributed feedback semiconductor laser
JP2002305350A (en) * 2001-01-31 2002-10-18 Furukawa Electric Co Ltd:The Distribution feedback-type semiconductor laser element and manufacturing method therefor
JP2004055797A (en) * 2002-07-19 2004-02-19 Fujitsu Ltd Distributed feedback semiconductor laser
JP2005064080A (en) * 2003-08-08 2005-03-10 Furukawa Electric Co Ltd:The Semiconductor element and its fabricating process
JP4751124B2 (en) * 2005-08-01 2011-08-17 住友電気工業株式会社 Method for fabricating a semiconductor light emitting device

Also Published As

Publication number Publication date
JP2009087994A (en) 2009-04-23

Similar Documents

Publication Publication Date Title
JP4983790B2 (en) Optical semiconductor device and manufacturing method thereof
JP4861112B2 (en) Optical semiconductor device and manufacturing method thereof
JP2009088392A (en) Semiconductor light-emitting device and method for manufacturing the same
JP4193866B2 (en) Manufacturing method of semiconductor light emitting device
JP4947778B2 (en) Optical semiconductor device and manufacturing method thereof
JP2005286192A (en) Optically integrated device
JP2007184491A (en) Distributed feedback semiconductor laser
JP5205901B2 (en) Semiconductor laser device manufacturing method and semiconductor laser device
JP2008288284A (en) Semiconductor optical element and method of manufacturing the same
JP5151231B2 (en) Semiconductor optical device and manufacturing method thereof
US6546033B2 (en) InGaAsP semiconductor laser device in which near-edge portions are filled with non-absorbent layer, and lower optical waveguide layer includes InGaP intermediate layer
JP2009260192A (en) Semiconductor optical integrated element, and its method for manufacturing
JP5217598B2 (en) Manufacturing method of semiconductor light emitting device
JP4992451B2 (en) Semiconductor laser and method of manufacturing the semiconductor laser
JP5310271B2 (en) Semiconductor laser element
JP2009059919A (en) Optical semiconductor device and method of manufacturing the same
JP7168138B1 (en) Semiconductor laser element and method for manufacturing semiconductor laser element
JP6659938B2 (en) Optical semiconductor device
JP2010093156A (en) Semiconductor optical element
JP4433672B2 (en) Semiconductor optical device manufacturing method
JP5076964B2 (en) Semiconductor laser and method of manufacturing the semiconductor laser
JP2009043790A (en) Semiconductor laser array
JP5257296B2 (en) Optical semiconductor device and method for manufacturing optical semiconductor device
JP2009117551A (en) Semiconductor laser device and its manufacturing method
JP2009099844A (en) Gain coupling type distributed feedback type semiconductor laser apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5205901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees