JP2009081623A - 非可逆回路素子 - Google Patents

Abstract

【課題】小型化・薄型化に適し、減衰量、挿入損失、動作周波数、１０ｄＢアイソレーション比帯域及び要求される動作磁場などを、容易、かつ、確実に調整でき、しかも、帯域外の減衰を確実に確保できる非可逆回路素子を提供すること。
【解決手段】第１乃至第３中心導体Ｌ１〜Ｌ３は、一端が共通電位Ｐ０にあり、フェライト２に組み合わされ、磁気回転子１を構成する。第１キャパシタＣ１は、第１中心導体Ｌ１の他端Ｐ１と第２中心導体Ｌ２の他端Ｐ２との間に接続されている。第２キャパシタＣ２は、第１中心導体Ｌ１の他端Ｐ１と第３中心導体Ｌ３の他端Ｐ３との間に接続されている。第３キャパシタＣ３は第２中心導体Ｌ２の他端Ｐ２と、第３中心導体Ｌ３の他端Ｐ３との間に接続されている。第４キャパシタＣ４は、共通電位Ｐ０と、接地端子３３との間に接続されている。終端抵抗Ｒは、第３中心導体Ｌ３の他端Ｐ３と、第４キャパシタＣ４のキャパシタ電極の一つとの間に接続されている。
【選択図】図１

Description

本発明は、アイソレータとして用いられる非可逆回路素子に関する。

この種の非可逆回路素子は、例えば、マイクロ波帯で用いられる無線機器、具体的には携帯電話機のような移動体無線機に組み込まれ、送信システムから出力された送信信号をアンテナに供給するとともに、上記アンテナによって受信された受信信号を受信システムに導く回路構成において、送信信号が受信システムに影響を与えたり、或いは、受信信号が送信システムに影響を与えたりすることがないよう、両システムを機能的に分離するために用いられる。

この種の非可逆回路素子は、フェライトに中心導体を組み合わせた磁気回転子に対し、マグネットから直流磁界を印加する。従来より知られた典型的な集中定数型非可逆回路素子（アイソレータ）では、３つの中心導体を有しており、これらの中心導体と接地との間に、中心導体の有するインダクタンスと共に共振回路を構成するキャパシタが接続される。中心導体の一つには、終端抵抗が接続される。

ところで、非可逆回路素子の組み込まれる携帯電話機は、本来の通話機能のみならず、インターネット通信機能、ＴＶ受像機能、ＴＶ電話機能、撮像機能、更には、動画撮影機能を有するべく、多機能化が進展中であり、それにつれて、通信部分に割り当てられる占有面積や体積が制限され、必然的に、通信部分に用いられる電子部品の小型化、薄型化の要請が大きくなっている。非可逆回路素子も、通信部分に用いられる電子部品の一種であり、当然に小型化及び薄型化が要求される。上述した典型的な従来の非可逆回路素子において、その小型化及び薄型化するためには、
（ａ）中心導体の有するインダクタンスと、共振回路を構成するキャパシタを積層化して、キャパシタを小型化、薄型化し、及び／又は、
（ｂ）磁気回転子を構成するフェライトを小型化、薄型化する
等の手法が考えられる。

しかし、上述した典型的な集中定数型非可逆回路素子では、キャパシタの小型化、薄型化に対応しようとすると、キャパシタの自己共振周波数が低下してしまうため、挿入損失が増える。また、磁気回転子を構成するフェライトを小型化すると、中心導体も小さくなってしまい、動作周波数帯域幅が狭くなってしまう。

上述した問題のために、従来の典型的な非可逆回路素子は、小型化及び薄型化に限界を生じていた。この問題を解決する手段として、特許文献１は、３つの中心導体間にキャパシタを接続した非可逆回路素子を開示している。この構成によれば、キャパシタの容量値を大幅に低下させることができるので、キャパシタの小型化、薄型化をはかり、延いては、非可逆回路素子の小型化、薄型化に資することができる。

しかし、特許文献１に記載された構成では、帯域外の減衰量が悪くなるなど、伝送特性の劣化が見られる。しかも、上述した典型的非可逆回路素子との対比において、動作周波数帯域幅の高帯域化が図られる、というような利点もない。

特許文献２には、３つの中心導体間にキャパシタを接続したうえで、中心導体の共通ノードと接地との間に、キャパシタ及びＬＣ並列回路を直列に接続した回路挿入した非可逆回路素子を開示している。

しかし、特許文献２に記載された非は逆回路素子では、中心導体の共通ノードと、接地との間に、キャパシタ及びＬＣ並列回路を直列に接続した複雑な回路を挿入する必要があるので、小型化及び薄型化には不向きである。
特公昭４８−３３３４４号公報 特開平８−０９５２０７号公報

本発明の課題は、小型化・薄型化に適した非可逆回路素子を提供することである。

本発明のもう一つの課題は、挿入損失、動作周波数、１０ｄＢアイソレーション比帯域及び要求される動作磁場などを、容易、かつ、確実に調整し得る非可逆回路素子を提供することである。

本発明の更にもう一つの課題は、帯域外の減衰を確実に確保できる非可逆回路素子を提供することである。

上述した課題を解決するため、本発明に係る非可逆回路素子は、磁気回転子と、第１乃至第４キャパシタと、抵抗とを含む。前記磁気回転子は、フェライトと、第１乃至第３中心導体とを含んでおり、前記第１乃至第３中心導体は、一端が共通電位にあり、前記フェライトに組み合わされている。

前記第１キャパシタは、前記第１中心導体の他端と、前記第２中心導体の他端との間に接続されており、前記第２キャパシタは、前記第１中心導体の他端と、前記第３中心導体の他端との間に接続されており、前記第３キャパシタは、前記第２中心導体の他端と、前記第３中心導体の他端との間に接続されている。

前記第４キャパシタは、前記共通電位の位置と、接地端子との間に接続されており、前記抵抗は、前記第３中心導体の他端と、前記第４キャパシタのキャパシタ電極の一つとの間に接続されている。

上述したように、本発明に係る非可逆回路素子では、磁気回転子において、フェライトと組み合わされる第１乃至第３中心導体の一端が共通電位にあり、第１中心導体の他端と、第２中心導体の他端との間に第１キャパシタが接続され、第１中心導体の他端と第３中心導体の他端との間に第２キャパシタが接続され、第２中心導体の他端と、第３中心導体の他端との間に第３キャパシタが接続されているから、第１乃至第３中心導体の有するインダクタンス成分と共振回路を構成する第１乃至第３キャパシタの容量値を大幅に低下させることができる。このため、第１乃至第３キャパシタの小型化、薄型化を図り、延いては、非可逆回路素子の小型化、薄型化に資することができる。この点は、特許文献１、２の場合と同様である。

特許文献１、２で代表される従来技術と異なる本発明の特徴は、第４キャパシタが、共通電位の位置（共通ノード）と、接地端子との間に接続されており、抵抗が、第３中心導体の他端と、第４キャパシタのキャパシタ電極の一つとの間に接続されていることである。

この構成によれば、第４キャパシタの容量値を調整することによって、挿入損失、動作周波数、１０ｄＢアイソレーション比帯域及び要求される動作磁場などを、容易、かつ、確実に調整することができる。

しかも、第４キャパシタの容量値を調整することによって、帯域外の減衰、例えば、２倍波、３倍波などの高調波を減衰させることができる。

具体的な非可逆回路素子を構成するには、上述した非可逆回路素子の内容をなす磁気回転子に対して、マグネットにより、直流磁界を印加する。勿論、この種非可逆回路素子において当然に要求される構成部分、例えば、ヨーク等も備えられる。

以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）小型化・薄型化が可能な非可逆回路素子を提供することができる。
（ｂ）減衰量、挿入損失、動作周波数、１０ｄＢアイソレーション比帯域及び要求される動作磁場などを、容易、かつ、確実に調整し得る非可逆回路素子を提供することができる。
（ｃ）帯域外の減衰を確実に確保できる非可逆回路素子を提供することができる。

本発明の他の目的、構成及び利点は、添付図面を参照して、更に詳しく説明する。図面は、単なる例示にすぎない。

図１は、本発明に係る非可逆回路素子の電気回路図である。図示の非可逆回路素子は、磁気回転子１と、第１乃至第４キャパシタＣ１〜Ｃ４と、終端抵抗Ｒとを含む。

磁気回転子１は、フェライト２と、第１乃至第３中心導体Ｌ１〜Ｌ３とを含んでいる。フェライト２は、円板状、角板状などの任意の形状に形成され得る。

第１乃至第３中心導体Ｌ１〜Ｌ３は、一端が、共通電位にある共通ノードＰ０で結合され、フェライト２に組み合わされている。第１乃至第３中心導体Ｌ１〜Ｌ３は、電気導電度及び高周波特性の良好な金属材料、例えばＣｕによって構成されるもので、Ｃｕ板の他、ＣｕやＡｇを主成分とする導体性ペーストの塗布焼付など、従来より知られた構造をとり得る。これらの第１乃至第３中心導体Ｌ１〜Ｌ３は、互いに所定の角度で交差するように、互いに絶縁して、フェライト２に組み合わされる。一般には、第１乃至第３中心導体Ｌ１〜Ｌ３は、フェライト２の厚み方向で見た一面で互いに交差するように組み合わされ、他面側で共通ノードＰ０に接続される。

第１キャパシタＣ１は、第１中心導体Ｌ１の他端Ｐ１と、第２中心導体Ｌ２の他端Ｐ２との間に接続されている。図示実施例では、第１中心導体Ｌ１の他端Ｐ１は、入力端子３１に導かれ、第２中心導体Ｌ２の他端Ｐ２は、出力端子３２に導かれている。したがって、第１キャパシタＣ１は、別の見方をすれば、入力端子３１と出力端子３２との間に接続されているということもできる。

第２キャパシタＣ２は、第１中心導体Ｌ１の他端Ｐ１と、第３中心導体Ｌ３の他端Ｐ３との間に接続されている。第３キャパシタＣ３は、第２中心導体Ｌ２の他端Ｐ２と、第３中心導体Ｌ３の他端Ｐ３との間に接続されている。

第４キャパシタＣ４は、共通電位の位置、即ち、共通ノードＰ０と、接地端子３３との間に接続されている。したがって、共通ノードＰ０が、第４キャパシタＣ４によって、接地電位から浮かされた状態にある。上述した第１乃至第４キャパシタＣ１〜Ｃ４は、チップ状とし、磁気回転子１と共に、回路基板の一面上に実装することが好ましい。

回路基板としては、表面に絶縁パターン及び露出パターンを形成した鉄板等の導電性磁性体を用いることができる。この場合には、回路基板の表面上に誘電体フィルム（又はシート）を積層し、この誘電体フィルム上に形成した電極と、回路基板を構成する鉄板などの導電性磁性体との間で、第４キャパシタＣ４を取得することができる。

終端抵抗Ｒは、第３中心導体Ｌ３の他端Ｐ３と、第４キャパシタＣ４のキャパシタ電極の一つとの間に接続されている。終端抵抗Ｒも、チップ状とし、磁気回転子１及び第１乃至第４キャパシタＣ１〜Ｃ４と共に、回路基板の一面上に実装することが好ましい。

終端抵抗Ｒと第４キャパシタＣ４との接続に関しては、２つのとり得る態様がある。図１は、そのうちの一つの態様を示し、終端抵抗Ｒは、一端が第４キャパシタＣ４のキャパシタ電極の他方、即ち、接地端子３３の側のキャパシタ電極に接続されている。

図２は、別の態様を示し、終端抵抗Ｒは、一端が第４キャパシタＣ４のキャパシタ電極の一方、即ち、共通ノードＰ０に導かれているキャパシタ電極に接続されている。したがって、共通ノードＰ０のみならず、終端抵抗Ｒも、第４キャパシタＣ４によって、接地ＧＮＤから浮かされた状態にある。

実際的な非可逆回路素子では、磁気回転子１に対して、マグネットにより、直流磁界Ｈを印加する。勿論、この種非可逆回路素子において当然に要求される構成部分、例えば、ヨーク等も備えられる。

上述したように、本発明に係る非可逆回路素子では、磁気回転子１において、フェライト２と組み合わされる第１乃至第３中心導体Ｌ１〜Ｌ３の一端が、共通ノードＰ０でまとめられ共通電位にあり、第１中心導体Ｌ１の他端Ｐ１と、第２中心導体Ｌ２の他端Ｐ２との間に第１キャパシタＣ１が接続され、第１中心導体Ｌ１の他端Ｐ１と第３中心導体Ｌ３の他端Ｐ３との間に第２キャパシタＣ２が接続され、第２中心導体Ｌ２の他端Ｐ２と、第３中心導体Ｌ３の他端Ｐ３との間に第３キャパシタＣ３が接続されているから、第１乃至第３中心導体Ｌ１〜Ｌ３の有するインダクタンス成分と共振回路を構成する第１乃至第３キャパシタＣ１〜Ｃ３の容量値を大幅に低下させることができる。このため、第１乃至第３キャパシタＣ１〜Ｃ３の小型化、薄型化を図り、延いては、非可逆回路素子の小型化、薄型化に資することができる。この点は、特許文献１、２の場合と同様である。

従来技術と異なる本発明の特徴は、第４キャパシタＣ４が、共通ノードＰ０と、接地端子３３との間に接続されており、終端抵抗Ｒが、第３中心導体Ｌ３の他端Ｐ３と、第４キャパシタＣ４のキャパシタ電極の一つとの間に接続されていることである。

この構成によれば、第４キャパシタＣ４の容量値を調整することによって、帯域外の減衰、例えば、２倍波、３倍波などの高調波を減衰させることができる。

図３は、図１及び図２に示した非可逆回路素子において、第４キャパシタＣ４の容量値を変えた場合の２倍波２Ｆ及び３倍波３Ｆの減衰特性を示す図である。減衰量（ｄＢ）は、図１及び図２の回路構成において、入力端子３１から出力端子３２に伝送される信号の減衰量を示している。図３を参照すると、２倍波２Ｆの場合は、第４キャパシタＣ４の容量値が、４（ｐＦ）よりも小さい範囲で、減衰量が急激に増大する。３倍波３Ｆの場合は、第４キャパシタＣ４の容量値６（ｐＦ）〜３.５（ｐＦ）の範囲で、減衰量が急激に増大する。このデータに徴すれば、第４キャパシタＣ４の容量値を調整することによって、帯域外の減衰、例えば、２倍波２Ｆ、３倍波３Ｆなどの高調波を減衰させることができることは明らかである。

しかも、上記構成によれば、第４キャパシタＣ４の容量値を調整することによって、挿入損失、動作周波数、１０ｄＢアイソレーション比帯域及び要求される動作磁場などを、容易、かつ、確実に調整することができる。この点について、図４〜図７を参照し、更に具体的に説明する。

まず、図４は、第４キャパシタＣ４の容量値と挿入損失（最小値）との関係を示す図である。図４のグラフは、図１、図２の回路において、他の回路定数値を変えずに第４キャパシタＣ４の容量値だけを変えた場合のデータを示している。図４を参照すると、第４キャパシタＣ４が大きくなるにしたがって、挿入損失が増える。従って、第４キャパシタＣ４の容量値を調整することによって、挿入損失を、容易、かつ、確実に調整することができる。

次に、図５は、第４キャパシタＣ４の容量値と動作周波数との関係を示す図である。図５を参照すると、第４キャパシタＣ４が大きくなるにしたがって、動作周波数が高くなる。従って、第４キャパシタＣ４の容量値を調整することによって、動作周波数を、容易、かつ、確実に調整することができる。

図６は、第４キャパシタＣ４の容量値と１０ｄＢアイソレーション比帯域との関係を示す図である。図６を参照すると、第４キャパシタＣ４の容量値が大きくなるにしたがって、１０ｄＢアイソレーション比帯域が大きくなる。従って、第４キャパシタＣ４の容量値を調整することによって、１０ｄＢアイソレーション比帯域を、容易、かつ、確実に調整することができる。

図７は、第４キャパシタＣ４の容量値と動作磁場との関係を示す図である。図７を参照すると、第４キャパシタＣ４の容量値が小さくなるにしたがって、より小さな動作磁場で済むようになる。従って、第４キャパシタＣ４の容量値を調整することによって、要求される動作磁場を、容易、かつ、確実に調整することができる。

図８は、本発明に係る非可逆回路素子の別の実施形態を示す電気回路図である。図において、図１及び図２に現れた構成部分と対応する構成部分については、同一の参照符号を付し、重複説明はこれを省略する。図８の特徴は、第１キャパシタＣ１を省略したことである。即ち、本発明では、第２及び第３キャパシタＣ２、Ｃ３は必須であるが、第１キャパシタＣ１はなくてもよい。

図９は、本発明に係る非可逆回路素子の別の実施形態を示す電気回路図である。図において、図１及び図２に現れた構成部分と対応する構成部分については、同一の参照符号を付し、重複説明はこれを省略する。図９の特徴は、図１及び図２に示した回路に対し、インダクタＬｓ１及びキャパシタＣｓ１の直列回路でなる第１トラップ回路と、インダクタＬｓ２及びキャパシタＣｓ２の直列回路でなる第２トラップ回路とを、第１キャパシタＣ１の両端に接続したことである。第１トラップ回路及び第２トラップ回路は、接地端子３４、３５により接地ＧＮＤされる。この回路構成によれば、第１トラップ回路及び第２トラップ回路のトラップ作用により、２倍波及び３倍波を、より確実に、かつ、大きなレベルで、減衰させることができる。

次に、従来の典型的なアイソレータ及び特許文献１に記載された非可逆回路素子と、本発明に係る非可逆回路素子とについて、その構成、及び、得られた周波数特性を、図１０〜図２４を参照して説明する。

図１０〜図１４は、図１５〜図２４の周波数特性を得るのに供された非可逆回路素子の電気回路図である。図において、図１、図２にあられた構成部分と対応する部分については、同一の参照符号を付し、重複説明は、これを省略する。

図１０は、従来の典型的なアイソレータ（従来回路１とする）を示し、第１乃至第３中心導体Ｌ１〜Ｌ３と接地ＧＮＤとの間に、第１乃至第３中心導体Ｌ１〜Ｌ３の有するインダクタンスと共振回路を構成するキャパシタＣ１〜Ｃ３が接続されている。具体的には、第１中心導体Ｌ１と接地端子３３との間に、１５ｐＦのキャパシタＣ１１が接続されており、第２中心導体Ｌ２と接地端子３３との間に１５ｐＦのキャパシタＣ１２が接続されており、第３中心導体Ｌ３と接地端子３３との間に１５ｐＦのキャパシタＣ１３が接続されている。キャパシタＣ１２に対しては、これと並列に、９１Ωの終端抵抗Ｒが接続されている。

図１１は、第１乃至第３中心導体Ｌ１〜Ｌ３の間に第１乃至第３キャパシタＣ１〜Ｃ３を接続したアイソレータ（従来回路２とする）を示している。第１乃至第３キャパシタＣ１〜Ｃ３の容量値は５ｐＦである。第３中心導体Ｌ３の他端Ｐ３と接地端子３３との間には９１Ωの終端抵抗Ｒが接続されている。接地端子３３は、接地ＧＮＤされている。

図１２は、図１に示した本発明に係る非可逆回路素子であって、第１乃至第３キャパシタＣ１〜Ｃ３の容量値は、それぞれ、５ｐＦであり、第４キャパシタＣ４の容量値は１０ｐＦである。終端抵抗Ｒは、第３中心導体Ｌ３と接地端子３３との間に接続されており、その抵抗値は９１Ωである。これを、実施例回路１とする。

図１３は、図２に示した本発明に係る非可逆回路素子であって、第１乃至第３キャパシタＣ１〜Ｃ３の容量値は、それぞれ、５ｐＦとし、第４キャパシタＣ４の容量値は１０ｐＦとした。終端抵抗Ｒの抵抗値は９１Ωである。これを、実施例回路２とする。

図１４は、図９に示した本発明に係る非可逆回路素子であって、第１キャパシタＣ１の容量値は３ｐＦであり、第２及び第３キャパシタＣ２、Ｃ３の容量値は、それぞれ、５ｐＦであり、第４キャパシタＣ４の容量値は１０ｐＦである。終端抵抗Ｒの抵抗値は９１Ωである。第１トラップ回路において、インダクタＬｓ１のインダクタンス値は２２ｎＨであり、キャパシタＣｓ１の容量値は１.１ｐＦである。第２トラップ回路において、インダクタＬｓ１のインダクタンス値は２２ｎＨであり、キャパシタＣｓ１の容量値は１.１ｐＦである。これを、実施例回路３とする。

図１５は、図１０に示した従来回路１の周波数伝達特性を示し、図１６は、同じく、電圧定在波比（ＶＳＷＲ）及び挿入損失の周波数特性を示している。図１５において、曲線Ｓ２１は入力端子３１から出力端子３２への伝送特性を示し、曲線Ｓ１２は出力端子３２から入力端子３１への伝送特性を示している。図１６において、左縦軸に挿入損失ＩＬ（ｄＢ）をとり、右縦軸にＶＳＷＲの値をとってある。図１５及び図１６の表示は、図１７〜図２４でも、同様に採用されている。

図１７は、図１１に示した従来回路２の伝送周波数特性を示し、図１８は、同じく、ＶＳＷＲ及び挿入損失の周波数特性を示している。

図１９は、図１２に示した実施例回路１の周波数伝達特性を示し、図２０は、同じく、ＶＳＷＲ及び挿入損失の特性を示している。図２１は、図１３に示した実施例回路２の周波数伝達特性を示し、図２２は、同じく、ＶＳＷＲ及び挿入損失の周波数特性を示している。図２３は、図１４に示した実施例回路３の伝送周波数特性を示し、図２４は、同じく、ＶＳＷＲ及び挿入損失の周波数特性を示している。上述した図１５〜図２４を参照し、従来回路１、従来回路２、実施例回路１、実施例回路２及び実施例回路３の特性について、順次に対比して検討する。

＜従来回路１と従来回路２との対比＞
まず、図１５と図１７とを対比すると、従来回路１では、高調波が-３０ｄＢよりも更に深く減衰（図１５参照）するのに対し、従来回路２では、高調波の減衰が小さく、せいぜい、-２０ｄＢ前後（図１７参照）である。

次に、図１６と図１８とを対比すると、挿入損失ＩＬの最小値が、従来回路１では、約０.７ｄＢである（図１６参照）のに対し、従来回路２では、約０.６ｄＢに改善（図１８参照）されている。ＶＳＷＲに関しては、ＶＳＷＲ≦１.４を満たす周波数帯域幅ΔＦが、従来回路１では約２５ＭＨｚ（図１６参照）であるのに対し、従来回路２では約５０ＭＨｚ（図１８参照）である。

以上をまとめると、第１乃至第３中心導体Ｌ１〜Ｌ３の間に第１乃至第３キャパシタＣ１〜Ｃ３を接続した図１１の従来回路２は、第１乃至第３中心導体Ｌ１〜Ｌ３と接地との間にキャパシタＣ１〜Ｃ３を接続した図１０の従来回路１との対比において、挿入損失ＩＬ及びＶＳＷＲは改善されるものの、帯域外の減衰量が悪くなるなど、伝送特性の劣化が見られる。

＜従来回路２と実施例回路１との対比＞
図１７と図１９とを対比すると、２倍波２Ｆを含む高調波の減衰が、従来回路２では、最大でも-２０ｄＢ前後（図１７参照）であるが、実施例回路１では、-２０ｄＢを超しており、しかも広い範囲で（−）１０ｄＢよりも高い値を示している（図１９参照）。

次に、図１８と図２０とを対比すると、挿入損失ＩＬの最小値が、従来回路２では、約０.６ｄＢである（図１８参照）のに対し、実施例回路１では、０.５ｄＢ以下に改善されている。

以上をまとめると、共通ノードＰ０を接地端子３３との間に第４キャパシタＣ４を接続して、共通ノードＰ０を接地から浮かした図１２の実施例回路１は、共通ノードＰ０を接地した図１１の従来回路２との対比において、伝送特性及び挿入損失ＩＬが改善される。

＜実施例回路１と実施例回路２との対比＞
図１９と図２１とを対比すると、２倍波２Ｆを含む高調波の減衰が、実施例回路２では、最大で約-３５ｄＢにも達しており、実施例回路１よりも更に改善されている。

次に、図２０と図２２とを対比すると、挿入損失ＩＬの最小値が、実施例回路２では、約０.４ｄＢであり、実施例回路１よりも更に改善されている。ＶＳＷＲに関しては、ＶＳＷＲ≦１.４を満たす周波数帯域幅ΔＦが、実施例回路１では約３０ＭＨｚであるが、実施例回路２では、約４０ＭＨｚである。

以上をまとめると、共通ノードＰ０を接地端子３３との間に第４キャパシタＣ４を接続して、共通ノードＰ０を接地から浮かし、更に、共通ノードＰ０側に終端抵抗Ｒを接続した図１３の実施例回路２は、共通ノードＰ０を接地端子３３との間に第４キャパシタＣ４を接続して、共通ノードＰ０を接地から浮かし、終端抵抗Ｒの一端を接地した図１２の実施例回路１との対比において、伝送特性、挿入損失ＩＬ及びＶＳＷＲの何れも、更に改善される。

＜実施例回路２と実施例回路３との対比＞
図２１と図２３とを対比すると、実施例回路２では２倍波２Ｆで減衰が得られるにすぎないのに対し、実施例回路３では、２倍波２Ｆのみならず、３倍波３Ｆでも、最大で約-３５ｄＢにも達する高調波の減衰が得られる（図１９参照）。

次に、図２２と図２４とを対比すると、挿入損失ＩＬの最小値に関しては、実施例回路３でも、実施例回路２と遜色のない約０.４ｄＢが確保されている。ＶＳＷＲに関しても、実施例回路３は実施例回路２と遜色のない特性を示している。

以上をまとめると、図１３の回路に対して、トラップ回路（Ｃｓ１、Ｌｓ１）、（Ｃｓ２、Ｌｓ２）を追加した図１４の実施例回路３によれば、帯域外の高調波、具体的には２倍波２Ｆのみならず、３倍波３Ｆでも、大きな減衰特性を得ることができる。しかも、トラップ回路（Ｃｓ１、Ｌｓ１）、（Ｃｓ２、Ｌｓ２）の追加によって、挿入損失ＩＬ及びＶＳＷＲを悪化させることもない。

本発明に係る非可逆回路素子は、通信装置の構成要素して用いられる。図２５は本発明に係る非可逆回路素子を用いた通信装置であり、携帯電話のような移動体無線機器の構成を示している。図示された通信装置は、アンテナ８１と、送信回路８５と、受信回路８４と、非可逆回路素子８３とを含む。参照符号８２はデュプレクサである。送信回路８５及び受信回路８４は、アンテナ８１を共用して送受信を行う。

非可逆回路素子８３は、本発明に係るものであって、デュプレクサ８２から送信回路８５に到る回路内に組み込まれている。非可逆回路素子８３は受信回路８４に到る回路に組み込んでもよい。送信回路８５、受信回路８４、非可逆回路素子８３及びデュプレクサ８２の働きは周知であるので、特に説明は要しない。

ただ、非可逆回路素子８３は、本発明に係る非可逆回路素子であるから、先に述べた作用効果が、通信装置の上でも得られることは明らかである。

以上、好ましい実施の形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の改変態様を採り得ることは自明である。

本発明に係る非可逆回路素子の電気回路図である。 本発明に係る非可逆回路素子の別の例を示す電気回路図である 図１及び図２に示した非可逆回路素子において、第４キャパシタＣの容量値を変えた場合の２倍波２Ｆ及び３倍波３Ｆの減衰特性を示す図である。 第４キャパシタの容量値と挿入損失（最小値）との関係を示す図である 第４キャパシタの容量値と動作周波数との関係を示す図である。 第４キャパシタの容量値と１０ｄＢアイソレーション比帯域との関係を示す図である。 第４キャパシタの容量値と動作磁場との関係を示す図である。 本発明に係る非可逆回路素子の別の実施形態を示す電気回路図である。 本発明に係る非可逆回路素子の別の実施形態を示す電気回路図である。 従来の典型的なアイソレータを示す図である。 第１乃至第３中心導体の間に第１乃至第３キャパシタを接続したアイソレータを示す図である。 図１に示した本発明に係る非可逆回路素子であって、第１乃至第４キャパシタの容量値及び終端抵抗の抵抗値の定数値を特定した例を示す図である。 図２に示した本発明に係る非可逆回路素子であって、第１乃至第４キャパシタの容量値及び終端抵抗の抵抗値の定数値を特定した例を示す図である。 図９に示した本発明に係る非可逆回路素子であって、第１乃至第４キャパシタの容量値及び終端抵抗の抵抗値の定数値を特定した例を示す図である。 図１０に示した従来回路１の周波数伝達特性を示す図である。 図１０に示した従来回路１のＶＳＷＲ及び挿入損失の周波数特性を示す図である。 図１１に示した従来回路２の伝送周波数特性を示す図である。 図１１に示した従来回路２のＶＳＷＲ及び挿入損失の周波数特性を示す図である。 図１２に示した実施例回路１の周波数伝達特性を示す図である。 図１２に示した実施例回路１のＶＳＷＲ及び挿入損失の特性を示す図である。 図１３に示した実施例回路２の周波数伝達特性を示す図である。 図１３に示した実施例回路２のＶＳＷＲ及び挿入損失の周波数特性を示す図である。 図１４に示した実施例回路３の伝送周波数特性を示す図である。 図１４に示した実施例回路３のＶＳＷＲ及び挿入損失の周波数特性を示す図である。 本発明に係る非可逆回路素子を用いた通信装置のブロック図である。

符号の説明

１ 磁気回転子
２ フェライト
３１ 入力端子
３２ 出力端子
３３ 接地端子
Ｃ１〜Ｃ４ 第１乃至第４キャパシタ
Ｌ１〜Ｌ３ 第１乃至第３中心導体
ＧＮＤ 接地

Claims (5)

1. 磁気回転子と、第１乃至第４キャパシタと、抵抗とを含む非可逆回路素子であって、
   前記磁気回転子は、フェライトと、第１乃至第３中心導体とを含んでおり、
   前記第１乃至第３中心導体は、一端が共通電位にあり、前記フェライトに組み合わされており、
   前記第１キャパシタは、前記第１中心導体の他端と、前記第２中心導体の他端との間に接続されており、
   前記第２キャパシタは、前記第１中心導体の他端と、前記第３中心導体の他端との間に接続されており、
   前記第３キャパシタは、前記第２中心導体の他端と、前記第３中心導体の他端との間に接続されており、
   前記第４キャパシタは、前記共通電位の位置と、接地端子との間に接続されており、
   前記抵抗は、前記第３中心導体の他端と、前記第４キャパシタのキャパシタ電極の一つとの間に接続されている、
   非可逆回路素子。
2. 請求項１に記載された非可逆回路素子であって、前記抵抗は、一端が、前記第４キャパシタの前記キャパシタ電極であって、前記共通電位に接続される前記キャパシタ電極に接続されている、非可逆回路素子。
3. 請求項１に記載された非可逆回路素子であって、前記抵抗は、一端が、前記第４キャパシタの前記キャパシタ電極であって、前記接地端子に接続される前記キャパシタ電極に接続されている、非可逆回路素子。
4. 請求項１乃至３の何れかに記載された非可逆回路素子であって、前記第１キャパシタが省略されている、非可逆回路素子。
5. アンテナと、送信回路と、受信回路と、非可逆回路素子とを含む通信装置であって、
   前記非可逆回路素子は、請求項１乃至４の何れかに記載されたものであり、
   前記送信回路又は受信回路の少なくとも一方に組み合わされている、
   通信装置。
   

Images