JP2009081166A - Trimming circuit - Google Patents
Trimming circuit Download PDFInfo
- Publication number
- JP2009081166A JP2009081166A JP2007247282A JP2007247282A JP2009081166A JP 2009081166 A JP2009081166 A JP 2009081166A JP 2007247282 A JP2007247282 A JP 2007247282A JP 2007247282 A JP2007247282 A JP 2007247282A JP 2009081166 A JP2009081166 A JP 2009081166A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fuse
- node
- trimming
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 35
- 230000001681 protective effect Effects 0.000 claims abstract description 5
- 238000005520 cutting process Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置の回路特性を合わせ込むためのトリミング回路に関するものである。 The present invention relates to a trimming circuit for adjusting circuit characteristics of a semiconductor device.
半導体装置においては、プロセスのバラツキによる特性変動を修正するために、テスト工程でトリミングを行い、特性を合わせ込むことが行われている。例えば、図4に示すように、端子31,32間に接続される1つの抵抗器30の抵抗値を所望の値に合わせ込むために、主抵抗素子RTに対して8個の調整用抵抗素子Ra1〜Ra8を直列接続して作成し、各調整用抵抗素子Ra1〜Ra8に短絡用のスイッチ素子S1〜S8をそれぞれ並列接続しておいて、テスト結果に応じて、スイッチ素子S1〜S8の中の1つを短絡して、抵抗器30の全体の抵抗値を前記所望の値に合わせることが行われる。なお、ここでは簡単のために調整用抵抗素子を8個としたが、精度を高めるためにはより多数の調整用抵抗素子が使用される。
In a semiconductor device, in order to correct characteristic variation due to process variations, trimming is performed in a test process to match characteristics. For example, as shown in FIG. 4, in order to adjust the resistance value of one
スイッチS1〜S8のいずれをオンさせるかは、3個のトリミング回路40A〜40Cの出力結果によって決定される。すなわち、トリミング回路40A〜40Cの出力(「0」又は「1」)はデコーダ回路20に入力され、そのデコーダ回路20の出力端子OUT1〜OUT8のうち、「1」を示す出力端子に対応した1つのスイッチがオンする。
Which of the switches S1 to S8 is turned on is determined by the output results of the three
図5はこのデコーダ回路20のデコーダ内容を示す図であり、トリミング回路40A〜40Cの出力が入力する入力端子IN1〜IN3の「0」、「1」の組み合わせに応じて、出力端子OUT1〜OUT8のいずれか1個が1となる。例えば、入力端子IN1〜IN3がいずれも「0」の場合は、スイッチ素子S1がオンとなり、他のスイッチ素子S2〜S8はオフとなる。
FIG. 5 is a diagram showing the decoder contents of the
図6は前記したトリミング回路40A〜40Cとして使用されるトリミング回路40の構成を示す図であり(例えば、特許文献1参照)、ヒューズF2、PMOSトランジスタMP2、NMOSトランジスタMN1,MN2、ラッチを構成する逆並列接続のインバータINV5,INV6からなる。41はヒューズ切断制御端子、42はリセット端子、43は出力端子、44は電源端子である。
FIG. 6 is a diagram showing a configuration of the
図6のトリミング回路40は、抵抗器30の抵抗値のテスト結果に応じて、そのヒューズF2の切断/非切断がセットされる。切断させるときは、ヒューズ切断制御端子41をHレベルにし、NMOSトランジスタMN1をオンさせて、ヒューズF2に大電流を流し込み、そのヒューズF2を切断させる。切断させないときは、ヒューズ切断制御端子41はLレベルのままである。
In the
通常の動作時には、ヒューズF2の切断/非切断の判定が行われる。このときは、リセットによって、リセット端子42をHレベルにし、PMOSトランジスタMP2をオフ、NMOSトランジスタMN2をオンして、ノードN2をLレベルとする。これにより、このLレベルの信号がインバータINV5,INV6からなるラッチに保持され、出力端子43がHレベル(=「1」)になる。
During normal operation, whether the fuse F2 is cut or not is determined. At this time, by resetting, the
次に、リセット解除によって、リセット端子42をLレベルにし、PMOSトランジスタMP2をオン、NMOSトランジスタMN2をオフさせる。このとき、ヒューズF2が切断されていれば、ノードN2は上記したLレベルを保持し、出力端子43はHレベルから変化しない。一方、ヒューズF2が非切断のときは、ヒューズF2とオンしているPMOSトランジスタMP2を経由してノードN2がHレベルに充電されるので、ラッチは反転して、出力端子43はLレベル(=「0」)に変化する。
Next, by reset release, the
このように、トリミング回路40A〜40Cは、ヒューズF2の切断/非切断がセットされた後に、通常の動作開始に先立って、そのヒューズF2の切断/非切断を判定して、出力端子43に出力する。よって、デコーダ回路20はこのトリミング回路40A〜40Cの判定出力に応じて、抵抗器30のスイッチ素子S1〜S8のオン/オフをセットし、抵抗器30の抵抗値が所定の値にセットされる。以後、この抵抗器30を使用した通常の動作(例えば発振回路であれば発振動作)が行われる。
ところが、実際のヒューズによるトリミングでは、一旦切断されたヒューズであっても、判定時にそのヒューズに電圧が印加されることによって、稀に、再接続されることがある(例えば、特許文献2参照)。図7はヒューズの切断前と切断後の実際の抵抗値を示す分布特性図であり、再接続されたヒューズの抵抗値は概ね10kΩかそれ以上の値を示す。図7では、40kΩ〜70kΩの範囲の抵抗値を示すサンプルが3個ある。 However, in actual trimming with a fuse, even if the fuse is once cut, it is rarely reconnected by applying a voltage to the fuse at the time of determination (for example, see Patent Document 2). . FIG. 7 is a distribution characteristic diagram showing actual resistance values before and after the fuse is cut, and the resistance value of the reconnected fuse is approximately 10 kΩ or more. In FIG. 7, there are three samples showing resistance values in the range of 40 kΩ to 70 kΩ.
このように切断ヒューズが再接続された場合は、概ね10kΩかそれ以上の値を示すので、そのヒューズF2の内部抵抗とPMOSトランジスタMP2のオン抵抗およびリセット端子42のLレベルの期間によっては、ノードN2のレベルがインバータINV6の入力閾値を越えて、出力端子43がLレベルとなる。すなわち、ヒューズ切断であるにも拘わらず、ヒューズ非切断として判定される危険性がある。
When the blown fuse is reconnected in this manner, it shows a value of approximately 10 kΩ or more. Therefore, depending on the internal resistance of the fuse F2, the on-resistance of the PMOS transistor MP2, and the L level period of the
本発明の目的は、一旦切断されたヒューズ等の切断可能な配線が再接続されたときであっても、当該配線の切断を正しく判定できるようにしたトリミング回路を提供することである。 An object of the present invention is to provide a trimming circuit that can correctly determine the disconnection of a wiring that can be disconnected such as a fuse that has been disconnected once.
上記目的を達成するために、本発明のトリミング回路は、ノードに接続された切断可能な配線と、該ノードに対して切断/非切断の判定時にのみ電流を供給する電流供給回路と、前記ノードに保護抵抗を介して接続され、前記電流供給回路から供給された電流により前記ノードに発生した電圧を入力して前記配線の切断/非切断を判定する判定回路と、該判定回路に入力する過電圧を電源にバイパスするためのダイオードと、前記判定回路の判定結果を記憶する記憶回路とを備え、前記電流供給回路は、前記配線の再接続による抵抗値よりも小さい抵抗値となるように内部抵抗の値を設定したことを特徴とする。 In order to achieve the above object, a trimming circuit according to the present invention includes a disconnectable wiring connected to a node, a current supply circuit that supplies a current only when determining whether the node is disconnected or not disconnected, and the node And a determination circuit for determining whether the wiring is disconnected / not disconnected by inputting a voltage generated at the node by a current supplied from the current supply circuit, and an overvoltage input to the determination circuit. And a memory circuit for storing the determination result of the determination circuit, and the current supply circuit has an internal resistance so as to have a resistance value smaller than a resistance value due to reconnection of the wiring. The value of is set.
本発明によれば、電流供給回路が配線の再接続による抵抗値よりも小さい抵抗値となるように内部抵抗の値が設定されるので、一旦切断された配線が再接続されても、ノードの分圧比が切断の場合の分圧比とほぼ同じとなり、配線の切断判定が正確に行われる。また、配線を切断するためにその配線に高電圧を印加するとき、判定回路は保護抵抗とダイオードによって保護される。また、電流供給回路は判定時のみ配線に電流を供給するので、消費電力が増大することはない。 According to the present invention, since the value of the internal resistance is set so that the current supply circuit has a resistance value smaller than the resistance value due to reconnection of the wiring, even if the disconnected wiring is reconnected, The voltage dividing ratio is substantially the same as the voltage dividing ratio in the case of cutting, and the wiring cutting determination is performed accurately. Further, when a high voltage is applied to the wiring in order to cut the wiring, the determination circuit is protected by a protective resistor and a diode. Further, since the current supply circuit supplies current to the wiring only at the time of determination, power consumption does not increase.
図1に本発明の1つの実施例のトリミング回路10を示す。11はヒューズ切断制御端子、12は第1設定端子、13は第2設定端子、14は出力端子、15は電源端子である。PMOSトランジスタMP1、電流制限抵抗R1、ヒューズF1が、電源端子14と接地GNDとの間に直列接続され、ヒューズF1と抵抗R1の共通接続点のノードN1にヒューズ切断制御端子11が接続されている。このノードN1は保護抵抗R2を介してオア回路OR1の一方の入力端子に接続されている。D1はオア回路OR1の保護用のダイオードである。オア回路OR1の他方の入力端子には第1の設定端子12に接続されている。FF1はフリップフロップであり、オア回路OR1の出力を、第2設定端子13がHレベルになるタイミングで保持して、そのQ出力を出力端子14に出力する。
FIG. 1 shows a
請求項との関連では、ヒューズF1が切断可能な配線の一例であり、PMOSトランジスタMP1と電流制限抵抗R1の直列回路が電流供給回路の一例であり、オア回路OR1が判定回路の一例であり、フリップフロップFF1が記憶回路の一例である。 In relation to the claims, the fuse F1 is an example of a disconnectable wiring, the series circuit of the PMOS transistor MP1 and the current limiting resistor R1 is an example of a current supply circuit, and the OR circuit OR1 is an example of a determination circuit, The flip-flop FF1 is an example of a memory circuit.
このトリミング回路10は、前記した抵抗器30の抵抗値のテスト結果に応じて、そのヒューズF1の切断/非切断がセットされる。切断させるときは、ヒューズ切断制御端子11に所定時間だけ高電圧Vzを印加し、ヒューズF1に大電流を流し込み、そのヒューズF1を切断させる。このとき、オア回路OR1にもヒューズ切断制御端子11の電圧が印加するが、保護抵抗R2を経由した電圧となり、しかもダイオードD1によって電源電圧VDD以上の電圧はクリップされるので、オア回路OR1は破壊から保護される。ヒューズF1を切断させないときは、ヒューズ切断制御端子11に電圧Vzは印加されない。
In the
通常の動作時には、まず、ヒューズF1の切断/非切断が判定される。図2に示す時刻t1で電源端子15に電圧VDDが印加される。このとき、第1および第2設定端子12,13の電圧V1,V2はLレベルである。これにより、PMOSトランジスタMP1がオンするので、ヒューズF1が非切断のとき、ノードN1はLレベルとなり、切断されていればHレベルとなる。このとき、オア回路OR1はイネーブル(一方の入力端子がLレベルとなってゲートが開かれている)となっており、ヒューズF1が非切断のときはLレベル、切断のときはHレベルを出力する。
During normal operation, it is first determined whether the fuse F1 is cut or not cut. The voltage VDD is applied to the
時刻t2になると、設定端子13の電圧V2がLレベルからHレベルに変化し、オア回路OR1の出力信号が、フリップフロップFF1に取り込まれる。すなわち、フリップフロップFF1のQ出力(出力端子14)は、ヒューズF1が非切断のときはLレベル(=「0」)、切断のときはHレベル(=「1」)を出力する。
At time t2, the voltage V2 at the
時刻t3になると、設定端子12の電圧V1がLレベルからHレベルに変化し、PMOSトランジスタMP1がオフとなる。また、オア回路OR1はディスイネーブル(一方の端子がHレベルとなりゲートが閉じられる)となり、その出力がHレベル固定となる。
At time t3, the voltage V1 at the
以上のヒューズ切断/非切断の判定において、ヒューズF1が仮に再接続されていたとしても、その抵抗値は10kΩのオーダーかそれ以上であるので、PMOSトランジスタMP1のオン抵抗と電流制限抵抗R1の抵抗の直列合成抵抗値を、それより小さい値(200Ω〜10kΩ)となるように予め設定しておけば、設定端子12の電圧V1がLレベルのとき、ノードN1の電圧レベルVn1は、Vn1>VDD/2となり、オア回路OR1の入力閾値を下回ることはない。よって、ヒューズF1が仮に再接続されていたとしても、オア回路OR1からは、ヒューズ切断の判定信号であるHレベルが出力する。なお、オア回路OR1の入力閾値は、通常、ノイズマージンを考え、VDD/2に設定される。
In the above fuse cutting / non-cutting determination, even if the fuse F1 is reconnected, its resistance value is on the order of 10 kΩ or more, so the on-resistance of the PMOS transistor MP1 and the resistance of the current limiting resistor R1 When the voltage V1 of the setting
また、本実施例のトリミング回路10では、ヒューズ切断/非切断の判定信号を取り込むのは、設定端子12を一時的にLレベルにしてPMOSトランジスタMP1を一時的にオンしている期間(t1〜t3)の短い時間であり、消費電力が大きくなることはない。
In the
図3は図4の回路における3個のトリミング回路40A〜40Cを、図1のトリミング回路10を3個使った回路に置き換えて、抵抗器30の抵抗値調整を行う場合のデコーダ内容を示す図である。デコード回路20そのものは図4と同じであるが、発生頻度に対する3個のトリミング回路の設定の割り当てが異なっている。
FIG. 3 is a diagram showing the contents of a decoder in the case where the three
本実施例では、製造バラツキで生じる分布の最も頻度の高いところに3個のトリミング回路ともにヒューズ非切断(トリミング無し)の組み合わせ(IN1,IN2,IN3=0)を対応させ、頻度が低くなるにしたがってヒューズ切断数が多くなるように、発生頻度とヒューズ切断数の組み合わせを改善したものである。 In this embodiment, a combination of non-cutting (no trimming) fuses (IN1, IN2, IN3 = 0) is associated with the three trimming circuits at the highest frequency of the distribution caused by manufacturing variation, and the frequency becomes low. Therefore, the combination of the occurrence frequency and the number of fuse cuts is improved so that the number of fuse cuts increases.
被調整素子の正常値からの各バラツキ量毎の数は、通常正規分布に近い形になることから、上記のように頻度とヒューズ切断数の組み合わせを設定することにより、ヒューズ切断数を減らすことが可能となり、テスト時間の短縮、すなわちテスト効率の向上を図ることが可能となる。このように、トリミング回路とその次段のデコーダ回路を含めて、プロセスのバラツキの分布を考慮したヒューズ切断パターンとすることで、テスト効率向上が可能となる。 Since the number of each variation from the normal value of the adjusted element is usually close to a normal distribution, the number of fuse cuts can be reduced by setting the combination of frequency and fuse cut number as described above. Thus, it is possible to shorten the test time, that is, to improve the test efficiency. As described above, the fuse cutting pattern including the trimming circuit and the next-stage decoder circuit in consideration of the process variation distribution can improve the test efficiency.
なお、図1のトリミング回路において、電源端子15を接地GNDに置き換え、接地GNDを電源端子に置き換えるときは、PMOSトランジスタを、ゲートにインバータを直列接続したNMOSトランジスタに置き換え、ダイオードD1の極性を反転すればよい。また、判定回路としてのオア回路OR1は、PMOSトランジスタMP1がオンするときそのゲートを開き、オフするときゲートを閉じる他のゲート回路(ノア回路、アンド回路、ナンド回路等)に置き換えることができる。
In the trimming circuit of FIG. 1, when the
10:トリミング回路、11:ヒューズ切断制御端子、12:第1設定端子、13:第2設定端子、14:出力端子、15:電源端子
20:デコーダ回路
30:抵抗器、31,32:端子
40A〜40C:トリミング回路
10: trimming circuit, 11: fuse cutting control terminal, 12: first setting terminal, 13: second setting terminal, 14: output terminal, 15: power supply terminal, 20: decoder circuit, 30: resistor, 31, 32: terminal, 40A ~ 40C: Trimming circuit
Claims (1)
前記電流供給回路は、前記配線の再接続による抵抗値よりも小さい抵抗値となるように内部抵抗の値を設定したことを特徴とするトリミング回路。 A disconnectable wiring connected to a node, a current supply circuit that supplies current only when it is determined whether the node is disconnected or not disconnected, and is connected to the node via a protective resistor and supplied from the current supply circuit A determination circuit for determining whether the wiring is disconnected / not disconnected by inputting a voltage generated at the node by the generated current, a diode for bypassing an overvoltage input to the determination circuit to a power supply, and determination by the determination circuit A storage circuit for storing the results,
The trimming circuit according to claim 1, wherein the current supply circuit has a resistance value set to be smaller than a resistance value due to reconnection of the wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007247282A JP5225643B2 (en) | 2007-09-25 | 2007-09-25 | Trimming circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007247282A JP5225643B2 (en) | 2007-09-25 | 2007-09-25 | Trimming circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009081166A true JP2009081166A (en) | 2009-04-16 |
JP5225643B2 JP5225643B2 (en) | 2013-07-03 |
Family
ID=40655730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007247282A Active JP5225643B2 (en) | 2007-09-25 | 2007-09-25 | Trimming circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5225643B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267922A (en) * | 2009-05-18 | 2010-11-25 | New Japan Radio Co Ltd | Trimming circuit |
JP2011181626A (en) * | 2010-02-26 | 2011-09-15 | Sharp Corp | Fuse control circuit, fuse control system, illuminance sensor, proximity sensor, cellular phone, digital still camera, and power supply circuit |
CN103248014A (en) * | 2012-02-02 | 2013-08-14 | 三美电机株式会社 | Battery protecting circuit, battery protecting device, and battery pack |
CN103825601A (en) * | 2012-11-15 | 2014-05-28 | 东莞赛微微电子有限公司 | Fuse trimming and adjusting circuit |
JP2018022848A (en) * | 2016-08-05 | 2018-02-08 | 富士電機株式会社 | Trimming circuit and trimming method |
US10554040B2 (en) | 2015-03-13 | 2020-02-04 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Resistor and fuse overcurrent protection device |
CN112630628A (en) * | 2021-03-08 | 2021-04-09 | 上海伟测半导体科技股份有限公司 | Fuse device and method for polysilicon process fuse |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105915209B (en) * | 2016-05-17 | 2018-09-18 | 中国电子科技集团公司第二十四研究所 | A kind of multifunctional low power consumption fuse trims control circuit and its control method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222205A (en) * | 2005-02-09 | 2006-08-24 | Nec Electronics Corp | Method of manufacturing semiconductor product |
JP2006339602A (en) * | 2005-06-06 | 2006-12-14 | Toyota Industries Corp | Semiconductor device |
JP2007088174A (en) * | 2005-09-21 | 2007-04-05 | Oki Electric Ind Co Ltd | Fuse trimming circuit |
-
2007
- 2007-09-25 JP JP2007247282A patent/JP5225643B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222205A (en) * | 2005-02-09 | 2006-08-24 | Nec Electronics Corp | Method of manufacturing semiconductor product |
JP2006339602A (en) * | 2005-06-06 | 2006-12-14 | Toyota Industries Corp | Semiconductor device |
JP2007088174A (en) * | 2005-09-21 | 2007-04-05 | Oki Electric Ind Co Ltd | Fuse trimming circuit |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267922A (en) * | 2009-05-18 | 2010-11-25 | New Japan Radio Co Ltd | Trimming circuit |
JP2011181626A (en) * | 2010-02-26 | 2011-09-15 | Sharp Corp | Fuse control circuit, fuse control system, illuminance sensor, proximity sensor, cellular phone, digital still camera, and power supply circuit |
CN103248014A (en) * | 2012-02-02 | 2013-08-14 | 三美电机株式会社 | Battery protecting circuit, battery protecting device, and battery pack |
CN103248014B (en) * | 2012-02-02 | 2017-04-12 | 三美电机株式会社 | Battery protecting circuit, battery protecting device, and battery pack |
CN103825601A (en) * | 2012-11-15 | 2014-05-28 | 东莞赛微微电子有限公司 | Fuse trimming and adjusting circuit |
CN103825601B (en) * | 2012-11-15 | 2017-01-11 | 东莞赛微微电子有限公司 | Fuse trimming and adjusting circuit |
US10554040B2 (en) | 2015-03-13 | 2020-02-04 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Resistor and fuse overcurrent protection device |
JP2018022848A (en) * | 2016-08-05 | 2018-02-08 | 富士電機株式会社 | Trimming circuit and trimming method |
CN112630628A (en) * | 2021-03-08 | 2021-04-09 | 上海伟测半导体科技股份有限公司 | Fuse device and method for polysilicon process fuse |
Also Published As
Publication number | Publication date |
---|---|
JP5225643B2 (en) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5225643B2 (en) | Trimming circuit | |
US7106107B2 (en) | Reliability comparator with hysteresis | |
JP2009188016A (en) | Semiconductor device | |
US8552794B2 (en) | Constant-voltage circuit | |
JP5571303B2 (en) | Semiconductor device | |
JP2006352034A (en) | Fuse circuit and electronic circuit | |
JP5266920B2 (en) | Fuse element readout circuit | |
KR20120131104A (en) | Trimming circuit and semiconductor device | |
US7078957B2 (en) | Internal voltage generator of semiconductor device comprising characteristic controller | |
KR100743994B1 (en) | Device for controlling internal voltage | |
US8514638B2 (en) | Write control circuit and semiconductor device | |
US20070268062A1 (en) | Fuse circuit for repair and detection | |
KR100791075B1 (en) | Power up reset circuit and semiconductor device comprising the same | |
JP5806972B2 (en) | Output driver circuit | |
JP5880826B2 (en) | Trimming circuit and adjustment circuit | |
KR20070025000A (en) | Device for trimming reference voltage | |
KR100819659B1 (en) | A reference voltage generating circuit of semiconductor memory device | |
KR100757411B1 (en) | Voltage resetting circuit for semiconductor memory device using option fuse circuit and voltage resetting method thereof | |
US20220130454A1 (en) | Circuitry for adjusting retention voltage of a static random access memory (sram) | |
JP2006191530A (en) | Counter circuit for controlling off-chip driver, and output current value changing method for the off-chip driver using the same | |
JP5422259B2 (en) | Trimming circuit | |
JP2013007619A (en) | Logic circuit and voltage detection circuit | |
KR101222110B1 (en) | Semiconductor device | |
JP2009225087A (en) | Overcurrent protection circuit | |
JP5738724B2 (en) | Trimming circuit, system, determination program, confirmation method, and determination method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5225643 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |