JP2009069408A - Tft array inspection method and tft array inspecting device - Google Patents
Tft array inspection method and tft array inspecting device Download PDFInfo
- Publication number
- JP2009069408A JP2009069408A JP2007236970A JP2007236970A JP2009069408A JP 2009069408 A JP2009069408 A JP 2009069408A JP 2007236970 A JP2007236970 A JP 2007236970A JP 2007236970 A JP2007236970 A JP 2007236970A JP 2009069408 A JP2009069408 A JP 2009069408A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- signal
- inspection
- tft
- tft substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、液晶基板等の製造過程等で行われるTFTアレイ検査に関し、特に、TFTアレイ検査する際のTFTアレイ駆動に関する。 The present invention relates to a TFT array inspection performed in a manufacturing process of a liquid crystal substrate or the like, and more particularly, to a TFT array drive when performing a TFT array inspection.
液晶基板や有機EL基板等のTFTアレイが形成された半導体基板の製造過程では、製造過程中にTFTアレイ検査工程を含み、このTFTアレイ検査工程において、TFTアレイの欠陥検査が行われている。 In the manufacturing process of a semiconductor substrate on which a TFT array such as a liquid crystal substrate or an organic EL substrate is formed, a TFT array inspection process is included in the manufacturing process, and a defect inspection of the TFT array is performed in this TFT array inspection process.
TFTアレイは、例えば液晶表示装置の画素電極を選択するスイッチング素子として用いられる。TFTアレイを備える基板は、例えば、走査線として機能する複数本のゲートラインが平行に配設されると共に、信号線として記載する複数本のソースラインがゲートラインに直交して配設され、両ラインが交差する部分の近傍にTFT(Thin film transistor)が配設され、このTFTに画素電極が接続される。液晶表示装置は、上記したTFTアレイが設けられた基板と対向基板との間に液晶層を挟むことで構成され、対向基板が備える対向電極と画素電極との間に画素容量が形成される。 The TFT array is used as a switching element for selecting a pixel electrode of a liquid crystal display device, for example. In a substrate including a TFT array, for example, a plurality of gate lines functioning as scanning lines are arranged in parallel, and a plurality of source lines described as signal lines are arranged orthogonal to the gate lines. A TFT (Thin Film Transistor) is disposed in the vicinity of a portion where the lines intersect, and a pixel electrode is connected to the TFT. The liquid crystal display device is configured by sandwiching a liquid crystal layer between a substrate provided with the TFT array described above and a counter substrate, and a pixel capacitor is formed between the counter electrode and the pixel electrode provided in the counter substrate.
このTFTアレイにおいて、走査線(ゲートライン)や信号線(ソースライン)の断線、走査線(ゲートライン)と信号線(ソースライン)の短絡、画素を駆動するTFTの特性不良による画素欠陥等の欠陥検査は、例えば、対向電極を接地し、ゲートラインの全部あるいは一部に、例えば、−15V〜+15Vの直流電圧を所定間隔で印加し、ソースラインの全部あるいは一部に検査信号を印加することによって行っている。(例えば、特許文献1の従来技術。)
In this TFT array, a scanning line (gate line) or a signal line (source line) is disconnected, a scanning line (gate line) and a signal line (source line) are short-circuited, or a pixel defect due to a characteristic defect of a TFT driving a pixel. In the defect inspection, for example, the counter electrode is grounded, a DC voltage of, for example, −15 V to +15 V is applied to all or part of the gate line at a predetermined interval, and an inspection signal is applied to all or part of the source line. By doing that. (For example, the prior art of
TFTアレイ検査装置は、TFTアレイに検査用の駆動信号を入力し、そのときの電圧状態を検出することで欠陥検出を行う他に、液晶の表示状態を観察することによって、TFTアレイの欠陥検出を行うこともできる。液晶の表示状態を観察することによってTFTアレイを検査する場合には、TFTアレイ基板と対向電極との間に液晶層を挟んだ液晶表示装置の状態で検査する他に、液晶層と対向電極を備えた検査治具をTFTアレイ基板に取り付けることによって、液晶表示装置に至らない半製品の状態で検査することもできる。 The TFT array inspection device inputs a driving signal for inspection to the TFT array, detects the defect by detecting the voltage state at that time, and also detects the defect of the TFT array by observing the display state of the liquid crystal. Can also be done. When inspecting the TFT array by observing the display state of the liquid crystal, in addition to the inspection in the state of the liquid crystal display device in which the liquid crystal layer is sandwiched between the TFT array substrate and the counter electrode, the liquid crystal layer and the counter electrode are By attaching the provided inspection jig to the TFT array substrate, it is possible to inspect in the state of a semi-finished product that does not reach the liquid crystal display device.
TFTアレイには、その製造プロセス中に様々な欠陥が発生する可能性がある。欠陥の種類として、例えば、ピクセルとソースラインとの間に短絡欠陥(S−Dshort)、ピクセルとゲートラインとの間に短絡欠陥(G−Dshort)、ソースラインとゲートラインとの間に短絡欠陥(S−Gshort)、ピクセル12とTFT11との間の断線(D−open)がある。また、上記した各ピクセルにおける欠陥の他に、隣接するピクセル間で生じる隣接欠陥と呼ばれるものがある。この隣接欠陥として、例えば、横方向で隣接するピクセル間の欠陥、縦方向で隣接するピクセル間の欠陥、隣接するソースライン間の短絡、隣接するゲートライン間の短絡等が知られている。ここで、これら欠陥の内で、ライン間の短絡による欠陥をショートライン欠陥と呼ぶことにする。
ライン間の短絡による欠陥(以下、ショートライン欠陥と呼ぶ)は、欠陥による電圧状態は、同じラインに接続される複数のピクセルに影響を与えるため、通常、欠陥を有するピクセルのみ限らず、そのラインに接続される他のピクセルと共にライン状に検出される。そのため、このように検出される欠陥は、ライン欠陥として検出されることになる。 A defect due to a short circuit between lines (hereinafter referred to as a short line defect) usually affects a plurality of pixels connected to the same line because the voltage state due to the defect affects not only the defective pixel but also the line. Are detected in a line along with other pixels connected to. Therefore, the defect detected in this way is detected as a line defect.
そのため、ショートライン欠陥を検出した場合には、そのショートライン欠陥の結果のみによっては、ライン上のどの点が欠陥点であるかを特定することができないという問題がある。 Therefore, when a short line defect is detected, there is a problem that it is impossible to specify which point on the line is a defect point based only on the result of the short line defect.
そこで、本発明は上記課題を解決して、TFTアレイ検査においてショートライン欠陥上の欠陥点を特定することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above problems and to specify a defect point on a short line defect in a TFT array inspection.
TFT基板のTFTアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出してTFTアレイの欠陥を検査するTFT基板の検査では、TFTアレイに印加する検査信号の信号パターンによって検出される欠陥種が異なるという特性を有している。本発明は、この特性を利用して、異なる信号パターンの検査信号を用い、はじめに、ライン欠陥を検出し、次に、異なる信号パターンの検査信号を用いて欠陥点を検出し、ライン欠陥上にある欠陥点をショートライン欠陥の欠陥点として検出する。 In the inspection of a TFT substrate, a voltage is applied to the TFT array of the TFT substrate, and secondary electrons obtained by electron beam irradiation are detected to inspect defects in the TFT array. According to the signal pattern of the inspection signal applied to the TFT array The detected defect type is different. The present invention makes use of this characteristic to detect line defects using inspection signals with different signal patterns, and then detect defect points using inspection signals with different signal patterns. A certain defect point is detected as a defect point of a short line defect.
本発明のTFT基板の検査は、方法の態様と装置の態様とを含むものである。 The inspection of the TFT substrate of the present invention includes a method aspect and an apparatus aspect.
本発明のTFT基板の検査方法の態様は、TFT基板のTFTアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出してTFTアレイの欠陥を検査するTFT基板の検査方法であって、TFT基板に第1の検査信号を印加してライン欠陥の有無を検出するライン欠陥検出工程と、TFT基板に第1の検査信号と異なる信号パターンを有する第2の検査信号を印加して欠陥点の有無を検出する欠陥点検出工程と、ライン欠陥の位置と欠陥点の位置とを比較し、ライン欠陥上の欠陥点をショートライン欠陥の欠陥点として抽出する欠陥点抽出工程とを備える。 An aspect of the TFT substrate inspection method of the present invention is a TFT substrate inspection method in which a voltage is applied to the TFT array of the TFT substrate and secondary electrons obtained by electron beam irradiation are detected to inspect defects in the TFT array. A line defect detection step of detecting the presence or absence of a line defect by applying a first inspection signal to the TFT substrate and applying a second inspection signal having a signal pattern different from the first inspection signal to the TFT substrate. A defect point detecting step for detecting the presence or absence of a defect point, and a defect point extracting step for comparing the position of the line defect with the position of the defect point and extracting the defect point on the line defect as the defect point of the short line defect; Is provided.
本発明の検査方法の態様によれば、TFT基板に印加する検査信号の信号パターンを変えることで、ライン欠陥検出と欠陥点検出とを切り替えて行うことができ、欠陥点検出で検出した欠陥位置が、ライン欠陥検出で検出して検出位置中にあるか否かを、例えば、位置座標を比較することによって行うことができる。 According to the aspect of the inspection method of the present invention, it is possible to switch between line defect detection and defect point detection by changing the signal pattern of the inspection signal applied to the TFT substrate, and the defect position detected by the defect point detection. However, it is possible to detect whether or not it is in the detected position by detecting the line defect, for example, by comparing the position coordinates.
TFT基板に印加する検査信号の信号パターンの一形態では、第1の検査信号をTFT基板の全TFTアレイに同一の電圧を印加する信号パターンとし、第2の検査信号をTFT基板の縦方向あるいは横方向に縞状に並ぶTFTアレイに対して異なる電圧を印加する信号パターンとする。 In one form of the signal pattern of the inspection signal applied to the TFT substrate, the first inspection signal is a signal pattern for applying the same voltage to all TFT arrays on the TFT substrate, and the second inspection signal is the vertical direction of the TFT substrate or A signal pattern for applying a different voltage to the TFT array arranged in stripes in the horizontal direction is used.
また、TFT基板に印加する検査信号の信号パターンの他の形態では、第1の検査信号をTFT基板の全TFTアレイに同一の電圧を印加する信号パターンとし、第2の検査信号をTFT基板の縦方向および横方向に格子状に並ぶTFTアレイに対して異なる電圧を印加する信号パターンとしてもよい。 In another form of the signal pattern of the inspection signal applied to the TFT substrate, the first inspection signal is a signal pattern for applying the same voltage to all TFT arrays on the TFT substrate, and the second inspection signal is applied to the TFT substrate. It is good also as a signal pattern which applies a different voltage with respect to TFT array arranged in a grid | lattice form in the vertical direction and a horizontal direction.
欠陥点を検出するために用いる第2の検出信号の信号パターンは、上記したように、TFTアレイに縞状の電圧分布を形成する信号パターンや、格子状の電圧分布を形成する信号パターンに限らず、TFTアレイのショートライン欠陥の種類に応じて選択することができる。 As described above, the signal pattern of the second detection signal used to detect the defect point is limited to the signal pattern that forms a striped voltage distribution in the TFT array or the signal pattern that forms a grid-like voltage distribution. First, it can be selected according to the type of short line defect in the TFT array.
また、本発明のTFT基板の検査装置の態様は、TFT基板のTFTアレイに対して電圧を印加し、当該電圧印加による電圧状態を電子線照射により得られる二次電子によって検出し、TFTアレイの欠陥を検査するTFT基板の検査装置であって、TFT基板に電子線を照射する電子線源と、TFT基板から放出される二次電子を検出する検出器と、TFT基板のTFTアレイに検査信号を生成し印加する検査信号生成部と、検出器の検出信号に基づいてTFTアレイの欠陥を検出する欠陥検出部とを備える。 Further, the aspect of the TFT substrate inspection apparatus of the present invention applies a voltage to the TFT array of the TFT substrate, detects a voltage state by the voltage application by secondary electrons obtained by electron beam irradiation, A TFT substrate inspection device for inspecting defects, an electron beam source for irradiating the TFT substrate with an electron beam, a detector for detecting secondary electrons emitted from the TFT substrate, and an inspection signal for the TFT array on the TFT substrate And an inspection signal generation unit that generates and applies the defect detection unit, and a defect detection unit that detects defects in the TFT array based on the detection signal of the detector.
検査信号生成部は、信号パターンを異にする第1の検査信号と第2の検査信号を生成する。欠陥検出部は、第1の検査信号の印加時に検出する検出信号に基づいてライン欠陥の有無を検出するライン欠陥検出処理と、第2の検査信号の印加時に検出する検出信号に基づいて欠陥点の有無を検出する欠陥点検出処理と、ライン欠陥の位置と欠陥点の位置とを比較し、ライン欠陥点からショートライン欠陥の欠陥点を抽出する欠陥点抽出処理の各検出処理を行う。 The inspection signal generation unit generates a first inspection signal and a second inspection signal having different signal patterns. The defect detection unit includes a line defect detection process for detecting presence / absence of a line defect based on a detection signal detected when the first inspection signal is applied, and a defect point based on the detection signal detected when the second inspection signal is applied. Each detection process of the defect point detection process for detecting the presence or absence of the defect and the defect point extraction process for comparing the position of the line defect with the position of the line defect and extracting the defect point of the short line defect from the line defect point is performed.
検査信号生成部が生成する検査信号の一形態では、TFT基板の全TFTアレイに同一の電圧を印加する信号パターンを有する検査信号を第1の検査信号として生成し、一方、TFT基板の縦方向あるいは横方向に縞状に並ぶTFTアレイに対して異なる電圧を印加する信号パターン、又は、TFT基板の縦方向および横方向に格子状に並ぶTFTアレイに対して異なる電圧を印加する信号パターンを第2の検査信号として生成する。第2の検査信号は、TFTアレイのショートライン欠陥の種類に応じて選択することができる。 In one form of the inspection signal generated by the inspection signal generator, an inspection signal having a signal pattern for applying the same voltage to all TFT arrays on the TFT substrate is generated as the first inspection signal, while the vertical direction of the TFT substrate Alternatively, a signal pattern for applying different voltages to the TFT arrays arranged in a stripe pattern in the horizontal direction, or a signal pattern for applying different voltages to the TFT arrays arranged in a grid pattern in the vertical and horizontal directions of the TFT substrate is used. 2 as a test signal. The second inspection signal can be selected according to the type of short line defect in the TFT array.
本発明によれば、TFTアレイ検査においてショートライン欠陥上の欠陥点を特定することができる。 According to the present invention, a defect point on a short line defect can be specified in a TFT array inspection.
本発明の態様によれば、第1の検査信号を印加してライン欠陥が検出された場合には、単に、第2の検査信号として用いる、TFTアレイに印加する検査信号の信号パターンを変えることによって、ショートライン欠陥上の欠陥点を特定することができる。 According to the aspect of the present invention, when a line defect is detected by applying the first inspection signal, the signal pattern of the inspection signal applied to the TFT array, which is used as the second inspection signal, is simply changed. Thus, the defect point on the short line defect can be specified.
本発明の態様によれば、ショートライン欠陥の欠陥種が異なる場合には、単にTFTアレイに印加する検査信号の信号パターンを切り替えることによって、欠陥点を検出することができる。 According to the aspect of the present invention, when the defect type of the short line defect is different, the defect point can be detected by simply switching the signal pattern of the inspection signal applied to the TFT array.
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明のTFTアレイ検査装置の概略図である。 FIG. 1 is a schematic view of a TFT array inspection apparatus of the present invention.
TFTアレイ検査装置1は、TFT基板10にアレイ検査用の検査信号を生成する検査信号生成部4と、検査信号生成部4で生成した検査信号をTFT基板10に印加するプローバ8と、TFT基板の電圧印加状態を検出する機構(2,3,5)と、検出信号に基づいてTFTアレイの欠陥を検出する欠陥検出部6を備える。
The TFT
プローバ8は、プローブピン(図示していない)が設けられたプローバフレームを備える。プローバ8は、TFT基板10上に載置する等によってプローブピンをTFT基板10上に形成した電極に接触させ、TFTアレイに検査信号を印加する。
The
TFT基板の電圧印加状態を検出する機構は種々の構成とすることができる。図1に示す構成は、電子線による検出構成であり、TFT基板10上に電子線を照射する電子線源2、照射された電子線によってTFT基板10から放出される二次電子を検出する二次電子検出器3、二次電子検出器3の検出信号を信号処理してTFT基板10上の電位状態を検出する信号処理部5等を備える。
The mechanism for detecting the voltage application state of the TFT substrate can have various configurations. The configuration shown in FIG. 1 is a detection configuration using an electron beam. An
電子線が照射されたTFTアレイは、印加された検査信号の電圧に応じた二次電子を放出するため、この二次電子を検出することによって、TFTアレイの電位状態を検出することができる。 Since the TFT array irradiated with the electron beam emits secondary electrons corresponding to the voltage of the applied inspection signal, the potential state of the TFT array can be detected by detecting the secondary electrons.
欠陥検出部6は、信号処理部5で取得したTFTアレイの電位状態に基づいて、正常状態における電位状態と比較することによってTFTアレイの欠陥を検出する。
The
なお、ここでは、TFT基板の電圧印加状態を検出する機構(2,3,5)を用いてTFTアレイの欠陥を検出する構成例を示しているが、TFT基板が液晶表示装置を構成している場合には、検査信号によって液晶を駆動して、検査信号による表示パターンを表示させ、この表示状態を撮像装置で撮像して取得した撮像画像に画像処理することで欠陥検査を行う他、表示像を目視で観察してもよい。また、TFT基板がTFTアレイのみを備える段階の場合には、検査信号を印加する治具に液晶層や対向電極を設けることで一時的に液晶表示装置を構成して、上記のようにして欠陥検査を行っても良い。 Here, a configuration example is shown in which a TFT array defect is detected using a mechanism (2, 3, 5) that detects the voltage application state of the TFT substrate. However, the TFT substrate constitutes a liquid crystal display device. If there is a display, a liquid crystal is driven by the inspection signal to display a display pattern based on the inspection signal, and this display state is imaged by the image pickup device and image processing is performed on the acquired image to perform defect inspection. The image may be observed visually. In the case where the TFT substrate is provided with only the TFT array, a liquid crystal display device is temporarily formed by providing a liquid crystal layer and a counter electrode on a jig for applying an inspection signal, and a defect is generated as described above. An inspection may be performed.
検査信号生成部4は、TFT基板10上に形成されるTFTアレイを駆動する検査信号の検査パターンを生成する。この検査パターンについては後述する。
The inspection
走査制御部9は、TFT基板10上のTFTアレイの検査位置を走査するために、ステージ7や電子源2を制御する。ステージ7は、載置するTFT基板10をXY方向に移動し、また、電子源2はTFT基板10に照射する電子線をXY方向に振ることで、電子線の照射位置を走査する。走査位置が検出位置となる。
The
なお、上記したTFTアレイ検査装置の構成は一例であり、この構成に限られるものではない。 The above-described configuration of the TFT array inspection apparatus is an example, and is not limited to this configuration.
電子線を用いたTFTアレイ検査装置では、ピクセル(ITO電極)に対して電子線を照射し、この電子線照射によって放出される二次電子を検出することによって、ピクセル(ITO電極)に印加された電圧波形を二次電子波形に変えて、信号によるイメージ化し、これによってTFTアレイの電気的検査を行う。 In a TFT array inspection apparatus using an electron beam, the pixel (ITO electrode) is irradiated with an electron beam, and secondary electrons emitted by this electron beam irradiation are detected and applied to the pixel (ITO electrode). The voltage waveform is changed to a secondary electron waveform and imaged by a signal, whereby the TFT array is electrically inspected.
図2はTFTアレイを構成する各要素部分で生じる欠陥を説明するための図である。図2中の破線で示す各箇所において、ソースライン15oとゲートライン14eとの間に示す短絡欠陥(S−Gshort)はショートライン欠陥の一例である。このショートライン欠陥の他に、隣接するソースライン間の短絡(SSshort)、隣接するゲートライン間の短絡(GGshort)が知られている。
FIG. 2 is a diagram for explaining a defect generated in each element portion constituting the TFT array. In each part indicated by a broken line in FIG. 2, a short circuit defect (S-Gshort) shown between the source line 15o and the
また、上記したショートライン欠陥の他に、図2では、ピクセル12oeとソースライン15eとの間に短絡欠陥(S−Dshort)を示し、ピクセル12eoとゲートライン14eとの間に短絡欠陥(G−Dshort)を示し、また、ピクセル12eeとTFT11eeとの間に断線(D−open)を示している。
In addition to the short line defect described above, FIG. 2 shows a short circuit defect (S-Dshort) between the pixel 12oe and the
また、上記した各ピクセルにおける欠陥の他に、隣接するピクセル間で生じる隣接欠陥がある。この隣接欠陥として、横方向で隣接するピクセル間の欠陥、縦方向で隣接するピクセル間の欠陥がある。 In addition to the above-described defect in each pixel, there is an adjacent defect that occurs between adjacent pixels. As this adjacent defect, there are a defect between pixels adjacent in the horizontal direction and a defect between pixels adjacent in the vertical direction.
本発明のTFTアレイ検査では、上記したTFTアレイの欠陥の内で各ライン間の短絡欠陥を検出する。 In the TFT array inspection of the present invention, a short-circuit defect between the lines is detected among the defects of the TFT array described above.
以下、本発明のTFTアレイ検査の手順について、図1の構成図、図3のフローチャート、図4の説明図を用いて説明する。 Hereinafter, the TFT array inspection procedure of the present invention will be described with reference to the block diagram of FIG. 1, the flowchart of FIG. 3, and the explanatory diagram of FIG.
はじめに、検査信号生成部4は、第1の検査信号を生成しプローブ8を介して基板10に印加する。第1の検査信号は、TFT基板の全TFTアレイの全ピクセルに同一の電圧を印加する信号パターンである(S1)。TFTアレイにショートライン欠陥が存在する場合には、この第1の検査信号を印加することによって、ショートライン欠陥が存在するラインがライン欠陥として検査される。
First, the inspection
第1の検査信号が印加された基板10に対して電子源2から電子線を照射し、この電子線照射によって基板10から放出される二次電子線を二次電子検出器3で検出する。信号処理部5は二次電子検出器3で検出した検出信号を信号処理して画像信号を取得する。欠陥検出部6は、信号処理部5で取得された画像信号に基づいてライン欠陥を検出する(S2)。
The
欠陥検出部6によるライン欠陥検出においてライン欠陥が検出された場合(S3)には、検査信号生成部4は、第2の検査信号を生成しプローブ8を介して基板10に印加する。第2の検査信号は、第1の検査信号と異なる信号パターンを有し、欠陥点の有無を検出する信号パターンである(S4)。TFTアレイに欠陥点が存在する場合には、この第2の検査信号を印加することによって、欠陥点が検出される。この第2の検査信号の印加によって検査される欠陥点は、ショートライン欠陥の欠陥点に限らず、他の要因による欠陥点も同様に検出する。
When a line defect is detected in the line defect detection by the defect detection unit 6 (S3), the inspection
第2の検査信号が印加された基板10に対して電子源2から電子線を照射し、この電子線照射によって基板10から放出される二次電子線を二次電子検出器3で検出する。信号処理部5は二次電子検出器3で検出した検出信号を信号処理して画像信号を取得する。欠陥検出部6は、信号処理部5で取得された画像信号に基づいて欠陥点を検出する(S5)。
The
欠陥検出部6による欠陥点検出において欠陥点が検出された場合(S6)には、欠陥検出部6は、ライン欠陥と欠陥点の欠陥位置を比較し(S7)、ライン欠陥と判定された欠陥位置の座標の中に欠陥点と判定された欠陥位置の座標が存在する場合には(S8)、この欠陥点検出で検出された欠陥点をショートライン欠陥の欠陥点として判定する(S9)。
When a defect point is detected in the defect point detection by the defect detection unit 6 (S6), the
上記工程において、S3の工程でライン欠陥が検出されない場合や、S6の工程で欠陥点が検出されない場合には、ショートライン欠陥は存在しないと判定する。また、S8の工程において、ライン欠陥と判定された欠陥位置の座標の中に欠陥点と判定された欠陥位置の座標が存在しない場合には、この欠陥点はショートライン欠陥によるものではなく、その他の要因による欠陥点であると判定する(S10)。 In the above process, if no line defect is detected in step S3, or if no defect point is detected in step S6, it is determined that there is no short line defect. Further, in the step of S8, when the coordinates of the defect position determined as the defect point do not exist in the coordinates of the defect position determined as the line defect, this defect point is not caused by the short line defect, (S10).
したがって、本発明のTFTアレイ検査は、S1〜S3の工程によるライン欠陥検出工程と、S4〜S6の工程による欠陥点検出工程と、S7〜S9の工程による欠陥点抽出工程を含む。 Therefore, the TFT array inspection of the present invention includes a line defect detection step by steps S1 to S3, a defect point detection step by steps S4 to S6, and a defect point extraction step by steps S7 to S9.
図4は本発明のライン欠陥検出工程と欠陥点検出工程と欠陥点抽出工程で得られ各画像例を示している。 FIG. 4 shows each image example obtained in the line defect detection process, defect point detection process, and defect point extraction process of the present invention.
図4(a)は、ショートライン欠陥の欠陥点AのTFTアレイ上の位置を示している。図4(b)は、ライン欠陥検出工程で得られる画像例を模式的に示している。ライン欠陥検出工程では、ショートライン欠陥はライン欠陥Lとして検出される。このライン欠陥では、ショートライン欠陥の欠陥点Aを含むラインLとして検出されるため、欠陥点Aを特定することはできない。 FIG. 4A shows the position of the defect point A of the short line defect on the TFT array. FIG. 4B schematically shows an image example obtained in the line defect detection step. In the line defect detection step, the short line defect is detected as a line defect L. Since this line defect is detected as a line L including a defect point A of a short line defect, the defect point A cannot be specified.
また、図4(c)は、欠陥点検出工程で得られる画像例を模式的に示している。欠陥点検出工程では、ショートライン欠陥の欠陥点Aを検出することで取得される欠陥点aの他に、その他の要因による欠陥点b,cも検出される。この欠陥点検出で検出される検出点a,b,cのみからショートライン欠陥の欠陥点Aを選別することはできない。 FIG. 4C schematically shows an image example obtained in the defect point detection step. In the defect point detection step, defect points b and c due to other factors are also detected in addition to the defect point a acquired by detecting the defect point A of the short line defect. The defect point A of the short line defect cannot be selected only from the detection points a, b, and c detected by this defect point detection.
図4(d),(e)は欠陥点抽出工程で得られる画像例を模式的に示している。図4(d)は欠陥点抽出工程で得られるショートライン欠陥の欠陥点Aの画像を模式的に示し、図4e)は欠陥点抽出工程で得られるショートライン欠陥以外の欠陥点b、cの画像を模式的に示している。 4D and 4E schematically show examples of images obtained in the defect point extraction process. 4D schematically shows an image of the defect point A of the short line defect obtained in the defect point extraction process, and FIG. 4E) shows the defect points b and c other than the short line defect obtained in the defect point extraction process. An image is shown schematically.
図4(d)の欠陥点Aは、図4(b)に示されるライン欠陥L上に存在する図4(c)に示される検出点を検出することで、欠陥点A,B,Cから抽出することができる。図4(e)の欠陥点b,cは欠陥点抽出工程によってショートライン欠陥の欠陥点A以外のものと判定される欠陥点である。 The defect point A in FIG. 4D is detected from the defect points A, B, and C by detecting the detection point shown in FIG. 4C existing on the line defect L shown in FIG. Can be extracted. The defect points b and c in FIG. 4E are defect points determined to be other than the defect point A of the short line defect by the defect point extraction process.
次に、ライン欠陥検出工程において基板に印加する第1の検査信号例について図5、6を用いて説明し、欠陥点検出工程において基板に印加する第2の検査信号例について図7、8を用いて説明する。また、図9(a)はライン欠陥検出工程によるピクセルの動作例を示し、図9(b)は欠陥点検出工程によるピクセルの動作例を示している。 Next, a first inspection signal example applied to the substrate in the line defect detection step will be described with reference to FIGS. 5 and 6, and a second inspection signal example applied to the substrate in the defect point detection step will be described with reference to FIGS. It explains using. FIG. 9A shows an example of pixel operation by the line defect detection process, and FIG. 9B shows an example of pixel operation by the defect point detection process.
図5は、ライン欠陥検出工程に用いる第1の検査信号例である。図5(a),(b)はゲート信号を示し、図5(c),(d)はソース信号を示している。図5(a),(b)のゲート信号と図5(c),(d)のソース信号との組み合わせによって、TFTアレイの全ピクセルに正電圧(ここでは10v)と負電圧(ここでは−10v)を交互に印加する。 FIG. 5 is a first inspection signal example used in the line defect detection step. 5A and 5B show gate signals, and FIGS. 5C and 5D show source signals. A combination of the gate signals in FIGS. 5A and 5B and the source signals in FIGS. 5C and 5D causes a positive voltage (here 10V) and a negative voltage (here −−) to all pixels of the TFT array. 10v) is applied alternately.
図6(a)、(b)は全ピクセルに同電圧(ここでは10vおよび−10V)を印加したときに発生するピクセル(ITO)の電圧状態を示している。なお、図9(a)では、全ピクセルに−10Vを印加する場合を示している。 FIGS. 6A and 6B show the voltage state of the pixel (ITO) generated when the same voltage (here, 10 v and −10 V) is applied to all the pixels. FIG. 9A shows a case where −10 V is applied to all pixels.
TFT基板上のTFTアレイを前記図5に示すような一様に駆動する信号パターンによって欠陥検査を行った場合に、例えば、図9に示すショートライン欠陥が存在する場合には、そのショートライン欠陥の欠陥点Aが存在するラインに接続されるピクセル(ITO)の電圧状態は、本来あるべき電圧状態(例えば、−10V)と異なる。このピクセル(ITO)の電圧状態は、ピクセルから放出される二次電子線を検出することができる。 When the TFT array on the TFT substrate is subjected to the defect inspection by the signal pattern for uniformly driving as shown in FIG. 5, for example, when the short line defect shown in FIG. The voltage state of the pixel (ITO) connected to the line where the defect point A is present is different from the voltage state (for example, −10 V) that should be. This voltage state of the pixel (ITO) can detect the secondary electron beam emitted from the pixel.
図7は、欠陥点検出工程に用いる第2の検査信号例である。図7(a),(b)はゲート信号を示し、図7(c),(d)はソース信号を示している。図7(a),(b)のゲート信号と図7(c),(d)のソース信号との組み合わせによって、TFTアレイのピクセルに対して縦縞状に正電圧(ここでは10v)と負電圧(ここでは−10v)を交互に印加する。 FIG. 7 is a second inspection signal example used in the defect point detection step. 7A and 7B show gate signals, and FIGS. 7C and 7D show source signals. By combining the gate signals of FIGS. 7A and 7B and the source signals of FIGS. 7C and 7D, a positive voltage (here, 10v) and a negative voltage are vertically striped with respect to the pixels of the TFT array. (Here, −10 v) is applied alternately.
図8(a)、(b)は、図7の信号パターンを印加したときに発生するピクセル(ITO)の電圧状態を示し、例えば、TFTアレイ上において+電圧のピクセル(ITO)と−電圧のピクセル(ITO)は縦縞パターンの電圧分布を形成する。この縦縞パターンは、TFTアレイの縦方向のピクセルを同電圧とし、隣接する横方向のピクセル列同士は異なる電圧としている。この電圧分布は、横方向隣接欠陥の検出に用いられるものである。 FIGS. 8A and 8B show the voltage state of the pixel (ITO) generated when the signal pattern of FIG. 7 is applied. For example, the positive voltage pixel (ITO) and the negative voltage on the TFT array. The pixels (ITO) form a vertical stripe pattern voltage distribution. In this vertical stripe pattern, the pixels in the vertical direction of the TFT array have the same voltage, and the adjacent pixel rows in the horizontal direction have different voltages. This voltage distribution is used for detection of laterally adjacent defects.
また、TFTアレイ上において+電圧のピクセル(ITO)と−電圧のピクセル(ITO)が形成する電圧分布が横縞パターンとなるように電圧を印加し、TFTアレイの横方向のピクセルを同電圧とし、隣接する縦方向のピクセル列同士は異なる電圧とする電圧分布を用いてもよい。この電圧分布は、縦方向隣接欠陥の検出に用いられるものである。 In addition, a voltage is applied so that the voltage distribution formed by the positive voltage pixel (ITO) and the negative voltage pixel (ITO) on the TFT array is a horizontal stripe pattern, and the horizontal pixels of the TFT array have the same voltage. Adjacent vertical pixel columns may use different voltage distributions. This voltage distribution is used for detection of adjacent defects in the vertical direction.
TFT基板上のTFTアレイを前記図7に示すような縞状の電圧分布を生じさせる信号パターンによって欠陥検査を行った場合に、例えば、図9に示すショートライン欠陥が存在する場合には、そのショートライン欠陥の欠陥点Aのピクセル(ITO)の電圧状態は、本来あるべき電圧状態(例えば、−10V)と異なる。このピクセル(ITO)の電圧状態は、ピクセルから放出される二次電子線を検出することができる。 When a defect inspection is performed on the TFT array on the TFT substrate with a signal pattern that generates a striped voltage distribution as shown in FIG. 7, for example, when a short line defect shown in FIG. The voltage state of the pixel (ITO) at the defect point A of the short line defect is different from the voltage state (for example, −10 V) that should be originally. This voltage state of the pixel (ITO) can detect the secondary electron beam emitted from the pixel.
図9(a)においてライン欠陥として検出されるピクセル(図中のハッチングを施したピクセル)の中から、図9(b)において欠陥点として検出されるピクセル(図中のハッチングを施したピクセル)を抽出することで、ショートライン欠陥の欠陥点を検出する。 Among pixels detected as line defects in FIG. 9A (hatched pixels in the drawing), pixels detected as defect points in FIG. 9B (hatched pixels in the drawing). The defect point of the short line defect is detected by extracting.
なお、欠陥点検出工程に用いる第2の検査信号は、図7、図8(a)、(b)で示した縞状の電圧分布を示す例の他に、図10,11で示すような格子状の電圧分布を示す検査信号を用いてもよい。 Note that the second inspection signal used in the defect point detection step is as shown in FIGS. 10 and 11 in addition to the example of the striped voltage distribution shown in FIGS. 7, 8A, and 8B. An inspection signal indicating a grid-like voltage distribution may be used.
図10(a),(b)はゲート信号を示し、図10(c),(d)はソース信号を示している。図10(a),(b)のゲート信号と図10(c),(d)のソース信号との組み合わせによって、TFTアレイのピクセルに対して格子状に正電圧(ここでは10v)と負電圧(ここでは−10v)を交互に印加する。 10A and 10B show gate signals, and FIGS. 10C and 10D show source signals. 10A and 10B and the source signal shown in FIGS. 10C and 10D, a positive voltage (here, 10v) and a negative voltage in a grid pattern with respect to the pixels of the TFT array. (Here, −10 v) is applied alternately.
図11(a)、(b)は、図10の信号パターンを印加したときに発生するピクセル(ITO)の電圧状態を示し、例えば、TFTアレイ上において+電圧のピクセル(ITO)と−電圧のピクセル(ITO)は格子パターンの電圧分布を形成する。 FIGS. 11A and 11B show the voltage state of the pixel (ITO) generated when the signal pattern of FIG. 10 is applied. For example, the positive voltage pixel (ITO) and the negative voltage on the TFT array. The pixels (ITO) form a voltage distribution with a grid pattern.
本発明は、液晶製造装置におけるTFTアレイ検査工程の他、有機ELや種々の半導体基板が備えるTFTアレイの欠陥検査に適用することができる。 The present invention can be applied not only to a TFT array inspection process in a liquid crystal manufacturing apparatus but also to a defect inspection of a TFT array provided in an organic EL or various semiconductor substrates.
1…TFTアレイ検査装置、2…電子源、3…二次電子検出器、4…検査信号生成部、5…信号処理部、6…欠陥検出部、7…ステージ、8…プローブ、9…走査制御部、10…TFT基板、11…TFT、11A…TFTエリア、12…画素電極、13…付加容量、14…ゲートライン、15…ソースライン。
DESCRIPTION OF
Claims (6)
前記TFT基板に第1の検査信号を印加してライン欠陥の有無を検出するライン欠陥検出工程と、
前記TFT基板に前記第1の検査信号と異なる信号パターンを有する第2の検査信号を印加して欠陥点の有無を検出する欠陥点検出工程と、
前記ライン欠陥の位置と前記欠陥点の位置とを比較し、ライン欠陥上にある欠陥点をショートライン欠陥の欠陥点として抽出する欠陥点抽出工程とを備えることを特徴とする、TFT基板の検査方法。 A method for inspecting a TFT substrate, in which a voltage is applied to the TFT array of the TFT substrate and secondary electrons obtained by electron beam irradiation are detected to inspect defects in the TFT array,
A line defect detection step of detecting the presence or absence of a line defect by applying a first inspection signal to the TFT substrate;
A defect point detection step of detecting the presence or absence of a defect point by applying a second inspection signal having a signal pattern different from that of the first inspection signal to the TFT substrate;
A defect point extracting step of comparing the position of the line defect with the position of the defect point and extracting a defect point on the line defect as a defect point of a short line defect, Method.
前記第2の検査信号はTFT基板の縦方向あるいは横方向に縞状に並ぶTFTアレイに対して異なる電圧を印加する信号パターンであることを特徴とする、請求項1に記載のTFT基板の検査方法。 The first inspection signal is a signal pattern for applying the same voltage to all TFT arrays on the TFT substrate,
2. The TFT substrate inspection according to claim 1, wherein the second inspection signal is a signal pattern in which different voltages are applied to a TFT array arranged in stripes in a vertical direction or a horizontal direction of the TFT substrate. Method.
前記第2の検査信号はTFT基板の縦方向および横方向に格子状に並ぶTFTアレイに対して異なる電圧を印加する信号パターンであることを特徴とする、請求項1に記載のTFT基板の検査方法。 The first inspection signal is a signal pattern for applying the same voltage to all TFT arrays on the TFT substrate,
2. The TFT substrate inspection according to claim 1, wherein the second inspection signal is a signal pattern in which different voltages are applied to a TFT array arranged in a grid pattern in a vertical direction and a horizontal direction of the TFT substrate. Method.
TFT基板に電子線を照射する電子線源と、
TFT基板から放出される二次電子を検出する検出器と、
TFT基板のTFTアレイに検査信号を生成し印加する検査信号生成部と、
前記検出器の検出信号に基づいてTFTアレイの欠陥を検出する欠陥検出部とを備え、
前記検査信号生成部は、信号パターンを異にする第1の検査信号と第2の検査信号を生成し、
前記欠陥検出部は、第1の検査信号の印加時に検出する検出信号に基づいてライン欠陥の有無を検出する欠陥検出処理と、
第2の検査信号の印加時に検出する検出信号に基づいて欠陥点の有無を検出する欠陥点検出処理と、
前記ライン欠陥の位置と前記欠陥点の位置とを比較し、ライン欠陥上にある欠陥点をショートライン欠陥の欠陥点として抽出する欠陥点抽出処理の各検出処理を行うことを特徴とする、TFT基板の検査装置。 A TFT substrate inspection device that applies a voltage to a TFT array of a TFT substrate, detects a voltage state by the voltage application by secondary electrons obtained by electron beam irradiation, and inspects a defect of the TFT array,
An electron beam source for irradiating the TFT substrate with an electron beam;
A detector for detecting secondary electrons emitted from the TFT substrate;
An inspection signal generator for generating and applying an inspection signal to the TFT array on the TFT substrate;
A defect detection unit that detects a defect of the TFT array based on a detection signal of the detector;
The inspection signal generation unit generates a first inspection signal and a second inspection signal having different signal patterns,
The defect detection unit detects a presence or absence of a line defect based on a detection signal detected when applying the first inspection signal; and
A defect point detection process for detecting the presence or absence of a defect point based on a detection signal detected when the second inspection signal is applied;
A TFT characterized by performing each detection process of a defect point extraction process of comparing the position of the line defect and the position of the defect point and extracting a defect point on the line defect as a defect point of a short line defect Board inspection equipment.
前記第2の検査信号はTFT基板の縦方向あるいは横方向に縞状に並ぶTFTアレイに対して異なる電圧を印加する信号パターンであることを特徴とする、請求項4に記載のTFT基板の検査装置。 The first inspection signal is a signal pattern for applying the same voltage to all TFT arrays on the TFT substrate,
5. The TFT substrate inspection according to claim 4, wherein the second inspection signal is a signal pattern for applying different voltages to the TFT array arranged in stripes in the vertical direction or the horizontal direction of the TFT substrate. apparatus.
前記第2の検査信号はTFT基板の縦方向および横方向に格子状に並ぶTFTアレイに対して異なる電圧を印加する信号パターンであることを特徴とする、請求項4に記載のTFT基板の検査装置。 The first inspection signal is a signal pattern for applying the same voltage to all TFT arrays on the TFT substrate,
5. The TFT substrate inspection according to claim 4, wherein the second inspection signal is a signal pattern for applying different voltages to the TFT array arranged in a grid in the vertical direction and the horizontal direction of the TFT substrate. apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007236970A JP5077544B2 (en) | 2007-09-12 | 2007-09-12 | TFT array inspection method and TFT array inspection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007236970A JP5077544B2 (en) | 2007-09-12 | 2007-09-12 | TFT array inspection method and TFT array inspection apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009069408A true JP2009069408A (en) | 2009-04-02 |
JP5077544B2 JP5077544B2 (en) | 2012-11-21 |
Family
ID=40605745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007236970A Expired - Fee Related JP5077544B2 (en) | 2007-09-12 | 2007-09-12 | TFT array inspection method and TFT array inspection apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077544B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010276463A (en) * | 2009-05-28 | 2010-12-09 | Shimadzu Corp | Method and apparatus for inspecting tft array |
KR20170034418A (en) * | 2014-08-14 | 2017-03-28 | 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 | Organic tft array inspection device and method |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150001094A (en) | 2013-06-26 | 2015-01-06 | 삼성디스플레이 주식회사 | Method of substrate inspection |
CN109856877B (en) * | 2019-03-21 | 2021-09-21 | Tcl华星光电技术有限公司 | Defect detection device and defect detection method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03259184A (en) * | 1990-03-09 | 1991-11-19 | Hitachi Ltd | Inspection device for thin film transistor substrate |
JPH0472552A (en) * | 1990-07-13 | 1992-03-06 | Hitachi Ltd | Thin film transistor base and method and device for inspecting it |
JP2007227807A (en) * | 2006-02-24 | 2007-09-06 | Shimadzu Corp | Inspection method of tft array, and tft array inspection apparatus |
JP2007232979A (en) * | 2006-02-28 | 2007-09-13 | Shimadzu Corp | Inspection method for tft array and tft array inspection device |
JP2007271585A (en) * | 2006-03-31 | 2007-10-18 | Shimadzu Corp | Tft array substrate inspection device |
-
2007
- 2007-09-12 JP JP2007236970A patent/JP5077544B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03259184A (en) * | 1990-03-09 | 1991-11-19 | Hitachi Ltd | Inspection device for thin film transistor substrate |
JPH0472552A (en) * | 1990-07-13 | 1992-03-06 | Hitachi Ltd | Thin film transistor base and method and device for inspecting it |
JP2007227807A (en) * | 2006-02-24 | 2007-09-06 | Shimadzu Corp | Inspection method of tft array, and tft array inspection apparatus |
JP2007232979A (en) * | 2006-02-28 | 2007-09-13 | Shimadzu Corp | Inspection method for tft array and tft array inspection device |
JP2007271585A (en) * | 2006-03-31 | 2007-10-18 | Shimadzu Corp | Tft array substrate inspection device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010276463A (en) * | 2009-05-28 | 2010-12-09 | Shimadzu Corp | Method and apparatus for inspecting tft array |
KR20170034418A (en) * | 2014-08-14 | 2017-03-28 | 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 | Organic tft array inspection device and method |
CN106663633A (en) * | 2014-08-14 | 2017-05-10 | 国立研究开发法人产业技术综合研究所 | Organic tft array inspection device and method |
EP3182441A4 (en) * | 2014-08-14 | 2018-04-04 | National Institute of Advanced Industrial Science and Technology | Organic tft array inspection device and method |
US10349049B2 (en) | 2014-08-14 | 2019-07-09 | National Institute Of Advanced Industrial Science And Technology | Inspecting organic TFT array using differential image |
Also Published As
Publication number | Publication date |
---|---|
JP5077544B2 (en) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5628410B2 (en) | Defect inspection method, defect inspection apparatus, and substrate manufacturing method | |
JP5224194B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
JP4831525B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
JP5034382B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
JP2007334262A (en) | Method for detecting defect of tft array substrate, and defect detector of tft array substrate | |
JP5590043B2 (en) | TFT substrate inspection apparatus and TFT substrate inspection method | |
JP5077544B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
JP5459469B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
JP5007925B2 (en) | Electron beam scanning method in TFT array inspection | |
JP4748392B2 (en) | TFT array substrate inspection equipment | |
TWI419245B (en) | Tft array detection device | |
JP4853705B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
JP5316977B2 (en) | Electron beam scanning method and TFT array inspection apparatus for TFT array inspection | |
JP2012078127A (en) | Tft array inspection device and tft array inspection method | |
JP2008096143A (en) | Tft array substrate inspection device | |
JP5408540B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
JP5007944B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
JP5196157B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
JP5163948B2 (en) | Scanning beam inspection apparatus and defect detection signal processing method | |
JP4788904B2 (en) | Defect detection method and TFT array defect detection apparatus for TFT array | |
JP2009277913A (en) | Wiring inspection method, wiring inspection device, and tft array inspection device | |
JP5423664B2 (en) | TFT array inspection equipment | |
JP5466393B2 (en) | TFT array inspection method and TFT array inspection apparatus | |
JP2010190781A (en) | Method for checking contact position of probe pin of tft liquid crystal substrate inspection device | |
JP5578441B2 (en) | TFT array inspection apparatus and TFT array inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120801 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5077544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |