JP2009059766A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009059766A
JP2009059766A JP2007223800A JP2007223800A JP2009059766A JP 2009059766 A JP2009059766 A JP 2009059766A JP 2007223800 A JP2007223800 A JP 2007223800A JP 2007223800 A JP2007223800 A JP 2007223800A JP 2009059766 A JP2009059766 A JP 2009059766A
Authority
JP
Japan
Prior art keywords
drain
source
channel region
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007223800A
Other languages
English (en)
Other versions
JP5228406B2 (ja
Inventor
Toshio Baba
寿夫 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007223800A priority Critical patent/JP5228406B2/ja
Publication of JP2009059766A publication Critical patent/JP2009059766A/ja
Application granted granted Critical
Publication of JP5228406B2 publication Critical patent/JP5228406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】ソースのコンタクト抵抗を低く抑えて高性能なトランジスタ特性をえると同時に高いブレークダウン電圧を実現できるなど、トランジスタ特性のきめ細かな調整を行える電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、ソース・ドレイン間のチャネル領域23が少なくとも2つ以上の直列に接続された細分化チャネル領域231〜232からなり、少なくとも2つの細分化チャネル領域231〜232の半導体材料のバンドギャップが異なっている。
【選択図】図1

Description

本発明は、半導体装置及びその製造方法に関し、特に、チャネル部分に半導体カーボンナノチューブや半導体ナノワイヤーなどの半導体分散膜および有機半導体を用いた電界効果型トランジスタとその製造方法に関する。
電界効果型トランジスタは集積回路(LSI)で用いられているMOSFET(Metal Oxide Semiconductor Field Effect Transistor)に代表されるように、現在のエレクトロニクス産業を支える重要な素子として利用されている。MOSFETは半導体材料にSi(シリコン)を用いているが、近年はGaAs,GaNといった化合物半導体やZnO,有機半導体,カーボンナノチューブ(CNT)など他の半導体材料を用いた電界効果型トランジスタも現れてきた。また、これらの製造技術としてはLSIのように結晶基板を用いてエッチングや膜の堆積でトランジスタ構造を形成していくやり方だけでなく、絶縁性基板に半導体材料を塗布したり印刷したりしてトランジスタ構造を形成する方法も現れてきた。
特に、最近では半導体材料に単層のカーボンナノチューブの分散膜を用いて塗布工程により作製する電界効果型トランジスタが注目されている。このような電界効果型トランジスタは、トランジスタのチャネルに薄い膜を用いることから薄膜トランジスタ(TFT, Thin Film Transistor)とも呼ばれている。半導体の特性を有する単層カーボンナノチューブは、数千cm2/Vs以上の高い電子移動度と正孔移動度を有し、化学的にも安定な性質を持つことから、有機半導体よりも高性能で安定した特性のものができると期待されている。ここで用いる「カーボンナノチューブ分散膜」は、特に断らない限り、「主に半導体の特性を有する単層のカーボンナノチューブからなる分散膜」を指すことにする。カーボンナノチューブ分散膜を用いた電界効果型トランジスタとしては、非特許文献1〜4および特許文献1〜2などの報告例がある。
電界効果型トランジスタのチャネル部分にカーボンナノチューブ分散膜を用いたトランジスタの構造について、図8を用いて説明する。図8はカーボンナノチューブ分散膜を用いた電界効果型トランジスタの模式的な部分断面図であり、絶縁性の基板1上に、半導体材料としてのカーボンナノチューブ分散膜2が形成されており、このカーボンナノチューブ分散膜2の上にゲート絶縁膜3を介してゲート電極4、カーボンナノチューブ分散膜2の両端にソース電極5およびドレイン電極6が形成されている。基板1はソース電極5とドレイン電極6との間に電圧を印加したときにリーク電流が流れないような材料が選ばれる。例えば、基板1としてはSi基板上に厚いシリコン酸化膜(SiO2)を形成したものや、ガラス,プラスチックが用いられる。カーボンナノチューブ分散膜2は、多数本の半導体のカーボンナノチューブが網目状に分布している膜である。通常は半導体のカーボンナノチューブだけでなく金属の特性を持つカーボンナノチューブも混入しているが、その割合は1/3以下であり、1本のカーボンナノチューブの長さをソース電極・ドレイン電極間の長さに比べて十分短くしておけば、金属ナノチューブ同士の直接接続によりソース電極・ドレイン電極間がショートすることは確率的にほとんど無い。このため、ゲート電極に印加する電圧による半導体カーボンナノチューブ中の電子数または正孔数の変化がソース・ドレイン間の伝導度の変化(電流の変化)をもたらし、トランジスタ動作が実現される。ゲート絶縁膜3には絶縁性に優れたSiO2膜やSiNX膜やポリイミド膜などが用いられる。また、ソース電極/ドレイン電極には半導体カーボンナノチューブとの接触抵抗が比較的低くなるようにn型の半導体カーボンナノチューブにはアルミ(Al)など、p型の半導体ナノチューブには金(Au)や白金(Pt)などが用いられる。ゲート電極はどんな金属でも良いが、トランジスタのしきい値電圧を制御するために選ばれ、アルミ(Al)や金(Au)などが使われている。
カーボンナノチューブ分散膜を用いたトランジスタを印刷・塗布法で作製するときは、次のような工程で行なわれる。基板1上の一部にカーボンナノチューブを含んだ分散液を滴下したり吹き付けたりした後に乾燥し、カーボンナノチューブ分散膜2を形成する。その後に、カーボンナノチューブ分散膜2上の一部に例えばポリイミドを塗布して乾燥・硬化させゲート絶縁膜3とする。さらに、ゲート絶縁膜3上の一部に例えばAlをメタルマスクを用いて蒸着してゲート電極4とし、同様にカーボンナノチューブ分散膜2上の一部に例えばAuをメタルマスクを用いて蒸着してソース電極5およびドレイン電極6を形成する。このように、簡便な方法で電界効果型トランジスタを作製することができる。
E. S. Snow, J. P. Novak, P. M. Campbell, D. Park 著、アプライド フィジックス レターズ (Applied Physics Letters) 82巻, 2145頁、 2003年 E. Artukovic, M. Kaempgen, D. S. Hecht, S. Roth, G. Gruner 著、ナノレターズ (Nano Letters)、5巻、757頁、2005年 S.−H. Hur, O. O. Park, J. A. Rogers 著、アプライド フィジックス レターズ、(Applied Physics Letters) 86巻、243502頁、2005年 T. Takenobua, T. Takahashi, T. Kanbara, K. Tsukagoshi, Y. Aoyagi, Y. Iwasa 著、 アプライド フィジックス レターズ (Applied Physics Letters) 88巻, 33511頁、2006年 特開2005−150410号公報 特開2006−73774号公報
カーボンナノチューブ分散膜を用いた従来の電界効果型トランジスタは単純な構造を持つとともに簡便な方法で作製できるため、魅力的なデバイスということができるが、トランジスタ特性のきめ細かな調整を行える構造にはなっていないという課題がある。例えば、デバイス特性で重要な高性能特性と高いブレークダウン電圧を両立させることが難しいという問題がある。カーボンナノチューブの持つ高移動度特性を活かし、高性能な特性を目指すにはソース電極とのコンタクト抵抗を十分に低く抑える必要があり、この低減にはバンドギャップの小さなカーボンナノチューブを用いることが有効である。しかし、このようなバンドギャップの小さなカーボンナノチューブをチャネルに用いると、大きなドレイン電圧印加によるアバランシェ降伏が起こり易くなり、トランジスタのブレークダウン電圧を低下させることになる。
本発明の目的は、ソースのコンタクト抵抗を低く抑えて高性能なトランジスタ特性をえると同時に高いブレークダウン電圧を実現できるなど、トランジスタ特性のきめ細かな調整を行える電界効果型トランジスタの構造とその製造方法を提供することにある。
上記課題を解決するために、本発明に係る電界効果型トランジスタは、ソース・ドレイン間のチャネル領域が少なくとも2つ以上の直列に接続された細分化チャネル領域からなり、少なくとも2つの細分化チャネル領域の半導体材料のバンドギャップが異なっていることを特徴としている。
この構成によれば、チャネル領域を細分化してソース・ドレイン間のチャネル領域のバンドギャップの大きさを自由に設定することができ、しきい値電圧,オン電流,オフ電流,サブスレッショルド特性,ブレークダウン電圧などのトランジスタ特性に重要なパラメータの設計自由度が飛躍的に増大する。
また、本発明において、細分化されたチャネル領域の中のドレイン端チャネル領域の半導体材料のバンドギャップがソース端チャネル領域の半導体材料よりも大きくなるように配置されていることが望ましい。これにより、ソース電極とのコンタクト抵抗を含むソース抵抗を低くすると共に高いブレークダウン電圧が実現できる。
また、本発明において、ドレイン電極と接続されるドレイン領域の半導体材料がドレイン端の細分化チャネル領域の半導体材料よりも小さなバンドギャップを有することがのぞましい。これにより、ドレイン側のコンタクト抵抗も低くすることができる。
また、本発明において、隣り合う細分化チャネル領域のバンドギャップの差が動作温度の熱エネルギー以下になっていることが望ましい。一般的に隣り合う領域にバンドギャップの差があるとポテンシャル障壁が作られて電子や正孔が乗り越えられない場合が起きるが、このバンドギャップの差が動作温度における熱エネルギー以下であれば、電子や正孔も熱エネルギーを持つためにポテンシャル障壁の影響はほとんど無くなる。
また、本発明において、細分化チャネル領域の半導体材料がカーボンナノチューブからなることが望ましい。移動度の高いカーボンナノチューブを用いることにより、動作速度の速い高性能な電界効果型トランジスタが実現できる。
本発明に係わる電界効果型トランジスタの製造方法は、細分化チャネル領域を、半導体材料を塗布することで形成する工程を含むことを特徴とする。
この製造方法によれば、基板上で隣り合った場所にバンドギャップの異なる半導体材料を付着させ、細分化チャネル領域および全体としてのチャネル領域を容易に形成することができる。
また、本発明の製造方法において、細分化チャネル領域を形成する半導体材料がカーボンナノチューブを含む分散液からなることが望ましい。これにより、カーボンナノチューブを細分化チャネル領域に均一に分布させるのが容易になり、特性の均一化が図れる。
以上に説明した本発明の半導体装置の構造および製造方法によれば、ソースのコンタクト抵抗を低く抑えて高性能なトランジスタ特性を得ると同時に高いブレークダウン電圧を実現できるなど、コンタクト抵抗,ブレークダウン電圧,しきい値電圧,オン電流,オフ電流,サブスレッショルド特性などのトランジスタ特性に重要なパラメータの設計自由度を飛躍的に増大するという効果を奏する。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施形態1)
図1は、本発明の実施形態1に係る半導体装置の構成を模式的に示した部分断面図である。実施形態1に係る半導体装置について、チャネルの部分の半導体にカーボンナノチューブ分散膜を用いて説明する。
本発明の実施形態1の半導体装置は、絶縁性の基板1上に、半導体のカーボンナノチューブ分散膜からなるソース領域21,半導体のカーボンナノチューブ分散膜からなるドレイン領域22,バンドギャップの異なる半導体のカーボンナノチューブ分散膜からなり少なくともソース端細分化チャネル領域231とドレイン端細分化チャネル領域232を含む複数の細分化チャネル領域から構成されるチャネル領域23が形成されており、このチャネル領域23の上にゲート絶縁膜3を介してゲート電極4、ソース領域21およびドレイン領域22の両端にソース電極5およびドレイン電極6が形成されている。
基板1はソース電極5とドレイン電極6との間に電圧を印加したときにリーク電流が流れないような材料であればどんな材料でも構わないが、例えば、基板1としてはSi基板上に厚いシリコン酸化膜(SiO2)を形成したものや、ガラス,プラスチックがある。特に薄いガラスやプラスチックは曲げられる基板として用いることができる。
一般的に半導体の特性を持つ単層のカーボンナノチューブは直径が太くなるほどバンドギャップが狭くなるが、直径が0.6nm程度から2nm程度までのカーボンナノチューブを用いることでバンドギャップを1.5eV程度から0.4eV程度まで変えることができる。このため、カーボンナノチューブの直径を制御して成長することにより、バンドギャップの異なる半導体カーボンナノチューブを得ることができ、バンドギャップの異なるカーボンナノチューブ分散膜を作ることができる。例えば、レーザーアブレーション法の一つであるHiPcoで成長したものでは、直径1.3nm程度のカーボンナノチューブ(バンドギャップ0.7eV程度)のものが売られており、また、触媒を用いた気相成長法(CVD法)の一つであるCoMoCATで成長したものでは、直径0.8nm程度のカーボンナノチューブ(バンドギャップ1.1eV程度)が売られている。これらは、触媒の粒径や成長条件を変えることにより、直径を変えることができる。
これにより、例えばソース領域21およびソース端細分化チャネル領域231としてHiPcoで成長したバンドギャップの狭いカーボンナノチューブ(バンドギャップ0.7eV程度)分散膜を用い、ドレイン領域22およびドレイン端細分化チャネル領域232としてCoMoCATで成長したバンドギャップの広いカーボンナノチューブ(バンドギャップ1.1eV程度)分散膜を用いることで、チャネル領域23がソース端細分化チャネル231とドレイン端細分化チャネル232からなる本発明のソースからドレインまでの構造を形成できる。図2(A)はソース領域21およびドレイン領域22のカーボンナノチューブ分散膜にカリウム(K)を付着させてn型半導体とし、ソース端細分化チャネル領域231およびドレイン端細分化チャネル領域232のカーボンナノチューブ分散膜に酸素(O)を吸着させてp型半導体とした場合のソースからドレインまでのバンド構造を示したものである。カーボンナノチューブ分散膜にはカーボンナノチューブ間にトンネル障壁や金属カーボンナノチューブの部分が存在するが、本質的な素子動作に与える影響は小さいとしてこのバンド構造の図では省略している。ソース側のバンドギャップが狭いために、ソース領域21のコンタクト抵抗やソース端チャネル231の寄生抵抗を低く抑えることができる。またドレイン側のバンドギャップが大きいためにブレークダウン電圧を高く保つことができる。このように、均一なバンドギャップを持つ従来の構造ではできなかった設計の自由度を高めることができる。
なお、ソース端細分化チャネル領域231とドレイン端チャネル細分化チャネル領域232の間にはコンダクションバンドのエネルギー差が生じているが、これは電位障壁としてキャリア(電子)の走行を阻害するため、低いドレイン電圧で動作をさせる場合はなるべく小さくすることが望ましい。このような観点からは、図2(B)で示すようにソース端細分化チャネル領域231とドレイン端細分化チャネル領域232の間に、バンドギャップが少しずつ変化するような細分化チャネル領域を設けることが望ましい。これはバンドギャップ制御した半導体カーボンナノチューブ分散膜を用いることで実現できる。理想的には、隣り合う細分化チャネル領域のバンドギャップの差が動作温度の熱エネルギー以下になるようにしておくことが望ましい。この場合には、キャリア(電子)はバンドギャップ差の影響をほとんど受けないで走行することができる。高いドレイン電圧を印加して利用する場合にはバンドギャップ差による電位障壁は等価的に低くなるため、必ずしも動作温度の熱エネルギー以下にする必要はない。
ゲート絶縁膜3には絶縁性に優れたSiO2膜やSiNX膜やポリイミド膜などを用いることができる。もちろん、これらの材料に限ることはなく、絶縁性に優れた酸化膜,有機膜,ワイドバンドの半導体など各種の絶縁性材料が利用できる。ゲート絶縁膜3の厚さは動作電圧や所望の絶縁耐圧で決定する。例えば、5V程度の動作電圧の場合には100nm程度のゲート絶縁膜3の厚さであればよい。
ソース電極/ドレイン電極には半導体カーボンナノチューブとの接触抵抗が比較的低くなるようにn型の半導体カーボンナノチューブにはアルミ(Al)など、p型の半導体ナノチューブには金(Au)や白金(Pt)などが利用できる。
ゲート電極はアルミ(Al)や金(Au)などの金属材料や低抵抗の半導体材料など良好な導電性を有するものであればどんな材料でも良いが、トランジスタのしきい値電圧を制御するために選ぶことが望ましい。
カーボンナノチューブ分散膜を用いた本実施形態の半導体装置の製造について、図3の模式的な工程断面図を用いて説明する。
ソース領域21,ドレイン領域22,複数の細分化チャネル領域に対応するカーボンナノチューブの分散液を準備しておく。カーボンナノチューブとしては特に長さを規定するものでもないが、取り扱いおよび分散のし易さから長さが1μm以下のものが望ましい。分散液としては水系やアルコール系などカーボンナノチューブが分散するものであれば何でも良いが、有機溶媒のように比較的低温で蒸発するものが望ましい。また、基板1は分散液と接触角が小さくなじみの良いものが望ましい。まずは、図3(A)に示すように次のような工程で基板1上にそれぞれの領域のカーボンナノチューブ分散膜を形成する。適度に加熱した基板1上にソース領域21を形成するカーボンナノチューブを含んだ分散液を滴下し、滴下と同時に溶媒を蒸発させてソース領域21のカーボンナノチューブ分散膜を形成する。同様な工程でドレイン領域22および細分化されたチャネル領域23を続いて形成していく。特に順番は規定する必要はないが、隣り合うカーボンナノチューブ分散膜が互いに混ざらないように基板温度や滴下の時間に注意しておく必要がある。
次に、図3(B)に示すようにチャネル領域23上に絶縁膜を形成する。ゲート絶縁膜3の形成は、蒸着,スパッタ,気相成長や塗布などにより形成できるが、膜厚の制御性が良く比較的低温で成膜することが可能な蒸着やスパッタが望ましい。例えば、耐湿性を高めるためにSiNを選択し、ゲート絶縁膜領域を規定するメタルマスクを通してスパッタによりゲート絶縁膜3を成膜する。
最後に、ゲート電極4,ソース電極5,ドレイン電極6を形成する。ゲート絶縁膜3上の一部に例えばメタルマスクを通してAlを蒸着してゲート電極4とする。同様に、カーボンソース領域21およびドレイン領域22上の一部に例えばメタルマスクを用いてAuを蒸着してソース電極5およびドレイン電極6を形成する。これら電極の形成もスパッタ,気相成長,塗布によって形成することもできる。
これらの製造工程を経て、本発明の半導体装置が完成する。もちろん、この後に水や酸素の透過を阻止するSiNや有機膜などの保護膜を形成することが望ましい。
この半導体装置の大きさは特に規定するものではないが、ゲートの長さが100μm程度で、幅が1mm程度のものはこのような工程で容易に作製できる。もちろん、チャネル領域23を形成する時の塗布装置の精度が向上すれば、さらに小さなものができる。
実施形態1によれば、チャネル領域23を細分化して半導体のバンドギャップを変えることができ、ソース抵抗,ブレークダウン電圧,しきい値電圧,オン電流,オフ電流,サブスレッショルド特性などのトランジスタ特性に重要なパラメータの設計自由度を飛躍的に増大するという効果を奏する。
(実施形態2)
本発明の実施形態2に係る半導体装置について図面を用いて説明する。図4は、本発明の実施形態2に係る半導体装置の構成を模式的に示した部分断面図である。
実施形態2に係る半導体装置は、ソース領域21の一部でソース電極5と接する部分にソースコンタクト領域210を設け、ドレイン領域22の一部でドレイン電極6と接する部分にドレインコンタクト領域220を設けており、その他の構成は実施形態1と同様である。実施形態2に係る半導体装置について、実施形態1と同様にチャネルの部分の半導体にカーボンナノチューブ分散膜を用いて説明する。
ソースコンタクト領域210はソース電極5との接触抵抗を低減するために、ソース領域21のカーボンナノチューブ分散膜よりもバンドギャップの小さなカーボンナノチューブ分散膜からなっている。例えば、ソース領域21のカーボンナノチューブのバンドギャップが0.7eVの場合に、ソースコンタクト領域210にはバンドギャップが0.4eVのカーボンナノチューブを用いることによりこの構造が実現できる。
ドレインコンタクト領域220はドレイン電極6との接触抵抗を低減するために、ドレイン領域22のカーボンナノチューブ分散膜よりもバンドギャップの小さなカーボンナノチューブ分散膜からなっている。例えば、ドレイン領域22のカーボンナノチューブのバンドギャップが1.1eVの場合に、ドレインコンタクト領域220にはバンドギャップが0.4eVのカーボンナノチューブを用いることによりこの構造が実現できる。
これらの構造により、実施形態1よりもソースコンタクト抵抗およびドレインコンタクト抵抗を低減でき、相互コンダクタンス(Transconductance)で代表されるトランジスタの特性の向上が可能になる。
実施形態2によれば、ソース抵抗,ブレークダウン電圧,しきい値電圧,オン電流,オフ電流,サブスレッショルド特性などのトランジスタ特性に重要なパラメータの設計自由度を飛躍的に増大させると同時にトランジスタの性能向上が可能である。
(実施形態3)
本発明の実施形態3に係る半導体装置について図面を用いて説明する。図5は、本発明の実施形態3に係る半導体装置の構成を模式的に示した部分断面図である。
実施形態3に係る半導体装置は、ソース電極5およびドレイン電極6が基板上に配置されていることが異なるだけで、その他は実施形態2と同様である。
この実施形態3の構造の製造方法においては、ソース領域21,ソースコンタクト領域210,ドレイン領域22,ドレインコンタクト領域220,チャネル領域23を形成する前に、あらかじめソース電極5とドレイン電極6を形成しておくことができる。このため、カーボンナノチューブ形成後にはできないような、電極に対する酸素雰囲気中での高温処理(例えば、400℃以上)が可能になる。
(実施形態4)
本発明の実施形態4に係る半導体装置について図面を用いて説明する。図6は、本発明の実施形態4に係る半導体装置の構成を模式的に示した部分断面図である。
実施形態4に係る半導体装置は、ゲート電極4およびゲート絶縁膜3がチャネル領域23の下に配置されていることが異なるだけで、その他は実施形態3と同様である。
この実施形態4の構造の製造方法においては、良質の膜を得るのに高温アニールが有効なゲート絶縁膜3をチャネル領域23の形成前に作製しておくことができ、安定性に優れたトランジスタを得やすい。
このように本発明の半導体装置によれば、設計自由度が大幅に増大する。半導体にカーボンナノチューブ分散膜を用いて説明してきたが、本発明はチャネル材料をカーボンナノチューブに限定するものではなく、塗布や印刷で半導体チャネルが形成可能で、バンドギャップが制御可能な材料であれば、どんなものにでも適用できることは明らかであり、有機半導体,フラーレン,シリコンゲルマ(SiGe)など混晶半導体や化合物半導体,酸化物半導体でもよい。また、結晶の種類としてもナノワイヤー構造,多結晶,非晶質であっても適用できる。
これらの半導体のバンドギャップを非常に細かく制御でき、チャネルの細分化を進めると、擬似的に図7のようなバンド構造も実現可能であり、高い設計自由度を持つことになる。
上述した各実施形態ではn型チャネルのトランジスタしか示さなかったが、p型チャネルのものにも本発明が適用できることは明らかである。n型チャネルとp型チャネルのトランジスタを同じ基板上に集積して回路を構成することも可能である。また、それぞれの回路動作に最適な素子構造とすることで、消費電力を抑えて動作速度を向上させることも容易になる。
本発明の実施形態1に係る半導体装置の構成を模式的に示した部分断面図である。 本発明の実施形態1に係る半導体装置のソース・ドレイン間の半導体材料の熱平衡時におけるバンド構造を示した模式図である。 本発明の実施形態1に係る半導体装置の製造方法を模式的に示した工程断面図である。(A) 基板上に複数の領域に半導体材料を塗布する工程(B) チャネル領域の上にゲート絶縁膜を塗布する工程(C) ソース電極,ドレイン電極,ゲート電極を塗布する工程 本発明の実施形態2に係る半導体装置の構成を模式的に示した部分断面図である。 本発明の実施形態3に係る半導体装置の構成を模式的に示した部分断面図である。 本発明の実施形態4に係る半導体装置の構成を模式的に示した部分断面図である。 本発明の適用によりチャネル領域を細分化したときに得られるソース・ドレイン間の半導体材料の熱平衡時における等価的なバンド構造を示した模式図である。 半導体装置の構成を模式的に示した部分断面図である。
符号の説明
1 基板
2 半導体材料
3 ゲート絶縁膜
4 ゲート電極
5 ソース電極
6 ドレイン電極
21 ソース領域
22 ドレイン領域
23 チャネル領域
210 ソースコンタクト領域
220 ドレインコンタクト領域
231 ソース端細分化チャネル領域
232 ドレイン端細分化チャネル領域
CB コンダクションバンド
Ef フェルミレベル
VB バレンスバンド

Claims (7)

  1. ソース・ドレイン間のチャネル領域が少なくとも2つ以上の直列に接続された細分化チャネル領域からなり、少なくとも2つの細分化チャネル領域の半導体材料のバンドギャップが異なっていることを特徴とする電界効果型トランジスタ。
  2. ドレイン端の細分化チャネル領域の半導体材料のバンドギャップがソース端の細分化チャネル領域の半導体材料よりも大きくなるように配置されていることを特徴とする請求項1に記載の電界効果型トランジスタ。
  3. ドレイン電極と接続されるドレイン領域の半導体材料がドレイン端の細分化チャネル領域の半導体材料よりも小さなバンドギャップを有することを特徴とする請求項1または請求項2記載の電界効果型トランジスタ。
  4. 隣り合う細分化チャネル領域のバンドギャップの差が動作温度の熱エネルギー以下になっていることを特徴とする請求項1から請求項3のいずれか1項に記載の電界効果型トランジスタ。
  5. 細分化チャネル領域の半導体材料がカーボンナノチューブからなることを特徴とする請求項1から請求項4のいずれか1項に記載の電界効果型トランジスタ。
  6. 請求項1から請求項4のいずれか1項に記載の電界効果型トランジスタの細分化チャネル領域を、半導体材料を塗布することで形成することを特徴とする電界効果型トランジスタの製造方法。
  7. 細分化チャネル領域を形成する半導体材料がカーボンナノチューブを含む分散液からなることを特徴とする請求項6記載の電界効果型トランジスタの製造方法。
JP2007223800A 2007-08-30 2007-08-30 半導体装置及びその製造方法 Active JP5228406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007223800A JP5228406B2 (ja) 2007-08-30 2007-08-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007223800A JP5228406B2 (ja) 2007-08-30 2007-08-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009059766A true JP2009059766A (ja) 2009-03-19
JP5228406B2 JP5228406B2 (ja) 2013-07-03

Family

ID=40555276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007223800A Active JP5228406B2 (ja) 2007-08-30 2007-08-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5228406B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195795A (ja) * 2017-05-17 2018-12-06 ツィンファ ユニバーシティ 薄膜トランジスタ
KR20190065996A (ko) * 2010-06-25 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006135336A1 (en) * 2005-06-16 2006-12-21 Qunano Ab Semiconductor nanowire transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006135336A1 (en) * 2005-06-16 2006-12-21 Qunano Ab Semiconductor nanowire transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190065996A (ko) * 2010-06-25 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
KR102257045B1 (ko) 2010-06-25 2021-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
JP2018195795A (ja) * 2017-05-17 2018-12-06 ツィンファ ユニバーシティ 薄膜トランジスタ

Also Published As

Publication number Publication date
JP5228406B2 (ja) 2013-07-03

Similar Documents

Publication Publication Date Title
JP5312938B2 (ja) 電界効果トランジスタ
Appenzeller et al. Toward nanowire electronics
JP4560505B2 (ja) 電界効果型トランジスタ
US8569834B2 (en) Accumulation field effect microelectronic device and process for the formation thereof
JP5135825B2 (ja) グラフェントランジスタ及びその製造方法
JP2007158119A (ja) ナノワイヤを有する電気素子およびその製造方法並びに電気素子集合体
Das et al. Room temperature device performance of electrodeposited InSb nanowire field effect transistors
Kim et al. Fully transparent thin-film transistors based on aligned carbon nanotube arrays and indium tin oxide electrodes
JP2009182173A (ja) グラフェントランジスタ及び電子機器
JP2004335688A (ja) 電界効果型トランジスタ及びその製造方法
KR20080096789A (ko) 나노와이어를 포함하는 트랜지스터
JP2006108653A (ja) n型炭素ナノチューブ電界効果トランジスタ及びその製造方法
US9209246B2 (en) Accumulation field effect microelectronic device and process for the formation thereof
JP5513955B2 (ja) 半導体装置およびその製造方法
Pei et al. Temperature Performance of Doping‐Free Top‐Gate CNT Field‐Effect Transistors: Potential for Low‐and High‐Temperature Electronics
Lee et al. 10-nm channel length pentacene transistors
Movva et al. Room temperature gate-tunable negative differential resistance in MoS 2/hBN/WSe 2 heterostructures
Zhong et al. Solution-processed carbon nanotubes based transistors with current density of 1.7 mA/μm and peak transconductance of 0.8 mS/μm
Gupta et al. Monolayer MoS2 field effect transistor with low Schottky barrier height with ferromagnetic metal contacts
Li et al. Air-stable n-type transistors based on assembled aligned carbon nanotube arrays and their application in complementary metal-oxide-semiconductor electronics
US10424752B2 (en) Field effect transistor with p-doped carbon nanotube channel region and method of fabrication
Moriyama et al. High-performance top-gate carbon nanotube field-effect transistors and complementary metal–oxide–semiconductor inverters realized by controlling interface charges
JP2009164161A (ja) 電界効果トランジスタ
JP5228406B2 (ja) 半導体装置及びその製造方法
JP5176444B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5228406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150