本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
(実施の形態1)
本実施の形態では、本発明の記憶装置に用いられる記憶素子の作製方法の一例について、図1を参照して説明する。
はじめに、基板100上に第1の導電層102と第2の導電層104とを積層する(図1(A)参照)。
基板100としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどの無アルカリガラス基板、セラミック基板等を用いることができる。耐熱性が許せば、プラスチック基板等を用いてもよい。また、ステンレス合金などの金属基板の表面に絶縁層を設けた基板を用いても良い。もちろん、単結晶半導体基板や石英基板等を用いてもよい。
本実施の形態においては、簡単のため、基板100上に直接第1の導電層102を設ける構成としたが、本発明はこれに限定されない。例えば、基板100上に下地絶縁層や半導体層、配線層等を設けた後に、第1の導電層102を形成する構成としても良い。この意味において、基板100を、被形成面と読み替えることが可能である。
上記の下地絶縁層は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の無機材料、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等の有機材料を用いて形成することができる。
ここで、酸化窒化珪素とは窒素よりも酸素の含有量(原子数)が多いものであって、酸素が55原子%以上65原子%以下、窒素が1原子%以上20原子%以下、Siが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の範囲で含まれるものをいう。また、窒化酸化珪素とは酸素よりも窒素の含有量(原子数)が多いものであって、酸素が15原子%以上30原子%以下、窒素が20原子%以上35原子%以下、Siが25原子%以上35原子%以下、水素が15原子%以上25原子%以下の範囲で含まれるものをいう。
上記の半導体層は、シリコン、ガリウムヒ素、ゲルマニウム、インジウムリンなどの半導体材料を用いて形成することができる。配線層を設ける場合には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、ニッケル、亜鉛、ニオブ、シリコン、リン、ボロン、ヒ素、ガリウム、インジウム、錫等から選択された一つ又は複数の元素を主成分とする材料、または、前記元素を成分として含有する化合物や合金材料(例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸化物(ITSO)、酸化亜鉛、アルミネオジム、マグネシウム銀など)、もしくは、これらの化合物を組み合わせた材料などを用いて形成すればよい。
第1の導電層102と第2の導電層104は、導電性を有する材料であれば特に限定されないが、それぞれ異なる材料を用いて形成する必要がある。異なる種類の導電性材料を接触させることで、界面領域を腐食させることが可能となるためである。好ましくは、イオン化傾向が異なる金属材料(単体)を用いて、第1の導電層102及び第2の導電層104を形成する。本実施の形態においては、第1の導電層102として錫を、第2の導電層104としてアルミニウムを用いるが、第1の導電層102としてアルミニウムを、第2の導電層として錫を用いる構成としても良い。また、アルミニウムと錫との組み合わせに限定されず、アルミニウムと銀との組み合わせや、アルミニウムと銅との組み合わせ、鉄と銅との組み合わせ、ITO(インジウム錫酸化物)とアルミニウムとの組み合わせなどを用いても良い。また、イオン化傾向の大小が一般に知られている、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金、等の金属から二種類を選択して用いても良い。
作製方法としては、例えば、スパッタ法や蒸着法を用いることができる。第1の導電層102と第2の導電層104は、大気に晒さずに連続的に形成しても良いし、他の処理を間に挟んで形成しても良い。連続的に形成する場合には、第1の導電層102と第2の導電層104との界面を清浄に保ちやすいという利点がある。本実施の形態では、第1の導電層102と第2の導電層104は連続的に形成している。
次に、第1の導電層102と第2の導電層104との界面領域を腐食させ、高抵抗領域106を形成する(図1(B)参照)。本実施の形態においては、第1の導電層102として錫を、第2の導電層104としてアルミニウムを用いているため、相対的にイオン化傾向が大きい第2の導電層104の第1の導電層102と接する領域が腐食され、高抵抗領域106が形成されることになる。
なお、上記界面付近の腐食は大気中にて一定期間放置することで進行するため、何らかの特別な処置を施す必要はない。より短時間に作製して歩留まりを向上したい場合には、高温(70℃以上150℃以下、好ましくは90℃以上130℃以下)且つ高湿(60%以上100%以下、好ましくは80%以上100パーセント以下)の条件下におけばよい。
以上により、第1の導電層102と第2の導電層104からなる記憶素子が作製される。なお、情報の書き込みは、該記憶素子の抵抗状態を選択することにより行われる。すなわち、低抵抗状態と高抵抗状態のいずれかが選択されることにより、情報が記憶される。
低抵抗状態を選択する場合には、第1の導電層102と第2の導電層104との間に、一定値(書き込みしきい値)以上の電圧を印加する。これにより、第1の導電層102と第2の導電層104が短絡し、低抵抗状態が選択される(図1(C)参照)。高抵抗状態を選択する場合には、第1の導電層102と第2の導電層104との間に何らかの電圧を印加する必要はない。高抵抗領域106が存在している限りは、高抵抗状態が保たれるためである。より詳細には、書き込みしきい値以上の電圧が印加されないようにすればよい。
本発明の記憶装置に用いられる記憶素子は、第1の導電層102と第2の導電層104の接触による腐食を用いているため、別途、絶縁層や半導体層を設ける必要がない。このため、作製工程を簡略化し、製造コストを低減した記憶装置を提供することができる。例えば、上記においては、半導体層のパターニング、ゲート電極等の形成、コンタクトホールの開口、ソース電極又はドレイン電極等の形成、の工程において各一枚ずつ、計4枚のマスクにより記憶素子を作製することができる。また、成膜の回数を低減することができる。
また、上記二つの導電層の接触領域が腐食しやすいという性質を利用して、一定期間の後に情報が消去される記憶装置、すなわち、リライタブルの記憶装置を提供することができる。なお、情報の保持期間は、二つの導電層の材料選択や、保護層等の形成により、任意に設定することが可能である。
なお、情報を長期にわたって保持したい場合には、酸素や水等が透過しにくい材料を用いて保護層を形成することが有効である。保護層は、記憶装置の上面のみを覆うように形成しても良いし、記憶装置の全体(上面、底面、側面)を覆うように形成しても良い。基板上に下地絶縁層を形成する場合には、該下地絶縁層に酸素や水が透過しにくい材料を用いて、保護層としての機能を付加しても良い。酸素や水が透過しにくい材料としては、窒化珪素、酸化窒化珪素、窒化酸化珪素等の窒素含有材料が挙げられる。
以上のように、本発明は、リライタブルなアンチヒューズ型の素子を提供するという課題を解決することもできる。これにより、本発明の記憶素子は、従来のライトワンス型の記憶素子と比較して、広範な用途を実現している。
(実施の形態2)
本実施の形態では、実施の形態1にて示した記憶素子を有する記憶装置の作製方法の一例について、図2乃至5を参照して説明する。なお、本実施の形態においては、マトリクス状に記憶素子を配列した記憶装置、特に、トランジスタを用いて個々の記憶素子を制御する記憶装置について説明することにする。ここで、トランジスタとしてはトップゲート型の薄膜トランジスタを用いているが、本発明はこれに限定されない。ボトムゲート型の薄膜トランジスタであっても、同様に用いることができる。また、トランジスタを用いて個々の記憶素子を制御する方式(いわゆるアクティブマトリクス方式)を用いることに限定されず、トランジスタを用いずに記憶素子を制御する方法(いわゆるパッシブマトリクス方式)を採用しても良い。
はじめに、基板200上に下地絶縁層202を形成し、その後、半導体層204を形成する(図2(A)参照)。下地絶縁層202は、基板に含まれる不純物(可動イオン等)の半導体層への侵入を防ぐために設ける。また、下地絶縁層202には、後に形成される記憶素子への、外部からの水分等の侵入を制御するという効果もある。なお、基板200からの汚染等が問題とならない場合、例えば、基板200として単結晶半導体基板や石英基板を用いる場合等には、下地絶縁層202を設けない構成としても良い。
基板200としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどの無アルカリガラス基板、セラミック基板等を用いることができる。耐熱性が許せば、プラスチック基板等を用いてもよい。また、ステンレス合金などの金属基板の表面に絶縁層を設けた基板を用いても良い。もちろん、上述の単結晶半導体基板や石英基板を用いることもできる。基板200の大きさについては特に限定されず、320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、2850mm×3050mm等の基板を適宜用いることができる。
下地絶縁層202は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の無機材料、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等の有機材料を用いて形成することができる。本実施の形態においては、下地絶縁層202として、窒化酸化珪素膜と酸化窒化珪素膜の積層構造を用いることにするが、本発明はこれに限定されない。単層としても良いし、3層以上の積層構造としても構わない。なお、水分の侵入を抑制するためには、窒化珪素膜や、窒化酸化珪素膜を設けることが好ましい。本実施の形態においては、窒化酸化珪素膜を50nm、酸化窒化珪素膜を100nmの厚さにて形成した。もちろん、本発明がこれに限定して解釈されるものではない。
半導体層204としては、非晶質半導体や微結晶半導体、多結晶半導体、単結晶半導体を形成することができるが、特に限定されない。また、半導体層204は、シリコン、ガリウムヒ素、ゲルマニウム、インジウムリンなどの半導体材料を用いて形成することができる。
本実施の形態においては半導体層204として、非晶質シリコン膜を40nmの厚さとなるように形成した。もちろん、本発明がこれに限定して解釈されるものではない。
次に、上記の半導体層204をパターニングして島状の半導体層206を形成する(図2(B)参照)。
その後、島状の半導体層206を覆うようにゲート絶縁層208を形成する(図2(C)参照)。ゲート絶縁層208としては、CVD法やスパッタリング法等を用いて形成された、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜などを用いればよい。本実施の形態においては、ゲート絶縁層208として酸化珪素膜又は酸化窒化珪素膜と、窒化珪素膜又は窒化酸化珪素膜との積層構造を形成する。なお、本実施の形態においてはゲート絶縁層を2層構造としているが、本発明はこれに限定されない。単層としても良いし、3層以上の積層構造としても構わない。
なお、ゲート絶縁層208の形成の際に水素プラズマ処理を行っても良い。ゲート絶縁層に水素プラズマ処理を行うことにより緻密なゲート絶縁層を形成することができる。これは、水素プラズマ処理によって、ゲート絶縁層に存在するダングリングボンドを終端することができるためである。
次に、ゲート絶縁層208上に、ゲート電極210及び記憶素子の電極212を形成する(図2(D)参照)。
工程を簡略化するためには、同じ材料を用いてゲート電極210及び記憶素子の電極212を形成することが好ましい。つまり、ゲート電極210及び記憶素子の電極212として、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金、等の金属材料を選択して用いることが好ましい。もちろん、それ以外の導電性材料、例えば、インジウム錫酸化物(ITO)や、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸化物(ITSO)等を用いて、ゲート電極210及び記憶素子の電極212を形成しても良い。本実施の形態においては、錫を用いてゲート電極210及び記憶素子の電極212を形成することとする。錫を用いてゲート電極等を形成する場合には、特性向上のため、鉛等の材料を添加して用いても良い。
なお、本実施の形態においては、ゲート電極210及び記憶素子の電極212を単層構造としたが、2層以上の積層構造としても良い。2層構造とする場合には、例えば、チタンと上記材料との積層構造とすることができる。また、モリブデンとの積層構造としても良い。モリブデンやチタンに代えて、窒化チタンや窒化タンタルを用いても良い。積層構造とする場合には、上記のようなバリアメタルを設けることで、半導体層中への金属元素の拡散を抑制することができる。
次に、ゲート電極210をマスクとして用いて島状の半導体層206に一導電型を付与する不純物元素を添加し、チャネル形成領域214及びソース領域又はドレイン領域216を形成する(図3(A)参照)。ここでは、nチャネル型の薄膜トランジスタを形成するために、n型を付与する不純物元素であるリンを添加したが、本発明はこれに限定されない。n型を付与する不純物元素としては、ヒ素などを用いることもできる。pチャネル型の薄膜トランジスタを形成する場合には、p型を付与する不純物元素を適宜添加すればよい。p型を付与する不純物元素としては、ボロン等が挙げられる。また、チャネル形成領域214と、ソース領域又はドレイン領域216との間にLDD(Lightly−Doped−Drain)領域を形成しても良い。
その後、添加された不純物元素を活性化する。活性化の方法としては、ファーネスアニール炉を用いる熱アニール法や、レーザーアニール法、ラピッドサーマルアニール法(RTA法)が挙げられる。熱アニール法を用いる場合には、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400℃以上700℃以下、好ましくは500℃以上600℃以下にて熱処理を行えばよい。本実施の形態においては、550℃で4時間の熱処理を行うものとする。なお、該熱処理工程は、記憶素子を形成した後に行っても良い。
次に、ゲート電極210及び記憶素子の電極212を覆うように、ゲート絶縁層208上に絶縁層218を形成する(図3(B)参照)。絶縁層218は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の無機材料、又は、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等の有機材料を用いて形成することができる。本実施の形態においては、ポリイミドを用いて絶縁層218を形成した。
次に、ゲート絶縁層208及び絶縁層218を選択的にエッチングして、ソース領域又はドレイン領域216及び記憶素子の電極212に達する開口を形成する。そして、導電層を形成し、該導電層をパターニングすることによりソース電極又はドレイン電極220、記憶素子の電極兼ソース電極又はドレイン電極222を形成する(図3(C)参照)。上記の導電層は、記憶素子の電極212との接触により腐食されやすい材料を用いて形成することが好ましい。つまり、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金、等の金属材料から適宜選択して用いることが好ましい。本実施の形態においては、アルミニウムを用いて導電層を形成することにより、トップゲート型の薄膜トランジスタ224と記憶素子226とを形成する。なお、記憶素子226における、記憶素子の電極212と、記憶素子の電極兼ソース電極又はドレイン電極222との接触面積は、0.5μm角以上30μm角以下、好ましくは1μm角以上15μm角以下とする。接触面積を大きくしすぎると、集積化に問題が生じ、接触面積を小さくしすぎると、素子の信頼性が低下するためである。
なお、本実施の形態では示さないが、ソース電極又はドレイン電極220、及び、記憶素子の電極兼ソース電極又はドレイン電極222を形成した後に、保護層を設ける構成としても良い。保護層を設けることによって、大気中の不純物元素の半導体層への侵入を抑制し、酸素や水等の記憶素子への侵入を制御することができる。なお、記憶素子への酸素や水等の侵入を抑制するためには、保護層として、窒化珪素、酸化窒化珪素、窒化酸化珪素等の窒素含有材料を用いることが好ましい。
以上の工程により、トップゲート型の薄膜トランジスタを用いた記憶装置を作製することができる(図4参照)。なお、図4(A)は薄膜トランジスタ224及び記憶素子226の平面図であり、図4(B)は、図4(A)のA−Bにおける断面図である。図4(A)においては、ソース領域又はドレイン領域216と、記憶素子の電極兼ソース電極又はドレイン電極222との接続に係るコンタクトホールの形状を円形に、記憶素子の電極212と、記憶素子の電極兼ソース電極又はドレイン電極222との接続に係るコンタクトホールの形状を四角形にしたが、本発明はこれに限られない。なお、図4の構成はあくまで一例に過ぎず、本発明は該構成に限定して解釈されるものではない。
図5に、本発明の記憶装置の回路図の一例を示す。図5においては、記憶素子226と薄膜トランジスタ224とが接続され、薄膜トランジスタ224と、ゲート電極210(ゲート配線ともいう)、及びソース電極又はドレイン電極220(ソース配線又はドレイン配線ともいう)とが接続された様子を示している。ゲート電極210や、ソース電極又はドレイン電極220には、書き込み回路や読み出し回路等の駆動回路が接続されている。これらの駆動回路により、薄膜トランジスタ224を制御し、記憶素子226への情報の書き込みや記憶素子226からの情報の読み出しを行うことができる。該駆動回路は、ICチップ等により形成しても良いし、薄膜トランジスタ224と同様の工程により形成しても良い。なお、図5においては、記憶素子が3行3列にて配列した場合について示しているが、本発明はこれに限定されるものではない。
以上のように、本発明の記憶装置では、電極として機能する二つの導電層(金属層)を接触させることにより、異種金属接触腐食反応による高抵抗領域を形成している。これにより、電極間に絶縁層や半導体層を別途設けることなく、記憶素子を作製することができる。つまり、製造工程を簡略化して製造コストを低減した記憶装置を提供することができる。
また、上記二つの導電層の接触領域が腐食しやすいという性質を利用して、一定期間の後に情報が消去される記憶装置、すなわち、リライタブルの記憶装置を提供することができる。なお、情報の保持期間は、二つの導電層の材料選択や、保護層等の形成により、任意に設定することが可能である。
なお、情報を長期にわたって保持したい場合には、酸素や水等が透過しにくい材料を用いて保護層を形成することが有効である。保護層は、記憶装置の上面のみを覆うように形成しても良いし、記憶装置の全体(上面、底面、側面)を覆うように形成しても良い。基板上に下地絶縁層を形成する場合には、該下地絶縁層に酸素や水が透過しにくい材料を用いて、保護層としての機能を付加しても良い。酸素や水が透過しにくい材料としては、窒化珪素、酸化窒化珪素、窒化酸化珪素等の窒素含有材料が挙げられる。
また、本発明の記憶装置は、上記の如く一定期間の後に情報を消去することが可能である。したがって、記憶された情報を後に残したくない場合等に本発明の記憶装置を用いることは、セキュリティー向上の観点から極めて有効である。
本実施の形態は、実施の形態1と適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、上述した記憶装置を有する半導体装置の作製方法について、図6乃至10を参照して説明する。なお、本実施の形態においては、一例として充電可能な二次電池を有し、無線通信が可能な半導体装置の作製方法について説明する。もちろん、本発明は該半導体装置に限定して適用されるものではない。
まず、基板601の一表面に絶縁膜602を介して剥離層603を形成し、続けて下地膜として機能する絶縁膜604と半導体膜605(例えば、非晶質珪素を含む膜)を積層して形成する(図6(A)参照)。なお、絶縁膜602、剥離層603、絶縁膜604および半導体膜605は、連続して形成することができる。
基板601は、ガラス基板、石英基板、金属基板(例えばステンレス基板など)、半導体基板(例えば単結晶シリコン基板など)、セラミック基板等から選択することができる。また、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリルなどの、いわゆるプラスチック基板を選択することもできる。なお、剥離層603は、絶縁膜602を介して基板601の全面に設けているが、フォトリソグラフィ法を用いてマスクを形成し、エッチングを行うことにより、選択的に形成してもよい。
絶縁膜602、絶縁膜604は、CVD法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の絶縁材料を用いて形成することができる。例えば、絶縁膜602、絶縁膜604をそれぞれ2層構造として、第1層目の絶縁膜として窒化酸化珪素膜を、第2層目の絶縁膜として酸化窒化珪素膜を形成することができる。また、第1層目の絶縁膜として窒化珪素膜を形成し、第2層目の絶縁膜として酸化珪素膜を形成してもよい。もちろん、単層構造であっても良いし、3層以上の積層構造とすることも可能である。絶縁膜602は、基板601から、剥離層603又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜604は基板601、剥離層603から、その上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜602、604を形成することによって、基板601からの可動イオンが、素子に侵入して悪影響を及ぼすことを防ぐことができ、また、剥離層603からの不純物元素が、素子に侵入して悪影響を及ぼすことを防ぐことができる。なお、基板601として石英基板のように不純物元素の影響を無視できる基板を用いる場合には、絶縁膜602や絶縁膜604を省略することも可能である。
なお、絶縁膜602及び絶縁膜604には、後に形成される記憶素子への水や酸素の侵入を抑制する効果を有する。つまり、絶縁膜602及び絶縁膜604の材質や膜厚を適宜設定することにより、記憶素子を構成する電極界面における腐食を制御することができる。これにより、情報の長期にわたる保持や、短期間での情報消去が可能となる。
剥離層603には、金属膜や、金属膜と金属酸化膜等の積層構造等を用いることができる。上記金属膜の材料としては、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウムから選択された元素または当該元素を主成分とする合金材料若しくは化合物材料が挙げられる。当該材料を用いて単層構造又は積層構造の金属膜を形成することができる。なお、金属膜の形成方法として、スパッタ法や、プラズマCVD法等の各種CVD法等を用いることができる。上述の金属膜を形成した後に、酸素雰囲気下又はN2O雰囲気下におけるプラズマ処理や、酸素雰囲気下又はN2O雰囲気下における加熱処理等を行うことによって、金属膜表面に当該金属膜の酸化膜又は酸化窒化膜を形成してもよい。例えば、金属膜としてスパッタ法やCVD法等によりタングステン膜を設けた場合、酸素雰囲気下においてタングステン膜にプラズマ処理を行うことで、タングステン膜表面にタングステン酸化物を形成することができる。タングステンの酸化物を形成するにあたり、その組成に特に制約はない。エッチングレート等を考慮して、組成を決定すれば良い。
半導体膜605は、スパッタリング法、LPCVD法、プラズマCVD法等により、25nm以上200nm以下(好ましくは30nm以上150nm以下)の厚さで形成する。半導体膜605の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)を用いると良い。
次に、半導体膜605にレーザー光を照射して結晶化を行う。なお、レーザー光の照射に、RTA又はファーネスアニール炉を用いる熱結晶化法や、結晶化を助長する金属元素を用いる熱結晶化法等を組み合わせた方法を用いて、半導体膜605の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶化した半導体膜605a、半導体膜605b、半導体膜605c、半導体膜605d、半導体膜605eを形成し、当該半導体膜605a、半導体膜605b、半導体膜605c、半導体膜605d、半導体膜605eを覆うようにゲート絶縁膜606を形成する(図6(B)参照)。
ここで、結晶化に用いることができるレーザーとしては、連続発振(CW:continuous−wave)型のレーザーやパルス発振型のレーザー(パルスレーザー)が挙げられる。例えば、Arレーザー、Krレーザー、エキシマレーザーなどの気体レーザーや、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4などに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種が添加された材料を媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーなどを用いることができる。このようなレーザー発振器より発振されたレーザー光の基本波、又は、基本波の第2高調波や、第3高調波、第4高調波などを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。上記Nd:YVO4レーザーは、CWで射出することも、パルス発振で射出することも可能である。
なお、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4などに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種が添加された材料を媒質とするレーザー、Arイオンレーザー、またはTi:サファイアレーザーは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザー光を発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射されることになる。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。なお、当該走査方向にチャネル長方向(キャリアが流れる方向)を合わせてトランジスタを形成することにより、電界効果移動度が高い薄膜トランジスタ(TFT:Thin Film Transistor)を得ることができる。
ゲート絶縁膜606は、CVD法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の絶縁材料を用いて形成することができる。例えば、ゲート絶縁膜606を2層構造とする場合、第1層目の絶縁膜として酸化窒化シリコン膜を形成し、第2層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第1層目の絶縁膜として酸化シリコン膜を形成し、第2層目の絶縁膜として窒化シリコン膜を形成してもよい。もちろん、単層構造であっても良いし、3層以上の積層構造とすることも可能である。
他の方法として、半導体膜605a、半導体膜605b、半導体膜605c、半導体膜605d、半導体膜605eに対して高密度プラズマ処理を行い、表面を酸化又は窒化することでゲート絶縁膜606を形成しても良い。これにより、1nm以上20nm以下、代表的には5nm以上10nm以下の絶縁膜が形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低く抑えることができる。高密度プラズマ処理は、半導体膜を直接酸化(若しくは窒化)するため、形成される絶縁膜の、膜厚のばらつきをきわめて小さくすることができる。
次に、ゲート絶縁膜606上に、第1の導電膜と第2の導電膜とを積層して形成する(図示せず)。ここでは、第1の導電膜は、20nm以上100nm以下の厚さで形成するとよい。また、第2の導電膜は、10nm以上400nm以下の厚さで形成するとよい。第1の導電膜は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、クロム(Cr)、ニオブ(Nb)等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。第2の導電膜は、記憶素子の電極として機能する材料を用いて形成する。例えば、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金、等の金属材料を選択して用いることが好ましい。もちろん、それ以外の導電性材料、例えば、インジウム錫酸化物(ITO)や、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸化物(ITSO)等を用いてもよい。本実施の形態においては、錫を用いて第2の導電膜を形成する。なお、錫を用いてゲート電極等を形成する場合には、特性向上のため、鉛等の材料を添加して用いても良い。
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスクを形成し、第1の導電膜と第2の導電膜をエッチングすることにより、半導体膜605a、半導体膜605b、半導体膜605c、半導体膜605d、半導体膜605eの上方にゲート電極607aを形成し、同時に、記憶素子の電極607bを形成する。
次に、ゲート電極607aをマスクとして、半導体膜605a、半導体膜605b、半導体膜605c、半導体膜605d、半導体膜605eに、イオンドープ法またはイオン注入法により、n型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法を用いてレジストからなるマスクを選択的に形成して、p型を付与する不純物元素を高濃度に添加する。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いることができる。p型を示す不純物元素としては、ホウ素(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。ここでは、n型を付与する不純物元素としてリン(P)を用い、1×1015/cm3以上1×1019/cm3以下の濃度で含まれるように半導体膜605a、半導体膜605b、半導体膜605c、半導体膜605d、半導体膜605eに選択的に導入し、n型を示す不純物領域608を形成する。また、p型を付与する不純物元素としてホウ素(B)を用い、1×1019/cm3以上1×1020/cm3以下の濃度で含まれるように選択的に半導体膜605cに導入し、p型を示す不純物領域609を形成する(図6(C)参照)。
続いて、ゲート絶縁膜606、ゲート電極607a、記憶素子の電極607bを覆うように、絶縁膜を形成する。当該絶縁膜としては、プラズマCVD法やスパッタリング法等により、無機材料を含む膜や有機材料を含む膜を、単層構造又は積層構造で形成することができる。次に、基板601に垂直な方向を主体とした異方性エッチングを用いて上記の絶縁膜を選択的にエッチングして、ゲート電極607a及び記憶素子の電極607bの側面に接する絶縁膜610(サイドウォールともよばれる)を形成する。なお、記憶素子の電極607bの側面には、絶縁膜610を形成しなくとも良い。絶縁膜610は、LDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いる。
続いて、フォトリソグラフィ法により形成したレジスト材料からなるマスクと、ゲート電極607aおよび絶縁膜610をマスクとして用いて、半導体膜605a、半導体膜605b、半導体膜605d、半導体膜605eにn型を付与する不純物元素を高濃度に添加し、n型を示す不純物領域611を形成する。ここでは、n型を付与する不純物元素としてリン(P)を用い、1×1019/cm3以上1×1020/cm3以下の濃度で含まれるように半導体膜605a、半導体膜605b、半導体膜605d、半導体膜605eに選択的に導入し、不純物領域608より高濃度のn型不純物が含まれる不純物領域611を形成する。
以上の工程により、nチャネル型薄膜トランジスタ600a、nチャネル型薄膜トランジスタ600b、nチャネル型薄膜トランジスタ600d、nチャネル型薄膜トランジスタ600eと、pチャネル型薄膜トランジスタ600cが形成される(図6(D)参照)。
ここで、nチャネル型薄膜トランジスタ600aにおいては、半導体膜605aのゲート電極607aと重なる領域にチャネル形成領域が形成され、ゲート電極607a及び絶縁膜610と重ならない領域に、ソース領域又はドレイン領域となる不純物領域611が形成され、チャネル形成領域と不純物領域611の間の絶縁膜610と重なる領域に、低濃度不純物領域(LDD領域)が形成されている。また、nチャネル型薄膜トランジスタ600b、nチャネル型薄膜トランジスタ600d、nチャネル型薄膜トランジスタ600eにも同様に、チャネル形成領域、低濃度不純物領域及び不純物領域611が形成されている。
また、pチャネル型薄膜トランジスタ600cにおいては、半導体膜605cのゲート電極607aと重なる領域にチャネル形成領域が形成され、ゲート電極607aと重ならない領域にソース領域又はドレイン領域を形成する不純物領域609が形成されている。なお、ここでは、pチャネル型薄膜トランジスタ600cにはLDD領域を設けていないが、pチャネル型薄膜トランジスタにLDD領域を設けてもよい。もちろん、nチャネル型薄膜トランジスタにLDD領域を設けない構成とすることもできる。
次に、半導体膜605a、半導体膜605b、半導体膜605c、半導体膜605d、半導体膜605e、ゲート電極607a、記憶素子の電極607b等を覆うように、絶縁膜を形成し、当該絶縁膜に開口を形成した後、不純物領域609、不純物領域611、及び記憶素子の電極607bと接続する導電膜613を形成する(図7(A)参照)。上記絶縁膜は、CVD法、スパッタリング法、SOG法、液滴吐出法、スクリーン印刷法等の方法を用いて形成することができる。また、絶縁膜の材料として、珪素酸化物や珪素窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等を用いることができる。ここでは、絶縁膜を2層構造とし、1層目の絶縁膜612aを窒化酸化珪素膜で形成し、2層目の絶縁膜612bをポリイミドで形成する。なお、導電膜613は、記憶素子の電極、及び薄膜トランジスタのソース電極又はドレイン電極を構成する。
導電膜613は、記憶素子の電極607bとの接触により腐食されやすい材料を用いて形成することが好ましい。つまり、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金、等の金属材料から適宜選択して用いることが好ましい。本実施の形態においては、アルミニウムを用いて導電膜613を形成する。
次に、導電膜613を覆うように絶縁膜614を形成し、絶縁膜614に開口を形成した後に、導電膜613と接続する導電膜615a、導電膜615b、導電膜616を形成する。導電膜615a、導電膜615b、導電膜616は、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデン等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。
絶縁膜614は、CVD法やスパッタ法等により、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素または窒素を有する絶縁膜や、DLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、またはシロキサン樹脂等を用いて、単層構造又は積層構造で形成することができる。
続いて、アンテナとして機能する導電膜617を形成する(図7(B)参照)。導電膜617は導電膜616と電気的に接続されている。本実施の形態においては、アンテナとして機能する導電膜617を導電膜616とは別に形成しているが、導電膜616を用いてアンテナを形成しても良い。導電膜617は、CVD法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料としては、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデン等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いることができる。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜617を形成する場合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷する。導電体粒子としては、銀、金、銅、ニッケル、白金、パラジウム、タンタル、モリブデン、チタン等のから選択された一又は複数からなる金属粒子や、ハロゲン化銀の微粒子、または分散性ナノ粒子といったものを用いること可能である。また、導電性ペーストに含まれる有機樹脂としては、金属粒子のバインダー、溶媒、分散剤、被覆材として機能する有機樹脂等から選ばれた一または複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等を用いる。上述のように導電性のペーストを印刷した後には、焼成を行うことが好ましい。
導電膜615a、615bは、二次電池と電気的に接続するための配線として機能する。また、アンテナとして機能する導電膜617を形成する際に、導電膜615a、615bに電気的に接続する導電膜を別途形成し、当該導電膜を二次電池と接続するための配線として用いてもよい。なお、本実施の形態における半導体装置には二次電池を設けているが、本発明は該半導体装置に限定して解釈されるものではない。二次電池を設けずに、無線通信時に生じる起電力のみを用いる構成としても良いことは言うまでもない。
次に、導電膜617を覆うように絶縁膜618を形成する。そして、レーザー光(例えばUVレーザー光)を照射することによって、薄膜トランジスタ600a等が存在しない領域に開口部を形成する(図7(C)参照)。
その後、薄膜トランジスタ600a等を含む層(以下、「素子形成層619」と記す)を基板601から剥離する(図8(A)参照)。ここでは、素子形成層619の一方の面(絶縁膜618が露出した面)に第1のシート材620を貼り合わせた後、力学的な力を用いて基板601から素子形成層619を剥離する。なお、基板601から素子形成層619を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層603を選択的に除去してもよい。エッチング剤としては、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素を使用することができる。なお、剥離層603は、全て除去せずに一部分を残存させてもよい。このようにすることで、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。なお、絶縁膜618は、絶縁膜614と同様にして形成することができる。
そして、素子形成層619の他方の面(剥離により露出した面)に、第2のシート材621を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第1のシート材620と第2のシート材621を貼り合わせる(図8(B)参照)。第1のシート材620、第2のシート材621として、例えば、ホットメルトフィルム等を用いることができる。
また、第1のシート材620、第2のシート材621として、静電気等を防止する帯電防止対策を施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。帯電防止フィルムを用いることによって、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制できる。
なお、本実施の形態の半導体装置において、二次電池は、導電膜615a、615bに接続されるが、二次電池との接続を、基板601から素子形成層619を剥離する前(図7(B)又は図7(C)の段階)に行ってもよいし、基板601から素子形成層619を剥離した後(図8(A)の段階)に行ってもよいし、素子形成層619を第1のシート材及び第2のシート材で封止した後(図8(B)の段階)に行ってもよい。
本発明の記憶装置では、電極として機能する二つの導電層(金属層)を接触させることにより、異種金属接触腐食反応による高抵抗領域を形成している。これにより、電極間に絶縁層や半導体層を別途設けることなく、記憶素子を作製することができる。つまり、製造工程を簡略化して製造コストを低減した半導体装置を提供することができる。
また、上記二つの導電層の接触領域が腐食しやすいという性質を利用して、一定期間の後に情報が消去される記憶装置、すなわち、リライタブルの記憶装置を提供することができる。なお、情報の保持期間は、二つの導電層の材料選択や、保護層等の形成により、任意に設定することが可能である。
なお、情報を長期にわたって保持したい場合には、酸素や水等が透過しにくい材料を用いて保護層を形成することが有効である。保護層は、記憶装置の上面のみを覆うように形成しても良いし、記憶装置の全体(上面、底面、側面)を覆うように形成しても良い。基板上に下地絶縁層を形成する場合には、該下地絶縁層に酸素や水が透過しにくい材料を用いて、保護層としての機能を付加しても良い。酸素や水が透過しにくい材料としては、窒化珪素、酸化窒化珪素、窒化酸化珪素等の窒素含有材料が挙げられる。
また、一定期間毎に、情報の書き込み(いわゆるリフレッシュ動作)を行う構成としても良い。本実施の形態にて示した半導体装置は、二次電池を有している。これにより、無線による通信が行われていない状況であっても、リフレッシュ動作を行うことが可能である。例えば、情報の保持期間が10日程度であれば、10日が経過する前に、再度の書き込みを行うことにより、情報が消失することを防ぐことができる。
また、本実施の形態にて示した半導体装置は、上記の如く一定期間の後に情報を消去することが可能である。したがって、本発明の記憶装置を、情報を後に残したくない場合等に用いることは、セキュリティー向上の観点から極めて有効である。また、何らかの処置を施さない限りは強制的に情報が消去されるため、情報の保持期間を改ざんすることが困難になる。このため、本実施の形態における半導体装置を、使用期限が定められた用途に用いることは有効である。例えば、一定期間に限って入退室が認められたゲスト向けの通行証に用いる、といったことも有効である。
なお、本実施の形態は、実施の形態1又は2と適宜組み合わせて用いることができる。
(実施の形態4)
本発明の記憶装置を用いて、様々な半導体装置を作製することができる。本実施の形態では、いわゆる無線チップ(RFID(Radio Frequency IDentification)タグ、RFタグ、RFチップ、無線タグ、無線プロセッサ、無線メモリ、IC(Integrated Circuit)タグ、ICラベル、電子タグ、電子チップ等とも呼ばれる)について説明する。無線チップの用途は多岐にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図9(A)参照)、包装用容器類(包装紙やボトル等、図9(C)参照)、記録媒体(DVDソフトやビデオテープ等、図9(B)参照)、乗物類(自転車等、図9(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札(図9(E)、(F)参照)等の物品に設けて使用することができる。なお、図9において、無線チップは900で示すものである。
なお、電子機器とは、例えば、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。また、上記半導体装置を、動物類、人体等に用いることができる。
無線チップは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなる包装用容器等であれば当該有機樹脂に埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。
本発明による記憶装置を用いた無線チップは、安価に提供することが可能であり、また、情報の消去が可能であるという特徴を有している。このため、本発明の記憶装置を用いた無線チップを、情報を後に残したくない場合等に用いることは、セキュリティー向上の観点から極めて有効である。また、本発明の記憶装置を用いた無線チップを、使用期限が定められた用途に用いることは有効である。例えば、一定期間に限って入退室が認められたゲスト向けの通行証に用いる、といったことも有効である。
なお、本実施の形態は、実施の形態1乃至3と適宜組み合わせて用いることができる。