JP2009038800A - カオススペクトル拡散通信システム受信機 - Google Patents

Abstract

【課題】カオス系列スペクトル拡散信号を受信機において同期させながら復調するための方法を提供すること。
【解決手段】カオス系列スペクトル拡散信号を受信機（１０４）において同期させながら復調するための方法は、複数の情報シンボルを含むカオス系列スペクトル拡散信号を受信するステップを含む。この方法は、第１の離散時間カオスサンプル列を生成するステップも含む。第１の離散時間カオスサンプル列は、送信機において生成される第２の離散時間カオスサンプル列と同じである。この方法はさらに、第１の離散時間カオスサンプル列に関係する時間オフセットおよび周波数オフセットを識別するために、カオス系列スペクトル拡散信号を受信機において処理するステップを含む。第１の離散時間カオスサンプル列を成す離散時間カオスサンプルの各々は、情報シンボルの持続時間よりも短いサンプル時間間隔を有する。
【選択図】図６

Description

本発明は、通信システムに関する。より詳細には、本発明は、カオス拡散された送信信号から入力データを回復するように構成された、カオス通信システム受信機（ｃｈａｏｔｉｃ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｓｙｓｔｅｍ ｒｅｃｅｉｖｅｒ）に関する。この拡散は、振幅および時間離散信号（ａｍｐｌｉｔｕｄｅ−ａｎｄ−ｔｉｍｅ−ｄｉｓｃｒｅｔｅ ｓｉｇｎａｌ）をカオス系列（ｃｈａｏｔｉｃ ｓｅｑｕｅｎｃｅ）と合成することから成る。

疑似乱数生成器（ＰＲＮＧ：ｐｓｅｕｄｏｒａｎｄｏｍ ｎｕｍｂｅｒ ｇｅｎｅｒａｔｏｒ）は、一般に、数の系列を生成するために、デジタルロジックまたはデジタルコンピュータと、１つまたは複数のアルゴリズムとを利用する。従来のＰＲＮＧの出力は、乱数の特性のいくつかを模倣し得るが、それらは、真にランダムではない。疑似乱数を生成するために使用されるアルゴリズムは、決定論的であるので、そのような系列は、常に周期的である。

カオス系は、一般に、その属性のすべてが知られない限り予想不能に変化する系と考えられ得る。測定または観測された場合、カオス系は、どのような認識可能な規則性または秩序も明かさない。カオス系は、１組の初期条件に対する鋭敏な依存性によって、また、まったくランダムに見える時間的および空間的な進化を有することによって、特徴付けられる。しかし、その「ランダム」な様相にもかかわらず、カオスは、決定論的な進化である。

実際的見地から言えば、カオス信号は、カオス系から抽出され、決定論的に生成されるランダムに見える非周期的な特性を有し、従来のＰＲＮＧ装置を使用して生成される疑似ランダム信号とは区別される。一般に、カオス系列は、カオスを生成するアルゴリズムに関する何らかの知識なしには、真のランダム性から経験的に区別し得ない系列の１つである。

ある人達は、複数の疑似乱数生成器を使用して、カオス的なデジタル系列を生成することを提案している。しかし、そのようなシステムは、すべての疑似ランダムアーチファクトをもちながら、カオス特性はもたない、より複雑な疑似乱数系列を生成するにすぎない。ある多項式は、カオス挙動を生成し得るが、カオス的数系列を生成するのに必要とされる算術は、必要とされる精度のために、非現実的な実施を必要とすると一般に考えられている。

カオス系列を利用する通信システムは、次世代の低確率インターセプト（ＬＰＩ：ｌｏｗ ｐｒｏｂａｂｉｌｉｔｙ ｏｆ ｉｎｔｅｒｃｅｐｔ）波形、低確率検出（ＬＰＤ：ｌｏｗ ｐｒｏｂａｂｉｌｉｔｙ ｏｆ ｄｅｔｅｃｔｉｏｎ）波形、およびセキュリティ保護波形の基礎となることが有望視されている。多くのそのような通信システムが、カオス的変調波形を生成するために開発されているが、そのような通信システムは、低いスループットに苦しめられる。本明細書で使用される「スループット」という用語は、特定の期間中にデータリンクを介して送信されるデータの量のことを表す。このスループット限界は、ドリフトの影響を受けるカオスアナログ回路を用いてカオス信号が生成されるという事実から生じる。

カオスベース通信システムに伴うスループット限界は、カオス生成器が実施される方法まで遡ることができる。カオス生成器は従来、アナログカオス回路を使用して構成される。この課題のためにアナログ回路に依存する理由は、カオスの効率的なデジタル生成は不可能であると従来広く信じられてきたことにある。アナログタイプのカオス生成器を使用する明らかな必要性にもかかわらず、そのアプローチには問題がないわけではない。例えば、アナログカオス生成器回路は、時間に伴いドリフトすることが知られている。本明細書で使用される「ドリフト」という用語は、回路の１つまたは複数のパラメータにおける緩慢な長期的変化のことを表す。そのようなアナログ回路に伴う問題は、送信機と受信機を同期状態に維持するために通信チャネルを介して状態情報を継続的に転送すべき必要を、本来的なドリフトが強いることである。

同期カオスベース通信システム（ｃｏｈｅｒｅｎｔ ｃｈａｏｓ ｂａｓｅｄ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）における送信機および受信機は、データリンクを介して状態情報を交換することによって同期させられる。高いデータレートを獲得するには、送信機と受信機の間で状態情報がより頻繁に交換されなければならないので、そのような同期プロセスは、リターンの低下を引き起こす。この高いデータレートは、より速い相対ドリフトをもたらす。その結果、より速い相対ドリフトに対抗するため、状態情報は、送信機と受信機の間でますます高いレートで交換されなければならない。いくつかのアナログカオス通信システムは、相対的に効率的な同期プロセスを利用するが、これらのカオス通信システムは、依然として低いスループットに苦しめられる。

現在までの代替策は、非同期カオス波形を実施することである。しかし、非同期波形ベース通信システムは、低下させられたスループットおよび誤り率性能に苦しめられる。本明細書の文脈における「非同期波形」という語句は、受信機が、送信機で生成されたカオス信号のどのような同期コピーも再生成する必要がないことを意味する。「同期波形を使用する通信」という語句は、受信機が、送信機で生成されたカオス信号の同期コピーを再生成する必要があることを意味する。
Ｎｉｃｈｏｌａｓ Ｓ．ＳｚａｂｏおよびＲｉｃｈａｒｄ Ｉ．Ｔａｎａｋａ、「Ｒｅｓｉｄｕｅ Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎｓ Ｔｏ Ｃｏｍｐｕｔｅｒ Ｔｅｃｈｎｏｌｏｇｙ」、ＭｃＧｒａｗ−Ｈｉｌｌ Ｂｏｏｋ Ｃｏ．、Ｎｅｗ Ｙｏｒｋ、１９６７年

上記のことがらに鑑みて、高められたスループットを有する同期カオスベース通信システムの必要性が存在する。カオス特性を有する信号を生成するように構成されたカオスベース通信システムの必要性も存在する。そのような訳で、スループットを大きく悪化させることなく送信機と受信機の間でドリフトを補正するカオスベース通信システムの必要性がさらに存在する。

カオス系列スペクトル拡散信号を受信機において同期させながら復調するための方法が提供される。前記方法は、複数の情報シンボルを含むカオス系列スペクトル拡散信号を受信機において受信するステップを含む。前記方法は、第１の離散時間カオスサンプル列を受信機において生成するステップも含む。第１の離散時間カオスサンプル列は、複数の多項式を選択し、多項式の解を個別に決定するために剰余数系（ＲＮＳ：ｒｅｓｉｄｕｅ ｎｕｍｂｅｒ ｓｙｓｔｅｍ）算術演算を使用し、ＲＮＳ剰余値に基づいて位取り数系（ｗｅｉｇｈｔｅｄ ｎｕｍｂｅｒ ｓｙｓｔｅｍ）での数字列を決定することによって生成される。解は、反復的に計算され、ＲＮＳ剰余値として表現される。前記方法はさらに、第１の離散時間カオスサンプル列に関係する時間オフセットおよび周波数オフセットを識別するために、カオス系列スペクトル拡散信号を受信機において処理するステップを含む。離散時間カオスサンプルの各々は、情報シンボルの持続時間よりも短いサンプル時間間隔を有する。

本発明の一態様によれば、第１の離散時間カオスサンプル列は、送信機において生成される第２の離散時間カオスサンプル列と同じである。前記方法は、第１の離散時間カオスサンプル列と第２の離散時間カオスサンプル列の間のタイミング差の不確定性および周波数差の不確定性を最小化するために、正確な時間基準を利用するステップを含む。前記方法はさらに、相関ステップを含む。相関ステップは、相関出力を取得するために、カオス系列スペクトル拡散信号を第１の離散時間カオスサンプル列と相関させるステップを含む。相関ステップは、シンボル境界におけるシンボルレートまたはシンボル境界から外れた所のシンボルレートで実行される。

本発明の別の態様によれば、前記方法は、複数のシンボル軟判定（ｓｏｆｔ ｓｙｍｂｏｌ ｄｅｃｉｓｉｏｎ）を生成し、シンボルタイミングを追跡し、複数のタイミングオフセットを追跡し、複数の周波数オフセットを追跡し、複数の位相オフセットを追跡し、かつ受信カオス系列スペクトル拡散信号の強度を追跡するために、相関出力を処理するステップを含む。シンボル軟判定は、シンボル硬判定（ｈａｒｄ ｓｙｍｂｏｌ ｄｅｃｉｓｉｏｎ）を形成するために処理される。追跡されたタイミングオフセット情報は、受信機のタイミングを調整し、カオス系列スペクトル拡散信号のリサンプリングを制御し、または第１の離散時間カオスサンプル列のリサンプリングを制御するために使用される。追跡された周波数オフセット情報は、局所発振器の周波数がカオス系列スペクトル拡散信号の周波数と一致するように、局所発振器を調整するために使用される。追跡された位相オフセット情報は、カオス系列スペクトル拡散信号と第１の離散時間カオスサンプル列の間の位相オフセットを補正するために使用される。追跡された受信信号強度情報は、カオス系列スペクトル拡散信号を増幅するように構成された増幅器の利得を調整するために使用される。

カオススペクトル拡散通信システム（ＣＳＳＣＳ：ｃｈａｏｔｉｃ ｓｐｒｅａｄ ｓｐｅｃｔｒｕｍ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｓｙｓｔｅｍ）受信機も提供される。ＣＳＳＣＳ受信機は、カオス系列スペクトル拡散信号を同期させながら復調するように構成される。ＣＳＳＣＳ受信機は、受信手段と、カオス系列生成器と、処理手段とから成る。受信手段は、複数の情報シンボルを含むカオス系列スペクトル拡散信号を受信するように構成される。カオス系列生成器は、第１の離散時間カオスサンプル列を生成するように構成される。第１の離散時間カオスサンプル列は、送信機において生成される第２の離散時間カオスサンプル列と同じである。処理手段は、第１の離散時間カオスサンプル列に関係する時間オフセットおよび周波数オフセットを識別するために、カオス系列スペクトル拡散信号を処理するように構成される。離散時間カオスサンプルの各々は、情報シンボルの持続時間よりも短いサンプル時間間隔を有する。

カオス系列生成器は、計算手段と、写像手段とから成る。計算手段は、複数の多項式の解を個別に決定するために、剰余数系（ＲＮＳ）算術演算を使用するように構成される。解は、反復的に計算され、ＲＮＳ剰余値として表現される。写像手段は、ＲＮＳ剰余値に基づいて、位取り数系での数字列を決定するように構成される。

本発明の一態様によれば、ＣＳＳＣＳ受信機はさらに、正確時間基準と、相関器と、硬判定装置と、ループ制御回路とから成る。正確時間基準は、第１の離散時間カオスサンプル列と第２の離散時間カオスサンプル列の間のタイミング差の不確定性および周波数差の不確定性を最小化するように構成される。相関器は、相関出力を取得するために、カオス系列スペクトル拡散信号を第１の離散時間カオスサンプル列と相関させるように構成される。相関器はまた、シンボル境界におけるシンボルレートまたはシンボル境界から外れた所のシンボルレートで、カオス系列スペクトル拡散信号を第１の離散時間カオスサンプル列と相関させるように構成される。相関器はさらに、複数のシンボル軟判定を生成するために、相関出力を処理するように構成される。硬判定装置は、シンボル硬判定を形成するために、シンボル軟判定を処理するように構成される。

ループ制御回路は、シンボルタイミング、タイミングオフセット、周波数オフセット、位相オフセット、および受信カオス系列スペクトル拡散信号の強度を追跡するように構成される。ループ制御回路はまた、追跡されたタイミングオフセット情報を利用して、受信手段のタイミングを調整するように構成される。ループ制御回路はさらに、カオス系列スペクトル拡散信号のリサンプリングおよび／または第１の離散時間カオスサンプル列のリサンプリングを制御するように構成される。ループ制御回路は、追跡された周波数オフセット情報を利用して、局所発振器を調整するように構成される。この調整は、局所発振器の周波数がカオス系列スペクトル拡散信号の周波数と一致するように実行される。ループ制御回路は、追跡された位相オフセット情報を利用して、カオス系列スペクトル拡散信号と第１の離散時間カオスサンプル列の間の位相オフセットを補正するように構成される。ループ制御回路は、追跡された受信信号強度情報を利用して、増幅器の利得を調整するように構成される。

実施形態が、添付の図面を参照しながら説明され、図面全体において、同様の番号は、同様の対象を表す。

本発明の一実施形態が、図１から図９に関連して今から説明される。本発明のいくつかの実施形態は、位相シフトキーイング（ＰＳＫ）シンボルのための同期カオススペクトル拡散通信システムを提供する。同期カオススペクトル拡散通信システムの送信機は、カオス特性を有する出力信号、すなわち時間とともに変化する周波数スペクトルを有する出力信号を生成するように構成される。本明細書で開示されるそのようなスペクトル拡散通信システムが、従来のスペクトル拡散通信システムと比べて多くの利点を有することを理解されたい。本明細書で開示されるスペクトル拡散通信システムは、アナログベースカオス系列生成器を利用するカオスベーススペクトル拡散システムに対しても多くの利点を有する。本明細書で開示されるスペクトル拡散通信システムは、スループットを大きく悪化させることなく送信機と受信機の間でドリフトを補正する。

本明細書で開示される通信受信機は、同期カオス系列スペクトル拡散（ＣＣＳＳＳ：ｃｏｈｅｒｅｎｔ ｃｈａｏｔｉｃ ｓｅｑｕｅｎｃｅ ｓｐｒｅａｄ ｓｐｅｃｔｒｕｍ）方法を利用する。送信されるのに先立ち、データシンボルは、拡散率に従ってデータのスペクトルを拡散する（従来の直接系列スペクトル拡散システムにおいてチップ符号として知られる２進ＰＮ拡散系列に類似した）より高レートのカオス系列と合成される。結果の信号は、真のランダム信号に類似しているが、このランダム性は、元のデータを回復するために、受信側において取り除かれることができる。具体的には、データは、送信機において生成されるのと同じカオス系列を使用して受信信号を逆拡散または逆ランダム化することによって回復される。図１に関するＣＣＳＳＳシステムおよび図２に関するＣＣＳＳＳ送信機は、ＰＳＫシンボルを用いてベースバンド搬送波を符号化する。チャネル符号化は、変調として一般に知られている２つの操作の一方である。変調として一般に知られている他方の操作は、周波数変換をもたらす、局所発振器またはその他の系列との時間的混合であり、本明細書でも使用される。ＣＣＳＳＳシステムは、離散時間カオスサンプル列を利用するカオス的方式で、位相変調搬送波も変調する。離散時間カオスサンプルは、これ以降、「チップ」と呼ばれる。直接系列スペクトル拡散（ＤＳＳＳ：ｄｉｒｅｃｔ ｓｅｑｕｅｎｃｅ ｓｐｒｅａｄ ｓｐｅｃｔｒｕｍ）システムに精通した当業者であれば理解されるように、各チップは一般に、各々の情報シンボルの持続時間よりもはるかに短いサンプル時間間隔を有する。したがって、搬送波が、カオス系列チップを使用して変調されることが理解されよう。さらに、カオス系列に関連するチップレートは、シンボルレートよりもはるかに高いことが理解されよう。送信信号を生成するのに利用されるチップのカオス系列が、受信機によってあらかじめ知られていることも理解されたい。その結果、受信機において非拡散搬送波を再構成するため、または拡散の効果を取り除くため、同じカオス系列が、受信機において使用されることができる。

ここで図１を参照すると、本発明の理解に役立つ、同期カオススペクトル拡散通信システム１００が提供されている。同期カオススペクトル拡散通信システム１００は、送信機１０２と、受信機１０４とから成る。送信機１０２は、振幅および時間離散ベースバンド信号を生成し、振幅および時間離散ベースバンド信号を広い中間周波数帯にわたって拡散するように構成される。この拡散は、振幅および時間離散ベースバンド信号をデジタルカオス系列で乗じることから成る。この算術演算の積は、これ以降、デジタルカオス信号と呼ばれる。これに関連して、送信機１０２は、通信リンクを介する伝送に適した適切なアナログ形式にデジタルカオス信号を置くために、デジタルカオス信号を処理するように構成されることを理解されたい。送信機１０２はさらに、アナログカオス信号を通信リンクを介して受信機１０４に伝達するように構成される。

受信機１０４は、送信機１０２から送信されたアナログカオス信号を受信するように構成される。受信機１０４は、送信アナログカオス信号をダウンコンバートし、デジタル化し、それを送信機１０２において生成されたカオス系列のレプリカと相関させることによって逆拡散するように構成される。カオス系列はまた、送信アナログカオス信号と時間同期させられ、すなわち、カオス系列のサンプリングレートは、送信アナログカオス信号のサンプリングレートと同じであり、送信機１０２のクロック（図示されず）と同期させられる。受信信号を逆拡散する算術演算の出力は、これ以降、逆拡散信号と呼ばれる。これに関連して、受信機１０４はさらに、逆拡散信号に含まれるデータを獲得するために、逆拡散信号を処理するように構成されることを理解されたい。受信機１０４は、データをテキスト、サウンド、ピクチャ、ナビゲーション位置情報、および／または伝達され得るその他のタイプの有益なペイロード情報に変換するように構成される。受信機１０４は、図６から図９に関連して以下でより詳細に説明される。

ここで図２を参照すると、本発明を理解するのに役立つ、図１に示された送信機１０２のブロック図が提供されている。図２の実施形態が、（１）低次位相シフトキーイング（ＰＳＫ）データ変調が使用されること、（２）パルス整形がデータシンボルに適用されないこと、（３）変調データシンボルが直交形式で生成されること、および（４）カオススペクトル拡散が中間周波数（ＩＦ）において実行されることを仮定していることに留意されたい。

再び図２を参照すると、送信機１０２は、データ源２０２から成る。送信機１０２は、情報源符号器２０４と、シンボルフォーマッタ２０６と、捕捉データ生成器２０８と、送信機コントローラ２１０と、マルチプレクサ２１４と、チャネル符号器２１６と、正確実時間基準２１２と、デジタル複素数乗算器２２４とからも成る。送信機１０２はさらに、カオス生成器２１８と、実一様統計／直交ガウス統計写像装置（ＲＵＱＧ：ｒｅａｌ ｕｎｉｆｏｒｍ ｓｔａｔｉｓｔｉｃｓ ｔｏ ｑｕａｄｒａｔｕｒｅ Ｇａｕｓｓｉａｎ ｓｔａｔｉｓｔｉｃｓ ｍａｐｐｅｒ ｄｅｖｉｃｅ）２２０と、サンプルレート整合フィルタ（ＳＲＭＦ）２２２とから成る。送信機１０２はさらに、補間器２２６と、デジタル局所発振器（ＬＯ）２３０と、複素数実部乗算器２２８と、デジタル／アナログ変換器（ＤＡＣ）２３２と、アンチイメージフィルタ２３４と、中間周波数（ＩＦ）／無線周波数（ＲＦ）変換装置２３６と、アンテナ要素２３８とから成る。上に列挙されたコンポーネント２０２〜２１６、２２０〜２３８の各々は、当業者にはよく知られており、したがって、これらのコンポーネントは、本明細書ではあまり詳細には説明されない。しかし、送信機１０２の構成の簡潔な説明が、読者の本発明の理解を助けるために提供される。

再び図２を参照すると、データ源２０２は、外部データ源（図示されず）からデータのビットを受け取るように構成される。これに関連して、データ源２０２は、外部装置（図示されず）からデータを含む入力信号を受け取るように構成されたインターフェースであることを理解されたい。データ源２０２はさらに、データのビットを特定のデータ転送レートで情報源符号器２０４に供給するように構成される。情報源符号器２０４は、外部装置（図示されず）から受け取られたデータを前方誤り訂正符号化方式を使用して符号化するように構成されることができる。情報源符号器２０４で受け取られた、または情報源符号器２０４によって生成されたデータのビットは、ユーザが関心をもち得る任意のタイプの情報を表す。例えば、データは、テキスト、遠隔測定、オーディオ、またはビデオデータを表すために使用されることができる。情報源符号器２０４はさらに、データのビットを特定のデータ転送レートでシンボルフォーマッタ２０６に供給するように構成される。

シンボルフォーマッタ２０６は、チャネル符号化シンボルを形成するために、データのビットを処理するように構成される。好ましい一実施形態では、情報源符号化シンボルは、位相シフトキーイング（ＰＳＫ）符号化される。ＰＳＫの非同期形式を同期カオススペクトル拡散システムとともに使用するのが望ましい場合、シンボルフォーマッタ２０４は、形成されたＰＳＫシンボルを差分符号化するようにも構成されることができる。差分符号化は、当業者にはよく知られており、したがって、本明細書ではあまり詳細には説明されない。シンボルフォーマッタ２０６はさらに、非差分符号化ＰＳＫシンボルおよび／または差分符号化ＰＳＫシンボルをマルチプレクサ２１４に伝達するように構成されることができる。しかしながら、本発明は、この点に関して限定されない。シンボルフォーマッタ２０６は、並列ビット出力の数がチャネル符号器２１６の次数の２を底とする対数（ｌｏｇ₂）に等しい、直列入力／並列出力シフトレジスタと機能的に類似している。

送信機１０２は、送信機１０２および受信機１０４において生成されるカオス系列の初期同期を可能にするために使用され得る「既知データプリアンブル」を生成することが可能な捕捉データ生成器２０８も含む。この「既知データプリアンブル」の持続時間は、知られた最悪ケースのチャネル状態下で送信機１０２と同期を取るために受信機１０４によって必要とされる量によって決定される。本発明のいくつかの実施形態では、「既知データプリアンブル」は、同じ既知シンボルの反復である。本発明のその他の実施形態では、「既知データプリアンブル」は、一連の既知シンボルである。捕捉データ生成器２０８はさらに、「既知データプリアンブル」をマルチプレクサ２１４に伝達するように構成されることができる。

再び図２を参照すると、マルチプレクサ２１４は、シンボルフォーマッタ２０６からチャネル符号器によって変調された２進ワードを受け取るように構成される。マルチプレクサ２１４は、捕捉データ生成器２０８から「既知データプリアンブル」を受け取るようにも構成される。マルチプレクサ２１４は、送信機コントローラ２１０に結合される。送信機コントローラ２１０は、新規送信時にマルチプレクサ２１４が「既知データプリアンブル」をチャネル符号器２１６に転送するように、マルチプレクサ２１４を制御するように構成される。

本発明の別の実施形態によれば、「既知データプリアンブル」は、送信機１０２および受信機１０４において生成されるカオス系列の定期的な再同期を支援するために、既知の間隔で差し挟まれることができる。これは典型的には、過酷なチャネル状態において動作することが意図された実施の場合である。しかしながら、本発明は、この点に関して限定されない。

再び図２を参照すると、マルチプレクサ２１４は、プリアンブル期間が終了した後、チャネル符号器２１６に転送されるデータシンボルを選択するように構成される。マルチプレクサ２１４は、データシンボルをチャネル符号器２１６に伝達するようにも構成される。これに関連して、チャネル符号器２１６へのデータシンボルの伝達は、「既知データプリアンブル」の長さによって確定される時間だけ遅延させられることを理解されたい。理解されるべきこととして、この遅延は、すべての「既知データプリアンブル」が、データシンボルの伝達に先立って、チャネル符号器２１６に完全に伝達されることを可能にする。

再び図２を参照すると、チャネル符号器２１６は、変調された振幅および時間離散デジタル信号の形式で「既知データプリアンブル」およびデータシンボルを表現するアクションを実行するように構成される。変調された振幅および時間離散デジタル信号は、値１または値０を有するデータのビットから成る中間周波数（ＩＦ）変調シンボルを表すデジタルワードによって定められる。デジタルシンボルを振幅および時間離散デジタル信号によって表現するための方法は、当業者にはよく知られている。したがって、そのような方法は、本明細書ではあまり詳細には説明されない。しかし、チャネル符号器２１６が、任意のそのような方法を利用し得ることを理解されたい。例えば、チャネル符号器２１６は、直交位相シフトキーイング（ＱＰＳＫ）を利用するデジタルベースバンド変調器として選択されることができる。当業者であれば理解されるように、ＱＰＳＫ変調器の出力は、同相（「Ｉ」）データおよび直角位相（「Ｑ」）データを含む。ＩおよびＱデータは、その後、デジタル複素数乗算器２２４に伝達される。

送信機１０２はさらに、チャネル符号器２１６とデジタル複素数乗算器２２４の間のサンプルレート整合装置（図示されず）から成る。サンプルレート整合装置（図示されず）は、振幅および時間離散デジタル信号をリサンプリングするために提供される。理解されるべきこととして、サンプルレート整合装置（図示されず）は、振幅および時間離散デジタル信号のサンプルレートが、デジタル複素数乗算器２２４に伝達されるデジタルカオス系列と同じになるように、振幅および時間離散デジタル信号に対してサンプルレート増加を実行する。

再び図２を参照すると、デジタル複素数乗算器２２４は、デジタル領域において複素数乗算を実行する。デジタル複素数乗算器２２４において、チャネル符号器２１６からの振幅および時間離散デジタル信号は、カオス系列のデジタル表現で乗じられる。カオス系列は、カオス生成器２１８において生成される。デジタルカオス系列が生成されるレートは、データシンボルレートの整数倍である。データシンボル周期とデジタルカオス系列のサンプル周期の比が大きくなるほど、拡散利得は高くなる。カオス生成器２１８は、カオス系列をＲＵＱＧ２２０に伝達する。ＲＵＱＧ２２０は、デジタルカオス系列を、所定の統計的特性を有する変換デジタルカオス系列に統計的に変換するように構成される。変換デジタルカオス系列は、実数、複素数、または直交位相の組合せを含み、ワード幅が異なり、異なる統計的分布を有する特徴的形式を有することができる。例えば、ＲＵＱＧ２２０は、カオス生成器２１８から２つの一様分布実数入力を受け入れ、それらを複素値２変量ガウス変換を介して、ガウス分布の統計的特徴を有する直交出力に変換することができる。そのような変換は、当業者にはよく知られており、したがって、本明細書ではあまり詳細には説明されない。しかし、そのような技法が、非線形プロセッサ、検索表、反復的処理（ＣＯＲＤＩＣ関数）、またはその他の類似の数学的プロセスを使用し得ることを理解されたい。ＲＵＱＧ２２０はさらに、変換カオス系列をＳＲＭＦ２２２に伝達するように構成される。

デジタルカオス系列の統計的変換出力は、ＤＡＣ２３２の解像度に一致するマルチビット解像度を有する。ＲＵＱＧ２２０は、デジタルカオス系列の統計的変換出力をＳＲＭＦ２２２に伝達する。例えば、ＲＵＱＧ２２０は、チャネル符号器２１６が複素数出力表現をもたらすように構成される場合、同相（「Ｉ」）データおよび直角位相（「Ｑ」）データをＳＲＭＦ２２２に伝達する。

変換カオス系列のカオスサンプルレートが、振幅および時間離散デジタル信号のサンプルレートと異なる場合、２つのレートは、整合させられなければならない。したがって、カオス系列は、ＳＲＭＦ２２２においてリサンプリングされることができる。例えば、ＳＲＭＦ２２２は、カオス系列の同相および直角位相処理パスの各々をリサンプリングするために、実数サンプルレート整合フィルタから成ることができる。理解されるべきこととして、ＳＲＭＦ２２２は、変換デジタルカオス系列のサンプルレートが、チャネル符号器２１６からデジタル複素数乗算器２２４に伝達された振幅および時間離散デジタル信号と同じとなるように、変換デジタルカオス系列に対してサンプルレート変更を実行する。ＳＲＭＦ２２２は、リサンプリング変換デジタルカオス系列をデジタル複素数乗算器２２４に伝達するようにも構成される。

ＲＵＱＧ２２０は、デジタルカオス系列をデジタルカオス系列の直交ガウス形式に統計的に変換する。この統計的変換は、２つの独立な一様分布ランダム変数のガウス分布変数の直交対への変換を実施するために検索表と埋め込み計算ロジックとを組み合わせる非線形プロセッサによって達成される。この変換のための１つのそのような構造は、数式（１）および（２）に示されるようなものである。

ここで、｛ｕ₁，ｕ₂｝は、一様分布独立入力ランダム変数であり、｛Ｇ₁，Ｇ₂｝は、ガウス分布出力ランダム変数である。そのようなシナリオでは、ＳＲＭＦ２２２は、同相（「Ｉ」）データ系列をリサンプリングするための１つのサンプルレート整合フィルタと、直角位相（「Ｑ」）データ系列をリサンプリングするための第２のサンプルレート整合フィルタとから成る。ＳＲＭＦ２２２は、リサンプリング変換デジタルカオス系列をデジタル複素数乗算器２２４に伝達するように構成される。より具体的には、ＳＲＭＦ２２２は、同相（「Ｉ」）データおよび直角位相（「Ｑ」）データをデジタル複素数乗算器２２４に伝達する。

デジタル複素数乗算器２２４は、ＳＲＭＦ２２２からのデジタルカオス系列出力と、チャネル符号器２１６からの振幅および時間離散デジタル信号とに対して複素数乗算を実行する。結果の出力は、チャネル符号器２１６からのデジタルデータがカオス生成器２１８によって生成されるカオス系列に従って広い周波数帯にわたって拡散された、同期カオス系列スペクトル拡散変調ＩＦ信号のデジタル表現である。

デジタル複素数乗算器２２４は、算術演算を使用して、デジタルカオス系列を振幅および時間離散デジタル信号と合成するように構成される。算術演算は、複素値デジタル乗算演算として選択される。複素値デジタル乗算演算は、デジタルカオス出力信号を獲得するために、振幅および時間離散デジタル信号をデジタルカオス系列で乗じることを含む。デジタル複素数乗算器２２４は、デジタルカオス出力信号を補間器２２６に伝達するようにも構成される。

補間器２２６、複素数実部乗算器２２８、および直交デジタル局所発振器２３０は、複素数乗算器から受け取られた直交中間周波数（ＩＦ）１次信号を実数中間周波数（ＩＦ）２次信号に周波数変調する中間周波数（ＩＦ）変換器を形成するために、連携して動作する。そのようなデジタル中間周波数（ＩＦ）変換器は、当業者にはよく知られており、本明細書ではあまり詳細には説明されない。補間器２２６は、デジタル複素数乗算器２２４から入力を受け入れる。変調シンボルは直交形式をとり、補間器は、２つの実数補間器として実施される。

補間器２２６は、デジタル複素数乗算器２２４から受け取られた振幅および時間離散デジタル信号のサンプルレートを、帯域幅および第２の中間周波数（ＩＦ）の中心周波数に適合したレートまで引き上げる。デジタル局所発振器２３０は、第１の中間周波数（ＩＦ）を所望の第２の中間周波数（ＩＦ）に変換する周波数で、複素直交振幅および時間離散デジタル正弦曲線を生成する。デジタル局所発振器２３０は、その出力を複素数実部乗算器２２８に渡すようにも構成される。

複素数実部乗算器２２８は、その入力として、補間器２２８の直交出力と、デジタル局所発振器２３０の直交出力とを受け入れるように構成される。複素数実部乗算器２２８が複素数乗算の実数出力部分のみを実施するように、複素数乗算の実部が渡される。複素数実部乗算器２２８は、その出力をＤＡＣ２３２に渡すように構成される。

再び図２を参照すると、ＩＦ変換器および特に複素数実部乗算器２２８は、サンプリングデジタルカオス出力信号（すなわち高められたサンプリングレートおよび非ゼロ中間周波数を有するデジタルカオス出力信号）をＤＡＣ２３２に伝達するように構成される。ＤＡＣ２３２は、サンプリングデジタルカオス出力信号をアナログ信号に変換するように構成される。ＤＡＣ２３２は、アナログ信号をアンチイメージフィルタ２３４に伝達するようにも構成される。

いくつかの応用例では、例えば補間ＤＡＣを使用する場合など、デジタル複素数乗算器２２４の出力におけるサンプリングレートのみを変更することが望ましいことがあり得る。この目的で、補間器２２６のみから成るＩＦ変換器が提供されることができる。

デジタル複素数乗算器２２４は、デジタルカオス出力信号を獲得するために、振幅および時間離散デジタル信号のＩおよびＱデータを、デジタルカオス系列のＩおよびＱデータで乗じる。デジタルカオス出力信号は、直交ゼロＩＦ信号である。デジタル複素数乗算器２２４は、直交ゼロＩＦ信号をＩＦ変換器に伝達する。ＩＦ変換器は、単なる補間フィルタ２２６である。補間フィルタ２２６は、直交ゼロＩＦ信号のサンプルレートを７０メガサンプル毎秒などの所定のレートに変更する双対の実数補間器から成る。補間フィルタ２２６は、サンプリング直交ゼロＩＦ信号をＤＡＣ２３２に伝達する。ＤＡＣ２３２は、有効サンプルレートを増加させる補間ＤＡＣである。ＤＡＣ２３２は、受け取られたゼロＩＦ信号を補間して、２８０メガサンプル毎秒のサンプルレートにする。ＤＡＣ２３２は、アナログ信号への変換の前に、補間サンプル周波数（２８０メガサンプル毎秒）を４で割った係数によって実数出力成分のアップコンバートも行う。したがって、ＤＡＣ２３２の出力は、２１０メガヘルツに中心をおく１次イメージを伴った、７０メガヘルツの中間周波数に中心をおく実数信号である。しかしながら、本発明は、この点に関して限定されない。

再び図２を参照すると、アンチイメージフィルタ２３４は、平滑な時間領域信号を形成するために、アナログ信号からスペクトルイメージを取り除くように構成される。アンチイメージフィルタ２３４は、平滑な時間領域信号をＲＦ変換装置２３６に伝達するようにも構成される。ＲＦ変換装置２３６は、広帯域幅アナログＩＦ／ＲＦアップコンバータである。ＲＦ変換装置２３６は、伝送用のＲＦに平滑な時間領域信号の中心をおき、それによってＲＦ信号を形成するように構成される。ＲＦ変換装置２３６は、ＲＦ信号を電力増幅器（図示されず）に伝達するようにも構成される。電力増幅器（図示されず）は、受け取られたＲＦ信号を増幅するように構成される。電力増幅器（図示されず）は、増幅ＲＦ信号を（図６から図９に関連して以下で説明される）受信機１０４への伝達用のアンテナ要素２３８に伝達するように構成される。

送信機１０２および受信機１０４におけるデジタルカオス系列のデジタル生成は、正確実時間基準２１２のクロックの管理下で緊密に調整され続けることを理解されたい。クロック２１２の精度が高まるほど、送信機１０２のカオス生成器２１８と受信機１０４の（図６から図９に関連して以下で説明される）カオス生成器との同期は、処理遅延差およびチャネル伝播時間の効果を除いて、より緊密になる。正確実時間基準の使用は、カオス生成器の状態が正確かつ容易に制御されることを可能にする。

再び図２を参照すると、正確実時間基準２１２は、ＧＰＳクロック受信機またはチップスケール原子時計（ＣＳＡＣ）などの正確な実時間基準にロックされた安定な局所発振器である。正確実時間基準２１２は、より低い周波数の基準クロックにロックされながら、刻時される論理回路２０６から２３２に高い周波数のクロックを供給するように構成される。より低い周波数の基準クロックは、共通基準と、長い時間間隔にわたるカオス生成器２１８と受信機１０４の（図６から図９に関連して以下で説明される）カオス生成器の状態の間の大きなドリフトを防止するための日にち共通実時間基準（ｃｏｍｍｏｎ ｒｅａｌ ｔｉｍｅ ｏｆ ｄａｙ ｒｅｆｅｒｅｎｃｅ）とを供給する。

当業者であれば、図１の送信機１０２が通信システム送信機の一例であることを理解されよう。別の例として、その他の構成は、切り替えられたカオス出力を提供するため、または送信機１０２のその他の態様を制御するために、追加のカオス系列生成器を利用することができる。

カオス生成器およびデジタルカオス系列生成
ここで図３を参照すると、本発明を理解するのに役立つ、図２のカオス生成器２１８の概念図が提供されている。受信機１０４のカオス生成器もカオス生成器２１８と同じまたは実質的に同様であることを理解されたい。そのような訳で、受信機１０４によって利用される（図６〜図９に関連して以下で説明される）カオス生成器を理解するには、以下の説明で十分である。

図３に示されるように、カオス系列の生成は、Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））から開始する。Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））は、同じ多項式または異なる多項式として選択されることができる。本発明の一態様によれば、Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））は、ガロア体演算においてカオス特性を有する既約多項式として選択される。そのような既約多項式は、既約３次多項式および既約４次多項式を含むが、それらに限定されない。本明細書で使用される「既約多項式」という語句は、同じガロア体［ＧＦ］上の少なくとも２つの非自明な多項式の積として表現され得ない多項式のことを表す。例えば、多項式ｆ（ｘ（ｎＴ））は、ｆ（ｘ（ｎＴ））＝ｇ（ｘ（ｎＴ））・（ｘ（ｎＴ））となるような、有理係数をとるｘ（ｎＴ）に関する２つの非定数多項式ｇ（ｘ（ｎＴ））およびｈ（ｘ（ｎＴ））が存在しなければ、既約である。

当業者であれば理解されるように、Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））の各々は、それぞれの解を得るために、独立に解かれることができる。各解は、剰余数系（ＲＮＳ）算術演算、すなわちモジュロ演算を使用して、ＲＮＳ剰余値として表現されることができる。モジュロ演算は、当業者にはよく知られている。したがって、そのような演算は、本明細書ではあまり詳細には説明されない。しかし、何らかの位取り値「ａ」に関するＲＮＳ剰余表現は、数式（３）によって定義されることができる。
Ｒ＝｛ａ ｍｏｄｕｌｏ ｍ₀，ａ ｍｏｄｕｌｏ ｍ₁，．．．，ａ ｍｏｄｕｌｏ ｍ_N-1｝ （３）
ここで、Ｒは、位取り値「ａ」を表すＲＮＳ剰余のＮ組（Ｎ−ｔｕｐｌｅ）値であることを理解されたい。さらに、Ｒ（ｎＴ）は、Ｒ（ｎＴ）＝｛ｆ₀（ｘ（ｎＴ））ｍｏｄｕｌｏ ｍ₀，ｆ₁（ｘ（ｎＴ））ｍｏｄｕｌｏ ｍ₁，．．．，ｆ_N-1（ｘ（ｎＴ））ｍｏｄｕｌｏ ｍ_N-1｝として定義される多項式ｆ（ｘ（ｎＴ））のＲＮＳ解の表現とすることができる。ｍ₀、ｍ₁、．．．、ｍ_N-1はそれぞれ、各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））に適用可能なＲＮＳ算術演算のための法（ｍｏｄｕｌｉ）である。

上記のことがらから、多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））の各々を解くために利用されるＲＮＳはそれぞれ、選択された法の値ｍ₀、ｍ₁、．．．、ｍ_N-1を有することが理解されよう。各ＲＮＳの法のために選択された法の値は、好ましくは、互いに素の数ｐ₀、ｐ₁、．．．、ｐ_N-1となるように選択される。本明細書で使用される「互いに素の数」という語句は、１以外に公約数をもたない自然数の集まりのことを表す。その結果、解をＲＮＳ剰余値として表現するために利用される各ＲＮＳ算術演算は、異なる素数ｐ₀、ｐ₁、．．．、ｐ_N-1を法ｍ₀、ｍ₁、．．．、ｍ_N-1として使用する。

当業者であれば、多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））の各々に対する解として計算されるＲＮＳ剰余値が、法ｍ₀、ｍ₁、．．．、ｍ_N-1として選択される素数ｐ₀、ｐ₁、．．．、ｐ_N-1の選択に応じて変化することを理解されよう。さらに、値の範囲は、法ｍ₀、ｍ₁、．．．、ｍ_N-1として選択される互いに素の数ｐ₀、ｐ₁、．．．、ｐ_N-1の選択に依存する。例えば、素数５０３が法ｍ₀として選択される場合、第１の多項式ｆ₀（ｘ（ｎＴ））のＲＮＳ解は、０から５０２までの整数値をとる。同様に、素数４９１が法ｍ₁として選択される場合、第２の多項式ｆ₁（ｘ（ｎＴ））のＲＮＳ解は、０から４９０までの整数値をとる。

本発明の一実施形態によれば、Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））の各々は、ガロア体演算においてカオス特性を有する既約３次多項式として選択される。Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））の各々は、時間についての定数関数または変化関数となるようにも選択されることができる。既約３次多項式は、数式（４）によって定義される。
ｆ（ｘ（ｎＴ））＝Ｑ（ｋ）ｘ³（ｎＴ）＋Ｒ（ｋ）ｘ²（ｎＴ）＋Ｓ（ｋ）ｘ（ｎＴ）＋Ｃ（ｋ，Ｌ） （４）
ここで、ｎは、サンプル時間インデックス値である。ｋは、多項式時間インデックス値である。Ｌは、定数成分時間インデックス値である。Ｔは、時間間隔または増分を表す値を有する固定定数である。Ｑ、Ｒ、およびＳは、多項式ｆ（ｘ（ｎＴ））を定義する係数である。Ｃは、ｘ（ｎＴ）の０乗の係数であり、したがって、各多項式特性に関する定数である。好ましい一実施形態では、特定の素数を法とした場合に、定められた多項式ｆ（ｘ（ｎＴ））の既約形式を生成するように経験的に決定された、Ｃの値が選択される。Ｑ、Ｒ、およびＳを固定値とする所与の多項式について、２つ以上のＣの値が存在することができ、各々は一意の反復系列を提供する。しかしながら、本発明は、この点に関して限定されない。

本発明の別の実施形態によれば、Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））は、定数値Ｃを除いて同一である。例えば、第１の多項式ｆ₀（ｘ（ｎＴ））は、ｆ₀（ｘ（ｎＴ））＝３ｘ³（ｎＴ）＋３ｘ²（ｎＴ）＋ｘ（ｎＴ）＋Ｃ₀として選択される。第２の多項式ｆ₁（ｘ（ｎＴ））は、ｆ₁（ｘ（ｎＴ））＝３ｘ³（ｎＴ）＋３ｘ²（ｎＴ）＋ｘ（ｎＴ）＋Ｃ₁として選択される。第３の多項式ｆ₂（ｘ（ｎＴ））は、ｆ₂（ｘ（ｎＴ））＝３ｘ³（ｎＴ）＋３ｘ²（ｎＴ）＋ｘ（ｎＴ）＋Ｃ₂として選択され、以降も同様である。定数値Ｃ₀、Ｃ₁、．．．、Ｃ_N-1の各々は、定められた多項式ｆ（ｘ（ｎＴ））＝３ｘ³（ｎＴ）＋３ｘ²（ｎＴ）＋ｘ（ｎＴ）＋Ｃの剰余環において既約形式を生成するように選択される。これに関連して、定数値Ｃ₀、Ｃ₁、．．．、Ｃ_N-1の各々が、多項式ｆ（ｘ（ｎＴ））を解くときにＲＮＳ算術演算のために使用される特定の法ｍ₀、ｍ₁、．．．、ｍ_N-1の値に関連付けられることを理解されたい。そのような定数値Ｃ₀、Ｃ₁、．．．、Ｃ_N-1と、定められた多項式ｆ（ｘ（ｎＴ））の既約形式を生成する関連する法ｍ₀、ｍ₁、．．．、ｍ_N-1の値が、以下の表（１）に列挙されている。

しかしながら、本発明は、この点に関して限定されない。

図３に示されるシステムを用いて生成され得る離散振幅状態の数（動的範囲（ｄｙｎａｍｉｃ ｒａｎｇｅ））は、多項式の数Ｎと、ＲＮＳ数系のために選択された法ｍ₀、ｍ₁、．．．、ｍ_N-1の値とに依存する。具体的には、この値は、積Ｍ＝ｍ₀・ｍ₁，ｍ₃・ｍ₄・…・ｍ_N-1として計算されることができる。

再び図３を参照すると、第１から第ＮのＲＮＳ解の各々は、２進法表現で表現されることを理解されたい。そのような訳で、第１から第ＮのＲＮＳ解の各々は、２進ビット系列である。系列の各ビットは、値０または値１を有する。各２進系列は、特定の法に従って選択されるビット長を有する。

本発明の一実施形態によれば、剰余値を表す各２進系列は、数式（５）によって定義されるビット長（ＢＬ）を有する。
ＢＬ＝Ｃｅｉｌｉｎｇ［Ｌｏｇ２（ｍ）］ （５）
ここで、ｍは、法ｍ₀、ｍ₁、．．．、ｍ_N-1の１つとして選択される。Ｃｅｉｌｉｎｇ［ｕ］は、引数ｕに対してその次により大きな整数を表す。

上述の概念をよりよく理解するためには、例が役に立つ。この例では、６個の既約多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ₅（ｘ（ｎＴ））を解くために、６個の互いに素の法が使用される。第１の法ｍ₀に関連する素数ｐ₀は、５０３として選択される。第２の法ｍ₁に関連する素数ｐ₁は、４９１として選択される。第３の法ｍ₂に関連する素数ｐ₂は、４７９として選択される。第４の法ｍ₃に関連する素数ｐ₃は、４６７として選択される。第５の法ｍ₄に関連する素数ｐ₄は、２５７として選択される。第６の法ｍ₅に関連する素数ｐ₅は、２５１として選択される。ｆ₀（ｘ（ｎＴ））の可能な解は、０から５０２の範囲内にあり、９個の２進数字で表されることができる。ｆ₁（ｘ（ｎＴ））の可能な解は、０から４９０の範囲内にあり、９個の２進数字で表されることができる。ｆ₂（ｘ（ｎＴ））の可能な解は、０から４７８の範囲内にあり、９個の２進数字で表されることができる。ｆ₃（ｘ（ｎＴ））の可能な解は、０から４６６の範囲内にあり、９個の２進数字で表されることができる。ｆ₄（ｘ（ｎＴ））の可能な解は、０から２５６の範囲内にあり、９個の２進数字で表されることができる。ｆ₅（ｘ（ｎＴ））の可能な解は、０から２５０の範囲内にあり、８個の２進数字で表されることができる。多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ₄（ｘ（ｎＴ））の再帰解（ｒｅｃｕｒｓｉｖｅ ｓｏｌｕｔｉｏｎ）を計算するための演算は、９ビットモジュロ算術演算を必要とする。多項式ｆ₅（ｘ（ｎＴ））の再帰解を計算するための演算は、８ビットモジュロ算術演算を必要とする。全体で、再帰結果ｆ₀（ｘ（ｎＴ））、．．．、ｆ₅（ｘ（ｎＴ））は、０からＭ−１までの範囲内の値を表す。Ｍの値は、ｐ₀・ｐ₁・ｐ₂・ｐ₃・ｐ₄・ｐ₅＝５０３・４９１・４７９・４６７・２５７・２５１＝３，５６３，７６２，１９１，０５９，５２３として計算される。各ＲＮＳ解の２進法表現は、Ｃｅｉｌｉｎｇ［Ｌｏｇ２（３，５６３，７６２，１９１，０５９，５２３）］＝Ｃｅｉｌｉｎｇ［５１．６６］＝５２ビットを使用して計算されることができる。各多項式は既約であるので、３，５６３，７６２，１９１，０５９，５２３個のすべての可能な値は、Ｍ掛けるＴ秒毎の系列反復時間、すなわち系列反復掛ける生成値の系列の正確な複製までの時間間隔の系列反復時間をもたらすように計算される。しかしながら、本発明は、この点に関して限定されない。

再び図３を参照すると、第１から第ＮのＲＮＳ解は、位取り数系表現に写像され、それによって、カオス系列出力を形成する。本明細書で使用される「位取り数系」という語句は、剰余数系以外の記数法を表す。そのような位取り数系は、整数系、２進法、８進法、および１６進法を含むが、それらに限定されない。

本発明の一態様によれば、第１から第ＮのＲＮＳ解は、第１から第ＮのＲＮＳ解に基づいた位取り数系での数字列を決定することによって、位取り数系表現に写像される。本明細書で使用される「数字」という用語は、数を表すシンボルの組合せの中のシンボルを表す。例えば、数字は、２進系列の特定のビットとすることができる。本発明の別の態様によれば、第１から第ＮのＲＮＳ解は、第１から第ＮのＲＮＳ解によって定義される位取り数系での数を識別することによって、位取り数系表現に写像される。本発明のまた別の態様によれば、第１から第ＮのＲＮＳ解は、第１から第ＮのＲＮＳ解によって定義される位取り数系での数の切り取り部分（ｔｒｕｎｃａｔｅｄ ｐｏｒｔｉｏｎ）を識別することによって、位取り数系表現に写像される。切り取り部分は、位取り数系での数のうちの連続的に配置された数字のいずれかの組を含むことができる。切り取り部分は、位取り数系での数のうちの最上位桁数字を除外することもできる。本明細書で使用される「切り取り部分」という語句は、その先頭および／または末尾から１つまたは複数の数字を取り除いたカオス系列のことを表す。本明細書で使用される「切り取り部分」という語句は、カオス系列から抽出された定められた数の数字を含む部分のことも表す。本明細書で使用される「切り取り部分」という語句は、位取り数系表現への第１から第ＮのＲＮＳ解の部分写像の結果のことも表す。

本発明の一実施形態によれば、第１から第ＮのＲＮＳ解から位取り数系表現に写像するために、混合基数変換（ｍｉｘｅｄ−ｒａｄｉｘ ｃｏｎｖｅｒｓｉｏｎ）方法が使用される。ここで説明される混合基数変換手順は、「単一の法を法とし、法の積を法としない演算（ｍｏｄｕｌｏ ｍｏｄｕｌｉ ｏｎｌｙ ａｎｄ ｎｏｔ ｍｏｄｕｌｏ ｔｈｅ ｐｒｏｄｕｃｔ ｏｆ ｍｏｄｕｌｉ）」で実施されることができる。Ｎｉｃｈｏｌａｓ Ｓ．ＳｚａｂｏおよびＲｉｃｈａｒｄ Ｉ．Ｔａｎａｋａ、「Ｒｅｓｉｄｕｅ Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎｓ Ｔｏ Ｃｏｍｐｕｔｅｒ Ｔｅｃｈｎｏｌｏｇｙ」、ＭｃＧｒａｗ−Ｈｉｌｌ Ｂｏｏｋ Ｃｏ．、Ｎｅｗ Ｙｏｒｋ、１９６７年を参照されたい。前記文献に従って、混合基数変換についての以下の説明は、本明細書の他の箇所で使用される０から始まるインデックスの代わりに、１から始まる変数インデックスを利用する。混合基数系では、数ｘは、混合基数形式で表現されることができ、

ここで、Ｒ_iは、基数であり、ａ_iは、混合基数の数字であり、０＝ａ_i＜Ｒ_iである。基数の所与の組に対して、ｘの混合基数表現は、（ａ_n，ａ_n-1，．．．，ａ₁）によって表され、ここで、数字は、有効桁の降順に列挙されている。前記文献を参照されたい。数字ａ_iの乗数は、混合基数の重みであり、ａ_iの重みは、

である。上記文献を参照されたい。

ＲＮＳから混合基数系への変換の場合、１組の法は、ｍ_i＝Ｒ_iとなるように選択される。１組の法は、混合基数系とＲＮＳが同伴（ａｓｓｏｃｉａｔｅｄ）であると言われるようにも選択される。この場合、同伴する系は、同じ範囲の値、すなわち、

を有する。ここで説明される混合基数変換プロセスは、その場合、［ＲＮＳ］から混合基数系に変換するために使用されることができる。上記文献を参照されたい。

ｍ_i＝Ｒ_iである場合、混合基数表現は、

という形式を取り、ここで、ａ_iは、混合基数係数である。ａ_iは、ａ₁から開始して、以下の方式で順次決定される。上記文献を参照されたい。

に対して、最初にｍ₁を法とするモジュロ演算が施される。最終項を除くすべての項は、ｍ₁の倍数であるので、

を得る。したがって、ａ₁が、ちょうど第１の剰余数字である。上記文献を参照されたい。

ａ₂を得るために、その剰余符号（ｒｅｓｉｄｕｅ ｃｏｄｅ）において最初にｘ−ａ₁を形成する。量ｘ−ａ₁は、明らかにｍ₁によって割り切ることができる。さらに、ｍ₁は、定義によって、その他のすべての法と互いに素である。したがって、除算余りゼロ手順（ｄｉｖｉｓｉｏｎ ｒｅｍａｉｎｄｅｒ ｚｅｒｏ ｐｒｏｃｅｄｕｒｅ）［被除数が除数の整数倍であることが知られ、除数がＭと互いに素であることが知られている除算］が、

の第２から第Ｎ桁の剰余数字を見出すために使用されることができる。

の精査は、その場合、ｘがａ₂であることを示す。このように、剰余表記における連続的な減算および除算によって、混合基数数字のすべてが取得されることができる。上記文献を参照されたい。

であること、一般にｉ＞１の場合、

であることに留意すると興味深い。上記文献を参照されたい。先の説明から、混合基数変換プロセスが反復的であることが分かる。変換は、切り取り結果をもたらすように変更されることができる。しかしながら、本発明は、この点に関して限定されない。

本発明の別の態様によれば、第１から第ＮのＲＮＳ解を位取り数系表現に写像するために、中国の剰余定理（ＣＲＴ）算術演算が使用される。ＣＲＴ算術演算は、当業者にはよく知られており、したがって、本明細書ではあまり詳細には説明されない。中国の剰余定理の最初の知られた公式は、孫子によるとされ、西暦５００年ごろの「算経（Ｂｏｏｋ ｏｆ Ａｒｉｔｈｍｅｔｉｃｓ）」に記されている。しかし、ＣＲＴがどのように適用されるかについての簡潔な説明は、本発明を理解するのに役立つであろう。ＣＲＴ算術演算は、数式（６）によって定義されることができる［０から始まるインデックスに戻る］。

（６）
数式（６）は、数式（７）のように書き直されることができる。

（７）
ここで、Ｙは、ＣＲＴ算術演算の結果である。ｎは、サンプル時間インデックス値である。Ｔは、時間間隔または増分を表す値を有する固定定数である。ｘ₀〜ｘ_N-1は、第１から第ＮのＲＮＳ解である。ｐ₀、ｐ₁、．．．、ｐ_N-1は、素数である。Ｍは、互いに素の数ｐ₀、ｐ₁、．．．、ｐ_N-1の積によって定義される固定定数である。ｂ₀、ｂ₁、．．．、ｂ_N-1は、それぞれ他のすべての素数法ｐ₀、ｐ₁、．．．、ｐ_N-1の積の乗法的逆数として選択される固定定数である。等価的に、

である。ｂ_jは、位取り数を表すＲＮＳのＮ組値と位取り数の間の同型写像を可能にする。しかし、カオス特性の喪失なしに、写像は、一意かつ同型であることだけを必要とする。そのような訳で、位取り数ｘは、組（ｔｕｐｌｅ）ｙに写像されることができる。組ｙは、位取り数ｚに写像されることができる。すべての組が、０からＭ−１までの範囲内のｚの一意値に写像される限り、位取り数ｘは、ｚに等しくない。したがって、本発明のある実施形態の場合、ｂ_jは、

と定義されることができる。本発明のその他の実施形態では、すべてのｂ_jは、カオス特性を喪失せずに、１つまたは複数の非ゼロ値に等しく設定されることができる。

理解されるべきこととして、カオス系列出力Ｙは、２進法表現で表現されることができる。そのような訳で、カオス系列出力Ｙは、２進系列として表されることができる。２進系列の各ビットは、値０または値１を有する。カオス系列出力Ｙは、数式（８）によって定義される最大ビット長（ＭＢＬ）を有することができる。
ＭＢＬ＝Ｃｅｉｌｉｎｇ［Ｌｏｇ２（Ｍ）］ （８）
ここで、Ｍは、法ｍ₀、ｍ₁、．．．、ｍ_N-1として選択された互いに素の数ｐ₀、ｐ₁、．．．、ｐ_N-1の積である。これに関連して、ＭがＣＲＴ算術演算の動的範囲を表すことを理解されたい。本明細書で使用される「動的範囲」という語句は、ＣＲＴ算術演算の結果値の可能な限りで最大の範囲を表す。ＣＲＴ算術演算が、動的範囲Ｍの逆数に等しい周期性を有するカオス的数系列を生成することも理解されたい。動的範囲は、Ｃｅｉｌｉｎｇ［Ｌｏｇ２（Ｍ）］ビット精度を必要とする。

本発明の一実施形態によれば、Ｍは、３，５６３，７６２，１９１，０５９，５２３に等しい。Ｍの値を式（６）に代入することによって、２進法表現で表現されるカオス系列出力Ｙのビット長（ＢＬ）は、ＢＬ＝Ｃｅｉｌｉｎｇ［Ｌｏｇ２（３，５６３，７６２，１９１，０５９，５２３）＝５２ビットのように計算されることができる。そのような訳で、カオス系列出力Ｙは、両端を含む０と３，５６３，７６２，１９１，０５９，５２２の間の整数値を有する５２ビットの２進系列である。しかしながら、本発明は、この点に関して限定されない。例えば、カオス系列出力Ｙは、０とＭ−１の間の値の切り取り部分を表す２進系列とすることができる。そのようなシナリオでは、カオス系列出力Ｙは、Ｃｅｉｌｉｎｇ［Ｌｏｇ２（Ｍ）］より小さなビット長を有することができる。切り取りはシステムの動的範囲に影響を与えるが、生成系列の周期性には影響しないことに留意されたい。

理解されるべきこととして、上で説明されたカオス系列生成は、反復的に実行されることができる。そのようなシナリオでは、多項式の変数「ｘ」が、先の反復で計算された解として選択的に確定され得るように、フィードバック機構（例えばフィードバックループ）が提供されることができる。数式（４）は、汎用的な反復形式ｆ（ｘ（ｎＴ）＝Ｑ（ｋ）ｘ³（（ｎ−１）Ｔ）＋Ｒ（ｋ）ｘ²（（ｎ−１）Ｔ）＋Ｓ（ｋ）ｘ（（ｎ−１）Ｔ）＋Ｃ（ｋ，Ｌ）で書き直されることができる。例えば、固定係数多項式が、ｆ（ｘ（ｎ・１ｍｓ））＝３ｘ³（（ｎ−１）・１ｍｓ）＋３ｘ²（（ｎ−１）・１ｍｓ）＋ｘ（（ｎ−１）・１ｍｓ）＋８ ｍｏｄｕｌｏ ５０３として選択される。ｎは、実行される反復によって確定される値を有する変数である。ｘは、剰余環において許容可能な値を有する変数である。第１の反復において、ｎは、１に等しく、ｘは、剰余環において許容可能な２として選択される。ｎおよびｘの値を定められた多項式ｆ（ｘ（ｎＴ））に代入することによって、値４６を有する第１の解が得られる。第２の反復において、ｎは、１だけ増加させられ、ｘは、第１の解の値、すなわち４６に等しく、解２９８，４１０ ｍｏｄ ５０３、または１３１をもたらす。第３の反復において、ｎは、再び１だけ増加させられ、ｘは、第２の解の値に等しい。

ここで図４を参照すると、本発明を理解するのに役立つ、カオス系列を生成するための方法４００のフロー図が提供されている。図４に示されるように、方法４００は、ステップ４０２で開始し、ステップ４０４に進む。ステップ４０４において、複数の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））が選択される。これに関連して、多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））は、異なる定数項を除いて同じ多項式として選択されることができ、または異なる多項式として選択されることができることを理解されたい。ステップ４０４の後、ステップ４０６が実行され、算術演算のために使用されるＲＮＳの法ｍ₀、ｍ₁、．．．、ｍ_N-1とそれぞれの定数値Ｃ₀、Ｃ₁、．．．、Ｃ_N-1のどの組合せが、各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））の既約形式を生成するかに関して、各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））毎に決定が行われる。ステップ４０８において、多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））を解くときにＲＮＳ算術演算のために使用される法が、各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））毎に選択される。これに関連して、法は、ステップ４０６において識別された法から選択されることを理解されたい。各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））に対して異なる法が選択されなければならないことも理解されたい。

図４に示されるように、方法４００は、ステップ４１０に進む。ステップ４１０において、法が選択された各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））に対して、定数Ｃ_mが選択される。各定数Ｃ_mは、それぞれの多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））に対して選択された法に対応する。各定数Ｃ_mは、それぞれの多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））の既約形式を生成するためにステップ４０６において識別された可能な定数値の中から選択される。

ステップ４１０の後、方法４００は、ステップ４１２に進む。ステップ４１２において、時間増分用の値「Ｔ」が選択される。その後、「ｘ」のための初期値が選択される。これに関連して、「ｘ」のための初期値は、剰余環において許容可能な任意の値とし得ることを理解されたい。その後、ステップ４１６が実行され、定められた多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））の各々についてＲＮＳ解を反復的に決定するために、ＲＮＳ算術演算が使用される。ステップ４１８において、位取り数系での数字列が、ＲＮＳ解に基づいて決定される。このステップは、カオス系列出力を獲得するために、ＲＮＳ解を使用して混合基数算術演算またはＣＲＴ算術演算を実行するステップを含むことができる。

ステップ４１８の後、方法４００は、判定ステップ４２０に進む。カオス生成器が終了させられない場合（４２０：ＮＯ）、ステップ４２４が実行され、各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））における「ｘ」の値は、ステップ４１６においてそれぞれの多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））に対して計算されたＲＮＳ解に等しく設定される。その後、方法４００は、ステップ４１６に復帰する。カオス生成器が終了させられた場合（５２０：ＹＥＳ）、ステップ４２２が実行され、方法４００は終了する。

当業者であれば、方法４００がカオス系列を生成するための方法の一例であることを理解されよう。しかし、本発明は、この点に関して限定されず、カオス系列を生成するためのその他の任意の方法が、制限なく使用されることができる。

ここで図５を参照すると、カオス生成器２１８の一実施形態が示されている。カオス生成器２１８は、デジタルカオス系列を生成するように構成されたハードウェアおよび／またはソフトウェアから成る。これに関連して、カオス生成器２１８は、計算プロセッサ５０２₀〜５０２_N-1から成ることを理解されたい。カオス生成器２１８は、写像プロセッサ５０４からも成る。各計算プロセッサ５０２₀〜５０２_N-1は、それぞれのデータバス５０６₀〜５０６_N-1によって写像プロセッサ５０４に結合される。そのような訳で、各計算プロセッサ５０２₀〜５０２_N-1は、データをそれぞれのデータバス５０６₀〜５０６_N-1を介して写像プロセッサ５０４に伝達するように構成される。写像プロセッサ５０４は、データバス５０８を介して外部装置（図示されず）に結合されることができる。これに関連して、外部装置（図示されず）は、カオス系列出力に従って信号を合成または変更するように構成される通信装置を含むが、それに限定されないことを理解されたい。

再び図５を参照すると、計算プロセッサ５０２₀〜５０２_N-1は、複数の解を得るために、Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））を解くように構成されたハードウェアおよび／またはソフトウェアから成る。Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））は、ガロア体演算においてカオス特性を有する既約多項式とすることができる。そのような既約多項式は、既約３次多項式および既約４次多項式を含むが、それらに限定されない。Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））は、定数値を除いて同一とすることもできる。定数値は、多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））が所定の法に対して既約となるように選択されることができる。Ｎ個の多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））はさらに、時間についての定数関数または変化関数として選択されることができる。

解の各々は、一意の剰余数系（ＲＮＳ）Ｎ組表現として表現されることができる。これに関連して、計算プロセッサ５０２₀〜５０２_N-1が、法ベースの算術演算を使用して各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））の個々の解を計算するために、モジュロ演算を利用することを理解されたい。計算プロセッサ５０２₀〜５０２_N-1の各々は、異なる互いに素の数ｐ₀、ｐ₁、．．．、ｐ_N-1を法ベースの算術演算用の法ｍ₀、ｍ₁、．．．、ｍ_N-1として利用するように構成されたハードウェアおよび／またはソフトウェアから成る。計算プロセッサ５０２₀〜５０２_N-1は、各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））が既約となるように、各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））のために選択される法ｍ₀、ｍ₁、．．．、ｍ_N-1を利用するように構成されたハードウェアおよび／またはソフトウェアからも成る。計算プロセッサ５０２₀〜５０２_N-1はさらに、フィードバック機構５１０₀〜５１０_N-1によって反復的に計算される解がカオス的となるように、各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））のために選択される法ｍ₀、ｍ₁、．．．、ｍ_N-1を利用するように構成されたハードウェアおよび／またはソフトウェアから成る。これに関連して、各多項式ｆ₀（ｘ（ｎＴ））、．．．、ｆ_N-1（ｘ（ｎＴ））の解が反復的に計算され得るように、フィードバック機構５１０₀〜５１０_N-1が提供されることを理解されたい。したがって、フィードバック機構５１０₀〜５１０_N-1は、多項式の変数「ｘ」を先の反復において計算された解として選択的に確定するように構成されたハードウェアおよび／またはソフトウェアから成る。

再び図５を参照すると、計算プロセッサ５０２₀〜５０２_N-1はさらに、ＲＮＳ剰余値の各々を２進法表現で表現するように構成されたハードウェアおよび／またはソフトウェアから成る。これに関連して、計算プロセッサ５０２₀〜５０２_N-1は、ＲＮＳ／２進変換方法を利用することができる。そのような方法は、当業者には一般に知られており、したがって、本明細書ではあまり詳細には説明されない。しかし、任意のそのような方法が、制限なく使用されることができることを理解されたい。２進法表現で表現される剰余値は、これ以降、ＲＮＳのＮ組の要素を含む第１から第Ｎの法解（ｍｏｄｕｌｉ ｓｏｌｕｔｉｏｎ）と呼ばれることも理解されたい。

本発明の一実施形態によれば、計算プロセッサ５０２₀〜５０２_N-1はさらに、事前計算された２進法表現での剰余値を含むメモリベースのテーブル（図示されず）から成る。各メモリテーブルのアドレス空間は、すべてのｍ、ｍ₀からｍ_N-1に対して、少なくとも０からｍ_m−１である。各反復で、テーブルアドレスは、系列を開始するために使用される。しかしながら、本発明は、この点に関して限定されない。

再び図５を参照すると、写像プロセッサ５０４は、第１から第Ｎの法（ＲＮＳのＮ組）解を位取り数系表現に写像するように構成されたハードウェアおよび／またはソフトウェアから成る。結果は、第１から第Ｎの法解に基づいた位取り数系での数字列である。例えば、写像プロセッサ５０４は、中国の剰余定理プロセスを使用して、ＲＮＳ剰余値に基づいて位取り数系での数字列を決定するように構成されたハードウェアおよび／またはソフトウェアから成ることができる。これに関連して、写像プロセッサ５０４が、第１から第Ｎの法解によって確定される位取り数系での数を識別するように構成されたハードウェアおよび／またはソフトウェアから成ることを当業者であれば理解されよう。

本発明の一態様によれば、写像プロセッサ５０４は、第１から第Ｎの法解によって確定される位取り数系での数の切り取り部分を識別するように構成されたハードウェアおよび／またはソフトウェアから成ることができる。例えば、写像プロセッサ５０４は、位取り数系での数のうちの連続的に配置された数字のいずれかの組を含む切り取り部分を選択するように構成されたハードウェアおよび／またはソフトウェアから成ることもできる。さらに、写像プロセッサ５０４は、Ｐビットによって表されるすべての可能な位取り数が写像されない場合、すなわちＭ−１＜２^Pである場合、最上位桁数字を除外した切り取り部分を選択するように構成されたハードウェアおよび／またはソフトウェアを含むことができる。Ｐは、位取り数の２進表現を達成するのに必要とされる最少のビット数である。しかしながら、本発明は、この点に関して限定されない。

再び図５を参照すると、写像プロセッサ５０４は、カオス系列を２進法表現で表現するように構成されたハードウェアおよび／またはソフトウェアから成る。これに関連して、写像プロセッサ５０４は、位取り／２進変換方法を利用することができることを理解されたい。そのような方法は、当業者には一般に知られており、したがって、本明細書ではあまり詳細には説明されない。しかし、任意のそのような方法が、制限なく使用されることができることを理解されたい。

当業者であれば、カオス生成器２１８がカオス生成器の一例であることを理解されよう。しかし、本発明は、この点に関して限定されず、その他の任意のカオス生成器が、制限なく使用されることができる。

図１の受信機１０４の構成
ここで図６を参照すると、本発明を理解するのに役立つ、図１の受信機１０４のブロック図が提供されている。従来のアナログベース同期通信システムでは、アナログカオス回路は、状態情報を定期的に交換することによって同期が取られることに留意されたい。状態情報の交換は、相当な量の追加の帯域幅を必要とする。これが、アナログベース同期通信を非実用的にする点である。図６の受信機１０４は、従来のアナログベース同期通信システムの難点を解消するように設計されている。これに関連して、受信機１０４がデジタルカオス生成器から成ることを理解されたい。受信機１０４は、そのデジタルカオス生成器と送信機１０２のカオス生成器２１８との同期を取るためのトラッキングループを含む。最も重要なこととして、受信機１０４は、状態更新情報の連続的または定期的な転送を使用することなく、２つの離散時間カオスサンプル列（すなわちカオス系列）の同期を取るように構成される。第１の離散時間カオスサンプル列は、送信機１０２において生成される。第２の離散時間カオスサンプル列は、受信機１０４において生成される。

再び図６を参照すると、受信機１０４は、アンテナ要素６０２と、低雑音増幅器（ＬＮＡ）６０４と、ゾーンフィルタ６０６と、ＡＧＣ増幅器６０８と、無線周波数（ＲＦ）／中間周波数（ＩＦ）変換装置６１０と、アンチエイリアスフィルタ６１２と、アナログ／デジタル（Ａ／Ｄ）変換器６１４とから成る。受信機１０４は、実数乗算器６１６、６１８と、ループ制御回路６２０と、直交デジタル局所発振器６２２と、相関器６２８と、マルチプレクサ６４６、６４８と、チャネル符号化捕捉データ生成器（ＣＥＡＤＧ：ｃｈａｎｎｅｌ ｅｎｃｏｄｅｄ ａｃｑｕｉｓｉｔｉｏｎ ｄａｔａ ｇｅｎｅｒａｔｏｒ）６５０と、デジタル複素数乗算器６２４、６５２と、シンボルタイミング回復回路６２６とからも成る。受信機１０４はさらに、受信機コントローラ６３８と、正確実時間基準クロック６３６と、硬判定装置６３０と、シンボル／ビット（Ｓ／Ｂ）変換器６３２と、情報源復号器６３４とから成る。受信機１０４は、カオス生成器６４０と、実一様統計／直交ガウス統計写像装置（ＲＵＱＧ）６４２と、低域通過フィルタ６６２、６６４と、リサンプリングフィルタ６４４とから成る。上に列挙されたコンポーネントおよび回路の各々６０２〜６１８、６２２〜６２６、６３０〜６３８、６４２〜６５２、６６２、６６４は、当業者にはよく知られている。したがって、これらのコンポーネントおよび回路は、本明細書ではあまり詳細には説明されない。しかし、受信機１０４の構成の説明が、読者の本発明の理解を助けるために提供される。受信機１０４は、（以下で説明される）捕捉およびトラッキングモードの両方にある場合、新規な構成／アルゴリズムを利用することに留意されたい。

再び図６を参照すると、アンテナ要素６０２は、送信機１０２から伝達されるアナログ入力信号を通信リンクを介して受信するように構成される。アンテナ要素６０２は、アナログ入力信号をＬＮＡ６０４に伝達するようにも構成される。ＬＮＡ６０４は、できるだけ僅かな雑音および歪みを追加するだけで、受信アナログ入力信号を増幅するように構成される。ＬＮＡ６０４は、増幅アナログ入力信号をゾーンフィルタ６０６に伝達するようにも構成される。ゾーンフィルタは、対象帯域の外側の大きな干渉信号を抑制するために使用される、緩慢なロールオフ特性を有するが、注入損失（ｉｎｊｅｃｔｉｏｎ ｌｏｓｓ）は低いアナログフィルタである。ゾーンフィルタは、当業者にはよく知られており、したがって、本明細書ではあまり詳細には説明されない。ゾーンフィルタ６０６は、フィルタリングされたアナログ入力信号を自動利得制御（ＡＧＣ）増幅器６０８に伝達するように構成されることを理解されたい。

自動利得制御（ＡＧＣ）増幅器６０８は、受信信号の振幅を信号処理チェーンの残りの部分にとって正常な範囲内に維持するために使用される、制御可能な利得増幅器である。自動利得制御（ＡＧＣ）増幅器は、当業者にはよく知られており、したがって、本明細書ではあまり詳細には説明されない。自動利得制御（ＡＧＣ）増幅器６０８は、利得調整されたアナログ入力信号をＲＦ／ＩＦ変換装置６１０に伝達するように構成されることを理解されたい。

ＲＦ／ＩＦ変換装置６１０は、Ａ／Ｄ変換器６１４におけるデジタル信号への変換のために、アナログ入力信号を好ましいＩＦに混合するように構成される。ＲＦ／ＩＦ変換装置６１０は、混合アナログ入力信号をアンチエイリアスフィルタ６１２に伝達するようにも構成される。アンチエイリアスフィルタ６１２は、混合アナログ入力信号の帯域幅を制限するように構成される。アンチエイリアスフィルタ６１２は、フィルタリングされたアナログ入力信号をＡ／Ｄ変換器６１４に伝達するようにも構成される。Ａ／Ｄ変換器６１４は、受け取られたアナログ入力信号をデジタル信号に変換するように構成される。Ａ／Ｄ変換器６１４は、デジタル入力信号を、実数乗算器６１６、６１８、低域通過フィルタ６６２、６６４、およびプログラム可能な直交デジタル局所発振器６２２から成る第２のＩＦ変換器に伝達するようにも構成される。

乗算器６１６は、Ａ／Ｄ変換器６１４から入力としてデジタルワードを、直交デジタル局所発振器６２２の同相成分からデジタルワードを受け取るように構成される。乗算器６１６は、Ａ／Ｄ変換器６１４の出力を直交デジタル局所発振器６２２の同相成分で乗じる。乗算器６１６は、デジタル出力ワードを伝達するようにも構成される。

乗算器６１８は、Ａ／Ｄ変換器６１４から入力としてデジタルワードを、直交デジタル局所発振器６２２の直角位相成分からデジタルワードを受け取るように構成される。乗算器６１８は、Ａ／Ｄ変換器６１４の出力を直交デジタル局所発振器６２２の直角位相成分で乗じる。乗算器６１８は、デジタル出力ワードを伝達するようにも構成される。

乗算器６１６の出力は、低域通過フィルタ６６２の入力に渡される。乗算器６１８の出力は、低域通過フィルタ６６４の入力に渡される。低域通過フィルタ６６２、６６４は、他の側帯波を減衰させながらベースバンドＩＦ信号の１つの側帯波を通過させる同一のデジタル低域通過フィルタである。これは、第２のＩＦ変換器６７０の出力においてベースバンドＩＦ信号の直交形式を形成するという結果を有する。

直交デジタル局所発振器６２２は、第１のＩＦをベースバンドに変換し、結果の直交ベースバンド信号内の検出された周波数および位相オフセットを取り除く周波数で、複素直交振幅および時間離散デジタル正弦曲線を生成する。直交デジタル局所発振器は、その入力として、ループ制御回路６２０から、２進位相制御ワードと、２進周波数制御ワードとを受け入れる。直交デジタル局所発振器は、当業者にはよく知られており、したがって、本明細書ではあまり詳細には説明されない。

第２のＩＦ変換器６７０は、相関器６２８およびデジタル複素数乗算器６２４における処理のために、デジタル入力信号を好ましいＩＦに混合するように構成される。ＩＦ変換器６７０は、デジタル入力信号を相関器６２８およびデジタル複素数乗算器６２４に伝達するようにも構成される。当業者であれば理解されるように、ＩＦ変換器６７０の出力は、同相（「Ｉ」）データおよび直角位相（「Ｑ」）データを含むことができる。そのような訳で、ＩＦ変換器６７０は、ＩおよびＱデータを相関器６２８およびデジタル複素数乗算器６２４に伝達することができる。

デジタル複素数乗算器６２４は、デジタル領域において複素数乗算を実行するように構成される。デジタル複素数乗算器６２４において、ＩＦ変換器６７０からのデジタル入力信号は、カオス系列のデジタル表現で乗じられる。カオス系列は、カオス生成器６４０において生成される。カオス生成器６４０は、カオス系列をＲＵＱＧ６４２に伝達する。これに関連して、カオス生成器６４０が受信機コントローラ６３８に結合されることを理解されたい。受信機コントローラ６３８は、受信機１０４が捕捉モードおよびトラッキングモードにある場合に、カオス生成器６４０が正しい初期状態を有するカオス系列を生成するように、カオス生成器６４０を制御するように構成される。

ＲＵＱＧ６４２は、デジタルカオス系列を変換デジタルカオス系列に統計的に変換するように構成される。変換デジタルカオス系列は、実数、複素数、または直交位相の組合せを含み、ワード幅が異なり、異なる統計的分布を有する特徴的形式を有することができる。好ましい実施形態で使用される１つのそのような統計的変換は、２つの独立な一様分布ランダム変数を１対の直交ガウス分布変数に変換する２変量ガウス分布である。ＲＵＱＧ６４２はさらに、変換カオス系列をリサンプリングフィルタ６４４に伝達するように構成される。

本発明の実施形態によれば、ＲＵＱＧ６４２は、デジタルカオス系列をデジタルカオス系列の直交ガウス形式に統計的に変換する。ＲＵＱＧ６４２は、デジタルカオス系列の直交ガウス形式をリサンプリングフィルタ６４４に伝達する。より具体的には、ＲＵＱＧ６４２は、同相（「Ｉ」）データおよび直角位相（「Ｑ」）データをリサンプリングフィルタ６４４に伝達する。しかしながら、本発明は、この点に関して限定されない。

リサンプリングフィルタ６４４は、変換カオス系列をデジタル複素数乗算器６２４に転送するように構成される。リサンプリングフィルタ６４４は、受信機１０４が捕捉モードにある場合に、カオスサンプルレートを受信信号サンプルレートに適合するようにするためのサンプルレート変更フィルタとして構成される。リサンプリングフィルタ６４４は、受信機が定常状態復調モードにある場合に、歪みが一定のレベルより小さくなるように送信および受信クロックオフセットを補償するようにも構成される。これに関連して、リサンプリングフィルタ６４４は、含まれるデータのスペクトルを変更することなく、同相（「Ｉ」）および直角位相（「Ｑ」）データ系列のサンプルレートを第１のサンプルレートから第２のサンプルレートに変換するように構成されることを理解されたい。リサンプリングフィルタ６４４はさらに、同相（「Ｉ」）および直角位相（「Ｑ」）データ系列を、デジタル複素数乗算器６２４、６５２およびマルチプレクサ６４６、６４８に伝達するように構成される。

カオス系列のサンプル形式が連続帯域制限カオス（ｃｏｎｔｉｎｕｏｕｓ ｂａｎｄ ｌｉｍｉｔｅｄ ｃｈａｏｓ）の離散サンプルであると考えられる場合、リサンプリングフィルタ６４４は、離散時間サンプルを効果的に追跡し、カオス系列の連続表現を計算し、Ａ／Ｄ変換器６１４によってサンプリングされる離散時間点と一致する必要がある離散時間点においてカオス系列をリサンプリングすることに留意されたい。実際には、リサンプリングフィルタ６４４の入力値および出力値は、僅かにずれた時間において取られた同じ波形のサンプルであるので、正確には同じでない。しかし、値は、同じ波形のサンプルであり、そのため同じ電力スペクトル密度を有する。

再び図６を参照すると、ＣＥＡＤＧ６５０は、変調捕捉系列を生成するように構成される。ＣＥＡＤＧ６５０は、変調捕捉系列をデジタル複素数乗算器６５２に伝達するようにも構成される。デジタル複素数乗算器６５２は、デジタル領域において複素数乗算を実行するように構成される。この複素数乗算は、デジタル入力信号用の基準をもたらすために、ＣＥＡＤＧ６５０からの変調捕捉系列をカオス系列のデジタル表現で乗じることを含む。デジタル複素数乗算器６５２は、基準信号をマルチプレクサ６４６、６４８に伝達するようにも構成される。マルチプレクサ６４６は、基準信号の直交位相部分を相関器６２８に転送するように構成される。マルチプレクサ６４８は、基準信号の同相部分を相関器６２８に転送するように構成される。これに関連して、マルチプレクサ６４６、６４８が受信機コントローラ６３８に結合されることを理解されたい。受信機コントローラ６３８は、受信機１０４が（以下で説明される）捕捉モードにある場合に、マルチプレクサ６４６、６４８が基準信号を相関器６２８に転送するように、連携するマルチプレクサ６４６、６４８を制御するように構成される。

相関器６２８は、カオス系列をデジタル入力信号と局所的に相関させるように構成される。この相関は、シンボル境界におけるシンボルレートまたはシンボル境界から外れた所のシンボルレートで実行される理解されるべきこととして、「シンボルレート」は、各シンボルで送信されるビットの数で除算されたビットレートである。シンボルレートは、シンボル毎秒、ヘルツ、またはボーで測定される。本明細書で使用される「シンボル境界」という語句は、シンボル先頭およびシンボル末尾のことを表す。

相関の実数成分および虚数成分の向き（ｓｅｎｓｅ）は、デジタル入力信号のシンボルの実数成分および虚数成分の値と直接的に関係することを理解されたい。好ましい一実施形態では、相関の実数成分および虚数成分の向きは、デジタル入力信号のＰＳＫシンボルの実数成分および虚数成分の値と直接的に関係することも理解されたい。したがって、相関器６２８が定常状態復調モードにある場合、相関器６２８の出力は、ＰＳＫシンボル軟判定である。これに関連して、軟情報（ｓｏｆｔ ｉｎｆｏｒｍａｔｉｏｎ）は、系列に含まれるシンボルについての情報を含む（軟判定ビットによって表される）軟値（ｓｏｆｔ−ｖａｌｕｅ）に関係することを理解されたい。具体的には、軟値は、系列内の特定のビットがその理想値の推定である確率を表す値である。例えば、２進シンボルがＢＰＳＫシンボルである場合、特定のビットについての軟値は、ビットが１である確率をｐ（１）＝０．３のように表すことができる。反対に、同じビットは、ｐ（０）＝０．７である、ビットが０である確率を有することができる。

相関器６２８は、最終シンボル判定を行うために、ＰＳＫ軟判定を硬判定装置６３０に伝達するようにも構成される。硬判定装置６３０は、シンボル硬判定を形成するためにＰＳＫ軟判定を処理し、シンボル硬判定をＳ／Ｂ変換器６３２に伝達するように構成される。Ｓ／Ｂ変換器６３２は、シンボルを２進形式に変換するように構成される。Ｓ／Ｂ変換器６３２は、２進データ系列を情報源復号器６３４に伝達するように構成される。情報源復号器６３４は、送信機において適用されたＦＥＣを復号し、復号ビットストリームを、復号データを利用する１つまたは複数の外部装置（図示されず）に渡すように構成される。

相関器６２８は、カオス系列に関連する初期タイミング情報、データ系列に関連する初期タイミング情報を獲得し、カオス系列とデジタル入力信号の間で位相および周波数オフセット情報を追跡するようにも構成される。相関器６２８は、カオス系列とデジタル入力信号の間で入力信号振幅情報を追跡するようにも構成される。初期タイミング情報の獲得と、入力信号振幅、位相および周波数オフセット情報の追跡が、今から詳細に説明される。

受信機１０４が捕捉モードにある場合、受信機コントローラ６３８は、正確実時間基６３６を監視し、ＲＮＳカオス生成器６４０のために状態ベクトルを生成する。状態ベクトルは、相関器６２８に送られる基準信号が、送信機１０２からチャネル１０６を介して受信されるどの信号に対してもすべての処理遅延時間の加算分だけは先行することを保証するために、正確実時間基６３６のクロック値から最悪ケースのタイミング不確定性を減算することによって生成される。受信機コントローラ６３８はまた、局所生成カオスによって変調されたチャネル符号化捕捉データを相関器６２８に送るように、マルチプレクサ６４６、６４８を構成する。受信機コントローラ６３８はまた、相関器６２８をその捕捉モード構成に構成し、チャネル符号化捕捉データをＲＮＳカオス生成器６４０と同期させる。

受信機１０４が捕捉モードにある間、相関器６２８は、相関の結果が計算された閾値を上回るまで、受信信号を局所生成カオス拡散チャネル符号化捕捉データと連続的に相関させるように構成される。相関は、受信信号と受信機１０４の中心周波数の間の周波数オフセットの存在下で補足を容易にするために、段階刻みの周波数オフセットで実行される。周波数オフセットスイープ（ｆｒｅｑｕｅｎｃｙ ｏｆｆｓｅｔ ｓｗｅｅｐ）の境界は、送信機１０２および受信機１０４の基準発振器（図示されず）の間の最悪ケースオフセットによって固定される。新しい信号の開始が見出されたことを相関の大きさが示すと、相関器６２８からループ制御回路６２０に情報が伝送される。ループ制御回路６２０は、相関器６２８から伝送された情報を利用して、複数の値を決定する。より具体的には、ループ制御回路６２０は、初期タイミング粗調整、初期タイミング微調整、直交デジタル局所発振器６２２の初期位相調整、直交デジタル局所発振器６２２の初期中心周波数調整、およびＡＧＣ増幅器６０８の初期利得調整についての値を決定する。

初期タイミング粗調整は、局所生成カオスが、受け取られたカオスのプラスマイナス１／２のサンプル時間誤差以内で生成されるように、ＲＮＳカオス生成器６４０の状態ベクトルをリセットするために使用される。初期タイミング微調整は、リサンプリングフィルタ６４４の出力におけるカオスが、受け取られたカオス信号に対して所定の小さな時間オフセット以内にあるように、リサンプリングフィルタ６４４を制御するために使用される。直交デジタル局所発振器６２２の初期位相調整は、低域通過フィルタ６６２、６６４からのベースバンド直交信号が、公称シンボル判定を生成するように位相整列されることを保証するために使用される。直交デジタル局所発振器６２２の初期中心周波数調整は、必要な信号パラメータの適切な進行中の追跡を保証するために使用される。より具体的には、直交デジタル局所発振器６２２の初期中心周波数調整は、低域通過フィルタ６６２、６６４からのベースバンド直交信号が、所定の最大周波数オフセット以内にあることを保証するために使用される。ＡＧＣ増幅器６０８の初期利得調整は、公称シンボル判定を容易にするために使用される。

その後、ループ制御回路６２０は、決定された値を利用して、初期粗雑タイミングパラメータ、初期微細タイミングパラメータ、直交デジタル局所発振器６２２の初期位相パラメータ、初期中心周波数パラメータ、および初期利得パラメータを設定するアクションを実行する。これらのパラメータが設定されると、捕捉データ系列が終了する前に、受信機コントローラ６３８は、受信機モードを定常状態復調モードの受信機モードに設定する。

本発明の一実施形態によれば、複素数乗算器６２４は、受け取られたカオス信号と局所生成カオスとの相関の大きさの時間オフセット移動平均を実行して、シンボルタイミングを追跡するために、シンボルタイミング回復回路６２６と連携して動作する。代替として、この機能は、相関器６２８に組み込まれることができる。シンボルタイミング回復回路６２６は、有限なメモリ統計を計算し、シンボルタイミング判定を行うために、これらの統計を使用する。シンボルタイミング判定は、受け取られた信号と局所生成カオスとの間の相関の開始および持続を制御するために、相関器６２８に伝達される。しかしながら、本発明は、この点に関して限定されない。

定常状態復調モードでは、相関器６２８の同相および直交位相結果のＭ個の上位ビットが、軟判定として硬判定装置６３０に伝送される。より高い解像度結果が、ループ制御回路６２０に送られる。ループ制御回路６２０に送られる相関のより高い解像度結果は、自動利得制御（ＡＧＣ）利得、粗雑タイミング、微細タイミング、位相オフセット、および位相オフセット傾向（ｐｈａｓｅ ｏｆｆｓｅｔ ｔｒｅｎｄｉｎｇ）に対する更新を計算するために使用される。これらの計算の結果は、周波数オフセットを導出するために使用される。ループ制御計算が、従来の波形と共に使用される典型的な雑音フィルタリングされた決定論的推定ではなく、統計的推定に基づいて達成されることは、当業者であれば理解されよう。これは、カオスは本質的に雑音に似ているという事実のためである。従来の波形上で動作するシステムのためのループ制御パラメータを推定する場合、計算は、雑音で損なわれた決定論的信号上で実行される。本発明を用いると、望ましくない雑音の存在下において、ループ制御計算は、既知の雑音上で実行される。そのような訳で、ループ制御回路６２０は、期待値および統計的積率計算を介して制御推定を実行する。

再び図６を参照すると、ループ制御回路６２０は、公称範囲からの入力信号振幅の逸脱を計算するために、振幅および位相情報を使用する。ループ制御回路６２０はまた、カオス系列をデジタル入力信号と同期させるために、位相および周波数オフセット情報を使用する。ループ制御回路６２０は、位相および周波数オフセット情報をＩＦ変換器６７０の直交デジタル局所発振器６２２部分に伝達し、利得逸脱補償情報を自動利得制御（ＡＧＣ）増幅器６０８に伝達するようにも構成される。ループ制御回路６２０はさらに、再タイミング制御信号をリサンプリングフィルタ６４４およびＲＮＳカオス生成器６４０に伝達するように構成される。

リサンプリングフィルタ６４４は、ループ制御回路６２０から微細タイミング制御情報を受け入れ、送信機１０２と受信機１０４の間のタイミングドリフトがカオスサンプル時間のプラスマイナス（＋／−）１／２以内になるように調整される。ループ制御回路６２０が、カオスサンプル時間のプラスマイナス（＋／−）１／２よりも大きく境界を超えるタイミングオフセットを計算した場合、粗雑タイミングループ制御は、ＲＮＳカオス生成器６４０を１反復時間だけ進め、または遅らせ、一貫性のある総タイミング制御（ａｇｇｒｅｇａｔｅ ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ）のために微細タイミング制御を調整する。

送信機１０２および受信機１０４におけるデジタルカオス系列のデジタル生成は、正確実時間基準クロック６３６の管理下で緊密に調整され続けることを理解されたい。クロック６３６の精度が高まるほど、送信機１０２のカオス生成器２１８と受信機１０４のカオス生成器６４０との同期は、処理遅延差およびチャネル伝播時間の効果を除いて、より緊密になる。デジタルカオス生成器２１８、６４０の使用は、カオス生成器の状態が正確かつ容易に制御されることを可能にし、その結果、同期通信を可能にする。

再び図６を参照すると、正確実時間基準クロック６３６は、ＧＰＳクロック受信機またはチップスケール原子時計（ＣＳＡＣ）などの正確な実時間基準にロックされた安定な局所発振器である。正確実時間基準クロック６３６は、より低い周波数の基準クロックにロックされながら、刻時される論理回路６１４、．．．、６５２に高い周波数のクロックを供給するように構成される。より低い周波数の基準クロックは、共通基準と、長い時間間隔にわたるカオス生成器２１８と受信機１０４のカオス生成器６４０の状態の間の大きなドリフトを防止するための日にち共通実時間基準とを供給する。

受信機１０４の動作が、捕捉モードおよび定常状態復調モードに関して、今から簡潔に説明される。

捕捉モード：
捕捉モードにおいて、リサンプリングフィルタ６４４は、合理的なレート変更を実行し、変換カオス系列をデジタル複素数乗算器６５２に転送する。ＣＥＡＤＧ６５０は、変調捕捉系列を生成し、それをデジタル複素数乗算器６５２に転送する。デジタル複素数乗算器６５２は、デジタル領域において複素数乗算を実行する。デジタル複素数乗算器６５２において、ＣＥＡＤＧ６５０からの変調捕捉系列は、送信機１０２において生成されたデジタル入力信号用の基準を生成して初期捕捉を容易にするために、カオス系列のデジタル表現で乗じられる。カオス系列は、ＲＮＳカオス生成器６４０において生成される。デジタル複素数乗算器６５２は、基準信号をマルチプレクサ６４６、６４８に伝達する。

受信機コントローラ６３８は、基準信号を相関器６２８に送るようにマルチプレクサ６４６、６４８を構成する。受信機コントローラ６３８は、相関器６２８を捕捉モードに置くアクションも実行する。その後、マルチプレクサ６４６、６４８は、基準信号を相関器６２８に転送する。基準信号を受け取ると、相関器６２８は、ＲＮＳカオス生成器６４０が時間同期状態ベクトルを用いて設定され得るように、受信信号状態を突き止めるために不確定窓にわたってサーチを行う。より具体的には、相関器６２８は、受け取られた信号を局所生成基準信号と相関させるために、相関プロセスを実行する。この相関プロセスは、相関結果が計算された閾値よりも大きな値を有するまで、実行される。相関プロセスが完了すると、相関器６２８は、情報をループ制御回路６２０に伝達する。

ループ制御回路６２０は、受け取られた情報を利用して、初期タイミング粗調整、初期タイミング微調整、直交デジタル局所発振器６２２の初期位相調整、直交デジタル局所発振器６２２の初期中心周波数調整、およびＡＧＣ増幅器６０８の初期利得調整についての値を決定する。その後、ループ制御回路６２０は、決定された値を利用して、初期粗雑タイミングパラメータ、初期微細タイミングパラメータ、直交デジタル局所発振器６２２の初期位相パラメータ、初期中心周波数パラメータ、および初期利得パラメータを設定するアクションを実行する。これらのパラメータが設定されると、受信機コントローラ６３８は、受信機１０４を定常状態復調モードに置くアクションを実行する。

定常状態復調モード：
定常状態復調モードにおいて、相関器６２８は、時間の関数としての振幅および位相情報を生成するために、公称相関ピークに近い受信変調信号と局所生成カオスとの間の相関を追跡する。相関器６２８は、振幅および位相出力情報のＭ個の上位ビットを硬判定ブロック６３０に伝達する。硬判定ブロック６３０は、シンボル硬判定を行うために、振幅および位相情報を所定の閾値と比較する。相関器６２８はまた、高解像度結果をループ制御回路６２０に伝達する。ループ制御回路６２０は、受け取られた情報に適切なアルゴリズム処理を適用する。アルゴリズム処理は、入力信号の自動利得制御（ＡＣＧ）利得、粗雑タイミング、微細タイミング、位相オフセット、周波数オフセット、および振幅を更新するための値を計算するために実行される。ループ制御回路は、固定された相関位相オフセット、時間の関数として変化する位相オフセット、および受信入力信号のタイミングにおけるドリフトを検出するために、これらの計算値を利用する。

ループ制御回路６２０が固定された相関位相オフセットを検出した場合、位相オフセットを取り除くために、直交デジタル局所発振器６２２の位相制御が変更される。ループ制御回路６２０が時間の関数として変化する位相オフセットを検出した場合、周波数またはタイミングオフセットを取り除くために、ループ制御回路６２０は、受信機１０４が定常状態復調モードにある場合に不整合リサンプラとして機能するリサンプリングフィルタ６４４を調整し、または直交デジタル局所発振器６２２の周波数制御が変更される。受信デジタル入力信号タイミングが、局所生成カオス系列に対して、サンプル時間のプラスマイナス１／２より大きく「ドリフト」していることを、ループ制御回路６２０が検出した場合、ループ制御回路６２０は、（１）適切な時間方向に１サンプル時間だけ相関窓を調整し、（２）局所カオス生成器６４０の状態を１反復状態だけ前進または後退させ、（３）時間不連続性を補償するためにリサンプリングフィルタ６４４を調整する。ループ制御回路６２０は、送信機１０２のカオス生成器２１８と受信機１０４のカオス生成器６４０を、サンプル時間の１／２以内に同期された状態に維持する。

性能を向上させるためにより正確な時間同期が必要とされる場合、多相分数時間遅延フィルタ（ｐｏｌｙｐｈａｓｅ ｆｒａｃｔｉｏｎａｌ ｔｉｍｅ ｄｅｌａｙ ｆｉｌｔｅｒ）の類のメンバとして、リサンプリングフィルタが実施されることができる。フィルタのこの類は、当業者にはよく知られており、したがって、本明細書ではあまり詳細には説明されない。

上で説明されたように、多くのカオスサンプルが、送信機１０２において情報シンボルと合成される。送信機１０２および受信機１０４のタイミングは、２つの異なる正確実時間基準クロック２１２、６３６の発振器を参照するので、頑健な復調を容易にするために、シンボルタイミングが受信機１０４において回復されなければならない。シンボルタイミング回復は、（１）複素数乗算器６２４を使用して、受信入力信号を局所生成カオス系列の複素共役で乗じること、（２）Ｎをシンボル時間当たりのカオスサンプルの数として、積のＮ点移動平均を計算すること、（３）その値、移動平均の最大絶対値、および発生回数を保存すること、（４）シンボルタイミングを回復するために、シンボルタイミング回復回路６２６において値を統計的に組み合わせることを含むことができる。シンボルタイミング回復は、相関器６２８の出力を介しても達成され得ることに留意されたい。しかし、そのようなシナリオでは、追加の相関器操作が必要とされる。理解されるべきこととして、この目的での独立の乗算器操作の使用は、シンボルタイミングにとって最良の統計的合致を発見するのと同時に、複数の相関窓にわたって相関および後処理を実行する機能などの付加的機能を受信機１０４に追加する。

この定常状態復調モードにおいて、シンボルタイミング回復回路６２６は、シンボル相関の開始を制御するために、シンボル開始タイミング情報を相関器６２８に伝達する。相関器６２８は、シンボル持続期間中、局所生成カオス系列を受信デジタル入力信号と相関させる。これに関連して、相関の実数成分および虚数成分の向きおよび大きさは、デジタル入力信号のシンボルの実数成分および虚数成分の値と直接的に関係することを理解されたい。したがって、相関器６２８は、シンボル軟判定を生成する。相関器６２８は、最終シンボル判定を行うために、シンボル軟判定を硬判定装置６３０に伝達する。硬判定装置６３０は、シンボル軟判定を使用してシンボルを判定する。その後、硬判定装置６３０は、シンボルをＳ／Ｂ変換器６３２に伝達する。Ｓ／Ｂ変換器６３２は、シンボル判定を２進形式に変換する。Ｓ／Ｂ変換器６３２は、２進データ系列を情報源復号器６３４に伝達するように構成される。情報源復号器６３４は、送信機１０２において適用されたＦＥＣを決定し、復号ビットストリームを、復号データを利用する１つまたは複数の外部装置（図示されず）に渡すように構成される。

当業者であれば、受信機１０４が通信システム受信機の一例であることを理解されよう。しかし、本発明は、この点に関して限定されず、その他の任意の受信機構成が、制限なく使用されることができる。例えば、受信機の別の実施形態が、図７、図８、および図９に提供されている。

ここで図７を参照すると、本発明を理解するのに役立つ、図１の受信機の第２の実施形態のブロック図が提供されている。図７に示されるように、受信機７００は、アンテナ要素７０２と、低雑音増幅器（ＬＮＡ）７０４と、ゾーンフィルタ７０６と、自動利得制御（ＡＧＣ）増幅器７０８と、無線周波数（ＲＦ）／中間周波数（ＩＦ）変換装置７１０と、アンチエイリアスフィルタ７１２と、アナログ／デジタル（Ａ／Ｄ）変換器７１４とから成る。受信機７００は、実数乗算器７１６、７１８と、ループ制御回路７２０と、直交デジタル局所発振器７２２と、相関器７２８と、チャネル符号化捕捉データ生成器（ＣＥＡＤＧ）７５０と、デジタル複素数乗算器７２４、７５２と、シンボルタイミング回復回路７２６とからも成る。受信機７００はさらに、受信機コントローラ７３８と、正確実時間基準クロック７３６と、硬判定装置７３０と、シンボル／ビット（Ｓ／Ｂ）変換器７３２と、情報源復号器７３４とから成る。受信機７００は、カオス生成器７４０と、実一様統計／直交ガウス統計写像装置（ＲＵＱＧ）７４２と、リサンプリングフィルタ７４４とから成る。受信機７００は、バッファメモリ７４６と、整合フィルタ７４８と、遅延計算装置７５６と、閾値検出装置７５４と、低域通過フィルタ７６２、７６４とから成る。上に列挙されたコンポーネントおよび回路の各々７０２〜７２６、７３０〜７４４、７５０〜７５２、７６２、７６４は、図６のそれぞれのコンポーネント６０２〜６２６、６３０〜６４４、６５０〜６５２、６６２、６６４と同じまたは実質的に同様である。そのような訳で、図７のコンポーネントおよび回路を理解するには、上記の説明で十分である。しかし、受信機７００の定常状態復調モード動作は、（図６に関連して上で説明された）受信機１０４のものと同じまたは実質的に同様であることに留意されたい。受信機７００の動作と受信機１０４の動作の相違は、捕捉技法にある。

捕捉モード：
捕捉モードにおいて、受信機７００への入力は、サンプルのブロックとして定期的にサンプリングされる。サンプルの各ブロックは、バッファメモリ７４６内に保存される。サンプルのブロックは、バッファメモリ７４６内に保存された後、整合フィルタ７４８に反復的に渡される。整合フィルタ７４８は、サンプルの受け取られたブロック内におけるサンプルの既知ブロック（またはテンプレート）の存在を検出するために、テンプレートをサンプルの受け取られたブロックと相関させる。

本発明の一態様によれば、整合フィルタ７４８の係数は、バッファリングデータが整合フィルタ７４８を通過するたびに変化する。この係数変化は、可能な周波数オフセットを計算に入れている。さらに、整合フィルタ７４８の時間長は、バッファリングデータの時間長よりも長い。この時間長構成は、タイミング不確定性を計算に入れている。しかしながら、本発明は、この点に関して限定されない。

再び図７を参照すると、整合フィルタ７４８は、出力を閾値検出装置７５４に伝達する。閾値検出装置７５４は、受け取られた出力を既知の閾値と比較するアクションを実行する。整合フィルタ７４８の出力が既知の閾値より大きな値を有さない場合、サンプルの新しいブロックがサンプリングされ、バッファメモリ７４６内に保存される。このプロセスは、整合フィルタ７４８の出力が既知の閾値を超える値を有するまで繰り返される。閾値検出装置７５４は、既知の閾値より大きな値を有する出力を検出した場合、信号を遅延計算装置７５６に伝達する。

遅延計算装置７５６は、受信機７００への入力をサンプリングするのに要した時間を監視する。遅延計算装置７５６はまた、整合フィルタ７４８において使用された周波数オフセットを追跡する。遅延計算装置７５６はまた、受信機７００への入力をサンプリングし、既知の閾値を超える値を有する整合フィルタ出力を検出するのに要した時間量を監視する。遅延計算装置７５６は、周波数オフセットおよびタイミングオフセットを計算するために、時間および周波数オフセット情報を利用する。遅延計算装置７５６は、計算された周波数オフセットおよびタイミングオフセットを受信機コントローラ７３８に伝達する。受信機コントローラ７３８は、受け取られた周波数オフセットおよびタイミングオフセットを利用することによって、ループ制御回路７２０を初期化するアクションを実行する。初期化されると、ループ制御回路７２０は、受信機７００が定常状態復調モードに遷移させられる前に、すべてのループ制御パラメータを微調整する。

ここで図８を参照すると、本発明を理解するのに役立つ、図１の受信機の別の実施形態のブロック図が提供されている。図８に示されるように、受信機８００は、アンテナ要素８０２と、低雑音増幅器（ＬＮＡ）８０４と、ゾーンフィルタ８０６と、自動利得制御（ＡＧＣ）増幅器８０８と、無線周波数（ＲＦ）／中間周波数（ＩＦ）変換装置８１０と、アンチエイリアスフィルタ８１２と、アナログ／デジタル（Ａ／Ｄ）変換器８１４とから成る。受信機８００は、実数乗算器８１６、８１８と、ループ制御回路８２０と、直交デジタル局所発振器８２２と、相関器８２８と、チャネル符号化捕捉データ生成器（ＣＥＡＤＧ）８５０と、デジタル複素数乗算器８２４、８５２と、シンボルタイミング回復回路８２６とからも成る。受信機８００はさらに、受信機コントローラ８３８と、正確実時間基準クロック８３６と、硬判定装置８３０と、シンボル／ビット（Ｓ／Ｂ）変換器８３２と、情報源復号器８３４とから成る。受信機８００は、カオス生成器８４０と、実一様統計／直交ガウス統計写像装置（ＲＵＱＧ）８４２と、リサンプリングフィルタ８４４とから成る。受信機８００は、バッファメモリ８４６と、離散フーリエ変換（ＤＦＴ）装置８４８、８５４と、パターンマッチおよびオフセット計算（ＰＭＯＣ：ｐａｔｔｅｒｎ ｍａｔｃｈ ａｎｄ ｏｆｆｓｅｔ ｃｏｍｐｕｔａｔｉｏｎ）装置８５６と、遅延計算装置８５８と、低域通過フィルタ８６２、８６４とから成る。上に列挙されたコンポーネントおよび回路の各々８０２〜８２６、８３０〜８４４、８５０〜８５２、８６２、８６４は、図６のそれぞれのコンポーネント６０２〜６２６、６３０〜６４４、６５０〜６５２、６６２、６６４と同じまたは実質的に同様である。そのような訳で、図８のコンポーネントおよび回路を理解するには、上記の説明で十分である。

受信機８００によって実行される定常状態復調モード動作は、（図６に関連して上で説明された）受信機１０４のものと同じまたは実質的に同様であることに留意されたい。そのような訳で、受信機８００の定常状態復調モードを理解するには、図６に関連して上で提供された説明で十分である。しかし、受信機８００によって実行される捕捉モード動作は、（図６および図７に関連して上で説明された）受信機１０４、７００によって実行される捕捉モード動作とは異なる。受信機１０４、７００と異なり、受信機８００は、周波数領域ベースの捕捉方法を利用する。周波数領域ベースの捕捉方法についての簡潔な説明が、以下で提供される。

捕捉モード：
捕捉モードにおいて、受信機８００への入力は、サンプルのブロックとして定期的にサンプリングされる。サンプルの各ブロックは、バッファメモリ８４６内に保存される。サンプルのブロックは、バッファメモリ８４６内に保存された後、ＤＦＴ装置８４８に伝達される。ＤＦＴ装置８４８は、高速フーリエ変換アルゴリズムを利用して、サンプルのブロックを周波数領域に変換するアクションを実行する。ＤＦＴ装置８４８は、周波数領域表現のサンプルのブロックをＰＭＯＣ装置８５６に伝達する。

複素数乗算器８５２は、捕捉系列を計算し、それをＤＦＴ装置８５４に伝達する。ＤＦＴ装置８５４は、高速フーリエ変換アルゴリズムを利用して、受信機捕捉系列を周波数領域に変換するアクションを実行する。ＤＦＴ装置８５４は、周波数領域表現の捕捉系列をＰＭＯＣ装置８５６に伝達する。

サンプルのブロックおよび捕捉系列を受け取ると、ＰＭＯＣ装置８５６は、サンプルのブロックと捕捉系列との間に時間整列が存在するかどうかを決定するアクションを実行する。ＰＭＯＣ装置８５６は、時間整列が存在すると決定した場合、２つのスペクトルの位相および周波数オフセットパターンマッチを識別するアクションを実行する。位相および周波数オフセットパターンマッチを識別すると、ＰＭＯＣ装置８５６は、信号を遅延計算装置８５８に伝達する。遅延計算装置８５８は、受信機８００で入力をサンプリングするのに要した時間を監視する。遅延計算装置８５８はまた、サンプリングプロセスの完了と位相および周波数オフセットパターンマッチの識別との間の時間量を監視する。

ＰＭＯＣ装置８５６はまた、周波数オフセット情報、位相オフセット情報、およびピーク電力情報を遅延計算装置８５８に伝達する。次に、遅延計算装置８５８は、周波数オフセット情報、位相オフセット情報、およびピーク電力情報を受信機コントローラ８３８に転送する。受信機コントローラ８３８は、受け取られた情報をループ制御回路８２０に分配する。その後、受信機コントローラ８３８は、受信機８００を定常状態復調モードに置くアクションを実行する。

ここで図９を参照すると、本発明を理解するのに役立つ、図１の受信機の別の実施形態のブロック図が提供されている。図９に示されるように、受信機９００は、アンテナ要素９０２と、低雑音増幅器（ＬＮＡ）９０４と、ゾーンフィルタ９０６と、自動利得制御（ＡＧＣ）増幅器９０８と、無線周波数（ＲＦ）／中間周波数（ＩＦ）変換装置９１０と、アンチエイリアスフィルタ９１２と、アナログ／デジタル（Ａ／Ｄ）変換器９１４とから成る。受信機９００は、実数乗算器９１６、９１８と、ループ制御回路９２０と、直交デジタル局所発振器９２２と、チャネル符号化捕捉データ生成器（ＣＥＡＤＧ）９５０と、デジタル複素数乗算器９２４、９５２と、シンボルタイミング回復回路９２６とからも成る。受信機９００はさらに、シンボル／ビット（Ｓ／Ｂ）変換器９２６と、複素数乗算器および累算器（ＣＭＡ：ｃｏｍｐｌｅｘ ｍｕｌｔｉｐｌｉｅｒ ａｎｄ ａｃｃｕｍｕｌａｔｏｒ）９２８と、リサンプリング装置９３０と、従来型モデム９３２と、正確実時間基準クロック９３６と、受信機コントローラ９３８と、遅延計算装置９５８とから成る。受信機９００は、カオス生成器９４０と、実一様統計／直交ガウス統計写像装置（ＲＵＱＧ）９４２と、リサンプリングフィルタ９４４とから成る。受信機９００は、バッファメモリ９４６と、整合フィルタ９４８と、閾値検出装置９５４と、低域通過フィルタ９６２、９６４とから成る。上に列挙されたコンポーネントおよび回路の各々９０２〜９２６、９３６〜９４４、９５０〜９５２、９６２、９６４は、図６のそれぞれのコンポーネント６０２〜６２６、６３０〜６４４、６５０〜６５２、６６２、６６４と同じまたは実質的に同様である。そのような訳で、図９のコンポーネントおよび回路を理解するには、上記の説明で十分である。

受信機９００によって実行される捕捉モード動作は、（図７に関連して上で説明された）受信機７００によって実行される捕捉モード動作と同じであることに留意されたい。そのような訳で、受信機９００の捕捉モードを理解するには、図７に関連して上で提供された説明で十分である。しかし、受信機９００によって実行される定常状態復調モード動作は、（図６、図７、および図８に関連して上で説明された）受信機１０４、７００、８００によって実行される定常状態復調モード動作とは異なる。より具体的には、受信機１０４、７００、８００におけるデータ復調は、シンボル毎の相関の本質的結果として実行される。対照的に、受信機９００におけるデータ復調は、従来型モデム９３２を用いるプロトタイプ構築で達成される。

定常状態復調モード：
定常状態復調モードにおいて、ＣＭＡ９２８は、受け取られた入力信号を局所生成時間整列カオス信号の共役で乗じるために、乗算演算を実行する。乗算演算は、同相および直角位相信号成分のポイント毎の振幅推定を提供する。ＣＭＡ９２８は、複数の総和値を取得するために、加算演算も実行する。これらの総和値は、シンボル時間の間またはシンボル時間の整数約数（ｉｎｔｅｇｅｒ ｓｕｂ−ｍｕｌｔｉｐｌｅ）の間、積の同相成分と直角位相成分を別々に累算することによって取得される。その後、ＣＭＡ９２８は、総和値を含む出力信号をリサンプリング装置９３０に伝達する。

出力信号を受け取ると、リサンプリング装置９３０は、従来型モデム９３２の入力サンプルレートが、ＣＭＡ９２８で生成された出力信号のサンプルレートと異なるかどうかを決定する。入力サンプルレートが出力信号のサンプルレートと異なると決定された場合、リサンプリング装置９３０は、出力信号を第１のサンプルレートから第２のサンプルレートに変換するアクションを実行する。第２のサンプルレートは、従来型モデム９３２の入力サンプルレートに等しい。リサンプリング装置９３０は、リサンプリング出力信号を従来型モデム９３２に伝達するアクションも実行する。入力サンプルレートが出力信号のサンプルレートと同じであると決定された場合、リサンプリング装置９３０は、出力信号を従来型モデム９３２に伝達する。従来型モデム９３２は、リサンプリング装置９３０から受け取られた信号上で復調処理を実行する。

本発明を理解するのに役立つ、同期カオススペクトル拡散通信システムのブロック図である。 本発明を理解するのに役立つ、図１に示された送信機のブロック図である。 本発明を理解するのに役立つ、図２、図６〜図９のカオス生成器の概念図である。 本発明を理解するのに役立つ、カオス系列を生成するための方法のフロー図である。 本発明を理解するのに役立つ、図２、図６〜図９のカオス生成器のブロック図である。 本発明を理解するのに役立つ、図１に示される受信機の第１の実施形態のブロック図である。 本発明を理解するのに役立つ、図１に示される受信機の第２の実施形態のブロック図である。 本発明を理解するのに役立つ、図１に示される受信機の第３の実施形態のブロック図である。 本発明を理解するのに役立つ、図１に示される受信機の第４の実施形態のブロック図である。

符号の説明

１００ 同期カオススペクトル拡散通信システム
１０２ 送信機
１０４ 受信機
２０２ データ源
２０４ 情報源符号器
２０６ シンボルフォーマッタ
２０８ 捕捉データ生成器
２１０ 送信機コントローラ
２１２ 正確実時間基準
２１４ マルチプレクサ
２１６ チャネル符号器
２１８ カオス生成器
２２０ ＲＵＱＧ
２２２ ＳＲＭＦ
２２４ デジタル複素数乗算器
２２６ 補間器
２２８ 複素数実部乗算器
２３０ ＬＯ
２３２ ＤＡＣ
２３４ アンチイメージフィルタ
２３６ ＩＦ／ＲＦ変換装置
２３８ アンテナ要素
５０２₀〜５０２_N-1 計算プロセッサ
５０４ 写像プロセッサ
５０６₀〜５０６_N-1 データバス
５０８ データバス
５１０₀〜５１０_N-1 フィードバック機構
６０２、７０２、８０２、９０２ アンテナ要素
６０４、７０４、８０４、９０４ ＬＮＡ
６０６、７０６、８０６、９０６ ゾーンフィルタ
６０８、７０８、８０８、９０８ ＡＧＣ増幅器
６１０、７１０、８１０、９１０ ＲＦ／ＩＦ変換装置
６１２、７１２、８１２、９１２ アンチエイリアスフィルタ
６１４、７１４、８１４、９１４ Ａ／Ｄ変換器
６１６、６１８、７１６、７１８、８１６、８１８、９１６、９１８ 実数乗算器
６２０、７２０、８２０、９２０ ループ制御回路
６２２、７２２、８２２、９２２ 直交デジタル局所発振器
６２４、６５２、７２４、７５２、８２４、８５２、９２４、９５２ デジタル複素数乗算器
６２６、７２６、８２６、９２６ シンボルタイミング回復回路
６２８、７２８、８２８、９２８ 相関器
６３０、７３０、８３０ 硬判定装置
６３２、７３２、８３２ Ｓ／Ｂ変換器
６３４、７３４、８３４ 情報源復号器
６３６、７３６、８３６、９３６ 正確実時間基準クロック
６３８、７３８、８３８、９３８ 受信機コントローラ
６４０、７４０、８４０、９４０ カオス生成器
６４２、７４２、８４２、９４２ ＲＵＱＧ
６４４、７４４、８４４、９４４ リサンプリングフィルタ
６４６、６４８、８４８ マルチプレクサ
６５０、７５０、８５０、９５０ ＣＥＡＤＧ
６６２、６６４、７６２、７６４、８６２、８６４、９６２、９６４ 低域通過フィルタ
６７０ ＩＦ変換器
７００、８００、９００ 受信機
７４６、８４６、９４６ バッファメモリ
７４８ 整合フィルタ
７５４、９５４ 閾値検出装置
７５６、８５８、９５８ 遅延計算装置
８４８、８５４ ＤＦＴ装置
８５６ ＰＭＯＣ装置
９３０ リサンプリング装置
９３２ 従来型モデム
９４８ 整合フィルタ

Claims (10)

1. カオス系列スペクトル拡散信号を受信機において同期させながら復調するための方法であって、
   複数の情報シンボルを含むカオス系列スペクトル拡散信号を受信機において受信するステップと、
   第１の離散時間カオスサンプル列を前記受信機において生成するステップであって、
   複数の多項式を選択するステップと、
   前記複数の多項式の複数の解を個別に決定するために剰余数系（ＲＮＳ）算術演算を使用するステップであって、前記複数の解は、反復的に計算され、ＲＮＳ剰余値として表現される、使用するステップと、
   前記複数のＲＮＳ剰余値に基づいて位取り数系での数字列を決定するステップと、による、生成するステップと、
   前記第１の離散時間カオスサンプル列に関係する時間オフセットおよび周波数オフセットを識別するために、前記カオス系列スペクトル拡散信号を前記受信機において処理するステップであって、前記離散時間カオスサンプルの各々は、前記複数の情報シンボルの持続時間よりも短いサンプル時間間隔を有する、処理するステップとを含む方法。
2. 前記第１の離散時間カオスサンプル列は、送信機において生成される第２の離散時間カオスサンプル列と同じである、請求項１に記載の方法。
3. 相関出力を取得するために、前記カオス系列スペクトル拡散信号を前記第１の離散時間カオスサンプル列と相関させるステップをさらに含む、請求項１に記載の方法。
4. 前記相関ステップは、シンボル境界におけるシンボルレートまたはシンボル境界から外れた所のシンボルレートで実行される、請求項３に記載の方法。
5. 複数のシンボル軟判定を生成し、シンボルタイミングを追跡し、複数のタイミングオフセットを追跡し、複数の周波数オフセットを追跡し、複数の位相オフセットを追跡し、かつ受信信号強度を追跡するために、前記相関出力を処理するステップをさらに含む、請求項３に記載の方法。
6. シンボル硬判定を形成するために、前記複数のシンボル軟判定を処理するステップをさらに含む、請求項５に記載の方法。
7. 前記受信機のタイミングを調整し、前記カオス系列スペクトル拡散信号のリサンプリングを制御し、または前記第１の離散時間カオスサンプル列のリサンプリングを制御するために、追跡されたタイミングオフセット情報を利用するステップをさらに含む、請求項５に記載の方法。
8. 局所発振器の周波数が前記カオス系列スペクトル拡散信号の周波数と一致するように、前記局所発振器を調整するために、追跡された周波数オフセット情報を利用するステップをさらに含む、請求項５に記載の方法。
9. 前記カオス系列スペクトル拡散信号と前記第１の離散時間カオスサンプル列の間の位相オフセットを補正するために、追跡された位相オフセット情報を利用するステップをさらに含む、請求項５に記載の方法。
10. 前記カオス系列スペクトル拡散信号を増幅するように利得を調整するために、追跡された受信信号強度情報を利用するステップをさらに含む、請求項５に記載の方法。