JP2009038272A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009038272A
JP2009038272A JP2007202549A JP2007202549A JP2009038272A JP 2009038272 A JP2009038272 A JP 2009038272A JP 2007202549 A JP2007202549 A JP 2007202549A JP 2007202549 A JP2007202549 A JP 2007202549A JP 2009038272 A JP2009038272 A JP 2009038272A
Authority
JP
Japan
Prior art keywords
buffer plate
solder
semiconductor device
groove
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007202549A
Other languages
English (en)
Inventor
Hideaki Miyata
英明 宮田
Mikio Naruse
幹夫 成瀬
Akihiro Shibuya
彰弘 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2007202549A priority Critical patent/JP2009038272A/ja
Publication of JP2009038272A publication Critical patent/JP2009038272A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子と金属電極層との間の熱応力や歪みを緩和する緩衝板を金属電極層と接合する半田層の信頼性が高い半導体装置を提供する。
【解決手段】半導体装置1は、半導体素子2、金属電極層3および緩衝板4を備える。半導体素子2と緩衝板4、および金属層3と緩衝板4とは半田層5,6を介して接合する。緩衝板4の側面に、溝を形成する。溝の底面は半田で覆われ、溝に半田フィレット応力緩和構造が形成される。
【選択図】図1

Description

本発明は、パワー半導体素子を搭載した半導体装置に関する。
従来から、半田層に挟まれた応力緩衝板を介してパワー半導体素子を導電層に半田付けしたパワー半導体モジュールが知られている(たとえば、特許文献1参照)。
特開2002−231883号公報
特許文献1に記載されているような従来のパワー半導体モジュールでは、応力緩衝板によって半田層に発生する熱歪みが小さくなり、半田層の寿命を長くすることができる。しかし、さらに半田層の寿命を長くし、半田層の信頼性を高めることが望まれている。
(1)請求項1の発明の半導体装置は、半導体素子と、半導体素子より発生する熱を伝導する金属電極層と、半導体素子と金属電極層との間の熱応力を緩和する緩衝板とを備え、緩衝板は、第1の主面において半導体素子と接合し、第2の主面において、半田層を介して金属電極層と接合し、緩衝板の外周縁に、第1の主面から第2の主面に貫通する溝を設け、溝の底面の少なくとも一部が半田層の半田で覆われていることを特徴とする。
(2)請求項2の発明は、請求項1に記載の半導体装置において、緩衝板は略多角形体であり、その角の部分に溝を形成したことを特徴とする。
(3)請求項3の発明は、請求項1または2に記載の半導体装置において、緩衝板は略多角形体であり、その辺の部分に溝を形成したことを特徴とする。
(4)請求項4の発明は、請求項1乃至3のいずれか1項に記載の半導体装置において、溝の角の部分を面取り加工またはフィレット加工したことを特徴とする。
(5)請求項5の発明は、請求項1または請求項2に記載の半導体装置において、溝の底面と第2の主面とのなす角が鈍角であることを特徴とする。
本発明によれば、緩衝板の外周縁に溝を設け、溝の底面の少なくとも一部が半田で覆われるようにした。その結果、半田接合部にかかる熱応力や歪みが分散され、半田層の信頼性が高くなる。
本発明の実施形態の半導体装置1について図1を参照して説明する。図1(a)は半導体装置1の斜視図であり、図1(b)は図1(a)のA−A線断面図であり、図1(c)は図1(a)のB−B線断面図である。
半導体装置1は、半導体素子2、金属電極層3および緩衝板4を備える。半導体素子2と緩衝板4、および金属層3と緩衝板4とは半田層5,6を介して接合されている。半導体素子2は、IGBT( Insulated Gate Bipolar Transistor )、FRD(Fast Recovery Diode )などの発熱量の多い半導体素子(パワー半導体素子)であり、シリコン(Si)などからなる。このような半導体素子2を備えた半導体装置1は電力変換装置などに用いられる。金属電極層3は、半導体素子2が発生した熱を伝導し外部へ放熱する。金属電極層3には、銅(Cu)やアルミニウム(Al)などの熱伝導率が高い金属が用いられる。半導体素子2の熱膨張係数は、金属電極層の3の熱膨張係数に比べて著しく小さい。このため、半導体素子2が発熱すると、半導体素子2と金属電極層3との間に熱応力や歪みが発生する。この熱応力や歪みは、半田層5,6のおけるクラック発生の原因となる。このような熱応力や歪みを緩和するために半導体素子2と金属電極層3との間に緩衝板4を設けている。緩衝板4として、半導体素子2の熱膨張係数と金属電極層3の熱膨張係数との間の熱膨張係数を有し、熱伝導率の高いモリブデン銅(CuMo)やモリブデン(Mo)などが用いられる。
緩衝板4の斜視図を図2に示す。ここで、緩衝板4の半導体素子2との接合面を表主面41、緩衝板4の金属電極層3との接合面を裏主面42と呼ぶ。図2に示すように、緩衝板4は略矩形形状であり、緩衝板4には、表主面41および裏主面42に対する側面43に、表主面41から裏主面42に貫通する溝44,45が形成される。溝44,45を形成した緩衝板4は、モリブデン銅やモリブデンなどの金属板を金型で打ち抜いて作製する。緩衝板4の略矩形形状の4隅に溝44が形成され、辺に相当する部分に溝45が形成される。
図1(b)に示すように、半田層6の半田が緩衝板4の側面43を覆わない場合がある。このような場合でも、図1(c)に示すように、溝45の底面45aは、半田層6の半田に覆われる。このように、半田層6の半田が、緩衝板4の裏主面42のみならず、緩衝板4の溝45の底面45aや側面43などを覆う構造61を、以下、半田フィレット応力緩和構造61と呼ぶ。緩衝板4の側面43に溝44,45を形成することによって、溝44,45に半田フィレット応力緩和構造61を確実に形成することができる。
緩衝板4の側面43に半田フィレット応力緩和構造61が形成されないが、溝44,45に半田フィレット応力緩和構造61が形成される理由を、図3を参照して説明する。容器31に液体32を入れ、その液体32に、間隔の狭い平行板33,34の端を浸漬すると、毛細管現象により液体32は平行板間を上昇する。この液面が上昇する高さhは次式で算出することができる。

Figure 2009038272
(1)
γ:表面張力、θ:液体接触角、ρ:液体の密度、g:重力加速度、d:平行板の間隔
これより、半田を溶融する工程において、溝44,45を構成する面による毛細管現象により、溝44,45において半田の液面が上昇し、溝44,45に半田フィレット応力緩和構造61が形成される。上記数式1を用いて計算すると、溝の間隔が2mmの場合、表面張力により半田は10mm上昇する。したがって、緩衝板4の厚さが10mm以下(たとえば2mm)の場合、確実に溝44,45に半田フィレット応力緩和構造61が形成される。
以上の実施形態による半導体装置1は次のような作用効果を奏する。
(1)緩衝板4の外周縁である側面43に溝44,45を設けた。したがって、溝44,45内の面を半田が覆う半田フィレット応力緩和構造61が確実に形成されるので、半田層6の信頼性が高くなる。半田層6に発生する熱応力や歪みは、緩衝板4の裏主面42と側面43とで構成される角の部分の半田接合部に集中する。半田フィレット応力緩和構造61が形成されると、このような半田接合部にかかる熱応力や歪みが分散されるので、半田層6の信頼性が高くなる。
従来、緩衝板4に形成された半田フィレット応力緩和構造61と、緩衝板4と金属電極層とを接続する半田層6の信頼性との相関は解明されていなかった。しかし、発明者は、研究の結果、緩衝板4に半田フィレット応力緩和構造61が形成されると、緩衝板4と金属電極層とを接合する半田層6の信頼性が高くなることを見出した。ここで、緩衝板4に半田フィレット応力緩和構造を確実に形成すれば半田層6の信頼性は高くなるものの、半田フィレット応力緩和構造を確実に形成することが困難であるという課題が発生した。本発明の実施形態による半導体装置1は、以上のような、上述した発明者の知見に伴い発生した課題を解決し、半田層6の信頼性を一層高めたものである。
また、溝44,45を形成した位置に半田フィレット応力緩和構造61を形成することができるので、所望の位置に半田フィレット応力緩和構造61を形成することができる。一方、緩衝板4の側面43に溝44,45を形成しないと、半田フィレット応力緩和構造61が形成されなかったり、側面43の一部の偏った位置にしか半田フィレット応力緩和構造61が形成されなかったりして、確実に形成することが困難である。
(2)略矩形形状の緩衝板4に溝44,45を形成しないと、略矩形形状の緩衝板4の4隅に半田層6の熱応力や歪みが集中する。しかし、緩衝板4の角の部分に溝44を設けたので、半田層6の熱応力や歪みは分散され、半田層6の信頼性が高くなる。
以上の実施形態による半導体装置1を次のように変形することができる。
(1)緩衝板4の形状は矩形形状であったが、多角形形状でもよい。また、図4に示すように、多角形形状(たとえば、矩形形状)の緩衝板4Aの角に相当する部分のみに溝44を設けるようにしてもよい。半田層6の応力は多角形形状の角の頂点に集中するので、角に溝44を形成することによってその応力が分散され、半田層6の信頼性が高くなる。
(2)緩衝板4の溝44,45の底面45aの全部を半田で覆う半田フィレット応力緩和構造61であったが、図5(a)および図5(b)に示すように、緩衝板4の溝44,45の底面45aの一部を半田で覆う半田フィレット応力緩和構造62でもよい。この場合も、半田接合部に発生する熱応力や歪みが分散され、半田層6の信頼性が高くなる。上式(1)より、溝の間隔によって半田が緩衝板4の溝44,45の底面45aの一部を覆う場合がある。また、半田接合を行うときの熱処理温度で半田の表面張力や液体接触角などが変わるので、半田が緩衝板4の溝44,45の底面45aの一部を覆う場合がある。
(3)図6(a)および図6(b)に示すように、緩衝板4の側面43においても半田フィレット応力緩和構造63が形成されるようにしてもよい。緩衝板4の側面43の半田接合部にかかる熱応力や歪みが分散され、半田層6の信頼性が高くなる。半田接合を行うときの熱処理温度で緩衝板4の側面43に対する半田の濡れ性が変わるので、半田が緩衝板4の緩衝板4の側面43を覆う場合がある。
(4)図7(a)に示すように、溝44,45の角を平面的に面取り加工してもよい。半田接合部の熱応力や歪みは角の部分に集中するので、半田接合部の熱応力や歪みの集中を緩和することができる。また、図7(b)に示すように、溝44,45の角が曲面になるように溝44,45の角をフィレット加工してもよい。この場合も、半田接合部の熱応力や歪みを緩和することができる。
(5)溝を構成する面の少なくとも一部が確実に半田で覆われれば、緩衝板4の側面43に形成する溝44,45の底面は緩衝板4の主面41,42に対して垂直面であることに限定されない。たとえば、図7(c)に示すように、垂直面以外の傾斜面であってもよい。緩衝板4の裏主面42と溝の底面とのなす角を鈍角にすることによって、緩衝板4の裏主面42と溝の底面とで構成される角の部分の熱応力や歪みの集中を緩和することができる。
(6)溝を構成する面の少なくとも一部が確実に半田で覆われれば、緩衝板4の側面43に形成する溝44,45の断面形状は、略コの字形状に限定されない。たとえば、図7(d)に示すように、円弧形状であってもよい。
(7)緩衝板4に形成される溝44,45の幅は、半田を溶融する工程において、毛細管現象により溝44,45における半田の液面が上昇する幅であれば、限定されない。
本発明は、その特徴的構成を有していれば、以上説明した実施の形態になんら限定されない。
図1(a)は本発明の実施形態の半導体装置の斜視図であり、図1(b)は図1(a)のA−A線断面図であり、図1(c)は図1(a)のB−B線断面図である。 本発明の実施形態の緩衝板の斜視図である。 緩衝板の溝に半田フィレット応力緩和構造が形成される原理を説明するための図である。 本発明の実施形態の緩衝板の変形例の斜視図である。 図5(a)は緩衝板の溝に形成する半田フィレット応力緩和構造の変形例を説明するための半導体装置の斜視図であり、図5(b)は図5(a)のA−A線断面図であり、図5(c)は図5(a)のB−B線断面図である。 図6(a)は緩衝板の側面に半田フィレット応力緩和構造を形成した半導体装置の斜視図であり、図6(b)は図6(a)のA−A線断面図であり、図6(c)は図6(a)のB−B線断面図である。 図7(a)は角を面取り加工した緩衝板の溝を説明するための図であり、図7(b)は角をフィレット加工した緩衝板の溝を説明するための図であり、図7(c)は底面を傾斜面にした緩衝板の溝を説明するための図であり、図7(d)は断面形状が円弧形状である緩衝板の溝を説明するための図である。
符号の説明
1 半導体装置 2 半導体素子
3 金属電極層 4,4A 緩衝板
5,6 半田層素子 41 表主面
42 裏主面 43 側面
44,45 溝孔 45a 底面
61,62,63 半田フィレット応力緩和構造

Claims (5)

  1. 半導体素子と、
    前記半導体素子より発生する熱を伝導する金属電極層と、
    前記半導体素子と前記金属電極層との間の熱応力を緩和する緩衝板とを備え、
    前記緩衝板は、第1の主面において前記半導体素子と接合し、第2の主面において、半田層を介して前記金属電極層と接合し、
    前記緩衝板の外周縁に、前記第1の主面から前記第2の主面に貫通する溝を設け、前記溝の底面の少なくとも一部が前記半田層の半田で覆われていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記緩衝板は略多角形体であり、その角の部分に前記溝を形成したことを特徴とする半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記緩衝板は略多角形体であり、その辺の部分に前記溝を形成したことを特徴とする半導体装置。
  4. 請求項1乃至3のいずれか1項に記載の半導体装置において、
    前記溝の角の部分を面取り加工またはフィレット加工したことを特徴とする半導体装置。
  5. 請求項1または請求項2に記載の半導体装置において、
    前記溝の底面と前記第2の主面とのなす角が鈍角であることを特徴とする半導体装置。
JP2007202549A 2007-08-03 2007-08-03 半導体装置 Pending JP2009038272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007202549A JP2009038272A (ja) 2007-08-03 2007-08-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007202549A JP2009038272A (ja) 2007-08-03 2007-08-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2009038272A true JP2009038272A (ja) 2009-02-19

Family

ID=40439906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007202549A Pending JP2009038272A (ja) 2007-08-03 2007-08-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2009038272A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946909B2 (en) 2010-06-21 2015-02-03 Samsung Electronics Co., Ltd. Semiconductor package having gap-filler injection-friendly structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946909B2 (en) 2010-06-21 2015-02-03 Samsung Electronics Co., Ltd. Semiconductor package having gap-filler injection-friendly structure

Similar Documents

Publication Publication Date Title
JP6191775B2 (ja) 半導体装置
JP4989552B2 (ja) 電子部品
JP5593864B2 (ja) 半導体装置冷却器
JP2011054732A (ja) 半導体モジュール
JPWO2020116116A1 (ja) 半導体装置
US11862598B2 (en) Semiconductor device
JP2009070907A (ja) 半導体装置
JP7414073B2 (ja) 半導体モジュール
US20180337153A1 (en) Semiconductor module, base plate of semiconductor module, and method of manufacturing semiconductor device
JP4722514B2 (ja) 半導体装置および該半導体装置用絶縁基板
JP4498966B2 (ja) 金属−セラミックス接合基板
JP2009038272A (ja) 半導体装置
JP5855361B2 (ja) 半導体装置
JP4016867B2 (ja) 半導体装置
JP2001035977A (ja) 半導体装置用容器
JP6992913B2 (ja) リードフレーム配線構造及び半導体モジュール
JP2007012725A (ja) 半導体装置
JP7172846B2 (ja) 半導体装置
WO2020045274A1 (ja) パッケージ構造、半導体装置およびパッケージ構造の形成方法
JP7147186B2 (ja) 半導体装置
JP2021093425A (ja) 半導体モジュール
JP2016134547A (ja) 半導体装置
JP2016134586A (ja) パワー半導体モジュール
JP2006294729A (ja) 半導体装置
JP2019009280A (ja) 半導体装置