JP2009038253A - Method of forming iii-v compound semiconductor layer - Google Patents

Method of forming iii-v compound semiconductor layer Download PDF

Info

Publication number
JP2009038253A
JP2009038253A JP2007202151A JP2007202151A JP2009038253A JP 2009038253 A JP2009038253 A JP 2009038253A JP 2007202151 A JP2007202151 A JP 2007202151A JP 2007202151 A JP2007202151 A JP 2007202151A JP 2009038253 A JP2009038253 A JP 2009038253A
Authority
JP
Japan
Prior art keywords
temperature
iii
ash
compound semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007202151A
Other languages
Japanese (ja)
Inventor
Norihiro Saga
宣弘 嵯峨
Hideyuki Doi
秀之 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007202151A priority Critical patent/JP2009038253A/en
Publication of JP2009038253A publication Critical patent/JP2009038253A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of forming a III-V compound semiconductor layer capable of reducing a hydrogen concentration in a III-V compound semiconductor crystal containing Ga (group III) and arsenic and nitrogen (group V) and reducing pile-up on a regrowth interface as well. <P>SOLUTION: After elevating the temperature of a substrate 31 to a first temperature T1 in an atmosphere containing AsH<SB>3</SB>, the substrate 31 is thermally cleaned at the first temperature T1 while making the AsH<SB>3</SB>sufficiently smaller than a supply amount 5 to 15 sccm when growing a crystal using the AsH<SB>3</SB>flow. After the thermal treatment, the supply of the AsH<SB>3</SB>is stopped and metal arsenic is supplied. In an MBE apparatus 13, first to third III-V compound semiconductor layers 33, 35 and 37 are grown on the substrate 31 using metal As. The first III-V compound semiconductor layer 33 is GaAs, the second III-V compound semiconductor layer 35 is GaInNAs, and the third III-V compound semiconductor layer 37 is GaAs. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、III−V化合物半導体層を形成する方法に関する。   The present invention relates to a method for forming a III-V compound semiconductor layer.

非特許文献1には、GaInNAsを分子線エピタキシ(MBE)法で成長することが記載されている。この成長において、固体ヒ素がAsソースとして使用された。また、AsHを用いたガスソースMBEによるGaInNAs成長では、1×1018cm−3レベルの水素がGaInNAsに取り込まれていた。ガスソースMBEではAsH流量は5〜15sccmである。
J. Cryst. Growth, 227-228 (2001), p521-526
Non-Patent Document 1 describes that GaInNAs is grown by molecular beam epitaxy (MBE). In this growth, solid arsenic was used as the As source. Further, in the GaInNAs growth by the gas source MBE using AsH 3 , hydrogen at a level of 1 × 10 18 cm −3 was taken into GaInNAs. In the gas source MBE, the AsH 3 flow rate is 5 to 15 sccm.
J. Cryst. Growth, 227-228 (2001), p521-526

AsHを用いたガスソースMBE成長によるGaInNAsには、水素が取り込まれる。これに比べて、固体Asソースを用いた固体ソースMBE成長によるGaInNAsでは、水素濃度はSIMSの検出限界未満である。ところが、固体Asソースを用いたMBEでは、発明者らの知見によれば、III−V化合物半導体の構成元素と異なる不純物が再成長界面にパイルアップしている。 Hydrogen is taken into GaInNAs by gas source MBE growth using AsH 3 . In contrast, in GaInNAs by solid source MBE growth using a solid As source, the hydrogen concentration is below the detection limit of SIMS. However, in MBE using a solid As source, according to the knowledge of the inventors, impurities different from the constituent elements of the III-V compound semiconductor pile up at the regrowth interface.

本発明は、このような事情を鑑みて為されたものであり、III族としてGaとV族としてヒ素および窒素を含むIII−V化合物半導体結晶中の水素濃度を低減可能であると共に、再成長界面におけるパイルアップも低減可能な、III−V化合物半導体層を形成する方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and it is possible to reduce the hydrogen concentration in a III-V compound semiconductor crystal containing Ga as a group III and arsenic and nitrogen as a group V, and regrowth. It is an object of the present invention to provide a method for forming a III-V compound semiconductor layer that can reduce pileup at the interface.

本発明の一側面は、分子線エピタキシ法でIII−V化合物半導体層を形成する方法である。この方法は、(a)V族としてヒ素を含むIII−V化合物半導体からなる表面を有する基板を分子線エピタキシ装置に配置した後に、AsHを含む雰囲気中で前記基板の温度を第1の温度に上昇する工程と、(b)AsHを含む雰囲気中において、前記第1の温度で前記基板を熱処理する工程と、(c)前記熱処理の後に、AsHの供給を停止する工程と、(d)前記分子線エピタキシ装置で金属Asを用いて、第1のIII−V化合物半導体層を第2の温度で成長する工程と、(e)前記分子線エピタキシ装置で金属Asを用いて、第2のIII−V化合物半導体層を第3の温度で成長する工程とを備え、前記第1および第2のIII−V化合物半導体層の一方は、III族としてGaとV族としてヒ素を含む第1の半導体から成り、前記第1および第2のIII−V化合物半導体層の他方は、III族としてGaとV族としてヒ素および窒素を含む第2の半導体から成る。 One aspect of the present invention is a method for forming a III-V compound semiconductor layer by molecular beam epitaxy. In this method, (a) a substrate having a surface made of a III-V compound semiconductor containing arsenic as a group V is placed in a molecular beam epitaxy apparatus, and then the temperature of the substrate is set to a first temperature in an atmosphere containing AsH 3. (B) a step of heat-treating the substrate at the first temperature in an atmosphere containing AsH 3 , (c) a step of stopping the supply of AsH 3 after the heat treatment, ( d) a step of growing a first III-V compound semiconductor layer at a second temperature using metal As in the molecular beam epitaxy apparatus; and (e) a process using metal As in the molecular beam epitaxy apparatus. A step of growing a second III-V compound semiconductor layer at a third temperature, wherein one of the first and second III-V compound semiconductor layers includes Ga as Group III and arsenic as Group V. 1 semiconductor, the first and The other second III-V compound semiconductor layer is made of a second semiconductor containing arsenic and nitrogen as Ga and group V as a Group III.

この発明によれば、AsHを含む雰囲気中で基板の温度を第1の温度に上昇するので、V族としてヒ素を含むIII−V化合物半導体の表面からのヒ素抜けを低減できる。また、AsHを含む雰囲気中において基板の熱処理を行って成長前にサーマルクリーニングを行うので、基板表面のコンタミネーションを除去できる。さらに、第1および第2のIII−V化合物半導体層を分子線エピタキシ装置で金属Asを用いて成長するので、膜中の水素と窒素との結合に起因する品質の低下が抑制される。 According to this invention, since the temperature of the substrate is raised to the first temperature in an atmosphere containing AsH 3 , arsenic escape from the surface of the III-V compound semiconductor containing arsenic as a V group can be reduced. In addition, since the substrate is heat-treated in an atmosphere containing AsH 3 and thermal cleaning is performed before growth, contamination on the substrate surface can be removed. Furthermore, since the first and second III-V compound semiconductor layers are grown using metal As in a molecular beam epitaxy apparatus, deterioration in quality due to bonding between hydrogen and nitrogen in the film is suppressed.

本発明に係る方法では、AsHの供給を停止する前記工程では、前記第1の温度よりも低い第4の温度に温度を下げた後に、AsHの供給の停止が行われ、AsHの供給を停止する前記工程では、金属Asの供給を開始すると共に、金属Asの供給の後に前記第4の温度よりも高い前記第2の温度に温度を上げることが好ましい。本発明によれば、ヒ素抜けによる半導体表面の荒れを低減できる。 In the method according to the present invention, in the step of stopping the supply of AsH 3, after the temperature is lowered to the lower than the first temperature fourth temperature, it is performed stopping supply of AsH 3, the AsH 3 In the step of stopping the supply, it is preferable to start the supply of the metal As and raise the temperature to the second temperature higher than the fourth temperature after the supply of the metal As. According to the present invention, the roughness of the semiconductor surface due to arsenic loss can be reduced.

本発明に係る方法では、前記基板を熱処理する前記工程では、AsHに加えて金属Asを供給しており、AsHの供給を停止する前記工程では、金属Asが供給されていることが好ましい。 In the method according to the present invention, it is preferable that metal As is supplied in addition to AsH 3 in the step of heat-treating the substrate, and metal As is supplied in the step of stopping the supply of AsH 3. .

この発明によれば、熱処理の後に、AsHの供給を停止する際に金属ヒ素によりヒ素雰囲気が維持されるので、ヒ素抜けによる半導体表面の荒れを低減できる。 According to the present invention, since the arsenic atmosphere is maintained by the metal arsenic when the supply of AsH 3 is stopped after the heat treatment, the roughness of the semiconductor surface due to arsenic removal can be reduced.

本発明に係る方法では、前記第2の半導体は、III族としてGaおよびInとV族としてヒ素および窒素を含んでいることが好ましい。この方法によれば、III族としてGaおよびInとV族としてヒ素および窒素を含む半導体において、水素と窒素との結合による光学特性の低下を抑制できる。   In the method according to the present invention, the second semiconductor preferably contains Ga and In as a group III and arsenic and nitrogen as a group V. According to this method, in a semiconductor containing Ga and In as group III and arsenic and nitrogen as group V, it is possible to suppress a decrease in optical characteristics due to the bond between hydrogen and nitrogen.

本発明に係る方法では、前記第2の半導体は、GaInNAs、GaInNAsSb、GaNAsおよびGaNAsSbのいずれかを含むことができる。また、本発明に係る方法では、前記第1の半導体は、GaAs、GaNAsおよびGaInNAsのいずれかを含むことができる。ただし、第1の半導体は、第2の半導体のバンドギャプエネルギーより大きいバンドギャップエネルギーを有する。   In the method according to the present invention, the second semiconductor may include any of GaInNAs, GaInNAsSb, GaNAs, and GaNASSb. In the method according to the present invention, the first semiconductor may include any one of GaAs, GaNAs, and GaInNAs. However, the first semiconductor has a band gap energy larger than that of the second semiconductor.

本発明に係る方法では、前記第2の半導体は、半導体光素子の量子井戸構造の井戸層のために用いられることができる。本発明によれば、単層膜からなる活性層だけでなく、単一量子井戸構造および多重量子井戸構造の活性層においても、ヒ素抜けによる半導体表面の荒れを低減できると共に、非発光中心の生成を抑制できる。   In the method according to the present invention, the second semiconductor can be used for a well layer of a quantum well structure of a semiconductor optical device. According to the present invention, not only an active layer composed of a single layer film but also an active layer having a single quantum well structure and a multiple quantum well structure can reduce the roughness of the semiconductor surface due to arsenic removal and generate a non-luminescent center. Can be suppressed.

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。   The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.

以上説明したように、本発明によれば、III−V化合物半導体層を形成する方法が提供され、この方法によれば、III族としてGaとV族としてヒ素および窒素を含むIII−V化合物半導体結晶中の水素濃度を低減可能であると共に、再成長界面におけるパイルアップも低減可能になる。   As described above, according to the present invention, a method for forming a III-V compound semiconductor layer is provided. According to this method, a III-V compound semiconductor containing Ga as Group III and arsenic and nitrogen as Group V is provided. It is possible to reduce the hydrogen concentration in the crystal and to reduce pile-up at the regrowth interface.

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII−V化合物半導体層を形成する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。   The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Next, embodiments of the method for forming a III-V compound semiconductor layer of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.

図1は、半導体膜を製造するための結晶成長装置の一例を示す図面である。図2は、本実施の形態に係るIII−V化合物半導体層を形成する方法の主要な工程を示す模式図である。結晶成長装置としては、図1に示されるような分子線エピタキシ(MBE)装置13を用いる。詳細に説明すると、MBE装置13は、チャンバ13aと、基板Wを保持するホルダ13bと、ソース13cと、RHEEDといったモニタ装置13dと、真空ポンプが接続された排気口13eとを含む。ソース13cには、熱処理用のAsH源17、V族原料源19、21、III族原料源23、25、その他のソース27、29を含む。V族原料源19は、金属ヒ素を供給するるバルブクラッカーセルを有する。V族原料源21は窒素を供給するラジカルガンを有すIII族原料源23はガリウム(Ga)を供給し、III族原料源25はインジウム(In)を供給する。その他のソース27、29は、例えばn型ドーパント、p型ドーパント、或いは他の原料源のための使用される。 FIG. 1 is a drawing showing an example of a crystal growth apparatus for manufacturing a semiconductor film. FIG. 2 is a schematic diagram showing main steps of a method for forming a III-V compound semiconductor layer according to the present embodiment. As a crystal growth apparatus, a molecular beam epitaxy (MBE) apparatus 13 as shown in FIG. 1 is used. More specifically, the MBE apparatus 13 includes a chamber 13a, a holder 13b for holding the substrate W, a source 13c, a monitor apparatus 13d such as RHEED, and an exhaust port 13e to which a vacuum pump is connected. The source 13 c includes an AsH 3 source 17 for heat treatment, a group V source sources 19 and 21, a group III source sources 23 and 25, and other sources 27 and 29. The group V raw material source 19 has a valve cracker cell for supplying metal arsenic. The group V source 21 having a radical gun for supplying nitrogen supplies gallium (Ga), and the group III source 25 supplies indium (In). Other sources 27, 29 are used, for example, for n-type dopants, p-type dopants, or other source sources.

図2を参照しながら、III−V化合物半導体層を形成する方法の主要な工程を説明する。まず、V族としてヒ素を含むIII−V化合物半導体からなる表面を有する基板をMBE装置13に配置する。ホルダ13b上には、基板31が配置されている。本実施例では、基板31としてn型GaAs基板を用いるが、これ以外に、p型GaAs基板、ノンドープGaAs基板等も使用できる。しかしながら、基板31はこれに限定されること無く、V族としてヒ素を含むIII−V化合物半導体からなる表面を有するように半導体基板上に一または複数のIII−V化合物半導体層を成長して形成されたエピタキシャル基板を基板として使用できる。次いで、図2(a)に示されるように、AsHを含む雰囲気中で基板31の温度を第1の温度T1へ向けて上昇する。AsHを含む雰囲気中で基板31の温度を上昇するので、III−V化合物半導体表面からのヒ素抜けを低減できる。図2(b)に示されるように、AsHを含む雰囲気中において、第1の温度T1で基板31を熱処理する。RHEEDといった表面観察装置を用いて回折パターンを観察したとき、2×4倍の回折パターンが観測されれば、自然酸化膜が除去されている。AsHを含む雰囲気中において基板31の熱処理により成長前にサーマルクリーニングを行うので、基板表面のコンタミネーションを除去できる。故に、基板表面における酸素、炭素等の不純物のパイルアップが減少する。第1の温度T1は、例えば摂氏580度であり、また、この温度範囲は、摂氏550度〜摂氏620度以下であることができる。例えば1sccm程度のAsHの供給量により、サーマルクリーニングを行うことができる。この供給量は、AsHを用いて結晶成長する際の供給量(ガスソースMBEにおける供給量)、例えば5〜15sccmに比べて十分に小さい。また、この熱処理は結晶成長が行われないので、成長中の水素の取り込みもない。さらに、この熱処理中に生成された活性水素は、結晶成長が開始されるまでに十分に排気されるようにできる。 The main steps of the method for forming the III-V compound semiconductor layer will be described with reference to FIG. First, a substrate having a surface made of a III-V compound semiconductor containing arsenic as a group V is arranged in the MBE apparatus 13. A substrate 31 is disposed on the holder 13b. In this embodiment, an n-type GaAs substrate is used as the substrate 31, but a p-type GaAs substrate, a non-doped GaAs substrate, or the like can also be used. However, the substrate 31 is not limited to this, and one or a plurality of III-V compound semiconductor layers are grown on the semiconductor substrate so as to have a surface made of a III-V compound semiconductor containing arsenic as a V group. The formed epitaxial substrate can be used as a substrate. Next, as shown in FIG. 2A, the temperature of the substrate 31 is raised toward the first temperature T1 in an atmosphere containing AsH 3 . Since the temperature of the substrate 31 is increased in an atmosphere containing AsH 3 , arsenic escape from the surface of the III-V compound semiconductor can be reduced. As shown in FIG. 2B, the substrate 31 is heat-treated at the first temperature T1 in an atmosphere containing AsH 3 . When the diffraction pattern is observed using a surface observation device such as RHEED, if a 2 × 4 times diffraction pattern is observed, the natural oxide film is removed. Since thermal cleaning is performed before growth by heat treatment of the substrate 31 in an atmosphere containing AsH 3 , contamination on the substrate surface can be removed. Therefore, pileup of impurities such as oxygen and carbon on the substrate surface is reduced. The first temperature T1 is, for example, 580 degrees Celsius, and the temperature range may be 550 degrees Celsius to 620 degrees Celsius. For example, thermal cleaning can be performed with a supply amount of AsH 3 of about 1 sccm. This supply amount is sufficiently smaller than the supply amount (supply amount in the gas source MBE) at the time of crystal growth using AsH 3 , for example, 5 to 15 sccm. In addition, since the crystal growth is not performed in this heat treatment, hydrogen is not taken up during the growth. Furthermore, the active hydrogen generated during the heat treatment can be sufficiently exhausted before crystal growth is started.

この熱処理の後に、AsHの供給を停止する。図2(c)に示されるように、この停止と共に、金属ヒ素を供給する。AsHの供給を停止した後に十分な期間を取って、雰囲気の切り替わり(例えば活性水素の除去)を確実にする。これにより、チャンバ内に残留する水素の量が低減される。 After this heat treatment, the supply of AsH 3 is stopped. As shown in FIG. 2 (c), metal arsenic is supplied together with this stop. A sufficient period is taken after the supply of AsH 3 is stopped to ensure a change of atmosphere (eg removal of active hydrogen). This reduces the amount of hydrogen remaining in the chamber.

次いで、MBE装置13で金属Asを用いて、第1のIII−V化合物半導体層33を基板31に第2の温度T2で成長する。第1のIII−V化合物半導体層33は、III族としてGaとV族としてヒ素を含む第1の半導体から成り、例えばGaAs等である。本実施例では、金属ヒ素の供給に加えてガリウムを供給して、GaAsを成長する。第2の温度T2は、例えば摂氏580度であり、また、この温度範囲は、摂氏500度〜摂氏600度以下であることができる。必要な場合には、成長中に基板温度を第2の温度T2から、引き続く成長のための第3の温度T3に徐々に変化させることができる。これは成長中断して温度変更する場合には不純物が界面にパイルアップする可能性があるためである。   Next, the first III-V compound semiconductor layer 33 is grown on the substrate 31 at the second temperature T2 using the metal As in the MBE apparatus 13. The first III-V compound semiconductor layer 33 is made of a first semiconductor containing Ga as a group III and arsenic as a group V, and is made of, for example, GaAs. In this embodiment, GaAs is grown by supplying gallium in addition to supplying metal arsenic. The second temperature T2 is, for example, 580 degrees Celsius, and the temperature range can be 500 degrees Celsius to 600 degrees Celsius. If necessary, the substrate temperature can be gradually changed during the growth from the second temperature T2 to the third temperature T3 for subsequent growth. This is because impurities may pile up at the interface when the growth is interrupted and the temperature is changed.

続いて、MBE装置13で金属Asを用いて、第2のIII−V化合物半導体層35を第3の温度で成長する。第2のIII−V化合物半導体層35は、III族としてGaとV族としてヒ素および窒素を含む第2の半導体から成り、例えばGaInNAs等である。本実施例では、金属ヒ素に加えてガリウム、インジウム、窒素を供給して、GaInNAsを成長する。第3の温度T3は、例えば摂氏450度であり、また、この温度範囲は、摂氏350度〜摂氏480度以下であることができる。   Subsequently, the second III-V compound semiconductor layer 35 is grown at the third temperature using the metal As in the MBE apparatus 13. The second III-V compound semiconductor layer 35 is made of a second semiconductor containing Ga as a group III and arsenic and nitrogen as a group V, for example, GaInNAs. In this embodiment, GaInNAs is grown by supplying gallium, indium and nitrogen in addition to metal arsenic. The third temperature T3 is, for example, 450 degrees Celsius, and the temperature range can be 350 degrees Celsius to 480 degrees Celsius.

この後に、MBE装置13で金属Asを用いて、第3のIII−V化合物半導体層37を基板31に成長する。この成長は、例えば温度T5で行われることができる。第3のIII−V化合物半導体層37は、III族としてGaとV族としてヒ素を含む第3の半導体から成り、例えばGaAs等である。本実施例では、金属ヒ素の供給に加えてガリウムを供給して、GaAsを成長する。成長温度T5は、例えば摂氏580度であり、また、この温度範囲は、摂氏500度〜摂氏600度以下であることができる。必要な場合には、成長中に基板温度を第3の温度T3から成長温度T5に徐々に変化させることができる。これは成長中断して温度変更する場合には不純物がパイルアップする可能性があるためである。   Thereafter, a third III-V compound semiconductor layer 37 is grown on the substrate 31 using metal As in the MBE apparatus 13. This growth can be performed at a temperature T5, for example. The third III-V compound semiconductor layer 37 is made of a third semiconductor containing Ga as a group III and arsenic as a group V, for example, GaAs. In this embodiment, GaAs is grown by supplying gallium in addition to supplying metal arsenic. The growth temperature T5 is, for example, 580 degrees Celsius, and the temperature range can be 500 degrees Celsius to 600 degrees Celsius. If necessary, the substrate temperature can be gradually changed from the third temperature T3 to the growth temperature T5 during the growth. This is because impurities may pile up when the growth is interrupted and the temperature is changed.

第1〜第3のIII−V化合物半導体層33、35、37をMBE装置13で金属Asを用いて成長するので、第2のIII−V化合物半導体層35中の窒素と水素との結合に起因する品質の低下が抑制される。   Since the first to third III-V compound semiconductor layers 33, 35, and 37 are grown using the metal As in the MBE apparatus 13, the bond between nitrogen and hydrogen in the second III-V compound semiconductor layer 35 is achieved. The resulting deterioration in quality is suppressed.

第1および第3の半導体は、例えばGaAs、GaNAsおよびGaInNAsのいずれかを含むことができる。ただし、第1および第3の半導体は、第2の半導体のバンドギャップエネルギーより大きいバンドギャップエネルギーを有する。好ましくは、第2のIII−V化合物半導体層35の第2の半導体は、III族としてGaおよびInとV族としてヒ素および窒素を含んでいる。III族としてGaおよびInとV族としてヒ素および窒素を含む半導体において、水素と窒素との結合による非発光中心の生成を抑制できる。また、第2の半導体は、例えばGaInNAs、GaInNAsSb、GaNAsおよびGaNAsSbのいずれかを含むことができる。   The first and third semiconductors can include, for example, any of GaAs, GaNAs, and GaInNAs. However, the first and third semiconductors have a band gap energy larger than that of the second semiconductor. Preferably, the second semiconductor of the second III-V compound semiconductor layer 35 contains Ga and In as group III and arsenic and nitrogen as group V. In a semiconductor containing Ga and In as group III and arsenic and nitrogen as group V, generation of a non-radiative center due to a bond between hydrogen and nitrogen can be suppressed. In addition, the second semiconductor can include, for example, any of GaInNAs, GaInNAsSb, GaNAs, and GaNASSb.

この熱処理の後に、AsHの供給を停止する工程では、第1の温度T1よりも低い第4の温度T4に基板温度を下げた後に、AsHの供給を停止することが好ましい。また、この工程で、金属Asの供給を開始すると共に、この後に第3の温度T3よりも高い第2の温度T2に基板温度を上げることが好ましい。AsHを十分排気してから昇温することによりバックグラウンドのH濃度を下げることができる。AsHおよびAsを供給しない期間を設けることによって真空度に基づきAsHが十分排気されていることを昇温前に確認することができるので、Asを供給しない時間を設けることが好適である。
この方法によれば、AsHからを金属Asへの切り替えを、熱処理温度および成長温度よりも低い温度で行うので、ヒ素抜けによる半導体表面の荒れを低減できる。第4の温度T4は、例えば摂氏200度であり、また、この温度範囲は、摂氏100度〜摂氏450度以下であることができる。
In the step of stopping the supply of AsH 3 after the heat treatment, it is preferable to stop the supply of AsH 3 after the substrate temperature is lowered to the fourth temperature T4 lower than the first temperature T1. In this step, it is preferable that the supply of the metal As is started and the substrate temperature is raised to a second temperature T2 higher than the third temperature T3 thereafter. The background H concentration can be lowered by raising the temperature after exhausting AsH 3 sufficiently. By providing a period during which AsH 3 and As are not supplied, it is possible to confirm that AsH 3 has been sufficiently exhausted based on the degree of vacuum before raising the temperature. Therefore, it is preferable to provide a time during which As is not supplied.
According to this method, switching from AsH 3 to metal As is performed at a temperature lower than the heat treatment temperature and the growth temperature, so that the roughness of the semiconductor surface due to arsenic loss can be reduced. The fourth temperature T4 is, for example, 200 degrees Celsius, and the temperature range may be 100 degrees Celsius to 450 degrees Celsius.

或いは、熱処理工程では、AsHに加えて金属Asを供給することができる。AsHの分解によって生成された活性水素の働きにより、サーマルクリーニングが行われる。また、AsHの供給を停止する工程では、AsHに加えて金属Asを供給していることが好ましい。熱処理の後に、AsHの供給を停止する際に金属ヒ素によりヒ素雰囲気が維持されるので、ヒ素抜けによる半導体表面の荒れを低減できる。また、金属ヒ素の供給により、ヒ素供給源の切り替えをために温度の昇降を行わなくても良い。 Alternatively, in the heat treatment step, metal As can be supplied in addition to AsH 3 . Thermal cleaning is performed by the action of active hydrogen generated by the decomposition of AsH 3 . Further, in the step of stopping supply of AsH 3, it is preferable that supply metal As in addition to AsH 3. Since the arsenic atmosphere is maintained by metal arsenic when the supply of AsH 3 is stopped after the heat treatment, the roughness of the semiconductor surface due to arsenic removal can be reduced. Further, it is not necessary to raise or lower the temperature in order to switch the arsenic supply source by supplying metal arsenic.

(実施例)
GaAs基板をMBE成長室に導入し、1sccmの供給量でAsHを流しながら、基板温度を摂氏580度まで昇温した。この温度で20分間保持してサーマルクリーニングを行った。チャンバの真空度は1×10−5Torr(1Torr=133.3Paで換算される)であった。RHEEDで回折パターンを観察したところ、自然酸化膜が除去されて2×4倍の回折パターンが観測された。基板温度を摂氏200度に下げた後に、AsHの供給を停止すると共に、金属As原料のバルブを開いた。金属ヒ素のフラックス強度は2×10−5Torrに設定した。このAsフラックスを供給しながら、基板温度を摂氏580度に昇温した。
(Example)
A GaAs substrate was introduced into the MBE growth chamber, and the substrate temperature was raised to 580 degrees Celsius while flowing AsH 3 at a supply rate of 1 sccm. Thermal cleaning was performed by holding at this temperature for 20 minutes. The degree of vacuum of the chamber was 1 × 10 −5 Torr (converted to 1 Torr = 133.3 Pa). When the diffraction pattern was observed with RHEED, the natural oxide film was removed and a 2 × 4 times diffraction pattern was observed. After the substrate temperature was lowered to 200 degrees Celsius, the supply of AsH 3 was stopped and the metal As raw material valve was opened. The flux strength of metal arsenic was set to 2 × 10 −5 Torr. The substrate temperature was raised to 580 degrees Celsius while supplying this As flux.

温度が十分に安定した後に、Asフラックスに加えて、Gaシャッタを開いてガリウムフラックスを供給して、GaAsバッファの成長を開始した。0.5μmのGaAsバッファ層を成長した。この成長を行いながら基板温度を毎秒一度(1deg/秒)の割合で摂氏450度に降温した。温度が十分に安定した後に、InセルのシャッタおよびおよびNラジカルガンのシャッタを開けて、InフラックスおよびNフラックスを供給して7nmのGaInNAs層を成長した。InセルのシャッタおよびおよびNラジカルガンのシャッタを閉じ、さらに、0.1μmのGaAsキャップ層を成長してエピタキシャル基板Aを作製した。この成長を行いながら、この成長を行いながら基板温度を毎秒一度(1deg/秒)の割合で摂氏580度に昇温した。   After the temperature was sufficiently stabilized, in addition to As flux, the Ga shutter was opened and gallium flux was supplied to start the growth of the GaAs buffer. A 0.5 μm GaAs buffer layer was grown. While performing this growth, the substrate temperature was lowered to 450 degrees Celsius at a rate of 1 degree / second per second. After the temperature was sufficiently stabilized, the In cell shutter and the N radical gun shutter were opened, and a 7 nm GaInNAs layer was grown by supplying In flux and N flux. An In-cell shutter and an N radical gun shutter were closed, and a GaAs cap layer of 0.1 μm was grown to prepare an epitaxial substrate A. While performing this growth, the substrate temperature was raised to 580 degrees Celsius at a rate of once per second (1 deg / sec) while performing this growth.

この実験とは別の実験において、チャンバの真空度は2×10−5Torrになるように金属ヒ素にみを供給して、摂氏580度の基板温度で20分間保持してサーマルクリーニングを行った。RHEED回折パターンを観察したところ、自然酸化膜が除去されて2×4倍の回折パターンが観測された。この後に、同様にして、0.5μmのGaAsバッファ層、7nmのGaInNAs層、および0.1μmのGaAsキャップ層を成長してエピタキシャル基板Rを作製した。 In an experiment different from this experiment, metal arsenic was supplied so that the degree of vacuum in the chamber was 2 × 10 −5 Torr, and the substrate was maintained at a substrate temperature of 580 degrees Celsius for 20 minutes for thermal cleaning. . When the RHEED diffraction pattern was observed, the natural oxide film was removed, and a 2 × 4 times diffraction pattern was observed. Thereafter, similarly, a 0.5 μm GaAs buffer layer, a 7 nm GaInNAs layer, and a 0.1 μm GaAs cap layer were grown to produce an epitaxial substrate R.

Arレーザ励起によるフォトルミネッセンス(PL)スペクトルの測定を行ったところ、エピタキシャル基板A(AsHクリーニング)のPLスペクトル強度は、エピタキシャル基板R(金属Asクリーニング)のPLスペクトル強度の6倍であった。また、SIMS分析により、エピタキシャル膜−基板の界面における不純物元素を調査した。界面にパイルアップした主要な不純物濃度の結果を示す。 When the photoluminescence (PL) spectrum by Ar laser excitation was measured, the PL spectrum intensity of the epitaxial substrate A (AsH 3 cleaning) was 6 times the PL spectrum intensity of the epitaxial substrate R (metal As cleaning). Further, the impurity element at the epitaxial film-substrate interface was investigated by SIMS analysis. The result of the main impurity concentration piled up at the interface is shown.

エピタキシャル基板R エピタキシャル基板A
酸素(O):2.39×1019 4.80×1017
炭素(C):9.18×1018 2.61×1018
硫黄(S):8.24×1016 2.30×1016
単位atoms/ccである。
AsHクリーニングのエピタキシャル基板Aにおける不純物パイルアップが、金属Asクリーニングのエピタキシャル基板Rに比べて減少している。
Epitaxial substrate R Epitaxial substrate A
Oxygen (O): 2.39 × 10 19 4.80 × 10 17
Carbon (C): 9.18 × 10 18 2.61 × 10 18
Sulfur (S): 8.24 × 10 16 2.30 × 10 16
The unit is atoms / cc.
Impurity pileup in the AsH 3 cleaning epitaxial substrate A is reduced compared to the metal As cleaning epitaxial substrate R.

金属As雰囲気のクリーニングに比べてAsH雰囲気のクリーニングでは、AsHの熱分解で生成する活性水素により、基板表面のクリーニングが促進され、炭素および酸素等の不純物が低減され、パイルアップが減少する。 In the cleaning of the AsH 3 atmosphere in comparison with the cleaning of the metal As atmosphere, cleaning of the substrate surface is promoted by active hydrogen generated by thermal decomposition of AsH 3 , impurities such as carbon and oxygen are reduced, and pile-up is reduced. .

したがって、エピタキシャル積層−基板の界面にパイルアップした不純物が非発光再結合中心を生成して、PLスペクトル強度を低下させている。一方、活性水素は、エピタキシャル成長中、特にNラジカルが存在するGaInNAs成長中に、結晶に取り込まれてGaInNAs活性層の光学特性を低下させている。   Therefore, impurities piled up at the epitaxial layer-substrate interface generate non-radiative recombination centers, thereby reducing the PL spectral intensity. On the other hand, active hydrogen is taken into the crystal during epitaxial growth, particularly during growth of GaInNAs in which N radicals are present, thereby reducing the optical characteristics of the GaInNAs active layer.

高温でAsH流量を0にすると、基板表面からAsが抜けて表面あれが発生する。ヒ素抜けを避けるために、上記実施例のように、結晶成長に先立って一旦温度を下げて、AsHの供給を金属Asの供給に切り替える必要がある。或いは、AsHおよび金属Asの両方を流してサーマルクリーニングをした後に、AsHの供給を停止してもよい。チャンバ中に残留したAsHから活性水素が結晶中に混入するのを避けるためには、AsH供給の停止の後に、十分な時間を排気のために与えてから結晶成長を開始することが特に好ましい。 When the AsH 3 flow rate is reduced to 0 at a high temperature, As is released from the substrate surface and surface roughness occurs. In order to avoid arsenic loss, it is necessary to lower the temperature once prior to crystal growth and switch the supply of AsH 3 to the supply of metal As, as in the above example. Alternatively, the supply of AsH 3 may be stopped after flowing AsH 3 and metal As and performing thermal cleaning. In order to avoid the active hydrogen from being mixed into the crystal from AsH 3 remaining in the chamber, it is particularly preferable to allow sufficient time for exhausting after the AsH 3 supply is stopped before starting crystal growth. preferable.

また、AsHによる表面クリーニングのための処理室とは別の真空チャンバにおいて成長を行ってもよい。AsHによる表面クリーニングは活性水素によるクリーニング効果が大きい。Hプラズマによるクリーニングも同様の効果が得られるけれども、プラズマによる処理では、基板表面へのプラズマダメージ(例えば、基板表面が水素でパッシベーションされる)が悪影響を与える可能性があるので、プラズマ条件を設定することが容易ではない。また、プラズマの制御は装置の状態に依存するので、プラズマの状態が不安定になることもある。したがって、プロセスの安定性、再現性、装置の維持管理の点から、AsHガスによる処理が優れている。 Further, the growth may be performed in a vacuum chamber different from the processing chamber for surface cleaning with AsH 3 . Surface cleaning with AsH 3 has a large cleaning effect with active hydrogen. Although cleaning with H 2 plasma can achieve the same effect, plasma processing can be adversely affected by plasma damage to the substrate surface (for example, the substrate surface is passivated with hydrogen). It is not easy to set. In addition, since plasma control depends on the state of the apparatus, the plasma state may become unstable. Therefore, the treatment with AsH 3 gas is excellent in terms of process stability, reproducibility, and maintenance of the apparatus.

引き続く説明から理解されるように、第2の半導体は、半導体光素子の量子井戸構造の井戸層のための用いられることができる。単層膜からなる活性層だけでなく、単一量子井戸構造および多重量子井戸構造の活性層においても、ヒ素抜けによる半導体表面の荒れを低減できると共に、非発光中心の生成を抑制できる。   As will be understood from the following description, the second semiconductor can be used for the well layer of the quantum well structure of the semiconductor optical device. In addition to the active layer formed of a single layer film, the active surface of the single quantum well structure and the multiple quantum well structure can reduce the roughness of the semiconductor surface due to arsenic removal and suppress the generation of non-luminescent centers.

図3は、半導体発光素子を作製する方法における主要な工程を示す工程フローである。工程S101において、SiドープのGaAs基板を準備する。引き続く結晶成長には、有機金属気相成長(MOVPE)法を用いる。Ga原料ガスとしてはTEGaを用いる。Al原料ガスとしては、TMAl(トリメチルアルミニウム)を用いた。In原料ガスとしては、TMInを用いる。As原料ガスとしてはTBAsを用いる。N原料ガスとしては、DMHyを用いる。必要な場合は、厚さ200nmのn型のGaAsバッファ層をGaAs基板上に成長する。工程S103において、GaAsバッファ層上に、厚さ1.5μmのn型のAlGaAsクラッド層を成長する。ここまでの工程により生産物をエピタキシャル基板W1として参照する。   FIG. 3 is a process flow showing the main processes in the method for manufacturing a semiconductor light emitting device. In step S101, a Si-doped GaAs substrate is prepared. For the subsequent crystal growth, a metal organic vapor phase epitaxy (MOVPE) method is used. TEGa is used as the Ga source gas. TMAl (trimethylaluminum) was used as the Al source gas. TMIn is used as the In source gas. TBAs is used as the As source gas. DMHy is used as the N source gas. If necessary, an n-type GaAs buffer layer having a thickness of 200 nm is grown on the GaAs substrate. In step S103, an n-type AlGaAs cladding layer having a thickness of 1.5 μm is grown on the GaAs buffer layer. The product is referred to as the epitaxial substrate W1 through the steps so far.

工程S105において、エピタキシャル基板1のAlGaAsクラッド層上に活性層を成長させる。具体的には、既に説明した熱処理を行った後に、MBE装置を用いて活性層を成長する。工程S105−1において、エピタキシャル基板W1をMBE装置に導入した後に、AsHを供給しながら、基板温度を熱処理温度まで上昇させる。工程S105−2では、AsH雰囲気中で熱処理を行って、エピタキシャル基板W1の表面をクリーニングする。工程S105−3では、AsHの供給から金属ヒ素の供給へ変更する。工程S105−4において、ガリウムおよび金属ヒ素を供給しながら厚さ140nmのアンドープのGaAsガイド層を成長し、工程S105−5において、ガリウム、インジウム、窒素および金属ヒ素を供給しながら厚さ7nmのアンドープのGaInNAs井戸層を成長し、工程S105−6において、金属ヒ素を供給しながら厚さ8nmのアンドープのGaAs障壁層を成長し、工程S105−7において、ガリウム、インジウム、窒素および金属ヒ素を供給しながら厚さ7nmのアンドープのGaInNAs井戸層を成長し、工程S105−8において、金属ヒ素を供給しながら厚さ140nmのアンドープのGaAsガイド層を成長する。これにより、活性層が形成される。ここまでの工程により生産物をエピタキシャル基板W2として参照する。 In step S105, an active layer is grown on the AlGaAs cladding layer of the epitaxial substrate 1. Specifically, after performing the heat treatment already described, an active layer is grown using an MBE apparatus. In step S105-1, after the epitaxial substrate W1 is introduced into the MBE apparatus, the substrate temperature is raised to the heat treatment temperature while supplying AsH 3 . In step S105-2, heat treatment is performed in an AsH 3 atmosphere to clean the surface of the epitaxial substrate W1. In Step S105-3, the supply is changed from AsH 3 supply to metal arsenic supply. In step S105-4, an undoped GaAs guide layer having a thickness of 140 nm is grown while supplying gallium and metal arsenic. In step S105-5, undoped 7 nm in thickness while supplying gallium, indium, nitrogen, and metal arsenic. In Step S105-6, an undoped GaAs barrier layer having a thickness of 8 nm is grown while supplying metal arsenic. In Step S105-7, gallium, indium, nitrogen and metal arsenic are supplied. Then, an undoped GaInNAs well layer having a thickness of 7 nm is grown. In step S105-8, an undoped GaAs guide layer having a thickness of 140 nm is grown while supplying metal arsenic. Thereby, an active layer is formed. The product is referred to as the epitaxial substrate W2 through the steps so far.

有機金属気相成長炉を用いて、工程S107において、エピタキシャル基板W2の活性層上に、厚さ1.5μmのp型のAlGaAsクラッド層を成長する。工程S109において、AlGaAsクラッド層上に、p型のGaAsコンタクト層を成長する。   In step S107, a p-type AlGaAs cladding layer having a thickness of 1.5 μm is grown on the active layer of the epitaxial substrate W2 using a metal organic chemical vapor deposition reactor. In step S109, a p-type GaAs contact layer is grown on the AlGaAs cladding layer.

必要な場合には、工程S111において、有機金属気相成長炉内においてターシャルブチルアルシンを供給した状態で20分間のアニールを行う。アニール温度は摂氏650度である。   If necessary, in step S111, annealing is performed for 20 minutes while supplying tertiary butylarsine in a metal organic chemical vapor deposition reactor. The annealing temperature is 650 degrees Celsius.

工程113においてアノードおよびカソードを形成する。このようにして発光ダイオードおよび半導体レーザを作製することができる。   In step 113, an anode and a cathode are formed. In this manner, a light emitting diode and a semiconductor laser can be manufactured.

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。また、本実施の形態では、半導体レーザといった半導体光素子を例示的に説明しているけれども、HEMTのような電子デバイスに適用することもできる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。   While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. In this embodiment, a semiconductor optical element such as a semiconductor laser is described as an example, but it can also be applied to an electronic device such as a HEMT. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.

図1は、半導体膜を製造するための結晶成長装置の一例を示す図面である。FIG. 1 is a drawing showing an example of a crystal growth apparatus for manufacturing a semiconductor film. 図2は、本実施の形態に係るIII−V化合物半導体層を形成する方法の主要な工程を示す模式図である。FIG. 2 is a schematic diagram showing main steps of a method for forming a III-V compound semiconductor layer according to the present embodiment. 図3は、半導体発光素子を作製する方法における主要な工程を示す工程フローである。FIG. 3 is a process flow showing the main processes in the method for manufacturing a semiconductor light emitting device.

符号の説明Explanation of symbols

13…分子線エピタキシ(MBE)装置、13a…チャンバ、13b…ホルダ、13c…ソース、13d…モニタ装置、13e…排気口、17…熱処理用のAsH源、19、21…V族原料源、23、25…III族原料源、27、29…その他のソース、31…基板、33…第1のIII−V化合物半導体層、35…第2のIII−V化合物半導体層、37…第3のIII−V化合物半導体層 13 ... molecular beam epitaxy (MBE) device, 13a ... chamber, 13b ... holder, 13c ... source, 13d ... monitor device, 13e ... exhaust port, 17 ... AsH 3 source for heat treatment, 19, 21 ... V group material source, 23, 25 ... Group III source, 27, 29 ... Other sources, 31 ... Substrate, 33 ... First III-V compound semiconductor layer, 35 ... Second III-V compound semiconductor layer, 37 ... Third III-V compound semiconductor layer

Claims (6)

分子線エピタキシ法でIII−V化合物半導体層を形成する方法であって、
V族としてヒ素を含むIII−V化合物半導体からなる表面を有する基板を分子線エピタキシ装置に配置した後に、AsHを含む雰囲気中で前記基板の温度を第1の温度に上昇する工程と、
AsHを含む雰囲気中において、前記第1の温度で前記基板を熱処理する工程と、
前記熱処理の後に、AsHの供給を停止する工程と、
前記分子線エピタキシ装置で金属Asを用いて、第1のIII−V化合物半導体層を第2の温度で成長する工程と、
前記分子線エピタキシ装置で金属Asを用いて、第2のIII−V化合物半導体層を第3の温度で成長する工程と
を備え、
前記第1および第2のIII−V化合物半導体層の一方は、III族としてGaとV族としてヒ素を含む第1の半導体から成り、
前記第1および第2のIII−V化合物半導体層の他方は、III族としてGaとV族としてヒ素および窒素を含む第2の半導体から成る、ことを特徴とする方法。
A method of forming a III-V compound semiconductor layer by molecular beam epitaxy,
Placing a substrate having a surface made of a III-V compound semiconductor containing arsenic as a group V in a molecular beam epitaxy apparatus, and then raising the temperature of the substrate to a first temperature in an atmosphere containing AsH 3 ;
Heat treating the substrate at the first temperature in an atmosphere containing AsH 3 ;
After the heat treatment, stopping the supply of AsH 3 ;
Growing a first III-V compound semiconductor layer at a second temperature using metal As in the molecular beam epitaxy apparatus;
Growing a second III-V compound semiconductor layer at a third temperature using metal As in the molecular beam epitaxy apparatus,
One of the first and second III-V compound semiconductor layers is composed of a first semiconductor containing Ga as group III and arsenic as group V;
The other of the first and second III-V compound semiconductor layers comprises a second semiconductor containing Ga as group III and arsenic and nitrogen as group V.
AsHの供給を停止する前記工程では、前記第1の温度よりも低い第4の温度に温度を下げた後に、AsHの供給の停止が行われ、
AsHの供給を停止する前記工程では、金属Asの供給を開始すると共に、金属Asの供給の後に前記第4の温度よりも高い前記第2の温度に温度を上げる、ことを特徴とする請求項1に記載された方法。
In the step of stopping the supply of AsH 3, after the temperature is lowered to the lower than the first temperature fourth temperature, it is performed stopping supply of AsH 3,
The step of stopping the supply of AsH 3 starts the supply of metal As and raises the temperature to the second temperature higher than the fourth temperature after the supply of metal As. Item 2. The method according to Item 1.
前記基板を熱処理する前記工程では、AsHに加えて金属Asを供給しており、AsHの供給を停止する前記工程では、金属Asが供給されている、ことを特徴とする請求項1に記載された方法。 In the step of annealing the substrate, and supplying a metal As in addition to AsH 3, and in the step of stopping the supply of AsH 3, metal As is supplied, it in claim 1, wherein The described method. 前記第2の半導体は、GaInNAs、GaInNAsSb、GaNAsおよびGaNAsSbのいずれかを含む、ことを特徴とする請求項1〜請求項3のいずれか一項に記載された方法。   4. The method according to claim 1, wherein the second semiconductor includes any one of GaInNAs, GaInNAsSb, GaNAs, and GaNASSb. 5. 前記第1の半導体は、GaAs、GaNAsおよびGaInNAsのいずれかを含む、ことを特徴とする請求項4に記載された方法。   The method according to claim 4, wherein the first semiconductor includes any one of GaAs, GaNAs, and GaInNAs. 前記第2の半導体は、半導体光素子の量子井戸構造の井戸層のために用いられる、ことを特徴とする請求項4または請求項5に記載された方法。   The method according to claim 4, wherein the second semiconductor is used for a well layer of a quantum well structure of a semiconductor optical device.
JP2007202151A 2007-08-02 2007-08-02 Method of forming iii-v compound semiconductor layer Pending JP2009038253A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007202151A JP2009038253A (en) 2007-08-02 2007-08-02 Method of forming iii-v compound semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007202151A JP2009038253A (en) 2007-08-02 2007-08-02 Method of forming iii-v compound semiconductor layer

Publications (1)

Publication Number Publication Date
JP2009038253A true JP2009038253A (en) 2009-02-19

Family

ID=40439889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007202151A Pending JP2009038253A (en) 2007-08-02 2007-08-02 Method of forming iii-v compound semiconductor layer

Country Status (1)

Country Link
JP (1) JP2009038253A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100260222A1 (en) * 2009-04-14 2010-10-14 Sony Corporation Semiconductor layer, method of manufacturing the same, laser diode, and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100260222A1 (en) * 2009-04-14 2010-10-14 Sony Corporation Semiconductor layer, method of manufacturing the same, laser diode, and method of manufacturing the same
US8658449B2 (en) * 2009-04-14 2014-02-25 Sony Corporation Semiconductor layer, method of manufacturing the same, laser diode, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4767020B2 (en) Method of manufacturing nitride compound semiconductor device
US20110177678A1 (en) Method for manufacturing nitride semiconductor device
JP2011222728A (en) Nitrogen compound semiconductor light-emitting element and method of manufacturing the same
JP3603598B2 (en) Method for manufacturing group 3-5 compound semiconductor
JP6090899B2 (en) Epitaxial wafer manufacturing method
JP2012204540A (en) Semiconductor device and method of manufacturing the same
JP2006303258A (en) Method for growing p-type nitride semiconductor
JP2007027248A (en) Forming method of p-type group iii nitride semiconductor layer, and light emitting element
JP4416044B1 (en) Method for fabricating p-type gallium nitride based semiconductor, method for fabricating nitride based semiconductor element, and method for fabricating epitaxial wafer
JP4720519B2 (en) Method for manufacturing p-type nitride semiconductor
JP2005129923A (en) Nitride semiconductor, light emitting element using it, light emitting diode, laser element, lamp, and manufacturing method for those
JP4978577B2 (en) Method for manufacturing light emitting device
JP2009038253A (en) Method of forming iii-v compound semiconductor layer
JPH08203862A (en) Method for etching nitride compound semiconductor
JP2004363401A (en) Method for manufacturing semiconductor device
JP5706696B2 (en) Light emitting device manufacturing method and light emitting device
JP2012004457A (en) Manufacturing method of semiconductor light-emitting element
JP4389888B2 (en) Semiconductor growth method, semiconductor light emitting device manufacturing method, and semiconductor device manufacturing method
JP5240171B2 (en) Gallium nitride semiconductor, semiconductor optical device, semiconductor laser, light emitting diode
JP4900126B2 (en) Manufacturing method of semiconductor device
JP2008277650A (en) Manufacturing method for nitride-based compound semiconductor device
JP3809825B2 (en) Semiconductor growth method and semiconductor light emitting device manufacturing method
JP2003179027A (en) Method of etching nitride system compound semiconductor
JP2007207929A (en) Process for fabricating iii-v compound semiconductor optical device
JP2006093681A (en) Germanium additional source for compound semiconductor, method of manufacturing compound semiconductor using the same, and compound semiconductor