JP2009027186A - Capacitor and electronic apparatus - Google Patents

Capacitor and electronic apparatus Download PDF

Info

Publication number
JP2009027186A
JP2009027186A JP2008250162A JP2008250162A JP2009027186A JP 2009027186 A JP2009027186 A JP 2009027186A JP 2008250162 A JP2008250162 A JP 2008250162A JP 2008250162 A JP2008250162 A JP 2008250162A JP 2009027186 A JP2009027186 A JP 2009027186A
Authority
JP
Japan
Prior art keywords
capacitor
terminal
circuit board
hole
cathode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008250162A
Other languages
Japanese (ja)
Inventor
Masashi Watanabe
将史 渡邉
Toshiki Ooka
敏樹 大岡
Takahiro Sakaguchi
貴弘 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008250162A priority Critical patent/JP2009027186A/en
Publication of JP2009027186A publication Critical patent/JP2009027186A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the drawbacks when packaging a capacitor, and to improve the defects of the characteristics thereof. <P>SOLUTION: The area of an internal electrode plate 12 inside the capacitor 20 is wider than that of a dielectric plate 11, and an upper face of the dielectric plate 11 is jointed at substantially the center of the lower face of the internal electrode plate 12. One end of the lower face of the internal electrode plate 12 is jointed to a first anode terminal 6. An end of the first anode terminal 6 is exposed to the outside from a mold 13. Furthermore, the other end of the lower face of the internal electrode plate 12 is jointed to a second anode terminal 7. An end of the second anode terminal 7 is exposed to the outside from the mold 13. A first cathode terminal 21 is jointed to a portion between the center of the lower face of the dielectric plate 11 and an end close to the first anode terminal 6. An end of the first cathode terminal 21 is exposed to the outside from the mold 13. Furthermore, a second cathode terminal 22 is jointed to a portion between the center of the lower face of the dielectric plate 11 and an end close to the second anode terminal 7. An end of the second cathode terminal 22 is exposed to the outside from the mold 13. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、高周波電子回路に利用されるコンデンサおよび電子機器に関する。   The present invention relates to a capacitor and an electronic device used for a high-frequency electronic circuit.

従来、例えば特許文献1に開示されたように、誘電体板に電極を取り付けてなるコンデンサが電子回路に利用されている。このようなコンデンサは例えば電子機器の電源ライン間に設けることにより当該電源ライン間のノイズを除去する作用がある。
特開2000−299259号公報
Conventionally, as disclosed in Patent Document 1, for example, a capacitor in which an electrode is attached to a dielectric plate is used in an electronic circuit. For example, such a capacitor is provided between the power supply lines of the electronic device, and has an effect of removing noise between the power supply lines.
JP 2000-299259 A

前述したようなコンデンサは誘電体板の平板部分の大半を占める領域に電極を取り付けており、これが外部に露出している。つまりこのコンデンサを回路基板に実装した場合の当該コンデンサの裏面の大部分が電極の露出部分で覆われることになる。このようなコンデンサを回路基板に実装した際の前述した電極の下部に位置する回路基板にスルーホールを設けたり別の配線パターンを形成したりすることは出来ない。   In the capacitor as described above, an electrode is attached to a region occupying most of the flat plate portion of the dielectric plate, and this is exposed to the outside. That is, when this capacitor is mounted on the circuit board, most of the back surface of the capacitor is covered with the exposed portion of the electrode. When such a capacitor is mounted on a circuit board, it is impossible to provide a through hole or form another wiring pattern in the circuit board located under the aforementioned electrode.

近年、例えばパーソナルコンピュータに代表されるようにいわゆる高周波で動作する電子機器がある。前述したコンデンサを機器の電源ライン間に設けた場合当該コンデンサの端子部分のインダクタンスの影響により、高周波域における当該コンデンサのインピーダンスの周波数特性は低周波域におけるインピーダンスの周波数特性と比較して悪い。   In recent years, for example, there is an electronic device that operates at a so-called high frequency as represented by a personal computer. When the capacitor described above is provided between the power supply lines of the equipment, the frequency characteristics of the impedance of the capacitor in the high frequency range are worse than the frequency characteristics of the impedance in the low frequency range due to the influence of the inductance of the terminal portion of the capacitor.

そこで、本発明の目的は、実装時および特性の不備を改善することが可能になるコンデンサおよび電子機器を提供することにある。   Therefore, an object of the present invention is to provide a capacitor and an electronic device that can improve deficiencies in mounting and characteristics.

すなわち、本発明に係わるコンデンサは、誘電体の一方の側と接合される第1の内部電極の一端部から予め定められた方向に沿って露出する第1の陽極端子と、この第1の内部電極の他端部から前述した予め定められた方向に沿って露出する第2の陽極端子と、誘電体の他方の側と接続されて第1の内部電極と独立する第2の内部電極の予め定められた部分から前述した予め定められた方向に沿って前記第1および第2の陽極端子の露出部分の内側に露出する端子であって、回路基板が備える第1のグランドスルーホールに連なって当該回路基板が備える導電物に接続する端子である第1の陰極端子と、第2の内部電極の前述した予め定められた部分より第2の陽極端子に近い部分から前述した予め定められた方向に沿って第1の陰極端子との予め定められた間隔を有して前記第1および第2の陽極端子の露出部分の内側に露出する端子であって、前記第1のグランドスルーホールとの前記定められた間隔を有して前記回路基板が備える第2のグランドスルーホールに連なって当該回路基板が備える導電物に接続する端子である第2の陰極端子とを備えたことを特徴とする。   That is, the capacitor according to the present invention includes a first anode terminal exposed along a predetermined direction from one end of the first internal electrode joined to one side of the dielectric, and the first internal terminal. The second anode terminal exposed from the other end of the electrode along the predetermined direction described above, and the second internal electrode connected to the other side of the dielectric and independent of the first internal electrode. A terminal exposed from the predetermined portion to the inside of the exposed portion of the first and second anode terminals along the predetermined direction described above, and is connected to the first ground through hole provided in the circuit board. The first cathode terminal, which is a terminal connected to a conductor provided in the circuit board, and the predetermined direction described above from the portion closer to the second anode terminal than the predetermined portion of the second internal electrode. Along the first cathode terminal and A terminal exposed at an inner side of an exposed portion of the first and second anode terminals with a predetermined interval, the terminal having the predetermined interval with the first ground through hole; A second cathode terminal which is a terminal connected to a conductive material included in the circuit board is connected to a second ground through hole included in the circuit board.

実装時および特性の不備を改善することが可能になるコンデンサおよび電子機器を提供することにある。   It is an object of the present invention to provide a capacitor and an electronic device that can improve deficiencies in mounting and characteristics.

以下図面により本発明の実施形態について説明する。
(第1の実施形態)
まず、本発明の第1の実施形態について説明する。
ここでは、本発明の特徴の理解を容易とするために、まず従来のコンデンサについて説明する。図1は、従来のコンデンサおよび回路基板の外観の斜視図である。
図1に示すように、回路基板1にはコンデンサ2が実装される。コンデンサ2はアルミニウム電解コンデンサなどの有極性コンデンサである。回路基板1には導電物であるパッド3,4,5が設けられる。コンデンサ2の一面からは第1陽極端子6、第2陽極端子7および陰極端子8が露出する。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
First, a first embodiment of the present invention will be described.
Here, in order to facilitate understanding of the features of the present invention, a conventional capacitor will be described first. FIG. 1 is an external perspective view of a conventional capacitor and circuit board.
As shown in FIG. 1, a capacitor 2 is mounted on the circuit board 1. The capacitor 2 is a polar capacitor such as an aluminum electrolytic capacitor. The circuit board 1 is provided with pads 3, 4 and 5 which are conductive materials. The first anode terminal 6, the second anode terminal 7 and the cathode terminal 8 are exposed from one surface of the capacitor 2.

パッド3は回路基板1に実装したコンデンサ2の第1陽極端子6と接合される。パッド4は回路基板1に実装したコンデンサ2の陰極端子8と接合される。パッド5は回路基板1に実装したコンデンサ2の第2陽極端子7と接合される。   The pad 3 is bonded to the first anode terminal 6 of the capacitor 2 mounted on the circuit board 1. The pad 4 is bonded to the cathode terminal 8 of the capacitor 2 mounted on the circuit board 1. The pad 5 is bonded to the second anode terminal 7 of the capacitor 2 mounted on the circuit board 1.

図2は、従来のコンデンサ2および回路基板1をA−A´線に沿って切断した場合の断面図である。
図2に示すように、コンデンサ2は誘電体板11および内部電極板12がモールド13内に埋め込まれてなる。
FIG. 2 is a cross-sectional view of the conventional capacitor 2 and circuit board 1 taken along the line AA ′.
As shown in FIG. 2, the capacitor 2 has a dielectric plate 11 and an internal electrode plate 12 embedded in a mold 13.

誘電体板11の上面には内部電極板12の下面の一部が接合される。内部電極板12の面積は誘電体板11の面積より広く、誘電体板11の上面は内部電極板12の下面の中央付近に接合される。   A part of the lower surface of the internal electrode plate 12 is joined to the upper surface of the dielectric plate 11. The area of the internal electrode plate 12 is larger than the area of the dielectric plate 11, and the upper surface of the dielectric plate 11 is joined near the center of the lower surface of the internal electrode plate 12.

内部電極板12の下面の一端部には第1陽極端子6が接合される。第1陽極端子6の端部はモールド13から外部に露出する。また、内部電極板12の下面の他端部には第2陽極端子7が接合される。第2陽極端子7の端部はモールド13から外部に露出する。第1陽極端子6の露出方向と第2陽極端子7の露出方向は同じである。   The first anode terminal 6 is joined to one end of the lower surface of the internal electrode plate 12. An end portion of the first anode terminal 6 is exposed from the mold 13 to the outside. The second anode terminal 7 is joined to the other end of the lower surface of the internal electrode plate 12. The end of the second anode terminal 7 is exposed to the outside from the mold 13. The exposure direction of the first anode terminal 6 and the exposure direction of the second anode terminal 7 are the same.

誘電体板11の下面の全面には陰極端子8が接合される。陰極端子8の端部はモールド13から外部に露出する。陰極端子8の露出部分は第1陽極端子6および第2陽極端子7の露出部分の内側に位置する。陰極端子8の露出方向は第1陽極端子6や第2陽極端子7の露出方向と同じである。   A cathode terminal 8 is bonded to the entire lower surface of the dielectric plate 11. The end of the cathode terminal 8 is exposed to the outside from the mold 13. The exposed portion of the cathode terminal 8 is located inside the exposed portions of the first anode terminal 6 and the second anode terminal 7. The exposure direction of the cathode terminal 8 is the same as the exposure direction of the first anode terminal 6 and the second anode terminal 7.

また、図2に示すように回路基板1の内部にはGND(グランド)層14、第1VCC層16、当該第1VCC層16と独立する第2VCC層17が設けられる。GND層14とパッド4の間にはGNDスルーホール15が設けられる。また、第1VCC層16とパッド3の間には第1VCCスルーホール18が設けられ、第2VCC層17とパッド5の間には第2VCCスルーホール19が設けられる。
図3は従来のコンデンサの電極露出面を示す斜視図である。図3に示すように、コンデンサ2からは第1陽極端子6、第2陽極端子7および陰極端子8が露出する。
As shown in FIG. 2, a GND (ground) layer 14, a first VCC layer 16, and a second VCC layer 17 independent of the first VCC layer 16 are provided inside the circuit board 1. A GND through hole 15 is provided between the GND layer 14 and the pad 4. A first VCC through hole 18 is provided between the first VCC layer 16 and the pad 3, and a second VCC through hole 19 is provided between the second VCC layer 17 and the pad 5.
FIG. 3 is a perspective view showing an electrode exposed surface of a conventional capacitor. As shown in FIG. 3, the first anode terminal 6, the second anode terminal 7 and the cathode terminal 8 are exposed from the capacitor 2.

次に本発明の第1の実施形態にしたがったコンデンサについて説明する。
図4は、本発明の第1の実施形態にしたがったコンデンサ20および回路基板10の外観の斜視図である。図5は、本発明の第1の実施形態にしたがったコンデンサおよび回路基板をB−B´線に沿って切断した場合の断面図である。コンデンサ20および回路基板10のうち、コンデンサ2と回路基板1とそれぞれ同一の部分の詳細な説明は省略する。
Next, a capacitor according to the first embodiment of the present invention will be described.
FIG. 4 is a perspective view of the appearance of the capacitor 20 and the circuit board 10 according to the first embodiment of the present invention. FIG. 5 is a cross-sectional view of the capacitor and the circuit board according to the first embodiment of the present invention cut along the line BB ′. Detailed description of the same parts of the capacitor 20 and the circuit board 10 as those of the capacitor 2 and the circuit board 1 will be omitted.

このコンデンサ20は従来のコンデンサ2と比較して、陰極端子8の代わりに第1陰極端子21および第2陰極端子22を備える。誘電体板11の下面には内部電極板23の上面が接合される。第1陰極端子21および第2陰極端子22は内部電極板23と連なる端子である。第1陰極端子21および第2陰極端子22の露出部分は第1陽極端子6および第2陽極端子7の露出部分の内側に位置する。   The capacitor 20 includes a first cathode terminal 21 and a second cathode terminal 22 instead of the cathode terminal 8 as compared with the conventional capacitor 2. The upper surface of the internal electrode plate 23 is bonded to the lower surface of the dielectric plate 11. The first cathode terminal 21 and the second cathode terminal 22 are terminals connected to the internal electrode plate 23. The exposed portions of the first cathode terminal 21 and the second cathode terminal 22 are located inside the exposed portions of the first anode terminal 6 and the second anode terminal 7.

また、このコンデンサ20が実装される回路基板10は従来のコンデンサ2を実装した回路基板1と比較してパッド4の代わりにパッド24およびパッド25を備える。パッド24は回路基板10に実装したコンデンサ20の第1陰極端子21と接合される。パッド25は回路基板10に実装したコンデンサ20の第2陰極端子22と接合される。   The circuit board 10 on which the capacitor 20 is mounted includes a pad 24 and a pad 25 instead of the pad 4 as compared with the circuit board 1 on which the conventional capacitor 2 is mounted. The pad 24 is bonded to the first cathode terminal 21 of the capacitor 20 mounted on the circuit board 10. The pad 25 is bonded to the second cathode terminal 22 of the capacitor 20 mounted on the circuit board 10.

図5に示すように、コンデンサ20は誘電体板11、内部電極板12,23がモールド13内に埋め込まれてなる。誘電体板11の上面には内部電極板12の下面の一部が接合される。内部電極板12の面積は誘電体板11の面積より広く、誘電体板11の上面は内部電極板12の下面の中央付近に接合される。   As shown in FIG. 5, the capacitor 20 includes a dielectric plate 11 and internal electrode plates 12 and 23 embedded in a mold 13. A part of the lower surface of the internal electrode plate 12 is joined to the upper surface of the dielectric plate 11. The area of the internal electrode plate 12 is larger than the area of the dielectric plate 11, and the upper surface of the dielectric plate 11 is joined near the center of the lower surface of the internal electrode plate 12.

図1に示したコンデンサ2と同様に、コンデンサ20の内部電極板12の下面の一端部には第1陽極端子6が接合される。第1陽極端子6の端部はモールド13から外部に露出する。また、内部電極板12の下面の他端部には第2陽極端子7が接合される。第2陽極端子7の端部はモールド13から外部に露出する。第1陽極端子6の露出方向と第2陽極端子7の露出方向は同じである。   Similar to the capacitor 2 shown in FIG. 1, the first anode terminal 6 is joined to one end of the lower surface of the internal electrode plate 12 of the capacitor 20. An end portion of the first anode terminal 6 is exposed from the mold 13 to the outside. The second anode terminal 7 is joined to the other end of the lower surface of the internal electrode plate 12. The end of the second anode terminal 7 is exposed to the outside from the mold 13. The exposure direction of the first anode terminal 6 and the exposure direction of the second anode terminal 7 are the same.

内部電極板23の下面の中央と当該誘電体板11の第1陽極端子6寄りの端部との間には第1陰極端子21が接合される。第1陰極端子21の端部はモールド13から外部に露出する。また、内部電極板23の下面の中央と当該誘電体板11の第2陽極端子7寄りの端部との間には第2陰極端子22が接合される。第2陰極端子22の端部はモールド13から外部に露出する。   The first cathode terminal 21 is joined between the center of the lower surface of the internal electrode plate 23 and the end portion of the dielectric plate 11 near the first anode terminal 6. An end portion of the first cathode terminal 21 is exposed to the outside from the mold 13. The second cathode terminal 22 is joined between the center of the lower surface of the internal electrode plate 23 and the end of the dielectric plate 11 near the second anode terminal 7. An end portion of the second cathode terminal 22 is exposed to the outside from the mold 13.

第1陰極端子21の露出方向と第2陰極端子22の露出方向は第1陽極端子6や第2陽極端子7の露出方向と同じである。第1陰極端子21および第2陰極端子22は導電性の物質であればそれぞれが異なる物質であってもよい。
パッド24とパッド25との間および第1陰極端子21と第2陰極端子22との間には長さL1の間隔が設けられる。
The exposure direction of the first cathode terminal 21 and the exposure direction of the second cathode terminal 22 are the same as those of the first anode terminal 6 and the second anode terminal 7. The first cathode terminal 21 and the second cathode terminal 22 may be different materials as long as they are conductive materials.
An interval of length L1 is provided between the pad 24 and the pad 25 and between the first cathode terminal 21 and the second cathode terminal 22.

また、図5に示すように回路基板10の内部にはGND層14の代わりに第1GND層26および第2GND層27が設けられる。第1GND層26および第2GND層27はそれぞれ独立する。   Further, as shown in FIG. 5, a first GND layer 26 and a second GND layer 27 are provided in the circuit board 10 instead of the GND layer 14. The first GND layer 26 and the second GND layer 27 are independent of each other.

また、回路基板10の内部には単一のGNDスルーホール15の代わりに第1GND層26とパッド24の間に第1GNDスルーホール28が設けられる。また、第2GND層27とパッド25の間に第2GNDスルーホール29が設けられる。   In addition, a first GND through hole 28 is provided between the first GND layer 26 and the pad 24 instead of the single GND through hole 15 in the circuit board 10. A second GND through hole 29 is provided between the second GND layer 27 and the pad 25.

このコンデンサ20の第1陽極端子6と第1陰極端子21との間の距離および第2陰極端子22と第2陽極端子7との間の距離は等しい。また、回路基板10のパッド3,24間の距離はパッド25,5間の距離と等しい。   The distance between the first anode terminal 6 and the first cathode terminal 21 and the distance between the second cathode terminal 22 and the second anode terminal 7 of the capacitor 20 are equal. The distance between the pads 3 and 24 of the circuit board 10 is equal to the distance between the pads 25 and 5.

図6は、本発明の第1の実施形態にしたがったコンデンサの電極露出面を示す斜視図である。図6に示すように、コンデンサ20からは第1陽極端子6、第2陽極端子7、第1陰極端子21および第2陰極端子22が露出する。この電極露出面では図3に示した回路基板1の電極露出面と比較して陰極端子の露出部分の占める面積が少ない。   FIG. 6 is a perspective view showing an electrode exposed surface of the capacitor according to the first embodiment of the present invention. As shown in FIG. 6, the first anode terminal 6, the second anode terminal 7, the first cathode terminal 21 and the second cathode terminal 22 are exposed from the capacitor 20. In this electrode exposed surface, the area occupied by the exposed portion of the cathode terminal is smaller than that of the electrode exposed surface of the circuit board 1 shown in FIG.

以上説明したように、本発明の第1の実施形態にしたがったコンデンサ20では、陰極端子の露出部分の一部が従来のコンデンサと比較して塞がれた形態となっている。これによりこのコンデンサ20を回路基板10に実装した場合の前述塞がれた部分と対向する回路基板10上に別の配線パターンを形成したり、この部分から回路基板10内に向かって別のスルーホールを設けたりすることができる。   As described above, in the capacitor 20 according to the first embodiment of the present invention, a part of the exposed portion of the cathode terminal is blocked as compared with the conventional capacitor. As a result, another wiring pattern is formed on the circuit board 10 opposite to the blocked portion when the capacitor 20 is mounted on the circuit board 10, or another through pattern is formed from the portion into the circuit board 10. Halls can be provided.

また、このコンデンサ20の外部に露出する陰極端子は複数である。このコンデンサをGND層やGNDスルーホールを陰極端子ごとに設けた回路基板に実装した場合の高周波域におけるインピーダンス特性は露出する陰極端子が1つのコンデンサを回路基板に実装した場合の高周波域におけるインピーダンス特性と比較して改善される。   Further, a plurality of cathode terminals are exposed to the outside of the capacitor 20. When this capacitor is mounted on a circuit board provided with a GND layer or a GND through hole for each cathode terminal, the impedance characteristic in the high frequency region is the impedance characteristic in the high frequency region when one exposed cathode terminal is mounted on the circuit substrate. Improved compared to

このコンデンサ20の実装の例としては回路基板10の第2VCC層17と第2GND層27を電源に接続し、第1VCC層16と第1GND層26をCPUなどの高周波で動作する電子部品に接続する。   As an example of mounting the capacitor 20, the second VCC layer 17 and the second GND layer 27 of the circuit board 10 are connected to a power source, and the first VCC layer 16 and the first GND layer 26 are connected to an electronic component operating at a high frequency such as a CPU. .

この場合には第2VCC層17、第2VCCスルーホール19、パッド5、第2陽極端子7、内部電極板12、第1陽極端子6、パッド3、第1VCCスルーホール18および第1VCC層16が電気的に直列接続されてなるラインが電源のプラス端子と電子部品を結ぶ電源ラインの一部となる。また、第1GND層26、第1GNDスルーホール28、パッド24、第1陰極端子21、内部電極板23、第2陰極端子22、パッド25、第2GNDスルーホール29および第2GND層27が電気的に直列接続されてなるラインが電子部品と電源のマイナス端子を結ぶ電源ラインの一部となる。   In this case, the second VCC layer 17, the second VCC through hole 19, the pad 5, the second anode terminal 7, the internal electrode plate 12, the first anode terminal 6, the pad 3, the first VCC through hole 18 and the first VCC layer 16 are electrically connected. The serially connected line becomes a part of the power supply line connecting the positive terminal of the power supply and the electronic component. Also, the first GND layer 26, the first GND through hole 28, the pad 24, the first cathode terminal 21, the internal electrode plate 23, the second cathode terminal 22, the pad 25, the second GND through hole 29, and the second GND layer 27 are electrically connected. The line connected in series becomes a part of the power supply line connecting the electronic component and the negative terminal of the power supply.

この場合には従来のようにコンデンサを電源ライン間に接続した場合と比較して端子部部分のインダクタンスの影響が軽減されるので高周波域におけるインピーダンス特性が改善される。   In this case, since the influence of the inductance of the terminal portion is reduced as compared with the conventional case where a capacitor is connected between the power supply lines, the impedance characteristic in the high frequency region is improved.

この回路基板10は例えばノートPCなどの電子機器に収容される。図7は、本発明の第1の実施形態にしたがったコンデンサ20を実装した回路基板10を収容したノートPC50の外観の一例を示す斜視図である。
図7に示すように、ノートPC50は筐体51、キーボード52およびディスプレイ53を備える。筐体51は回路基板10を収容する。
The circuit board 10 is accommodated in an electronic device such as a notebook PC. FIG. 7 is a perspective view showing an example of the appearance of the notebook PC 50 that houses the circuit board 10 mounted with the capacitor 20 according to the first embodiment of the present invention.
As shown in FIG. 7, the notebook PC 50 includes a housing 51, a keyboard 52, and a display 53. The housing 51 accommodates the circuit board 10.

また、コンデンサ20の第1陽極端子6と第1陰極端子21との間の距離および第2陰極端子22と第2陽極端子7との間の距離は等しいので、これをGND層やGNDスルーホールを陰極端子ごとに設けた回路基板に実装した場合の高周波域におけるインピーダンス特性は前述した距離にばらつきのある場合のインピーダンス特性と比較して改善される。   In addition, since the distance between the first anode terminal 6 and the first cathode terminal 21 of the capacitor 20 and the distance between the second cathode terminal 22 and the second anode terminal 7 are equal, this is the GND layer or the GND through hole. Impedance characteristics in the high frequency region when mounted on a circuit board provided for each cathode terminal are improved as compared with the impedance characteristics when the distances vary.

(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図8は、本発明の第2の実施形態にしたがったコンデンサ30および回路基板40の外観の斜視図である。図9は、本発明の第2の実施形態にしたがったコンデンサ30および回路基板40をC−C´線に沿って切断した場合の断面図である。コンデンサ30および回路基板40のうち、第1の実施形態で用いたコンデンサ20と回路基板10とそれぞれ同一の部分の詳細な説明は省略する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 8 is an external perspective view of the capacitor 30 and the circuit board 40 according to the second embodiment of the present invention. FIG. 9 is a cross-sectional view of the capacitor 30 and the circuit board 40 according to the second embodiment of the present invention cut along the line CC ′. Of the capacitor 30 and the circuit board 40, detailed description of the same parts as the capacitor 20 and the circuit board 10 used in the first embodiment will be omitted.

このコンデンサ30は第1の実施形態で用いたコンデンサ20と比較して、第1陰極端子21および第2陰極端子22の代わりに第1陰極端子31および第2陰極端子32をそれぞれ備える。誘電体板11の下面には内部電極板33の上面が接合される。第1陰極端子31および第2陰極端子32は内部電極板33と連なる端子である。   The capacitor 30 includes a first cathode terminal 31 and a second cathode terminal 32 instead of the first cathode terminal 21 and the second cathode terminal 22 as compared with the capacitor 20 used in the first embodiment. The upper surface of the internal electrode plate 33 is bonded to the lower surface of the dielectric plate 11. The first cathode terminal 31 and the second cathode terminal 32 are terminals connected to the internal electrode plate 33.

また、このコンデンサ30が実装される回路基板40は第1の実施形態で用いた回路基板10と比較してパッド24,25の代わりにパッド34およびパッド35を備える。   The circuit board 40 on which the capacitor 30 is mounted includes pads 34 and 35 instead of the pads 24 and 25 as compared with the circuit board 10 used in the first embodiment.

パッド34は回路基板40に実装したコンデンサ30の第1陰極端子31と接合される。パッド35は回路基板40に実装したコンデンサ30の第2陰極端子32と接合される。   The pad 34 is bonded to the first cathode terminal 31 of the capacitor 30 mounted on the circuit board 40. The pad 35 is bonded to the second cathode terminal 32 of the capacitor 30 mounted on the circuit board 40.

図9に示すように、コンデンサ30は誘電体板11、内部電極板12,33がモールド13内に埋め込まれてなる。内部電極板33の下面の第1陽極端子6寄りの端部には第1陰極端子31が接合される。第1陰極端子31の端部はモールド13から外部に露出する。また、内部電極板33の下面の第2陽極端子7寄りの端部には第2陰極端子32が接合される。第2陰極端子32の端部はモールド13から外部に露出する。   As shown in FIG. 9, the capacitor 30 includes a dielectric plate 11 and internal electrode plates 12 and 33 embedded in a mold 13. A first cathode terminal 31 is joined to an end of the lower surface of the internal electrode plate 33 near the first anode terminal 6. An end portion of the first cathode terminal 31 is exposed to the outside from the mold 13. The second cathode terminal 32 is joined to the end of the lower surface of the internal electrode plate 33 near the second anode terminal 7. An end portion of the second cathode terminal 32 is exposed to the outside from the mold 13.

第1陰極端子31の露出方向と第2陰極端子32の露出方向は第1陽極端子6や第2陽極端子7の露出方向と同じである。第1陰極端子31の露出方向と第2陰極端子32の露出方向は第1陽極端子6や第2陽極端子7の露出方向と同じである。第1陰極端子31および第2陰極端子32は導電性の物質であればそれぞれが異なる物質であってもよい。   The exposure direction of the first cathode terminal 31 and the exposure direction of the second cathode terminal 32 are the same as those of the first anode terminal 6 and the second anode terminal 7. The exposure direction of the first cathode terminal 31 and the exposure direction of the second cathode terminal 32 are the same as those of the first anode terminal 6 and the second anode terminal 7. The first cathode terminal 31 and the second cathode terminal 32 may be different materials as long as they are conductive materials.

パッド34とパッド35との間および第1陰極端子31と第2陰極端子32との間には長さL2の間隔が設けられる。長さL2は第1の実施形態で説明した長さL1と比較して長い。   A distance of L2 is provided between the pad 34 and the pad 35 and between the first cathode terminal 31 and the second cathode terminal 32. The length L2 is longer than the length L1 described in the first embodiment.

また、図9に示すように回路基板40の内部には第1の実施形態で説明した第1GND層26および第2GND層27の代わりに第1GND層36および第2GND層37が設けられる。   As shown in FIG. 9, a first GND layer 36 and a second GND layer 37 are provided inside the circuit board 40 instead of the first GND layer 26 and the second GND layer 27 described in the first embodiment.

また、回路基板40の内部には第1GNDスルーホール28および第2GNDスルーホール29が設けられる代わりに第1GND層36とパッド34の間に第1GNDスルーホール38が設けられる。また、第2GND層37とパッド35の間に第2GNDスルーホール39が設けられる。   Further, instead of providing the first GND through hole 28 and the second GND through hole 29 in the circuit board 40, a first GND through hole 38 is provided between the first GND layer 36 and the pad 34. A second GND through hole 39 is provided between the second GND layer 37 and the pad 35.

このコンデンサ30の第1陽極端子6と第1陰極端子31との間の距離および第2陰極端子32と第2陽極端子7との間の距離は等しい。また、回路基板40のパッド3,34間の距離はパッド35,5間の距離と等しい。   The distance between the first anode terminal 6 and the first cathode terminal 31 of the capacitor 30 and the distance between the second cathode terminal 32 and the second anode terminal 7 are equal. Further, the distance between the pads 3 and 34 of the circuit board 40 is equal to the distance between the pads 35 and 5.

以上説明したように、本発明の第2の実施形態にしたがったコンデンサ30では、第1の実施形態で用いたコンデンサ20と比較して陰極端子の各露出部分間の距離が長い。このコンデンサをGND層やGNDスルーホールを陰極端子ごとに設けた回路基板に実装した場合の高周波域におけるインピーダンス特性は第1の実施形態で説明したコンデンサ20の当該インピーダンス特性と比較して改善される。   As described above, in the capacitor 30 according to the second embodiment of the present invention, the distance between each exposed portion of the cathode terminal is longer than that of the capacitor 20 used in the first embodiment. When this capacitor is mounted on a circuit board in which a GND layer or a GND through hole is provided for each cathode terminal, the impedance characteristic in a high frequency region is improved as compared with the impedance characteristic of the capacitor 20 described in the first embodiment. .

また、前述したようにコンデンサ30の第1陽極端子6と第1陰極端子31との間の距離および第2陰極端子32と第2陽極端子7との間の距離が等しい場合にコンデンサ20のGND層やGNDスルーホールを陰極端子ごとに設けた回路基板に実装した場合の高周波域におけるインピーダンス特性は前述した距離にばらつきのある場合のインピーダンス特性と比較して改善される。   Further, as described above, when the distance between the first anode terminal 6 and the first cathode terminal 31 of the capacitor 30 and the distance between the second cathode terminal 32 and the second anode terminal 7 are equal, the GND of the capacitor 20 is set. Impedance characteristics in the high frequency range when the layer or the GND through hole is mounted on a circuit board provided for each cathode terminal are improved as compared with the impedance characteristics when the distances vary.

図10は、本発明の第1の実施形態にしたがったコンデンサのインピーダンスの周波数特性、第2の実施形態にしたがったコンデンサのインピーダンスの周波数特性および従来のコンデンサのインピーダンスの周波数特性をグラフとして示す図である。   FIG. 10 is a graph showing the frequency characteristics of the impedance of the capacitor according to the first embodiment of the present invention, the frequency characteristics of the impedance of the capacitor according to the second embodiment, and the frequency characteristics of the impedance of the conventional capacitor. It is.

図10に示した“製品D”は前述した第1の実施形態にしたがったコンデンサ20を組み込んだ製品を示す。また、図10に示した“製品E”は前述した第2の実施形態にしたがったコンデンサ30を組み込んだ製品を示す。   “Product D” shown in FIG. 10 indicates a product incorporating the capacitor 20 according to the first embodiment described above. “Product E” shown in FIG. 10 is a product incorporating the capacitor 30 according to the second embodiment described above.

図10に示すように、第1の実施形態で用いるコンデンサ20を組み込んだ製品の各周波数におけるインピーダンスは従来のコンデンサを組み込んだ製品の各周波数におけるインピーダンスと比較して概ね低い。また、第2の実施形態で用いるコンデンサ30を組み込んだ各周波数におけるインピーダンスは第1の実施形態で用いるコンデンサ20の各周波数におけるインピーダンスと比較して概ね低い。   As shown in FIG. 10, the impedance at each frequency of the product incorporating the capacitor 20 used in the first embodiment is generally lower than the impedance at each frequency of the product incorporating the conventional capacitor. The impedance at each frequency incorporating the capacitor 30 used in the second embodiment is generally lower than the impedance at each frequency of the capacitor 20 used in the first embodiment.

つまり第1および第2の実施形態でそれぞれ説明したコンデンサをパーソナルコンピュータのCPUなどの高周波で動作する電子部品とともに用いた場合の機器の電源電圧の変動に正しく追従する。よって、従来のコンデンサを用いた場合と比較して機器の電源電圧が安定化するので動作の安定性を向上させることができる。   That is, the capacitor described in the first and second embodiments correctly follows fluctuations in the power supply voltage of the device when used with electronic components that operate at a high frequency such as a CPU of a personal computer. Therefore, compared with the case where a conventional capacitor is used, the power supply voltage of the device is stabilized, so that the operation stability can be improved.

以上説明した実施形態では2つの陰極端子をモールド13から外部に露出すると説明したが、これに限らず複数であれば例えば3つの陰極端子がモールド13から外部に露出するようにしてもよい。この場合には、コンデンサを実装した回路基板側に陰極端子の数に応じたVCC層、GND層および各種スルーホールを設ければよい。   In the embodiment described above, it has been described that the two cathode terminals are exposed from the mold 13 to the outside. However, the present invention is not limited thereto, and for example, three cathode terminals may be exposed from the mold 13 to the outside. In this case, a VCC layer, a GND layer, and various through holes corresponding to the number of cathode terminals may be provided on the circuit board side on which the capacitor is mounted.

また、以上説明した実施形態では誘電体板を陽極用の電極と陰極用の電極で挟む構造としたが、これに限らず、例えば陽極用の棒状電極を誘電体層で包み、この誘電体層を陰極用の電極層で包む構造であってもよい。この場合、陽極用の棒状電極の両端部にそれぞれ陽極端子を設けてこれらを外部に露出させ、陰極用の電極層に複数の陰極端子を取り付けてこれらを外部に露出させればよい。   In the embodiment described above, the dielectric plate is sandwiched between the anode electrode and the cathode electrode. However, the present invention is not limited to this. For example, a rod-shaped electrode for the anode is wrapped with a dielectric layer, and this dielectric layer May be wrapped with an electrode layer for the cathode. In this case, anode terminals may be provided at both ends of the rod-shaped electrode for anode to expose them to the outside, and a plurality of cathode terminals may be attached to the electrode layer for cathode to expose them to the outside.

なお、この発明は前記実施形態そのままに限定されるものではなく実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を省略してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。   The present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Moreover, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be omitted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

従来のコンデンサおよび回路基板の外観の斜視図。The perspective view of the external appearance of the conventional capacitor | condenser and a circuit board. 従来のコンデンサおよび回路基板をA−A´線に沿って切断した場合の断面図。Sectional drawing at the time of cut | disconnecting the conventional capacitor | condenser and circuit board along the AA 'line. 従来のコンデンサの電極露出面を示す斜視図。The perspective view which shows the electrode exposed surface of the conventional capacitor | condenser. 本発明の第1の実施形態にしたがったコンデンサおよび回路基板の外観の斜視図。1 is a perspective view of the appearance of a capacitor and a circuit board according to a first embodiment of the present invention. 本発明の第1の実施形態にしたがったコンデンサおよび回路基板をB−B´線に沿って切断した場合の断面図。Sectional drawing at the time of cut | disconnecting the capacitor | condenser and circuit board according to the 1st Embodiment of this invention along a BB 'line | wire. 本発明の第1の実施形態にしたがったコンデンサの電極露出面を示す斜視図。The perspective view which shows the electrode exposure surface of the capacitor | condenser according to the 1st Embodiment of this invention. 本発明の第1の実施形態にしたがったコンデンサ20を実装した回路基板10を収容したノートPCの外観の一例を示す斜視図。The perspective view which shows an example of the external appearance of notebook PC which accommodated the circuit board 10 which mounted the capacitor | condenser 20 according to the 1st Embodiment of this invention. 本発明の第2の実施形態にしたがったコンデンサおよび回路基板の外観の斜視図。The perspective view of the appearance of a capacitor and a circuit board according to a second embodiment of the present invention. 本発明の第2の実施形態にしたがったコンデンサおよび回路基板をC−C´線に沿って切断した場合の断面図。Sectional drawing at the time of cut | disconnecting the capacitor | condenser and circuit board according to the 2nd Embodiment of this invention along CC 'line. 本発明の第1の実施形態にしたがったコンデンサのインピーダンスの周波数特性、第2の実施形態にしたがったコンデンサのインピーダンスの周波数特性および従来のコンデンサのインピーダンスの周波数特性をグラフとして示す図。The figure which shows the frequency characteristic of the impedance of the capacitor | condenser according to 1st Embodiment of this invention, the frequency characteristic of the impedance of the capacitor | condenser according to 2nd Embodiment, and the frequency characteristic of the impedance of the conventional capacitor | condenser as a graph.

符号の説明Explanation of symbols

1,10,40…回路基板、2,20,30…コンデンサ、3,4,5,24,25,34,35…パッド、6…第1陽極端子、7…第2陽極端子、8…陰極端子、11…誘電体板、12,23,33…内部電極板、13…モールド、14…GND層、15…GNDスルーホール、16,17…VCC層、18…第1VCCスルーホール、19…第2VCCスルーホール、21,31…第1陰極端子、22,32…第2陰極端子、26,36…第1GND層、27,37…第2GND層、28,38…第1GNDスルーホール、29,39…第2GNDスルーホール、50…ノートPC、51…筐体、52…キーボード、53…ディスプレイ。   DESCRIPTION OF SYMBOLS 1,10,40 ... Circuit board, 2, 20, 30 ... Capacitor, 3, 4, 5, 24, 25, 34, 35 ... Pad, 6 ... 1st anode terminal, 7 ... 2nd anode terminal, 8 ... Cathode Terminals 11 ... Dielectric plate 12, 23, 33 ... Internal electrode plate, 13 ... Mold, 14 ... GND layer, 15 ... GND through hole, 16, 17 ... VCC layer, 18 ... First VCC through hole, 19 ... First 2 VCC through hole, 21, 31, first cathode terminal, 22, 32, second cathode terminal, 26, 36, first GND layer, 27, 37, second GND layer, 28, 38, first GND through hole, 29, 39 2nd GND through hole, 50 ... notebook PC, 51 ... housing, 52 ... keyboard, 53 ... display.

Claims (4)

誘電体の一方の側と接合される第1の内部電極の一端部から予め定められた方向に沿って露出する第1の陽極端子と、
前記第1の内部電極の他端部から前記定められた方向に沿って露出する第2の陽極端子と、
前記誘電体の他方の側と接続されて前記第1の内部電極と独立する第2の内部電極の予め定められた部分から前記定められた方向に沿って前記第1および第2の陽極端子の露出部分の内側に露出する端子であって、回路基板が備える第1のグランドスルーホールに連なって当該回路基板が備える導電物に接続する端子である第1の陰極端子と、
前記第2の内部電極の前記定められた部分より前記第2の陽極端子に近い部分から前記定められた方向に沿って前記第1の陰極端子との予め定められた間隔を有して前記第1および第2の陽極端子の露出部分の内側に露出する端子であって、前記第1のグランドスルーホールとの前記定められた間隔を有して前記回路基板が備える第2のグランドスルーホールに連なって当該回路基板が備える導電物に接続する端子である第2の陰極端子と
を備えたことを特徴とするコンデンサ。
A first anode terminal exposed along a predetermined direction from one end of the first internal electrode joined to one side of the dielectric;
A second anode terminal exposed from the other end of the first internal electrode along the predetermined direction;
The first and second anode terminals are connected along the predetermined direction from a predetermined portion of a second internal electrode connected to the other side of the dielectric and independent of the first internal electrode. A first cathode terminal that is exposed to the inside of the exposed portion and is connected to a conductive material included in the circuit board connected to a first ground through hole included in the circuit board;
The first internal electrode has a predetermined distance from the first cathode terminal along the predetermined direction from a portion closer to the second anode terminal than the predetermined portion of the second internal electrode. A terminal exposed to the inside of the exposed portion of the first and second anode terminals, the second ground through hole provided in the circuit board having the predetermined distance from the first ground through hole; A capacitor comprising: a second cathode terminal which is a terminal connected to a conductor provided in the circuit board.
前記回路基板は、前記第1のグランドスルーホールに連なる第1のグランド層と、前記第2のグランドスルーホールに連なって前記第1のグランド層と独立する第2のグランド層とをさらに備える
ことを特徴とする請求項1に記載のコンデンサ。
The circuit board further includes a first ground layer that is continuous with the first ground through hole, and a second ground layer that is continuous with the second ground through hole and independent of the first ground layer. The capacitor according to claim 1.
前記回路基板は、第1の導電物と、当該第1の導電物に連なる第1のVCCスルーホールと、当該第1のVCCスルーホールに連なる第1のVCC層と、第2の導電物と、当該第2の導電物に連なる第2のVCCスルーホールと、当該第2のVCCスルーホールに連なって前記第1のVCC層と独立する第2のVCC層と、前記第1のグランドスルーホールに連なる第1のグランド層と、前記第2のグランドスルーホールに連なって前記第1のグランド層と独立する第2のグランド層とをさらに備え、
前記第1の陽極端子は、前記第1の導電物に接続する端子であって、
前記第2の陽極端子は、前記第2の導電物に接続する端子である
ことを特徴とする請求項1に記載のコンデンサ。
The circuit board includes a first conductive material, a first VCC through hole connected to the first conductive material, a first VCC layer connected to the first VCC through hole, and a second conductive material. A second VCC through hole connected to the second conductive material, a second VCC layer connected to the second VCC through hole and independent of the first VCC layer, and the first ground through hole. A first ground layer connected to the second ground layer, and a second ground layer connected to the second ground through hole and independent of the first ground layer,
The first anode terminal is a terminal connected to the first conductor,
The capacitor according to claim 1, wherein the second anode terminal is a terminal connected to the second conductive material.
請求項1乃至請求項3のいずれかに記載のコンデンサを実装した回路基板を収容したことを特徴とする電子機器。   An electronic apparatus comprising a circuit board on which the capacitor according to any one of claims 1 to 3 is mounted.
JP2008250162A 2008-09-29 2008-09-29 Capacitor and electronic apparatus Pending JP2009027186A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008250162A JP2009027186A (en) 2008-09-29 2008-09-29 Capacitor and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250162A JP2009027186A (en) 2008-09-29 2008-09-29 Capacitor and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005285736A Division JP2007096147A (en) 2005-09-30 2005-09-30 Capacitor

Publications (1)

Publication Number Publication Date
JP2009027186A true JP2009027186A (en) 2009-02-05

Family

ID=40398633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008250162A Pending JP2009027186A (en) 2008-09-29 2008-09-29 Capacitor and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2009027186A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373422U (en) * 1989-11-22 1991-07-24
JPH06314631A (en) * 1993-03-02 1994-11-08 Sumitomo Metal Ind Ltd Chip-type three-terminal capacitor
JP2004228544A (en) * 2003-01-27 2004-08-12 Maruwa Co Ltd Feedthrough capacitor and manufacturing method therefor
JP2004259988A (en) * 2003-02-26 2004-09-16 Shinko Electric Ind Co Ltd Capacitor element and its manufacturing method, semiconductor device and substrate therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373422U (en) * 1989-11-22 1991-07-24
JPH06314631A (en) * 1993-03-02 1994-11-08 Sumitomo Metal Ind Ltd Chip-type three-terminal capacitor
JP2004228544A (en) * 2003-01-27 2004-08-12 Maruwa Co Ltd Feedthrough capacitor and manufacturing method therefor
JP2004259988A (en) * 2003-02-26 2004-09-16 Shinko Electric Ind Co Ltd Capacitor element and its manufacturing method, semiconductor device and substrate therefor

Similar Documents

Publication Publication Date Title
JP2007129176A (en) Package device having electromagnetic wave shield
JP2005005866A (en) Antenna-integrated module
US20080003846A1 (en) Circuit board unit
US7458844B2 (en) Grounding device for reducing EMI on PCB
JP2007096147A (en) Capacitor
JP2006245618A (en) Semiconductor device with built-in passive element
JP2005026263A (en) Hybrid integrated circuit
JP2004047811A (en) Semiconductor device with built-in passive element
KR20160120496A (en) Mounting module
JP2011024022A (en) Mobile walkie-talkie
JP2005045237A (en) Power semiconductor module based on classifiable structure technology
KR20120053473A (en) Wiring board
JP5146019B2 (en) High frequency module and electronic device using the same
JP2007324231A (en) Wiring substrate and semiconductor device
US20070075418A1 (en) Emi shielding device for pcb
JP2009027186A (en) Capacitor and electronic apparatus
JP4338545B2 (en) Capacitor sheet
JPWO2008010445A1 (en) Multilayer printed circuit board
JP2007123722A (en) Shield structure
JP2007109817A (en) Capacitor and electronic equipment
US7709745B2 (en) Circuit board with plating bar
JP2008041585A (en) Electronic equipment
US20050178582A1 (en) Circuit board with mounting pads for reducing parasitic effect
JP2004056155A (en) Modular component
JP2013074583A (en) Antenna device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20100518

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20101005

Free format text: JAPANESE INTERMEDIATE CODE: A02