JP2007109817A - Capacitor and electronic equipment - Google Patents

Capacitor and electronic equipment Download PDF

Info

Publication number
JP2007109817A
JP2007109817A JP2005298022A JP2005298022A JP2007109817A JP 2007109817 A JP2007109817 A JP 2007109817A JP 2005298022 A JP2005298022 A JP 2005298022A JP 2005298022 A JP2005298022 A JP 2005298022A JP 2007109817 A JP2007109817 A JP 2007109817A
Authority
JP
Japan
Prior art keywords
hole
capacitor
circuit board
gnd
vcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005298022A
Other languages
Japanese (ja)
Inventor
Takahiro Sakaguchi
貴弘 坂口
Toshiki Ooka
敏樹 大岡
Masashi Watanabe
将史 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005298022A priority Critical patent/JP2007109817A/en
Publication of JP2007109817A publication Critical patent/JP2007109817A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve failure in characteristic when a capacitor is mounted on a circuit board. <P>SOLUTION: A pad 3 for connecting a first anode terminal 6 of a capacitor 30, a pad 5 for connecting a second anode terminal 7, and pads 31, 32 for connecting a cathode terminal 8, are respectively provided within a circuit board 10. A first VCC layer 16, a second VCC layer 17, a first GND layer 33, and a second GND layer 34, are also provided within the circuit board 10. A first VCC through-hole 18 is provided between the first VCC layer 16 and the pad 3. A second VCC through-hole 19 is also provided between the second VCC layer 17 and the pad 5. A first GND through-hole 35 is provided between the first GND layer 33 and the pad 31. Moreover, a second GND through-hole 36 is provided between the second GND layer 34 and the pad 32. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、高周波電子回路に利用されるコンデンサを実装する回路基板および電子機器に関する。   The present invention relates to a circuit board on which a capacitor used for a high-frequency electronic circuit is mounted and an electronic apparatus.

従来、例えば特許文献1に開示されたように、誘電体板に電極を取り付けてなるコンデンサが電子回路に利用されている。このようなコンデンサは例えば電子機器の電源ライン間に設けることにより当該電源ライン間のノイズを除去する作用がある。
特開2000−299259号公報
Conventionally, as disclosed in Patent Document 1, for example, a capacitor in which an electrode is attached to a dielectric plate is used in an electronic circuit. For example, such a capacitor is provided between the power supply lines of the electronic device, and has an effect of removing noise between the power supply lines.
JP 2000-299259 A

近年、例えばパーソナルコンピュータに代表されるようにいわゆる高周波で動作する電子機器がある。前述したコンデンサを機器の電源ライン間に設けた場合当該コンデンサの端子部分のインダクタンスの影響により、高周波域における当該コンデンサのインピーダンスの周波数特性は低周波域におけるインピーダンスの周波数特性と比較して悪い。   In recent years, for example, there is an electronic device that operates at a so-called high frequency as represented by a personal computer. When the capacitor described above is provided between the power supply lines of the equipment, the frequency characteristics of the impedance of the capacitor in the high frequency range are worse than the frequency characteristics of the impedance in the low frequency range due to the influence of the inductance of the terminal portion of the capacitor.

そこで、本発明の目的は、コンデンサの実装時の特性の不備を改善することが可能になる回路基板および電子機器を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit board and an electronic device that can improve deficiencies in characteristics when a capacitor is mounted.

本発明に係る回路基板は、コンデンサと、このコンデンサを実装した配線板とからなり、前記コンデンサは、誘電体と、前記誘電体の一方の側と接合される内部電極と、前記内部電極の一端部から所定の方向に沿って露出する第1の陽極端子と、前記内部電極の他端部から前記所定の方向に沿って露出する第2の陽極端子と、前記誘電体の他方の側と接続されて前記所定の方向に沿って前記第1および第2の陽極端子の露出部分の内側に露出する陰極端子とを有し、前記配線板は、前記コンデンサの前記第1の陽極端子と電気的に接続するための第1のスルーホールと、この第1のスルーホールと接続される第1の導電体層と、前記コンデンサの第2の陽極端子と電気的に接続するための第2のスルーホールと、この第2のスルーホールと接続される第2の導電体層と、前記コンデンサの陰極端子の所定の部分と電気的に接続するための第3のスルーホールと、この第3のスルーホールと接続される第3の導電体層と、前記第3のスルーホールと所定の間隔を有し、前記コンデンサの陰極端子の前記所定の部分より前記第2の陽極端子に近い部分と電気的に接続するための第4のスルーホールと、この第4のスルーホールと接続される第4の導電体層とを備えたことを特徴としている。   A circuit board according to the present invention includes a capacitor and a wiring board on which the capacitor is mounted. The capacitor includes a dielectric, an internal electrode joined to one side of the dielectric, and one end of the internal electrode. A first anode terminal exposed along a predetermined direction from the first portion, a second anode terminal exposed along the predetermined direction from the other end of the internal electrode, and the other side of the dielectric And a cathode terminal exposed inside the exposed portions of the first and second anode terminals along the predetermined direction, and the wiring board is electrically connected to the first anode terminal of the capacitor. A first through hole for connecting to the first through hole, a first conductor layer connected to the first through hole, and a second through for electrically connecting to the second anode terminal of the capacitor The hole and this second through hole A second conductive layer, a third through hole for electrical connection with a predetermined portion of the cathode terminal of the capacitor, and a third conductive layer connected to the third through hole A fourth through hole having a predetermined distance from the third through hole and electrically connected to a portion closer to the second anode terminal than the predetermined portion of the cathode terminal of the capacitor; And a fourth conductor layer connected to the fourth through hole.

本発明によれば、コンデンサを回路基板に実装した際の特性の不備を改善することができる。   ADVANTAGE OF THE INVENTION According to this invention, the defect of the characteristic at the time of mounting a capacitor | condenser on a circuit board can be improved.

以下図面により本発明の実施形態について説明する。
(第1の実施形態)
まず、本発明の第1の実施形態について説明する。ここでは本発明の特徴の理解を容易とするために、まず従来のコンデンサについて説明する。図1は、従来のコンデンサおよびこれを実装する回路基板の外観の斜視図である。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
First, a first embodiment of the present invention will be described. Here, in order to facilitate understanding of the features of the present invention, a conventional capacitor will be described first. FIG. 1 is a perspective view of the appearance of a conventional capacitor and a circuit board on which the capacitor is mounted.

図1に示すように、回路基板1にはコンデンサ2が実装される。コンデンサ2はアルミニウム電解コンデンサなどの有極性コンデンサである。回路基板1には導電体であるパッド3,4,5が設けられる。コンデンサ2の一面からは第1陽極端子6、第2陽極端子7および陰極端子8が露出する。パッド4は回路基板1上に設けられるパッド3,5の内側に設けられる。   As shown in FIG. 1, a capacitor 2 is mounted on the circuit board 1. The capacitor 2 is a polar capacitor such as an aluminum electrolytic capacitor. The circuit board 1 is provided with pads 3, 4 and 5 which are conductors. The first anode terminal 6, the second anode terminal 7 and the cathode terminal 8 are exposed from one surface of the capacitor 2. The pad 4 is provided inside the pads 3 and 5 provided on the circuit board 1.

パッド3は回路基板1に実装したコンデンサ2の第1陽極端子6と接合される。パッド4は回路基板1に実装したコンデンサ2の陰極端子8と接合される。パッド5は回路基板1に実装したコンデンサ2の第2陽極端子7と接合される。   The pad 3 is bonded to the first anode terminal 6 of the capacitor 2 mounted on the circuit board 1. The pad 4 is bonded to the cathode terminal 8 of the capacitor 2 mounted on the circuit board 1. The pad 5 is bonded to the second anode terminal 7 of the capacitor 2 mounted on the circuit board 1.

図2は、従来のコンデンサ2および回路基板1をA−A´線に沿って切断した場合の断面図である。
図2に示すように、コンデンサ2は誘電体板11および内部電極板12がモールド13内に埋め込まれてなる。
FIG. 2 is a cross-sectional view of the conventional capacitor 2 and circuit board 1 taken along the line AA ′.
As shown in FIG. 2, the capacitor 2 has a dielectric plate 11 and an internal electrode plate 12 embedded in a mold 13.

誘電体板11の上面には内部電極板12の下面の一部が接合される。内部電極板12の長さは誘電体板11の長さより長く、誘電体板11の上面は内部電極板12の下面の中央付近に接合される。   A part of the lower surface of the internal electrode plate 12 is joined to the upper surface of the dielectric plate 11. The length of the internal electrode plate 12 is longer than the length of the dielectric plate 11, and the upper surface of the dielectric plate 11 is joined near the center of the lower surface of the internal electrode plate 12.

内部電極板12の下面の一端部には第1陽極端子6が接合される。第1陽極端子6の端部はモールド13から外部に露出する。また、内部電極板12の下面の他端部には第2陽極端子7が接合される。第2陽極端子7の端部はモールド13から外部に露出する。第1陽極端子6の露出方向と第2陽極端子7の露出方向は同じである。   The first anode terminal 6 is joined to one end of the lower surface of the internal electrode plate 12. An end portion of the first anode terminal 6 is exposed from the mold 13 to the outside. The second anode terminal 7 is joined to the other end of the lower surface of the internal electrode plate 12. The end of the second anode terminal 7 is exposed to the outside from the mold 13. The exposure direction of the first anode terminal 6 and the exposure direction of the second anode terminal 7 are the same.

誘電体板11の下面の全面には陰極端子8が接合される。陰極端子8の端部はモールド13から外部に露出する。陰極端子8の露出部分は第1陽極端子6および第2陽極端子7の露出部分の内側に位置する。陰極端子8の露出方向は第1陽極端子6や第2陽極端子7の露出方向と同じである。   A cathode terminal 8 is bonded to the entire lower surface of the dielectric plate 11. The end of the cathode terminal 8 is exposed to the outside from the mold 13. The exposed portion of the cathode terminal 8 is located inside the exposed portions of the first anode terminal 6 and the second anode terminal 7. The exposure direction of the cathode terminal 8 is the same as the exposure direction of the first anode terminal 6 and the second anode terminal 7.

また、図2に示すように回路基板1の内部には導電体であるGND層14、第1VCC層16および第2VCC層17が設けられる。GND層14とパッド4の間にはGNDスルーホール15が設けられる。また、第1VCC層16とパッド3の間には第1VCCスルーホール18が設けられ、第2VCC層17とパッド5の間には第2VCCスルーホール19が設けられる。   As shown in FIG. 2, a GND layer 14, a first VCC layer 16, and a second VCC layer 17, which are conductors, are provided inside the circuit board 1. A GND through hole 15 is provided between the GND layer 14 and the pad 4. A first VCC through hole 18 is provided between the first VCC layer 16 and the pad 3, and a second VCC through hole 19 is provided between the second VCC layer 17 and the pad 5.

第1VCC層16および第2VCC層17はそれぞれ独立しており、回路基板1内における同じ高さに設けられる。GND層14は回路基板1内における第1VCC層16および第2VCC層17の下層に設けられる。GNDスルーホール15は回路基板1内における第1VCCスルーホール18と第2VCCスルーホール19との間に設けられる。   The first VCC layer 16 and the second VCC layer 17 are independent of each other and are provided at the same height in the circuit board 1. The GND layer 14 is provided below the first VCC layer 16 and the second VCC layer 17 in the circuit board 1. The GND through hole 15 is provided between the first VCC through hole 18 and the second VCC through hole 19 in the circuit board 1.

次に本発明の第1の実施形態にしたがった回路基板について説明する。
本発明の第1の実施形態にしたがった回路基板10は例えばノートPCなどの電子機器に収容される。図3は、本発明の第1の実施形態にしたがった回路基板10を収容したノートPC20の外観の一例を示す斜視図である。
図3に示すように、ノートPC20は筐体21、キーボード22およびディスプレイ23を備える。筐体21は回路基板10を収容する。
Next, a circuit board according to the first embodiment of the present invention will be described.
The circuit board 10 according to the first embodiment of the present invention is accommodated in an electronic device such as a notebook PC. FIG. 3 is a perspective view showing an example of the appearance of the notebook PC 20 that houses the circuit board 10 according to the first embodiment of the present invention.
As shown in FIG. 3, the notebook PC 20 includes a housing 21, a keyboard 22, and a display 23. The housing 21 accommodates the circuit board 10.

図4は、本発明の第1の実施形態にしたがった回路基板10およびこれに実装されるコンデンサ30の外観の斜視図である。図5は、本発明の第1の実施形態にしたがった回路基板10およびこれに実装されるコンデンサ30をB−B´線に沿って切断した場合の断面図である。回路基板10のうち従来の回路基板1と同一の部分の詳細な説明は省略する。   FIG. 4 is a perspective view of the external appearance of the circuit board 10 and the capacitor 30 mounted thereon according to the first embodiment of the present invention. FIG. 5 is a cross-sectional view of the circuit board 10 and the capacitor 30 mounted thereon according to the first embodiment of the present invention cut along the line BB ′. Detailed description of the same parts of the circuit board 10 as those of the conventional circuit board 1 is omitted.

このコンデンサ30の構成は従来のコンデンサ2の構成と同じである。また、このコンデンサ30を実装した回路基板10は従来のコンデンサ2を実装した回路基板1と比較してパッド4の代わりにパッド31,32を備える。   The configuration of the capacitor 30 is the same as that of the conventional capacitor 2. The circuit board 10 on which the capacitor 30 is mounted includes pads 31 and 32 instead of the pad 4 as compared with the circuit board 1 on which the conventional capacitor 2 is mounted.

パッド31は回路基板10に実装したコンデンサ30の陰極端子8の露出部分の下面の第1陽極端子6寄りの端部と接合される。パッド32は回路基板10に実装したコンデンサ30の陰極端子8の露出部分の下面の第2陽極端子7寄りの端部と接合される。   The pad 31 is joined to the end portion of the lower surface of the exposed portion of the cathode terminal 8 of the capacitor 30 mounted on the circuit board 10 near the first anode terminal 6. The pad 32 is bonded to an end portion of the lower surface of the exposed portion of the cathode terminal 8 of the capacitor 30 mounted on the circuit board 10 near the second anode terminal 7.

また、図5に示すように回路基板10の内部には従来の回路基板1内に設けられた単一のGND層14の代わりに第1GND層33および第2GND層34が設けられる。第1GND層33および第2GND層34はそれぞれ独立しており、回路基板10内における同じ高さに設けられる。また、第1GND層33は回路基板10内における第1VCC層16の下層に設けられ、第2GND層34は回路基板10内における第2VCC層17の下層に設けられる。   As shown in FIG. 5, a first GND layer 33 and a second GND layer 34 are provided inside the circuit board 10 instead of the single GND layer 14 provided in the conventional circuit board 1. The first GND layer 33 and the second GND layer 34 are independent and are provided at the same height in the circuit board 10. The first GND layer 33 is provided below the first VCC layer 16 in the circuit board 10, and the second GND layer 34 is provided below the second VCC layer 17 in the circuit board 10.

また、回路基板10の内部には従来の回路基板1内に設けられた単一のGNDスルーホール15の代わりに第1GNDスルーホール35および第2GNDスルーホール36が設けられる。   In addition, a first GND through hole 35 and a second GND through hole 36 are provided inside the circuit board 10 instead of the single GND through hole 15 provided in the conventional circuit board 1.

第1GNDスルーホール35はパッド31におけるパッド3寄りの端部とパッド32寄りの端部の間の1箇所と第1GND層33の1箇所とを電気的に接続する。また、第2GNDスルーホール36はパッド32におけるパッド31寄りの端部とパッド5寄りの端部の間の1箇所と第2GND層34の1箇所とを電気的に接続する。   The first GND through hole 35 electrically connects one location between the end of the pad 31 near the pad 3 and the end near the pad 32 to one location of the first GND layer 33. The second GND through hole 36 electrically connects one place between the end portion of the pad 32 near the pad 31 and the end portion near the pad 5 and one place of the second GND layer 34.

第1GNDスルーホール35は回路基板10内における第1VCCスルーホール18と第2VCCスルーホール19との間の第1VCCスルーホール18寄りに設けられる。第2GNDスルーホール36は回路基板10内における第1VCCスルーホール18と第2VCCスルーホール19との間の第2VCCスルーホール19寄りに設けられる。
回路基板10の第1GNDスルーホール35と第2GNDスルーホール36との間には長さL1の間隔が設けられる。
The first GND through hole 35 is provided near the first VCC through hole 18 between the first VCC through hole 18 and the second VCC through hole 19 in the circuit board 10. The second GND through hole 36 is provided near the second VCC through hole 19 between the first VCC through hole 18 and the second VCC through hole 19 in the circuit board 10.
An interval of a length L1 is provided between the first GND through hole 35 and the second GND through hole 36 of the circuit board 10.

コンデンサ30の第1陽極端子6と陰極端子8との間の距離および陰極端子8と第2陽極端子7との間の距離は等しい。また、回路基板10のパッド3,31間の距離はパッド32,5間の距離と等しい。また、回路基板10内の第1VCCスルーホール18と第1GNDスルーホール35との間の距離は第2VCCスルーホール19と第2GNDスルーホール36との間の距離と等しい。   The distance between the first anode terminal 6 and the cathode terminal 8 of the capacitor 30 and the distance between the cathode terminal 8 and the second anode terminal 7 are equal. The distance between the pads 3 and 31 of the circuit board 10 is equal to the distance between the pads 32 and 5. Further, the distance between the first VCC through hole 18 and the first GND through hole 35 in the circuit board 10 is equal to the distance between the second VCC through hole 19 and the second GND through hole 36.

以上説明したように、本発明の第1の実施形態にしたがったコンデンサの陰極端子と接続するための回路基板10側のパッドおよびスルーホールは複数である。このような回路基板に当該コンデンサを実装した場合の高周波域におけるインピーダンス特性はコンデンサの陰極端子と接続するための回路基板側のスルーホールおよびパッドが1つずつである場合の高周波域におけるインピーダンス特性と比較して改善される。   As described above, there are a plurality of pads and through holes on the circuit board 10 side for connection to the cathode terminal of the capacitor according to the first embodiment of the present invention. The impedance characteristic in the high frequency region when the capacitor is mounted on such a circuit board is the impedance characteristic in the high frequency region when there is one through hole and one pad on the circuit board side for connection to the cathode terminal of the capacitor. Compared with improvement.

このコンデンサ30の実装の例としては回路基板10の第2VCC層17と第2GND層34を電源に接続し、第1VCC層16と第1GND層33をCPUなどの高周波で動作する電子部品に接続する。   As an example of mounting the capacitor 30, the second VCC layer 17 and the second GND layer 34 of the circuit board 10 are connected to a power source, and the first VCC layer 16 and the first GND layer 33 are connected to an electronic component operating at a high frequency such as a CPU. .

この場合には第2VCC層17、第2VCCスルーホール19、パッド5、第2陽極端子7、内部電極板12、第1陽極端子6、パッド3、第1VCCスルーホール18および第1VCC層16が電源のプラス端子と電子部品を結ぶ電源ラインの一部となる。また、第1GND層33、第1GNDスルーホール35、パッド31、陰極端子8、パッド32、第2GNDスルーホール36および第2GND層34が電子部品と電源のマイナス端子を結ぶ電源ラインの一部となる。   In this case, the second VCC layer 17, the second VCC through hole 19, the pad 5, the second anode terminal 7, the internal electrode plate 12, the first anode terminal 6, the pad 3, the first VCC through hole 18 and the first VCC layer 16 are the power sources. It becomes a part of the power line connecting the plus terminal and the electronic component. Further, the first GND layer 33, the first GND through hole 35, the pad 31, the cathode terminal 8, the pad 32, the second GND through hole 36, and the second GND layer 34 become a part of the power supply line connecting the electronic component and the negative terminal of the power supply. .

この場合には従来のようにコンデンサを電源ライン間に接続した場合と比較して当該コンデンサの端子部分のインダクタンスの影響が軽減されるので高周波域におけるインピーダンス特性が改善される。   In this case, since the influence of the inductance of the terminal portion of the capacitor is reduced as compared with the conventional case where the capacitor is connected between the power supply lines, the impedance characteristic in the high frequency region is improved.

また、回路基板10の第1VCCスルーホール18と第1GNDスルーホール35との間の距離は第2VCCスルーホール19と第2GNDスルーホール36との間の距離と等しい場合には、この回路基板10にコンデンサを実装した場合の高周波域におけるインピーダンス特性は前述した距離にばらつきのある場合のインピーダンス特性と比較して改善される。   Further, when the distance between the first VCC through hole 18 and the first GND through hole 35 of the circuit board 10 is equal to the distance between the second VCC through hole 19 and the second GND through hole 36, the circuit board 10 Impedance characteristics in a high frequency region when a capacitor is mounted are improved as compared with the impedance characteristics in the case where there is variation in distance as described above.

(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図6は、本発明の第2の実施形態にしたがった回路基板50およびこれに実装されたコンデンサ40の外観の斜視図である。図7は、本発明の第2の実施形態にしたがったコンデンサ40および回路基板50をC−C´線に沿って切断した場合の断面図である。回路基板50のうち、第1の実施形態で用いた回路基板10と同一の部分の詳細な説明は省略する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 6 is a perspective view of the external appearance of the circuit board 50 and the capacitor 40 mounted thereon according to the second embodiment of the present invention. FIG. 7 is a cross-sectional view of the capacitor 40 and the circuit board 50 according to the second embodiment of the present invention cut along the line CC ′. A detailed description of the circuit board 50 that is the same as the circuit board 10 used in the first embodiment is omitted.

本発明の第2の実施形態にしたがったコンデンサ40の構成は第1の実施形態で用いたコンデンサ30の構成と同じである。また、このコンデンサ40が実装される回路基板50は第1の実施形態で用いた回路基板10と比較してパッド31,32の代わりにパッド41,42を備える。   The configuration of the capacitor 40 according to the second embodiment of the present invention is the same as the configuration of the capacitor 30 used in the first embodiment. The circuit board 50 on which the capacitor 40 is mounted includes pads 41 and 42 instead of the pads 31 and 32 as compared with the circuit board 10 used in the first embodiment.

パッド41は回路基板50に実装したコンデンサ40の陰極端子8の露出部分の下面の第1陽極端子6寄りの端部と接合される。パッド42は回路基板50に実装したコンデンサ40の陰極端子8の露出部分の下面の第2陽極端子7寄りの端部と接合される。   The pad 41 is joined to the end portion of the lower surface of the exposed portion of the cathode terminal 8 of the capacitor 40 mounted on the circuit board 50 near the first anode terminal 6. The pad 42 is bonded to an end portion of the lower surface of the exposed portion of the cathode terminal 8 of the capacitor 40 mounted on the circuit board 50 near the second anode terminal 7.

また、図7に示すように回路基板50の内部には第1の実施形態で説明した第1GND層33および第2GND層34の代わりに第1GND層43および第2GND層44が設けられる。   As shown in FIG. 7, a first GND layer 43 and a second GND layer 44 are provided in the circuit board 50 instead of the first GND layer 33 and the second GND layer 34 described in the first embodiment.

第1GND層43および第2GND層44はそれぞれ独立しており、回路基板50内における同じ高さに設けられる。第1GND層43は回路基板50内における第1VCC層16の下層に設けられ、第2GND層44は回路基板50内における第2VCC層17の下層に設けられる。   The first GND layer 43 and the second GND layer 44 are independent of each other and are provided at the same height in the circuit board 50. The first GND layer 43 is provided below the first VCC layer 16 in the circuit board 50, and the second GND layer 44 is provided below the second VCC layer 17 in the circuit board 50.

また、回路基板50の内部には第1GNDスルーホール35および第2GNDスルーホール36の代わりに第1GNDスルーホール45および第2GNDスルーホール46が設けられる。   In addition, instead of the first GND through hole 35 and the second GND through hole 36, a first GND through hole 45 and a second GND through hole 46 are provided inside the circuit board 50.

第1GNDスルーホール45はパッド41におけるパッド3寄りの端部と第1GND層43の1箇所とを電気的に接続する。また、第2GNDスルーホール46はパッド42におけるパッド5寄りの端部と第2GND層44の1箇所とを電気的に接続する。   The first GND through hole 45 electrically connects an end portion of the pad 41 near the pad 3 and one place of the first GND layer 43. The second GND through hole 46 electrically connects an end portion of the pad 42 near the pad 5 and one place of the second GND layer 44.

第1GNDスルーホール45は回路基板50内における第1VCCスルーホール18と第2VCCスルーホール19との間の第1VCCスルーホール18寄りの箇所に設けられる。第2GNDスルーホール46は回路基板50内における第1VCCスルーホール18と第2VCCスルーホール19との間の第2VCCスルーホール19寄りの箇所に設けられる。   The first GND through hole 45 is provided in the circuit board 50 at a location near the first VCC through hole 18 between the first VCC through hole 18 and the second VCC through hole 19. The second GND through hole 46 is provided in the circuit board 50 at a location near the second VCC through hole 19 between the first VCC through hole 18 and the second VCC through hole 19.

回路基板50内の第1スルーホール45と第2GNDスルーホール46との間には長さL2の間隔が設けられる。長さL2は第1の実施形態で説明した長さL1と比較して長い。   An interval of a length L2 is provided between the first through hole 45 and the second GND through hole 46 in the circuit board 50. The length L2 is longer than the length L1 described in the first embodiment.

このコンデンサ40の第1陽極端子6と陰極端子8との間の距離および陰極端子8と第2陽極端子7との間の距離は等しい。また、回路基板50のパッド3,41間の距離はパッド42,5間の距離と等しい。   The distance between the first anode terminal 6 and the cathode terminal 8 of the capacitor 40 and the distance between the cathode terminal 8 and the second anode terminal 7 are equal. The distance between the pads 3 and 41 of the circuit board 50 is equal to the distance between the pads 42 and 5.

また、回路基板50内の第1VCCスルーホール18と第1GNDスルーホール45との間の距離は第2VCCスルーホール19と第2GNDスルーホール46との間の距離と等しい。   The distance between the first VCC through hole 18 and the first GND through hole 45 in the circuit board 50 is equal to the distance between the second VCC through hole 19 and the second GND through hole 46.

以上説明したように、本発明の第2の実施形態にしたがったコンデンサ40を実装した回路基板50は第1の実施形態で用いたコンデンサ30を実装した回路基板10と比較してGNDスルーホール間の距離が長い。この回路基板にコンデンサを実装した場合の高周波域におけるインピーダンス特性は第1の実施形態で説明した回路基板にコンデンサを実装した場合の当該インピーダンス特性と比較して改善される。   As described above, the circuit board 50 on which the capacitor 40 according to the second embodiment of the present invention is mounted has a space between the GND through holes as compared with the circuit board 10 on which the capacitor 30 used in the first embodiment is mounted. The distance is long. The impedance characteristic in the high frequency region when the capacitor is mounted on the circuit board is improved as compared with the impedance characteristic when the capacitor is mounted on the circuit board described in the first embodiment.

また、回路基板50内の第1VCCスルーホール18と第1GNDスルーホール45との間の距離は第2VCCスルーホール19と第2GNDスルーホール46との間の距離と等しい。この回路基板50にコンデンサを実装した場合の高周波域におけるインピーダンス特性は前述した距離にばらつきのある場合のインピーダンス特性と比較して改善される。   The distance between the first VCC through hole 18 and the first GND through hole 45 in the circuit board 50 is equal to the distance between the second VCC through hole 19 and the second GND through hole 46. The impedance characteristic in the high frequency region when the capacitor is mounted on the circuit board 50 is improved as compared with the impedance characteristic when the distance varies as described above.

図8は、本発明の第1の実施形態にしたがったコンデンサのインピーダンスの周波数特性、第2の実施形態にしたがったコンデンサのインピーダンスの周波数特性および従来のコンデンサのインピーダンスの周波数特性をグラフとして示す図である。   FIG. 8 is a graph showing the frequency characteristics of the impedance of the capacitor according to the first embodiment of the present invention, the frequency characteristics of the impedance of the capacitor according to the second embodiment, and the frequency characteristics of the impedance of the conventional capacitor. It is.

図8に示した“従来品”は前述した従来のコンデンサ2を実装した回路基板1を組み込んだ製品を示す。図8に示した“製品D”は前述した第1の実施形態にしたがったコンデンサ30を実装した回路基板10を組み込んだ製品を示す。また、図8に示した“製品E”は前述した第2の実施形態にしたがったコンデンサ40を実装した回路基板50を組み込んだ製品を示す。   The “conventional product” shown in FIG. 8 indicates a product incorporating the circuit board 1 on which the above-described conventional capacitor 2 is mounted. “Product D” shown in FIG. 8 indicates a product incorporating the circuit board 10 on which the capacitor 30 according to the first embodiment is mounted. Further, “product E” shown in FIG. 8 indicates a product in which the circuit board 50 on which the capacitor 40 according to the second embodiment is mounted is incorporated.

図8に示すように、第1の実施形態で用いるコンデンサ30を実装した回路基板10を組み込んだ製品の各周波数におけるインピーダンスは従来のコンデンサ2を実装した回路基板1を組み込んだ製品の各周波数におけるインピーダンスと比較して概ね低い。また、第2の実施形態で用いるコンデンサ40を実装した回路基板50を組み込んだ各周波数におけるインピーダンスは第1の実施形態で用いるコンデンサ30を実装した回路基板10の各周波数におけるインピーダンス比較して概ね低い。   As shown in FIG. 8, the impedance at each frequency of the product incorporating the circuit board 10 on which the capacitor 30 used in the first embodiment is mounted is the frequency at each frequency of the product incorporating the circuit board 1 on which the conventional capacitor 2 is mounted. Generally low compared to impedance. The impedance at each frequency incorporating the circuit board 50 on which the capacitor 40 used in the second embodiment is mounted is generally lower than the impedance at each frequency of the circuit board 10 on which the capacitor 30 used in the first embodiment is mounted. .

第1および第2の実施形態でそれぞれ説明したコンデンサをパーソナルコンピュータのCPUなどの高周波で動作する電子部品とともに用いた機器は動作電流の変動に正しく追従して電子部品の電源電圧を安定化させる作用をもつようになる。よって機器の動作の安定性を向上させることができる。   An apparatus using the capacitor described in the first and second embodiments together with an electronic component operating at a high frequency such as a CPU of a personal computer correctly follows the fluctuation of the operating current and stabilizes the power supply voltage of the electronic component. Will have. Therefore, the stability of the operation of the device can be improved.

また、以上説明した実施形態ではコンデンサは誘電体板を陽極用の電極と陰極用の電極で挟む構造としたが、これに限らず、例えば陽極用の棒状電極を誘電体層で包み、この誘電体層を陰極用の電極層で包む構造であってもよい。この場合、陽極用の棒状電極の両端部にそれぞれ陽極端子を設けてこれらを外部に露出させ、陰極用の電極層に陰極端子を取り付けてこれを外部に露出させればよい。   In the embodiment described above, the capacitor has a structure in which a dielectric plate is sandwiched between an anode electrode and a cathode electrode. However, the present invention is not limited to this. For example, a rod-shaped electrode for an anode is wrapped with a dielectric layer. The body layer may be wrapped with an electrode layer for a cathode. In this case, anode terminals may be provided on both ends of the anode rod-shaped electrode to expose them to the outside, and the cathode terminals may be attached to the cathode electrode layer to expose them to the outside.

なお、この発明は前記実施形態そのままに限定されるものではなく実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を省略してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。   The present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Moreover, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be omitted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

従来のコンデンサおよび回路基板の外観の斜視図。The perspective view of the external appearance of the conventional capacitor | condenser and a circuit board. 従来のコンデンサおよび回路基板をA−A´線に沿って切断した場合の断面図。Sectional drawing at the time of cut | disconnecting the conventional capacitor | condenser and circuit board along the AA 'line. 本発明の第1の実施形態にしたがったコンデンサを実装した回路基板を収容したノートPCの外観の一例を示す斜視図。The perspective view which shows an example of the external appearance of the notebook PC which accommodated the circuit board which mounted the capacitor | condenser according to the 1st Embodiment of this invention. 本発明の第1の実施形態にしたがった回路基板およびこれに実装されるコンデンサの外観の斜視図。The perspective view of the external appearance of the circuit board according to the 1st Embodiment of this invention, and the capacitor | condenser mounted in this. 本発明の第1の実施形態にしたがったコンデンサおよび回路基板をB−B´線に沿って切断した場合の断面図。Sectional drawing at the time of cut | disconnecting the capacitor | condenser and circuit board according to the 1st Embodiment of this invention along a BB 'line | wire. 本発明の第2の実施形態にしたがった回路基板およびこれに実装されたコンデンサの外観の斜視図。The perspective view of the external appearance of the circuit board according to the 2nd Embodiment of this invention, and the capacitor | condenser mounted in this. 本発明の第2の実施形態にしたがったコンデンサおよび回路基板をC−C´線に沿って切断した場合の断面図。Sectional drawing at the time of cut | disconnecting the capacitor | condenser and circuit board according to the 2nd Embodiment of this invention along CC 'line. 本発明の第1の実施形態にしたがったコンデンサのインピーダンスの周波数特性、第2の実施形態にしたがったコンデンサのインピーダンスの周波数特性および従来のコンデンサのインピーダンスの周波数特性をグラフとして示す図。The figure which shows the frequency characteristic of the impedance of the capacitor | condenser according to 1st Embodiment of this invention, the frequency characteristic of the impedance of the capacitor | condenser according to 2nd Embodiment, and the frequency characteristic of the impedance of the conventional capacitor | condenser as a graph.

符号の説明Explanation of symbols

1,10,50…回路基板、30,40…コンデンサ、3,4,5,31,32,41,42…パッド、6…第1陽極端子、7…第2陽極端子、8…陰極端子、11…誘電体板、12…内部電極板、13…モールド、14…GND層、15…GNDスルーホール、16…第1VCC層、17…第2VCC層、18…第1VCCスルーホール、19…第2VCCスルーホール、20…ノートPC、21…筐体、22…キーボード、23…ディスプレイ、33,43…第1GND層、34,44…第2GND層、35,45…第1GNDスルーホール、36,46…第2GNDスルーホール。   DESCRIPTION OF SYMBOLS 1,10,50 ... Circuit board, 30, 40 ... Capacitor, 3, 4, 5, 31, 32, 41, 42 ... Pad, 6 ... 1st anode terminal, 7 ... 2nd anode terminal, 8 ... Cathode terminal, DESCRIPTION OF SYMBOLS 11 ... Dielectric board, 12 ... Internal electrode plate, 13 ... Mold, 14 ... GND layer, 15 ... GND through hole, 16 ... 1st VCC layer, 17 ... 2nd VCC layer, 18 ... 1st VCC through hole, 19 ... 2nd VCC Through hole, 20 ... notebook PC, 21 ... casing, 22 ... keyboard, 23 ... display, 33, 43 ... first GND layer, 34, 44 ... second GND layer, 35, 45 ... first GND through hole, 36, 46 ... Second GND through hole.

Claims (4)

コンデンサと、このコンデンサを実装した配線板とからなる回路基板であって、
前記コンデンサは、
誘電体と、
前記誘電体の一方の側と接合される内部電極と、
前記内部電極の一端部から所定の方向に沿って露出する第1の陽極端子と、
前記内部電極の他端部から前記所定の方向に沿って露出する第2の陽極端子と、
前記誘電体の他方の側と接続されて前記所定の方向に沿って前記第1および第2の陽極端子の露出部分の内側に露出する陰極端子と
を有し、
前記配線板は、
前記コンデンサの前記第1の陽極端子と電気的に接続するための第1のスルーホールと、
この第1のスルーホールと接続される第1の導電体層と、
前記コンデンサの第2の陽極端子と電気的に接続するための第2のスルーホールと、
この第2のスルーホールと接続される第2の導電体層と、
前記コンデンサの陰極端子の所定の部分と電気的に接続するための第3のスルーホールと、
この第3のスルーホールと接続される第3の導電体層と、
前記第3のスルーホールと所定の間隔を有し、前記コンデンサの陰極端子の前記所定の部分より前記第2の陽極端子に近い部分と電気的に接続するための第4のスルーホールと、
この第4のスルーホールと接続される第4の導電体層と
を備えたことを特徴とする回路基板。
A circuit board comprising a capacitor and a wiring board on which the capacitor is mounted,
The capacitor is
A dielectric,
An internal electrode joined to one side of the dielectric;
A first anode terminal exposed along a predetermined direction from one end of the internal electrode;
A second anode terminal exposed along the predetermined direction from the other end of the internal electrode;
A cathode terminal connected to the other side of the dielectric and exposed inside the exposed portion of the first and second anode terminals along the predetermined direction;
The wiring board is
A first through hole for electrically connecting to the first anode terminal of the capacitor;
A first conductor layer connected to the first through hole;
A second through hole for electrically connecting to a second anode terminal of the capacitor;
A second conductor layer connected to the second through hole;
A third through hole for electrically connecting to a predetermined portion of the cathode terminal of the capacitor;
A third conductor layer connected to the third through hole;
A fourth through hole having a predetermined distance from the third through hole and electrically connected to a portion closer to the second anode terminal than the predetermined portion of the cathode terminal of the capacitor;
A circuit board comprising: a fourth conductor layer connected to the fourth through hole.
前記第3のスルーホールは前記コンデンサの陰極端子における前記第1の陽極端子に近い端部と電気的に接続するために備えられ、
前記第4のスルーホールは前記コンデンサの陰極端子における前記第2の陽極端子に近い端部と電気的に接続するために備えられる
ことを特徴とする請求項1に記載の回路基板。
The third through hole is provided for electrical connection with an end portion of the cathode terminal of the capacitor close to the first anode terminal;
2. The circuit board according to claim 1, wherein the fourth through hole is provided to be electrically connected to an end portion of the cathode terminal of the capacitor close to the second anode terminal. 3.
前記第1のスルーホールと前記第3のスルーホールとの間の距離が前記第2のスルーホールと前記第4のスルーホールとの間の距離と等しいことを特徴とする請求項1に記載の回路基板。   The distance between the first through hole and the third through hole is equal to the distance between the second through hole and the fourth through hole. Circuit board. 請求項1乃至請求項3のいずれかに記載の回路基板を収容したことを特徴とする電子機器。   An electronic apparatus comprising the circuit board according to claim 1.
JP2005298022A 2005-10-12 2005-10-12 Capacitor and electronic equipment Pending JP2007109817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005298022A JP2007109817A (en) 2005-10-12 2005-10-12 Capacitor and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005298022A JP2007109817A (en) 2005-10-12 2005-10-12 Capacitor and electronic equipment

Publications (1)

Publication Number Publication Date
JP2007109817A true JP2007109817A (en) 2007-04-26

Family

ID=38035456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005298022A Pending JP2007109817A (en) 2005-10-12 2005-10-12 Capacitor and electronic equipment

Country Status (1)

Country Link
JP (1) JP2007109817A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299259A (en) * 1999-04-16 2000-10-24 Tokin Corp Electric double layer capacitor and manufacture thereof
JP2001015885A (en) * 1999-07-02 2001-01-19 Murata Mfg Co Ltd High-frequency electronic circuit and structure of mounting chip three-terminal capacitor on the same
JP2003347691A (en) * 2002-03-19 2003-12-05 Nec Tokin Corp Noise filter mounting substrate
JP2004055699A (en) * 2002-07-18 2004-02-19 Nec Tokin Corp Solid electrolytic capacitor and its manufacturing method
WO2005015588A1 (en) * 2003-08-12 2005-02-17 Rohm Co., Ltd. Solid electrolytic capacitor, electric circuit, and solid electrolytic capacitor mounting structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299259A (en) * 1999-04-16 2000-10-24 Tokin Corp Electric double layer capacitor and manufacture thereof
JP2001015885A (en) * 1999-07-02 2001-01-19 Murata Mfg Co Ltd High-frequency electronic circuit and structure of mounting chip three-terminal capacitor on the same
JP2003347691A (en) * 2002-03-19 2003-12-05 Nec Tokin Corp Noise filter mounting substrate
JP2004055699A (en) * 2002-07-18 2004-02-19 Nec Tokin Corp Solid electrolytic capacitor and its manufacturing method
WO2005015588A1 (en) * 2003-08-12 2005-02-17 Rohm Co., Ltd. Solid electrolytic capacitor, electric circuit, and solid electrolytic capacitor mounting structure

Similar Documents

Publication Publication Date Title
JP2007129176A (en) Package device having electromagnetic wave shield
US20080003846A1 (en) Circuit board unit
US20200045815A1 (en) Circuit board and electronic device including the same
JP2020057788A (en) Printed circuit board and motor including the same
JP2007096147A (en) Capacitor
JP2006245618A (en) Semiconductor device with built-in passive element
JP2005045237A (en) Power semiconductor module based on classifiable structure technology
JP4389573B2 (en) Power supply
JP2009158874A (en) Substrate and electronic device having the same
JP2007109817A (en) Capacitor and electronic equipment
US20070075418A1 (en) Emi shielding device for pcb
JP2006190925A (en) Solid electrolytic capacitor and its manufacturing method
JP2009027186A (en) Capacitor and electronic apparatus
JP4254572B2 (en) Wireless communication device
JPH09199666A (en) Semiconductor integrated circuit device
JP4103466B2 (en) High-frequency connector surface mounting method, high-frequency connector mounting printed circuit board, and printed circuit board
JP2008041585A (en) Electronic equipment
JP2856706B2 (en) CPU socket
JPWO2019215922A1 (en) connector
US8503188B2 (en) Mountable electronic circuit module
TWI705628B (en) Input connection device
JP7395329B2 (en) power converter
JP2007165445A (en) Power amplifier module
JP2000092838A (en) Circuit block for switching power supply
JP3100060U (en) High frequency unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080825

A977 Report on retrieval

Effective date: 20100907

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100914

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20110125

Free format text: JAPANESE INTERMEDIATE CODE: A02