JP2009016767A - ナノマグネット、量子デバイス、及びこれらの製造方法 - Google Patents

ナノマグネット、量子デバイス、及びこれらの製造方法 Download PDF

Info

Publication number
JP2009016767A
JP2009016767A JP2007180231A JP2007180231A JP2009016767A JP 2009016767 A JP2009016767 A JP 2009016767A JP 2007180231 A JP2007180231 A JP 2007180231A JP 2007180231 A JP2007180231 A JP 2007180231A JP 2009016767 A JP2009016767 A JP 2009016767A
Authority
JP
Japan
Prior art keywords
quantum
nanocoil
magnetic
quantum dots
quantum device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007180231A
Other languages
English (en)
Other versions
JP5092596B2 (ja
Inventor
Kaichi So
海智 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007180231A priority Critical patent/JP5092596B2/ja
Publication of JP2009016767A publication Critical patent/JP2009016767A/ja
Application granted granted Critical
Publication of JP5092596B2 publication Critical patent/JP5092596B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hall/Mr Elements (AREA)

Abstract

【課題】半導体量子ドットによって構成された量子デバイスにおいて、1量子ビットの個別制御手段及び複数量子ビット同時制御手段を提供すること。
【解決手段】
量子ドット13と、その近傍に設けた導電性材料からなるナノコイル16と、量子ドット13の上方に配置された軟磁性材料の磁性ナノ粒子14とを備えた量子デバイス10による。ナノコイル16にパルス状の電流(7μA程度)を印加すると、量子ドット13の上方に配置された磁性ナノ粒子14によって、量子ビット13に強い磁場(0.5T程度)を印加することができる。同時にESR周波数のマイクロ波(Xバンド)を印加すれば、量子ドット13で構成された量子ビット(電子スピン)を操作できる。軟磁性材料にマイクロ波領域で高い透磁率を有する材料を用いると、より高いESR周波数を使用でき、量子ビットの操作時間を短くできる。
【選択図】図1

Description

本発明は、量子コンピュータ等の量子デバイス並びに量子デバイスに使用することができるナノマグネット、及びそれらの製造方法に関する。
近年、量子コンピュータの研究が盛んに行われている。この量子コンピュータは、2つの量子状態を取ることができる2準位系で構成される量子ビットを基本単位とし、この量子ビットを多数集合することでハードウエアが構成される。この量子ビットを実現できる系の一つとして、半導体量子ドット中の電子スピンがある。半導体量子ドット中の電子スピンは、その向きを量子状態|0>及び|1>に対応させることで量子ビットとして用いることができる。
量子コンピュータで量子計算をするには、量子ビットに対する量子状態(例えば、電子のスピンの向き)の重ね合わせ状態の変更を行う一連の操作(ゲート操作)が必要とされる。量子ビットのゲート操作は、半導体量子ドット中の電子スピンを量子ビットとして利用する場合には、電子スピン共鳴(ESR:Electron Spin Resonance)法により行うことができる。このESR法では、量子ドットに磁場を印加しつつ電子のスピンと共鳴する周波数の電磁波(マイクロ波)を印加することにより、量子ビットの初期化や、量子状態の重ね合わせといった操作が行われる。
半導体基板上に形成された微細構造物からなる量子ビットの操作法としては、ESR法の他に核磁気共鳴(NMR)法を用いるものとして、例えば特許文献1がある。特許文献1は、量子ビットとして29Si原子の核スピンを用いる。そして、29Si原子を28Siからなる基板上に直線状に配列し、その29Si原子の列の近傍に、強磁性材料からなる微細な磁石を設けた装置を開示する。
量子ドットによる微細構造物の形成方法に関連する技術を開示する文献として、例えば、特許文献2〜6がある。
特開2003−260700号公報 特開2003−338618号公報 特開2004−247431号公報 特開2004−260078号公報 特開2006−135263号公報 特開2003−117900号公報
ところで、量子コンピュータにおける量子計算のゲート操作では、1量子ビットに対して個別に、又は2以上の量子ビットに対して同時に電子スピンの操作を行う必要がある。
従来の量子デバイスでは、ESR法による量子ビットの電子スピンの操作では、複数の量子ビット(量子ドット)に一様の磁場を印加するものであった。このため、特定の量子ビット(量子ドット)に対する電子スピンの操作(量子ビットの個別制御)を行うためには、量子ビット(量子ドット)毎に異なるg係数を持つように作り分けて、量子ビット毎にESR周波数が異なるように量子デバイスを構成し、電磁波は周波数を変えながら逐次印加する必要があった。しかし、半導体量子ドットの場合、全ての量子ドットが異なるg係数となるように作り分けるのは作製が困難であるとともに、量子デバイス中の量子ビット数が増大した場合には、g係数同士の差を小さくする必要があるため、多量子ビット化には限界がある。また、このような量子デバイスの場合、量子ドット毎に電子スピン共鳴を起こす周波数が異なるため、個別の量子ドットへのアクセスは周波数を変えた電磁波を逐次印加することにより行うことができるが、異なる量子ドット間で1量子ビットのゲート操作(例えば回転ゲート操作)を同時に行うことが困難であった。
量子ビットの個別制御は、周波数を変えた電磁波を逐次印加する以外にも、量子ドット毎に個別に印加する磁場を制御することができれば実現できる。しかしながら、量子ドットは大きさが数十nm程度と小さいため、個別の量子ドットごとに印加する磁場を制御する手段は存在しなかった。また、特許文献1に開示された磁石でも、特定の量子ドットにのみ磁場を印加するには大きすぎるため、量子ビットの個別操作に用いることができない。
本発明の目的は、量子ドットから構成された1量子ビットの個別制御及び複数量子ビットの同時制御が可能な、ナノマグネット、量子デバイス及びそれらの製造方法を提供することを目的とする。
本発明の一観点によれば、結晶性基板の上に形成された量子ドットと、前記量子ドットの上方に形成された磁性材料からなる磁性ナノ粒子と、前記磁性ナノ粒子の周囲に近接して形成された導電材料からなる円弧状のナノコイルと、を備えたことを特徴とする量子デバイスが提供される。
上記の観点では、量子ドットの近傍に、微細な円弧状の導電材料からなるナノコイルが設けられているため、ナノコイルに電流を印加することにより局所的な磁場を発生することができ、個別の量子ドットにのみ磁場を印加することができる。そして、ナノコイルの中心部には、磁性材料からなる磁性ナノ粒子が電磁石(ナノマグネット)のコアとして設けられているため、高い磁束密度の磁場を量子ドットに与えることができる。これにより、個別の量子ドット毎に磁場を印加することができ、磁場を印加するか否かによって、量子ドット中の電子スピン(量子ビット)の状態を個別に制御することができる。したがって、量子ビット毎にg係数が異なるように作り分ける必要が無いため量子デバイスの製造がより容易となる。また、個別の量子ビットの制御はナノマグネットで行われるため、量子デバイスを多量子ビット化しても電磁波の周波数を変えずに個別の量子ビットの制御を実現でき、多量子ビット化への対応が容易になる。
この場合、磁性ナノ粒子と量子ドットとを接近させることにより、量子ドットにより強い磁場を印加することができる。尚、磁性ナノ粒子を構成する磁性材料を、マイクロ波領域でも高い比透磁率を示す(高い周波数の交流磁場に対して高い比透磁率を示す)材料とすれば、より短いパルス状磁場を発生することができ、量子ビットの制御時間を短縮することができる。
上述の観点による量子デバイスは、結晶性基板の上に量子ドットを形成する工程と、 前記量子ドットの上方に磁性材料からなる磁性ナノ粒子を形成する工程と、前記磁性ナノ粒子の周囲に円弧状のナノコイルを形成する工程と、を有する製造方法によって作製できる。
また、上述の磁性ナノ粒子は、前記量子ドットを覆う第1の被覆層を形成する工程と、前記第1の被覆層の表面であって前記量子ドットの上方の部分に孔部を形成する工程と、 前記孔部を除いた前記第1の被覆層の表面に第2の被覆層を形成する工程と、前記第2の被覆層及び孔部を覆うように磁性材料層を形成する工程と、前記磁性材料層をアニール処理して前記孔部に磁性ナノ粒子を形成する工程と、前記孔部以外の磁性材料を前記第2の被覆層と共に除去する工程と、により形成することができる。
以下、本発明の実施形態について、添付の図面を参照して説明する。
(第1実施形態)
図1(a)は、本発明の第1実施形態の構成例1に係わる量子デバイスの構造を示す図である。図1(b)は図1(a)に示す量子デバイスの断面図である。図1(c)は図1(a)に示す量子デバイスのナノコイルに電流を印加したときの磁束線の様子を示す模式図である。
図1に示す量子デバイス10は、本発明の実施形態のうち最も簡単な構成の量子デバイスを示すものである。量子デバイス10には、半導体基板11の上に自己形成された量子ドット13が形成されている。この量子ドットの上方には軟磁性材料からなる磁性ナノ粒子14が配置され、その周囲には導電材料からなるナノコイル16が設けられている。
半導体基板11は、例えばGaAs基板を用いることができる。尚、本実施形態はこれに限られず、Si基板等を用いても良い。量子ドット13は例えばInGaAs等から形成される。量子ドットの横方向の大きさは、例えば20〜30nm程度であり、その高さは5nm程度である。この量子ドット13は、半導体層12によって埋め込まれている。この半導体層12としては、例えばGaAsを用いることができ、半導体層12の厚さは、10nm程度である。図1(b)に示すように、半導体層12の表面には、磁性ナノ粒子14が、下部側の一部分が埋め込まれるように配置されている。磁性ナノ粒子14の横方向の大きさは、量子ドット13の大きさと略同じ大きさに(例えば20〜30nm程度)形成されている。この磁性ナノ粒子14の底部と、量子ドット13の頂部はより近いほうが高い磁束密度の磁場を量子ドット13に印加することができる。一方、これらをあまり接近しすぎると、量子ドット13内の電子のエネルギー準位に悪影響を及ぼす恐れがある。かかる観点から、例えば半導体層12にGaAsを用いた場合には、磁性ナノ粒子14の底部と量子ドット13の頂部とは1〜3nm程度隔てて配置することができる。尚、量子ドット13を覆う層にトンネル障壁が高い材料を用いる場合には、磁性ナノ粒子14と量子ドット13との間隔を更に狭くしても良い。図1(a)及び(b)に示すように、磁性ナノ粒子14の周囲には導電材料からなるナノコイル16が設けられている。このナノコイル16は、磁性ナノ粒子14から2〜3nm隔てて設けられており、その内周側と外周側との半径の差(ナノコイル16の配線幅)は10nm程度である。ナノ微粒子14と同様にナノコイルの下部は半導体層12に埋め込まれている。ナノコイル16は一部分が5nm程度のギャップを隔てて開いており、ナノコイル16の両端は2つの接続配線15に接続されている。この2つの接続配線15も5nm程度のギャップにより隔てられている。この接続配線15を介してナノコイル16は、外部の制御回路(図示せず)と接続されている。接続配線15も、下部が半導体層12に埋め込まれている。接続配線15及びナノコイル16は、通電による発熱や、印加電圧による半導体基板12の絶縁破壊を防止すべく電気伝導度の高い材料を用いることが望ましく、例えば、Al、Cu等の金属材料を用いることができる。また、Pb、Nb、MgB、及び銅酸化物高温超電導体等の超伝導材料を用いても良い。超伝導材料によりナノコイル16を形成した場合には、より多くの電流を流すことができるため、ナノマグネットによる発生磁束密度をより高めることができる。これにより、より高いESR周波数を用いることができ、量子ビットの制御時間を短くすることができる。
図1(c)に示すように、外部の制御回路(図示せず)から接続配線15を介してナノコイル16にパルス状の電流が印加されると磁場が発生し、磁性ナノ粒子14及びこれに近接した領域で磁束密度が高くなる。量子ドット13と磁性ナノ粒子14とは近接しているため、量子ドット13に印加される磁場は磁性ナノ粒子14中でもっとも磁束密度が高い底部と略同程度の磁束密度となる。また、量子デバイス10全体としてみると、磁場の強い部分は量子ドット13の近傍に局在化している。これにより量子ドット毎に個別に磁気的操作を行うことができる。
次に、図4〜6を参照しつつ、本実施形態の構成例1に係わる量子デバイス10の製造方法について説明する。
図4(a)〜(c)は、本発明の第1実施形態に係わる量子デバイスの製造途中の様子を示す断面図である(その1)。図5(a)〜(c)は、本発明の第1実施形態に係わる量子デバイスの製造途中の様子を示す断面図である(その2)。図6(a)〜(d)は、本発明の第1実施形態に係わる量子デバイスの製造途中の様子を示す図である(その3)。
図4(a)に示す構造物を形成するまでの工程について説明する。尚、以下の説明は、半導体基板11及び半導体層12にGaAsを用い、量子ドット13をInGaAsで形成した場合の一例に基づいて行う。先ず、結晶性GaAsからなる半導体基板11の表面に、半導体基板11とは異なる格子定数を有するInGaAsを、例えばMBE法又はMOCVD法等により成膜する。これにより、S−Kモード(Stranski-Krastanowモード)の成長で量子ドット13が半導体基板11の上方に形成される。尚、この工程で量子ドット13の周囲に濡れ層17も同時に形成される。量子ドット13を所定の位置に形成する場合には、量子ドット13を形成したい部分に予め半導体基板11に穴を形成する方法(例えば特許文献2)や、その他の方法に基づいて形成することができる。次に、量子ドット13が形成された半導体基板11の上方にGaAsからなる半導体層12(第1の被覆層)をMBE法又はMOCVD法等により成膜する。以上の工程により図4(a)に示す構造物が得られる。
次に、図4(b)に示すように、半導体層12の表面であって、量子ドット13の上方の位置に磁性ナノ粒子用穴部21を形成する。この磁性ナノ粒子用穴部21は例えば以下の工程により形成することができる。まず、半導体層12の表面にS−Kモードでドット状な物を形成する。量子ドット13が形成された部分の上方に形成された半導体層12には歪が発生しているため、量子ドット13の上方の位置のみにドット状な物が形成される(特許文献3参照)。
次に、形成したドット状な物を目印にして、AFM(Atomic Force Microscope:原子間力顕微鏡)酸化法により量子ドット13の上方の半導体層12に、局所的に酸化された領域を形成する。この工程では、AFMの走査プローブの探針をドット状な物に接近させ、水蒸気を含む雰囲気下において半導体基板11側に正のバイアス電圧を、探針側に負のバイアス電圧を所定時間印加する。これにより、探針と半導体層の間の電場により、水(H2O)が分解され、生成したOH-が酸化剤として作用することにより球状又は楕円体状の酸化領域(図示せず)が形成される。
その後、形成された酸化領域を希釈したHCl又はNH4OH等のエッチング剤を用いたウエットエッチング、又は超音波洗浄により選択的に除去する。これにより、図4(b)に示すように、半導体層12の表面であって、量子ドット13の上方に磁性ナノ粒子用穴部21を備えた構造物が完成する。尚、磁性ナノ粒子用穴部21の径は探針と半導体基板11間に印加する電圧及び電流の印加時間により調整することができ、図4(b)に示すように、量子ドット13の径と同程度(例えば20nm程度)に形成する。
次に、図4(c)に示すように、半導体層12の磁性ナノ粒子用穴部21を除いた表面をAFM酸化法により酸化して、酸化物層22(第2の被覆層)を形成する。この酸化物層22は、AFMの探針を半導体層12に近接させた状態で、バイアス電圧を印加しながら探針を走査することで形成できる。この酸化物層22の厚さは1〜2nm程度とすればよい。
次に、図5(a)に示すように、酸化物層22及び磁性ナノ粒子用穴部21の上に、磁性材料層23をスパッタ法等により形成する。堆積される磁性材料は、周波数の高い領域で高い比透磁率を示す材料が望ましく、100MHz〜1GHzの周波数範囲において、1000程度の比透磁率を有し、飽和磁束密度は0.5T以上ある軟磁性材料を使用することができる。このような特性を有する軟磁性材料として、例えば、Fe−M−O(Mは、Hf、Zr又は希土類元素)を用いることができる(Hayakawa et al, Journal of Applied Physics, vol.81(8),pp.2747-3752,(1997) )。なお、比透磁率が1000以下の材料を用いた場合には、量子ドット13付近の磁束密度が低下するが、より低い周波数でESRを行う際には低い比透磁率を有する材料を使用してもよい。磁性材料層23の厚さは10nm以下とすることが好ましい。厚くしすぎると、後述するアニール工程で生成された磁性材料の微粒子24間の間隔が狭くなり、酸化物層22のエッチングによるリフトオフ工程において、エッチング剤が酸化物層22に浸透しにくくなるためである。尚、スパッタ法等を用いることにより磁性材料層23の膜厚をnm単位で制御できる。軟磁性材料層23の膜厚が厚過ぎる場合には、反応性イオンエッチング法、プラズマエッチング法、及びクラスターイオンエッチング法等のドライエッチングにより磁性材料層を薄くすればよい。
次に、磁性材料層23が形成された半導体基板11を600℃程度の基板温度でアニール処理を行う。このアニール処理により、図5(b)に示すように磁性材料からなる微粒子24が形成される。この粒子の大きさはナノメートル程度の大きさであり、典型的な大きさは10nm程度である。また、量子ドット13の上方に形成された磁性ナノ粒子用穴部21では、その直径(例えば、20nm程度)と同程度の大きさの磁性ナノ粒子14が形成される。この工程により、酸化物層22の上には磁性材料の微粒子24が分散した層が形成される。磁性材料の微粒子24の間には隙間があるため、次のリフトオフ工程に好適である。
次に、酸化物層22及びその上に形成された磁性材料の微粒子を除去する(リフトオフ工程)。酸化物層22の除去は、希釈されたHCl又はNH4OH等を用いたウエットエッチング法により行うことができる。エッチング剤は、微粒子24同士の隙間から浸透して酸化物層22と接触し、エッチングが進行する。微粒子24は酸化物層22と共に除去される(リフトオフ)。稀に、微粒子24の粒子間の間隔が狭く、エッチング剤の表面張力により、エッチング剤が浸透できない場合があるが、この場合にはAFMの探針を用いて、微粒子24の分散した層に機械的に“穴”を開けることによりエッチングを進めることができる。このリフトオフ工程では、量子ドット13の上方に形成された磁性ナノ粒子14がエッチング剤により侵食されないような条件で行う必要がある。この条件は、酸化物層22の除去のために使用するエッチング剤に対する磁性材料の耐食性に依存するが、上述のFe−M−O等の酸化物磁性材料の場合は弱酸又は弱アルカリによってエッチングされにくいため、上述のHCl又はNH4OH溶液の濃度を適宜調節して最適化すればよい。以上の工程により図5(c)の構造物が完成する。
次に、ナノコイル16及び接続配線15を形成する。先ず、接続配線15及びナノコイル16を形成する部分に局所的酸化領域25を形成する。この局所酸化領域25は、AFM酸化法によって行うことができる。すなわち、水蒸気を含んだ大気中で、AFMのプローブを半導体層12の表面と数nm以内となる距離まで接近させ、半導体基板11及びAFMの探針との間に電圧を印加する。この状態を保ったまま、AFMの探針を図6(b)に示す局所酸化領域25となるべき領域上を移動させる。これにより、図6(a)及び(b)に示すような局所酸化領域25が形成される。尚、接続配線15及びナノコイル16の幅は10nm程度と非常に狭いため、局所酸化領域25を通常のAFMの探針で作製するのは困難であるが、カーボンナノチューブを用いた探針によれば作製できる。
次に、希釈したHCl又はNH4OHなどのエッチング剤を用いて局所酸化領域25を除去して溝を形成する。その後、形成された溝に、例えばAl等の金属材料を液滴エピタキシー法等(特許文献3参照)により堆積させて図6(c)及び図6(d)に示すナノコイル16及び接続配線15が形成され、量子デバイス10が完成する。ここで、液滴エピタキシー法とは、蒸発した金属の原子や分子を、例えば絶縁体や半導体等の金属より低い表面エネルギーを有する材料の表面に堆積することにより、微細な粒状体等の構造物を成長する方法である。
本願発明者は、図1(a)に示す量子デバイス10の実現可能性について理論計算に基づく検討を行った。半導体基板11及び半導体層12をGaAsによって形成し、接続配線15、及びナノコイル16をアルミニウム(Al)とし、ナノコイル16の内周の直径を20nm、外周の直径を40nm(ナノコイル16の線幅を10nm)、ナノコイル16の厚さ(高さ)を5nm、2つの接続配線15の間隔を5nmとした装置を想定した。また、磁性ナノ粒子14には周波数100MHz〜1GHz及び1T(テスラ)の磁場下でも1000程度の比透磁率を示すFe−M−O系材料を用いた場合について検討した。
この場合、ナノコイル16の反応時間10p(ピコ)秒以下となり、Xバンド(周波数8GHz〜12GHz)のマイクロ波を用いたESR法でスピン操作を行うのには十分である。また、量子ドット13内の電子にXバンドの電磁波を外部から印加してそのスピンをESR法で操作するためには、量子ドットに約0.5T程度の磁場を印加する必要があり、ナノコイル16によりこの磁場を発生するために必要な電流は7μA程度であった。この電流を流すために2つの接続配線15の間に印加する電圧によって生ずる電場は、0.5×104Vcm-1であり、この値は半導体層12を構成するGaAsの絶縁破壊が起こる電場である0.5×106Vcm-1よりも十分低い値である。1回の量子ビット操作期間(1ns程度)でコイルに流れる電流によって生ずる温度上昇は0.5℃以下であり、ほぼ無視することができる。尚、磁性ナノ粒子14の実効的な比透磁率を100とした場合には、量子ドット13に0.5Tの磁場を印加するのに必要な電流を1ns(ナノ秒)流したとしても、コイルの温度は50℃までしか上昇せず、温度上昇によりコイルが損傷する恐れはない。ナノコイル16に印加されるパルス電流(1/τ〜1GHz)において、表皮効果の深さは2μmとなるが、これはナノコイル16の線幅(10nm程度)よりも遥かに大きい値であるため表皮効果は問題とならない。また、ナノコイル16に0.5Tの磁場を発生させた場合に磁場によって生じる圧力は0.01MPaであり、ナノコイル16を構成するAlの抗張力150MPaよりも遥かに小さく、機械的ストレスによる影響も問題とならない。仮に、温度上昇による効果が限界値に近づいたとしても、さらに低い電磁波の周波数、例えばLバンド(500MHz〜1500MHz)のマイクロ波を用いる場合には、必要な磁場は0.05Tで済むためナノコイル16に流すべき電流量を少なくすることができ、10ns程度の1回の量子ビット操作時間に電流を流し続けても温度上昇は5℃程度にとどまる。以上のように、本発明の量子デバイス10によれば、ESR法により100MHz〜1GHzの範囲の電磁波及び1ns程度の操作スピードで1量子ドットの電子スピンの操作を行うことができる。
次に、量子デバイス10による単一量子ビット動作について説明する。この単一量子ビット動作は、電子スピンの状態を回転させることにより行われる。まず、量子デバイス10に角周波数ωの電磁波を外部から印加すると共に、ナノコイル16にパルス電流を流して量子ドット13にパルス状の磁場H(磁束密度B)を印加する。ここで印加する電磁波の角周波数ωは(h/2π)ω=gμBBで与えられる。ここに、h/2πはディラック定数(1.054×10-34J・s)であり、gは量子ドット内の電子のg係数であり、μBはボーア磁子である。ナノコイル16に印加される電流及び電磁波のパルス幅(持続時間)によって、電子スピンの状態を操作することができる。パルス状の磁場の印加後は、操作が行われた電子スピンの状態は所定の方向(又はその重ね合わせ状態)とすることができる。
(構成例2)
次に、本発明の第1実施形態の量子デバイスの構成例2について説明する。図2(a)は、本発明の第1実施形態の構成例2に係わる量子デバイスの構造を示す図である。図2(b)及び(c)は、図2(a)に示す量子デバイスを半導体基板の表面と平行な面に沿って切断した断面図である。
図2(a)に示すように、構成例2の量子デバイス20は、構成例1の量子デバイス10を一列に並べた構造であり、半導体基板11上に量子ドット13a〜13cが直線状に配列されている。量子ドット13a〜13cは、半導体層12によって覆われており、その上方には磁性ナノ粒子14a、14b及び14cが配置されている。磁性ナノ粒子14a、14b及び14cの周囲には、それぞれナノコイル16a、16b及び16cが設けられ、ナノコイル16a〜16cは、それぞれの接続配線15a〜15cを介して外部の制御回路に接続される。磁性ナノ粒子14a〜14c及びナノコイル16a〜16cによって構成されるそれぞれのナノマグネットは小さいため、隣接する量子ドット間の距離を50nm以下とすることができ、隣接する量子ドットの間でコヒーレントな相互作用を起こすことができる。このため、量子デバイス20は、1量子ビット操作のみならず、2量子ビット間の量子相関を用いた制御NOTゲート等にも応用することができる。
尚、図示の例では量子ドット13a、13b及び13cを3つ並べた構造であるが、構成例2の量子デバイスはこれに限られず、さらに多くの量子ドット13を並べた構造としても良い。
量子デバイス20は、量子デバイス10と同様の工程により作製することができる。なお、量子ドット13a、13b及び13cは、これらを形成したい部分に予め半導体基板11に穴を形成する方法(例えば特許文献2)や、その他の方法に基づいて正確に配列できる。
次に量子デバイス20の動作について説明する。量子デバイス20は、1量子ビットの回転ゲート操作と、2量子ビット間の相互作用(干渉)を用いたゲート操作を行うことができる。このうち、1量子ビットの回転ゲート操作については、上述の量子デバイス10で説明したのと同様であり、操作を行おうとする量子ビットに対応する量子ドットに対してナノマグネットからパルス状の磁場を印加しつつESR周波数の電磁波を印加することにより操作を行うことができる。
また、2量子ビットのゲート操作を行うための隣接する量子ビット間の相互作用の制御は、例えば電気的な方法で行うことができる。すなわち、量子ドット13a、13b、13cの周囲にゲート電極(不図示)を形成し、ゲート電極から電圧を印加することにより、隣接する量子ドット間の波動関数の重なりを制御することにより、量子ビット間の相互作用を制御することができる。
量子デバイス20よれば、特定の量子ビットに対する制御は、ナノマグネットを用いたパルス状の磁場の印加により確実行うことができる。したがって、従来のように量子ドット毎にg係数の異なる量子ドットを作り分けた上で周波数の異なる電磁波を逐次印加するものではなく、異なる量子ビットについて同時に個別制御を行うことが可能となる。さらに、量子ドット毎にg係数が異なる場合であっても、このg係数の効果はナノマグネットからの磁場を微調整することで打ち消すことができるため、ESR周波数を全ての量子ドットで一定に保つことができる。
(構成例3)
次に、本発明の第1実施形態の構成例3に係わる量子デバイスについて説明する。図3(a)は、本発明の第1実施形態の構成例3に係わる量子デバイスの構造を示す図である。図3(b)及び(c)は、図3(a)に示す量子デバイスを半導体基板と平行な面に沿って切断した断面図である。半導体基板の上面に沿って切断した断面を示す図であり、図3(b)は本構成例の量子デバイスを上面から見た図である。
本構成例に係わる量子デバイス30は、図3(a)、(b)に示すように、大きい量子ドット13a及び13bと、これらに隣接して配置された直径の小さい補助量子ドット18a〜18dが設けられている。大きい量子ドット13aの直径は量子デバイス10の量子ドット13と同程度の20nm程度でありその高さは約5nmである。また、補助量子ドット18a〜18dの直径は、12nm程度でありその高さは3nm程度である。量子ドット13aとこれに隣接する補助量子ドット18a(又は18b)とは20nmの間隔を隔てて配置されており、補助量子ドット18bと補助量子ドット18cとは20nm隔てて配置されている。このように、補助量子ドット18bおよび18cとは、量子デバイス20の量子ドット同士よりも更に接近しているため、隣接する量子ビット間のコヒーレントな相互作用を、量子デバイス20よりも更に容易に実現することができる。
磁性ナノ粒子14a、及び14bは、量子ドット13a、及び13bの上方にのみ設けられており、磁性ナノ粒子の周囲には、ナノコイル16a、及び16bが設けられている。ナノコイル16a及び16bは接続配線15a、及び15bによって外部の制御回路と接続されている。
半導体基板11及び半導体層12は、例えばGaAs等で形成することができ、量子ドット13a、13b、及び18a〜18dは、例えばInGaAs等で形成される。磁性ナノ粒子14a、14b及びナノコイル16a、16bは量子デバイス10と同様の材料で構成することができる。
量子デバイス30は以下の工程により作製される。
量子ドット13a、13b、18a〜18dは量子デバイス10と同様の方法により形成することができる。尚、量子ドットは、特許文献2やその他の方法により正確に配置することができる。例えば、半導体基板11(例えば、GaAs基板)の表面に、量子ドット13を形成する部分について直径の大きな穴をあけ、補助量子ドット18を形成する部分には、量子ドット13用の穴よりも直径の小さな穴を開けたうえで、S−KモードでInGaAsを成長させる。これにより、形成される量子ドットの大きさは半導体基板11にあけられた穴と同程度の径の量子ドットが形成されるため、大きさの異なる量子ドット13a〜13c及び補助量子ドット18a〜18cを作り分けることができる。
その後、量子ドット13a〜18dを覆うように半導体層12を形成し、本実施形態の構成例1のときと同様な方法により、磁性ナノ粒子14a(及び14b)、ナノコイル16a、16b、及び接続配線15を順に形成することにより作製される。
次に量子デバイス30の動作について説明する。図3(a)に示す量子デバイス30において、一つの量子ビットは、一つの大きな量子ドット13aと、これに隣接する2つの小さな補助量子ドット18a、及び18bとによって構成される。また、量子ドット13bと補助量子ドット18c、及び18dとによって別の量子ビットが構成される。量子デバイス30において、電子は一つの量子ビットに対して1つだけ存在する。すなわち、量子ドット13a、補助量子ドット18a、及び18bによって構成される量子ビットの場合、一つの電子がこれらの量子ドットのいずれかに存在している。また、量子ドット13b、補助量子ドット18c、及び18dによって構成される量子ビットについても同様である。
量子デバイス30における1量子ドットのみの回転ゲート操作は、量子デバイス10と同様に行われる。すなわち、量子ドット13aに電子が存在する状態とした上で、角周波数ωの電磁波(例えばXバンドのマイクロ波)を量子デバイス30に印加しつつナノコイル16aに電流を流してパルス状の磁場H(磁束密度B)を印加する。ナノコイル16に印加するパルス状の磁場及び電磁波のパルス幅(持続時間)によって、1量子ビットの回転ゲート操作を行うことができる。
2量子ビット間の相互作用を利用したゲート操作の場合には、大きな量子ドット13a及び13bから小さな補助量子ドット18b、18cに電子を移動させるため、光パルスを印加する。光パルスの印加により、図3(b)において、紙面上側の量子ドット13aから補助量子ドット18bに一つの電子が輸送される。同時に、紙面下側の量子ドット13bから補助量子ドット18cに一つの電子が輸送される。このようにして、2つの隣接する補助量子ドットのそれぞれに電子が存在する状態が得られる。この状態となったときから量子ビット間の相互作用が始まる。2量子ビット間の演算が完了すると予想される時刻の経過した後に再び光パルスが量子デバイス30に印加され、2つの電子は元の大きな量子ドットに輸送される。
以上のように、本構成例の量子デバイス30では補助量子ドット同士がより近接しているため、量子ビット間の相互作用をより容易に実現することができ、2量子ビット間の相互作用を利用した制御NOTの実現に有利である。
(第2実施形態)
以下、図7〜9を参照しつつ本発明の第2実施形態について説明する。本発明の第2実施形態の量子デバイスは、ナノコイルを上下方向に複数層積層したナノマグネットを有する。
図7(a)は、本発明の第2実施形態に係わる量子デバイスの構造を示す図であり、図7(b)は、その断面を示す図である。図7(c)は、第2実施形態に係わる量子デバイスのコイルに電流を印加したときの磁束線の様子を示す図である。
上述の、量子デバイス10の場合、ナノマグネットからの磁束線は、図1(c)に示すように、ナノコイル16から離れるにしたがって急速に広がってしまうため、量子ドット13に印加される磁場は弱くなると共に量子ドット中での磁束密度が不均一となってしまう。このため、ESR周波数等に誤差が生ずる恐れがあった。そこで、本願発明者は磁場をより強くすると共に、量子ドット中の磁束密度をより均一とすべく、図7(a)及び(b)に示す量子デバイス40を発明した。
図7(a)、(b)に示すように、量子デバイス40は、半導体基板11の上に形成された量子ドット13の周囲に基板側ナノコイル42が設けられている。基板側ナノコイル42は、量子ドット13と5nm程度隔てて配置されており、その内周側の直径は20nm程度であり外周側の直径は40nm程度であり、高さは3nm程度である。基板側ナノコイル42(及び量子ドット13)は、半導体層12によって埋め込まれている。基板側ナノコイル42の一端は、垂直配線41によって、半導体層12の上に形成されたナノコイル16の一端と接続され、他方の端は垂直配線41を介して接続配線15の一方と接続されている。磁性ナノ粒子14の構成は、第1実施形態の量子デバイス10と同様である。ナノコイル16は、一方の端部が接続配線15と接続され、他方の端が上述の垂直配線41を介して基板側ナノコイル42と接続されている。ナノコイル16のその他の構成は第1実施形態のナノコイル16と同様である。図7(a)に示すようにナノコイル16及び基板側ナノコイル42は、印加された電流が同じ向きとなるように接続されており、図7(c)に示すように、I電流を流すことにより、磁束の広がりが抑えられ、量子ドット13に印加される磁場は、量子デバイス10と比べてより高い磁束密度になるとともに、磁束密度の分布をより均一とすることができる。
尚、垂直配線41及び基板側ナノコイル42の材質は、ナノコイル16(及び接続配線15)と同様の材料で構成でき、例えば、アルミニウム(Al)等の金属材料や超伝導材料等を用いることができる。
以下、本実施形態の量子デバイス40の製造方法について説明する。
図8(a)〜(d)は、図7(a)に示す量子デバイスのI−I線部分及びII−II線部分の製造途中の様子を示す断面図である。図9(a)は、第2実施形態の量子デバイスの製造工程において、基板側半導体層の表面に局所酸化領域を形成した直後の様子を示す上面図である。図9(b)は、第2実施形態に係わる量子デバイスの製造工程において、上側半導体層の表面に局所酸化領域を形成した直後の様子を示す上面図である。
先ず、図8(a)に示す構造物を形成するまでの工程について説明する。
最初に、GaAs等の半導体基板11の上に、InGaAs膜等をS−Kモードで成長することにより量子ドット13を形成する。量子ドット13の形成工程は上述の第1実施形態と同様である。この工程により、量子ドット13とともに、濡れ層17が同時に形成される。その後、量子ドット13及び濡れ層17を覆うようにGaAs等の膜からなる下側半導体層12aを形成する。下側半導体層12aの厚さは、量子ドット13の頂部を数nm覆う厚さに形成する。次に、AFM酸化法により、図9(a)に示すように局所酸化領域43a及び43bを形成する。局所酸化領域43aは基板側ナノコイル42が形成されるべき領域に形成され、その幅は10nm程度であり、量子ドット13の周囲に基板側ナノコイル42を形成すべく、濡れ層17に到達する深さまで酸化領域を形成する。酸化領域の深さは、AFM酸化法の酸化時間及びバイアス電圧によって制御することができる。一方、局所酸化領域43bは垂直配線41が形成されるべき部分に形成する。局所酸化領域43bは、上述の局所酸化領域43aの線幅よりも大きな直径の半球状又は楕円体状に形成されており、その直径は20nm程度である。また、局所酸化領域43bの深さは、濡れ層17の上方数nm程度の深さまで形成されている。尚、径が大きく深さの浅い局所酸化領域43bは、AFMの探針を適当な速度で移動させながら酸化を行うことにより形成できる。次に、希釈したHCl又はNH4OHなどのエッチング剤により、局所酸化領域43a及び43bの酸化物を選択的に除去する。これにより、基板側ナノコイル用溝部44及び垂直配線用穴部45が形成され、図8(a)に示す構造物が完成する。
次に、液滴エピタキシー法により、例えばAl等の導電材料を堆積させる。液滴エピタキシー法では、半導体層12a表面の中で表面エネルギーの高い領域に選択的に導電材料が堆積するため、図8(b)に示すように基板側ナノコイル用溝部44及び垂直配線用穴部45に導電材料が堆積し、基板側ナノコイル42及び垂直配線41を形成する。基板側ナノコイル42の上部は下側半導体層12aの表面よりも低く、垂直配線41の上部は、下側半導体層12aの表面よりも数nm高くなるように形成されている。以上の工程により、図8(b)に示す構造物が完成する。
次に、上側半導体層12bを形成する。これにより基板側ナノコイル42が上側半導体層12aに覆われる(図8(c)のI−I線部分)。また、垂直配線41も頂部付近を除いて上側半導体層12bに埋め込まれる(図8(c)のII−II線部分)。以上の工程により、図8(c)に示す構造物が完成する。
次に、図8(d)に示す構造物を形成する工程について説明する。
第1実施形態の量子デバイスの製造方法と同様に、上側半導体層12bの表面であって量子ドット13の上方の位置に、AFM酸化法により局所酸化領域を形成し(図示せず)、引き続いてこの局所酸化領域を除去して、磁性ナノ粒子用の穴を形成する。AFM酸化法で磁性ナノ粒子用孔部を除いた上側半導体層12bの表面に酸化膜を形成し、磁性材料膜を形成する。その後、第1実施形態と同様のアニール処理およびリフトオフ工程により、磁性ナノ粒子14を量子ドット13の上方に形成する。磁性ナノ粒子14の周囲にAFM酸化法により図9(b)に示すように局所酸化領域46を形成し、この局所酸化領域46をウエットエッチングにより選択的に除去して、ナノコイル16及び接続配線用の溝を形成する。そして、液滴エピタキシー法により例えばAl等の導電材料を、その溝の部分に堆積させることにより、接続配線15及びナノコイル16が形成される(図8(d)I−I線部分)。同時に、接続配線15の一方の端部(ナノコイル16の一方の端部)と、垂直配線41とが図8(d)(II−II線部分)に示すように接続される。以上の工程により、図8(d)に示す構造物が完成する。
その後、半導体基板11の上方に適宜保護膜等を形成すると共に、接続配線15を図示しない外部の制御回路と接続することにより量子デバイス40が完成する。
量子デバイス40は、1量子ビットによる回転ゲート操作を行うことができる。この動作は、上述した第1実施形態の量子デバイス10と同様である。
以上のように本実施形態の量子デバイス40によれば、磁性ナノ粒子14の周囲に設けられたナノコイル16に加え、量子ドット13の周囲にも基板側ナノコイル42が設けられている。これにより、ナノマグネットによって量子ドット13に印加される磁場の磁束密度を高くすることができる。したがって、より高いESR周波数の電磁波を用いて量子ビットのゲート操作を行うことができ、量子ビットの操作時間をより短くすることができる。さらに、量子ドット13中の磁束密度分布をより均一にできる。これにより、ESR周波数のバラつきを抑えることができ、ESR法による量子ビットの個別制御をより確実に行うことができる。
尚、本実施形態は上記の量子デバイス40の構成に限られず、量子デバイス40を一列に配列して2量子ビットの相互作用を利用したゲート操作を実現できる量子デバイスを構成しても良い。
以下、本発明の諸態様を、付記としてまとめて記載する。
(付記1) 結晶性基板の上に形成された量子ドットと、前記量子ドットの上方に形成された磁性材料からなる磁性ナノ粒子と、前記磁性ナノ粒子の周囲に近接して形成された導電材料からなる円弧状のナノコイルと、を備えたことを特徴とする量子デバイス。
(付記2) 更に、前記量子ドットの周囲に近接して設けられた導電材料からなる円弧状の基板側ナノコイルと、前記ナノコイルと基板側ナノコイルとを接続する垂直配線と、を備えたことを特徴とする付記1記載の量子デバイス。
(付記3) さらに、一定の間隔をおいて一列に配置された複数の前記量子ドットと、前記複数の量子ドットのそれぞれの上方に配置された複数の前記磁性ナノ粒子と、前記磁性ナノ粒子のそれぞれの周囲に形成された前記ナノコイルと、を備えたことを特徴とする付記1に記載の量子デバイス。
(付記4) 前記ナノコイルと基板側ナノコイルとは、前記垂直配線を介して同一方向の磁場を発生するように接続されていることを特徴とする付記2記載の量子デバイス。
(付記5) 前記第1のナノコイルの径と前記第2のナノコイルの径とが同じであることを特徴とする付記2に記載の量子デバイス。
(付記6) 前記量子ドット間の間隔が50nm以下であることを特徴とする付記3記載の量子デバイス。
(付記7) 更に、前記量子ドットよりも径の小さな補助量子ドットが、前記量子ドットのそれぞれの横に配置されたことを特徴とする付記3に記載の量子デバイス。
(付記8) 前記磁性ナノ粒子と、前記量子ドットとの間隔が3nm以下であることを特徴とする付記1〜7の何れか1項に記載の量子デバイス。
(付記9) 前記磁性ナノ粒子と、前記量子ドットの径が同じであることを特徴とする付記1〜7の何れか1項に記載の量子デバイス。
(付記10) 前記コイルを構成する導電材料が、超伝導体であることを特徴とする付記1〜7の何れか1項に記載の量子デバイス。
(付記11) 前記磁性材料が、軟磁性材料であることを特徴とする付記1〜7の何れか1項に記載の量子デバイス。
(付記12) 前記軟磁性材料は、100MHz〜1GHzの交流磁界に対する比透磁率が1000以上であって、飽和磁束密度が1T以上であることを特徴とする、付記11に記載の量子デバイス。
(付記13) 結晶性基板の上方に形成された磁性材料からなる磁性ナノ粒子と、前記磁性ナノ粒子の周囲に近接して配置された導電材料からなる円弧状のナノコイルと、を備えたことを特徴とするナノマグネット。
(付記14) 結晶性基板の上に量子ドットを形成する工程と、前記量子ドットの上方に磁性材料からなる磁性ナノ粒子を形成する工程と、前記磁性ナノ粒子の周囲に円弧状のナノコイルを形成する工程と、を有することを特徴とする量子デバイスの製造方法。
(付記15) 結晶性基板の上に量子ドットを形成する工程と、前記量子ドットを囲う円弧状の基板側ナノコイル及び垂直配線を形成する工程と、前記量子ドットの上方に、磁性材料からなる磁性ナノ粒子を形成する工程と、前記磁性ナノ粒子を囲うとともに、前記垂直配線と接続された円弧状の第2のナノコイルを形成する工程と、を有すること特徴とする量子デバイスの製造方法。
(付記16) 前記量子ドットの上方に磁性ナノ粒子を形成する工程は、前記量子ドットを覆う第1の被覆層を形成する工程と、前記第1の被覆層の表面であって前記量子ドットの上方の部分に孔部を形成する工程と、前記孔部を除いた前記第1の被覆層の表面に第2の被覆層を形成する工程と、前記第2の被覆層及び孔部を覆うように磁性材料層を形成する工程と、前記磁性材料層をアニール処理して前記孔部に磁性ナノ粒子を形成する工程と、前記孔部以外の磁性材料を前記第2の被覆層と共に除去する工程と、よりなることを特徴とする付記14又は15に記載の量子デバイスの製造方法。
(付記17) 前記第1のナノコイル及び垂直配線を形成する工程は、量子ドット及びその周辺に形成された濡れ層を覆う被覆層を形成する工程と、前記被覆層の前記第1のナノコイル形成予定部分に溝を形成すると共に、前記被覆層の前記垂直配線形成予定部に、前記ナノコイルの幅よりも大きな径を有する孔とを形成する工程と、前記溝と孔に導電材料を堆積する工程と、よりなることを特徴とする付記15に記載の量子デバイスの製造方法。
図1(a)は、本発明の第1実施形態に係わる量子デバイスの構造を示す図である。図1(b)は図1(a)に示す量子デバイスの断面図である。図1(c)は図1(a)に示す量子デバイスのナノコイルに電流を印加したときの磁束線の様子を示す模式図である。 図2(a)は、本発明の第1実施形態の構成例2に係わる量子デバイスの構造を示す斜視図である。図2(b)及び(c)は、図2(a)に示す半導体基板の表面と平行な面に沿って切断した断面図である。 図3(a)は、本発明の第1実施形態の構成例3に係わる量子デバイスの構造を示す斜視図である。図3(b)及び(c)は、図3(a)半導体基板の表面と平行な面に沿って切断した断面図である。 図4(a)〜(c)は、本発明の第1実施形態に係わる量子デバイスの製造途中の様子を示す断面図である(その1)。 図5(a)〜(c)は、本発明の第1実施形態に係わる量子デバイスの製造途中の様子を示す断面図である(その2)。 図6(a)〜(d)は、本発明の第1実施形態に係わる量子デバイスの製造途中の様子を示す図である(その3)。 図7(a)は、本発明の第2実施形態に係わる量子デバイスの構造を示す図であり、図7(b)は、その断面を示す図である。図7(c)は、第2実施形態に係わる量子デバイスのコイルに電流を印加したときの磁束線の様子を示す模式図である。 図8(a)〜(d)は、図7(a)に示す量子デバイスのI−I線部分及びII−II線部分の製造途中の様子を示す断面図である。 図9(a)は、第2実施形態の量子デバイスの製造途中において、基板側ナノコイル等の溝を形成するための局所酸化領域形成直後の様子を示す上面図である。図9(b)は、第2実施形態に係わる量子デバイスの製造途中において、ナノコイル及び接続配線形成直後の様子を示す上面図である。
符号の説明
10、20、30…量子デバイス、11…半導体基板、12…半導体膜、12a…基板側半導体層、12b…上側半導体層、13、13a〜13c…量子ドット、14、14a〜14c…磁性ナノ粒子、15、15a〜15c…接続配線、16、16a〜16c…ナノコイル、17…濡れ層、18a〜18d…補助量子ドット、21…磁性ナノ粒子用孔部、22…酸化物層、23…磁性材料層、24…ナノ微粒子、25…局所酸化領域、41…垂直配線、42…基板側ナノコイル、43a、43b、46…局所酸化領域、44…基板側ナノコイル用溝部、45…垂直配線用孔部。

Claims (5)

  1. 結晶性基板の上に形成された量子ドットと、
    前記量子ドットの上方に形成された磁性材料からなる磁性ナノ粒子と、
    前記磁性ナノ粒子の周囲に近接して形成された導電材料からなる円弧状のナノコイルと、を備えたことを特徴とする量子デバイス。
  2. 更に、前記量子ドットの周囲に近接して形成された導電材料からなる円弧状の基板側ナノコイルと、
    前記ナノコイルと基板側ナノコイルとを接続する垂直配線と、を備えたことを特徴とする請求項2記載の量子デバイス。
  3. 結晶性基板の上方に形成された磁性材料からなる磁性ナノ粒子と、
    前記磁性ナノ粒子の周囲に近接して配置された導電材料からなる円弧状のナノコイルと、を備えたことを特徴とするナノマグネット。
  4. 結晶性基板の上に量子ドットを形成する工程と、
    前記量子ドットの上方に磁性材料からなる磁性ナノ粒子を形成する工程と、
    前記磁性ナノ粒子の周囲に円弧状のナノコイルを形成する工程と、を有することを特徴とする量子デバイスの製造方法。
  5. 前記量子ドットの上方に磁性ナノ粒子を形成する工程は、
    前記量子ドットを覆う第1の被覆層を形成する工程と、
    前記第1の被覆層の表面であって前記量子ドットの上方の部分に孔部を形成する工程と、
    前記孔部を除いた前記第1の被覆層の表面に第2の被覆層を形成する工程と、
    前記第2の被覆層及び孔部を覆うように磁性材料層を形成する工程と、
    前記磁性材料層をアニール処理して前記孔部に磁性ナノ粒子を形成する工程と、
    前記孔部以外の磁性材料を前記第2の被覆層と共に除去する工程と、よりなることを特徴とする請求項4に記載の量子デバイスの製造方法。
JP2007180231A 2007-07-09 2007-07-09 ナノマグネット、量子デバイス、及びこれらの製造方法 Expired - Fee Related JP5092596B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007180231A JP5092596B2 (ja) 2007-07-09 2007-07-09 ナノマグネット、量子デバイス、及びこれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007180231A JP5092596B2 (ja) 2007-07-09 2007-07-09 ナノマグネット、量子デバイス、及びこれらの製造方法

Publications (2)

Publication Number Publication Date
JP2009016767A true JP2009016767A (ja) 2009-01-22
JP5092596B2 JP5092596B2 (ja) 2012-12-05

Family

ID=40357268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007180231A Expired - Fee Related JP5092596B2 (ja) 2007-07-09 2007-07-09 ナノマグネット、量子デバイス、及びこれらの製造方法

Country Status (1)

Country Link
JP (1) JP5092596B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009100483A1 (en) * 2008-02-11 2009-08-20 Qucor Pty Limited Control and readout of electron or hole spin
KR100997357B1 (ko) 2008-08-25 2010-11-29 서울시립대학교 산학협력단 나노 입자로 코팅된 물질의 전달 탐침
KR101479426B1 (ko) * 2013-11-06 2015-01-05 인하대학교 산학협력단 도전성 반원 구조의 나노 와이어 소자
WO2022180929A1 (ja) * 2021-02-26 2022-09-01 株式会社日立製作所 量子ビットアレイ及び量子コンピュータ
US12029140B2 (en) 2023-08-04 2024-07-02 Fu-Chang Hsu Quantum bit array

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053270A (ja) * 1999-08-06 2001-02-23 Sharp Corp 量子演算素子および集積回路
JP2003338618A (ja) * 2002-05-22 2003-11-28 Fujitsu Ltd 量子ドットの形成方法
JP2004014977A (ja) * 2002-06-11 2004-01-15 Fujitsu Ltd 量子ビット演算素子及びそれを用いた量子ビット演算方法
JP2004200259A (ja) * 2002-12-17 2004-07-15 Japan Science & Technology Agency 非接触型多ビット量子状態制御方法及び量子状態制御装置
JP2004247431A (ja) * 2003-02-12 2004-09-02 Fujitsu Ltd 量子半導体装置及びその製造方法
JP2004304004A (ja) * 2003-03-31 2004-10-28 Japan Science & Technology Agency 量子演算素子
JP2006135263A (ja) * 2004-11-09 2006-05-25 Fujitsu Ltd 量子デバイス及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053270A (ja) * 1999-08-06 2001-02-23 Sharp Corp 量子演算素子および集積回路
JP2003338618A (ja) * 2002-05-22 2003-11-28 Fujitsu Ltd 量子ドットの形成方法
JP2004014977A (ja) * 2002-06-11 2004-01-15 Fujitsu Ltd 量子ビット演算素子及びそれを用いた量子ビット演算方法
JP2004200259A (ja) * 2002-12-17 2004-07-15 Japan Science & Technology Agency 非接触型多ビット量子状態制御方法及び量子状態制御装置
JP2004247431A (ja) * 2003-02-12 2004-09-02 Fujitsu Ltd 量子半導体装置及びその製造方法
JP2004304004A (ja) * 2003-03-31 2004-10-28 Japan Science & Technology Agency 量子演算素子
JP2006135263A (ja) * 2004-11-09 2006-05-25 Fujitsu Ltd 量子デバイス及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009100483A1 (en) * 2008-02-11 2009-08-20 Qucor Pty Limited Control and readout of electron or hole spin
KR100997357B1 (ko) 2008-08-25 2010-11-29 서울시립대학교 산학협력단 나노 입자로 코팅된 물질의 전달 탐침
KR101479426B1 (ko) * 2013-11-06 2015-01-05 인하대학교 산학협력단 도전성 반원 구조의 나노 와이어 소자
WO2015068974A1 (ko) * 2013-11-06 2015-05-14 인하대학교 산학협력단 도전성 반원 구조의 나노 와이어 소자
WO2022180929A1 (ja) * 2021-02-26 2022-09-01 株式会社日立製作所 量子ビットアレイ及び量子コンピュータ
US12029140B2 (en) 2023-08-04 2024-07-02 Fu-Chang Hsu Quantum bit array

Also Published As

Publication number Publication date
JP5092596B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
US11707000B2 (en) Side-gating in selective-area-grown topological qubits
JP3859199B2 (ja) カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
US11404624B2 (en) Fabrication of a quantum device
CN107170813B (zh) 空穴型半导体电控量子点器件,其制备及使用方法
US11100419B2 (en) Majorana pair based qubits for fault tolerant quantum computing architecture using superconducting gold surface states
KR102241971B1 (ko) 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑
JP5092596B2 (ja) ナノマグネット、量子デバイス、及びこれらの製造方法
Lang Nanostructured superconductors
US7465595B2 (en) Quantum device, manufacturing method of the same and controlling method of the same
KR100621304B1 (ko) 단일전자 스핀제어 나노소자
KR101964899B1 (ko) 스커미온 형성을 위한 메탈 구조물, 그 제조 방법
JP2004247431A (ja) 量子半導体装置及びその製造方法
JP2004241572A (ja) 半導体装置及びその製造方法
JP6713682B2 (ja) 光子放出素子、量子デバイス及び光子放出素子の製造方法
US20230103370A1 (en) Junction, device and methods of fabrication
US11489102B1 (en) Josephson junction structures
JP4813675B2 (ja) 微細パターンの形成方法
WO2008056190A2 (en) Ordered array of nanostructures and method of fabrication
US10312100B2 (en) Conductor including nano-patterned substrate and method of manufacturing the conductor
JP2024508571A (ja) 量子構成要素
JP4845375B2 (ja) 量子デバイス、その制御方法及びその製造方法
JP4932276B2 (ja) 磁気抵抗効果素子の製造方法
Zellekens et al. Flux-periodic supercurrent oscillations in an Aharonov-Bohm-type nanowire Josephson junction
CN116072718A (zh) 环栅自旋量子器件、半导体器件及制备方法
CN117480592A (zh) 量子比特元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees