JP2009014965A - 表示装置及び表示駆動装置 - Google Patents

Abstract

【課題】インタレース方式に関連する新たな表示手法を提案する。
【解決手段】実施例の表示装置は例えば、第１フィールドにおいては奇数ラインの書き込みタイミングで有効になり、第２フィールドにおいては偶数ラインの書き込みタイミングで有効になるような書き込みタイミング信号を生成する表示駆動回路と、前記第１フィールドにおいては奇数ラインのゲート信号を有効にし、前記第２フィールドにおいては偶数ラインのゲート信号を有効にするゲート駆動回路と、前記書き込みタイミング信号及び前記ゲート信号に応じて画像を表示する表示パネルとを具備する。
【選択図】図１

Description

本発明は、表示装置及び表示駆動装置に関する。

液晶表示装置は、現在最も広く普及している表示装置の１つである。液晶表示装置の例として、低温ポリシリコン液晶ディスプレイが挙げられる。低温ポリシリコン液晶ディスプレイは、ＴＦＴ液晶ディスプレイの一種であり、アモルファスシリコンの代わりに低温ポリシリコンを用いて製造される。低温ポリシリコンは、アモルファスシリコンと同様に摂氏５００度程度で生成可能であるため、低温ポリシリコン液晶ディスプレイは、アモルファスシリコン液晶ディスプレイの場合と同様のガラス基板により製造可能である。液晶表示装置の例は例えば、特許文献１に開示されている。

表示装置の表示方式として、通常のプログレッシブ方式の他、インタレース方式が広く知られている。インタレース方式では、各画像フレームが、偶数フィールドと奇数フィールドにより構成される。偶数フィールドと奇数フィールドはそれぞれ、トップフィールドとボトムフィールドと呼ばれる事もある。インタレース方式が採用された表示装置の例は例えば、特許文献２に開示されている。

液晶表示装置においても、インタレース方式が採用される場合がある。液晶表示装置のインタレース表示では、縦方向の２ラインずつに同じ画像データが表示される。よって、液晶表示装置のインタレース表示では、縦方向の２ピクセルが同じ表示となり、縦方向の解像度がプログレッシブ表示の１／２に低下してしまう。そのため、プログレッシブ表示と同じ解像度を実現可能なインタレース表示が待望される。
特開２００６−２０８９９８号公報 特開２００６−２９３０５６号公報

本発明は、表示装置の表示方式に関し、インタレース方式に関連する新たな表示手法を提案することを課題とする。

本発明の実施例は例えば、第１フィールドにおいては奇数ラインの書き込みタイミングで有効になり、第２フィールドにおいては偶数ラインの書き込みタイミングで有効になるような書き込みタイミング信号を生成する表示駆動回路と、前記第１フィールドにおいては奇数ラインのゲート信号を有効にし、前記第２フィールドにおいては偶数ラインのゲート信号を有効にするゲート駆動回路と、前記書き込みタイミング信号及び前記ゲート信号に応じて画像を表示する表示パネルとを具備することを特徴とする表示装置である。

本発明の実施例は例えば、第１フィールドにおいては奇数ラインの書き込みタイミングで有効になり、第２フィールドにおいては偶数ラインの書き込みタイミングで有効になるような書き込みタイミング信号を生成する表示駆動回路と、前記第１フィールドにおいて奇数ラインのゲート信号を有効にし、前記第２フィールドにおいて偶数ラインのゲート信号を有効にするためのアウトプットイネーブル信号を出力する出力部とを具備することを特徴とする表示駆動装置である。

本発明は、表示装置の表示方式に関し、インタレース方式に関連する新たな表示手法を提案するものである。

図１は、本実施例の液晶表示装置１０１の回路構成図である。液晶表示装置１０１は、本発明の表示装置の例である。液晶表示装置１０１は、本発明の表示駆動装置の例である液晶駆動装置１１１と、本発明の表示パネルの例である液晶パネル１１２とを具備する。液晶駆動装置１１１は、本発明の表示駆動回路の例である液晶駆動回路１２１と、複数の出力を有する出力部１２２とを備える。液晶パネル１１２は、本発明のゲート駆動回路の例であるゲート駆動回路１３１と、複数のアナログスイッチを有するアナログスイッチ部１３２と、複数の表示素子を有する表示素子部１３３とを備える。

液晶駆動装置１１１は、液晶パネル１１２を駆動する装置である。液晶パネル１１２の駆動は主に、液晶駆動回路１２１により行われる。液晶駆動回路１２１は、１つのラインカウンタ２０１と、１つのフィールドカウンタ２０２と、１つのＥｘＯＲ回路２０３と、３つのＡＮＤ回路２０４（２０４Ａ乃至Ｃ）とを備える。なお、ＥｘＯＲは排他的論理和を表し、ＡＮＤは論理積を表す。

液晶パネル１１２はここでは、ＴＦＴ液晶パネルである。そのため、表示素子部１３３の各表示素子は、ゲート信号が有効なときの表示がゲート信号が無効なときに残存するという表示維持作用を有している。すなわち、液晶パネル１１２では、ゲート信号がＯＮのときの表示が、ゲート信号がＯＦＦになっても残存する事になる。液晶パネル１１２は、このような表示維持作用を有する他の液晶パネルでも構わない。液晶パネル１１２はここでは、低温ポリシリコン液晶パネルとする。液晶パネル１１２は、アモルファスシリコン液晶パネルでも構わない。

図１の液晶表示装置１０１は、インタレース方式による画像表示が可能である。以下、図１の液晶表示装置１０１の動作を、図２乃至図４に基づいて説明する。図２及び図３はそれぞれ、偶数フィールド及び奇数フィールドにおけるタイミングチャートである。図４は、図２と図３とを集約したタイミングチャートである。本実施例では、偶数フィールド及び奇数フィールドがそれぞれ奇数ライン及び偶数ラインにより構成され、本発明の第１及び第２フィールドとなっているが、奇数フィールド及び偶数フィールドがそれぞれ奇数ライン及び偶数ラインにより構成され、本発明の第１及び第２フィールドとなっていても構わない。なお、本実施例の奇数ライン及び偶数ラインは、通常の表示装置と同様、水平ラインである。

ラインカウンタ２０１は、ＣＫＶ（Clock Vertical）信号の立ち上がりエッジに同期してカウントアップし、カウントアップ結果を出力するカウンタ回路である。ＣＫＶ信号は、各パルスが各ラインに対応するクロック信号である。よって、ＣＫＶ信号の立ち上がりをカウントする事は、ラインの本数をカウントする事に相当する。ＣＫＶ信号の波形例は、図２乃至図４に示されている。ラインカウンタ２０１の出力信号（カウントアップ結果）は、信号Ｑ_CKVとして、図４に例示されている。出力信号Ｑ_CKVはここでは、１ビット信号であり、ＥｘＯＲ回路２０３に入力される。

フィールドカウンタ２０２は、ＳＴＶ（Start Vertical）信号がイネーブル状態のときのＣＫＶ信号の立ち上がりエッジに同期してカウントアップし、カウントアップ結果を出力するカウンタ回路である。ＳＴＶ信号は、各パルスが各フィールドの１番目のラインに対応するスタート信号である。よって、ＳＴＶ信号のイネーブル状態をカウントする事は、フィールドの個数をカウントする事に相当する。ＳＴＶ信号の波形例は、図２乃至図４に示されている。ＳＴＶ信号のイネーブル状態はここでは、ＳＴＶ信号のＨｉｇｈ状態となっている。フィールドカウンタ２０２の出力信号（カウントアップ結果）は、信号Ｑ_STVとして、図４に例示されている。出力信号Ｑ_STVはここでは、１ビット信号であり、ＥｘＯＲ回路２０３に入力される。

ＥｘＯＲ回路２０３は、ラインカウンタ２０１の出力信号Ｑ_CKVとフィールドカウンタ２０２の出力信号Ｑ_STVとのＥｘＯＲを導出し、導出結果を出力するゲート回路である。ＥｘＯＲ回路２０３の出力信号（導出結果）は、ＯＥＶ（Output Enable Vertical）信号として、図２乃至図４に例示されている。ＯＥＶ信号は、各ＡＮＤ回路２０４Ａ乃至Ｃに入力される。ＯＥＶ信号は更に、ＣＫＶ信号及びＳＴＶ信号と同様、液晶駆動装置１１１の出力部１２２から出力され、液晶パネル１１２のゲート駆動回路１３１に入力される。ＯＥＶ信号は、本発明のアウトプットイネーブル信号の例である。

ＡＮＤ回路２０４Ａ，Ｂ，Ｃはそれぞれ、Ｒ（赤）ドット用，Ｇ（緑）ドット用，Ｂ（青）ドット用のＡＮＤ回路である。このように、図１の液晶表示装置１０１は、カラー表示装置である。よって、図１の画像データＯＵＴ１〜ｎは、ＲデータとＧデータとＢデータとを含むカラー画像データである。画像データＯＵＴ１〜ｎは、液晶駆動装置１１１の出力部１２２から出力され、液晶パネル１１２のアナログスイッチ部１３２に入力される。図２及び図３には、画像データＯＵＴ１〜ｎの例として、画像データＯＵＴ１〜４が示されている。ＡＮＤ回路２０４Ａ乃至Ｃは、３種類のＰＡＳＷ（Previous Analog Switch）信号とＯＥＶ信号とのＡＮＤを導出する事で、３種類のＡＳＷ（Analog Switch）信号を生成するゲート回路である。ＡＳＷ信号は、ＰＡＳＷ信号とＯＥＶ信号とのＡＮＤの導出結果に相当する。

ＰＡＳＷ信号は、各ラインの書き込みタイミングで有効になるような信号である。図２乃至図４には、３種類のＰＡＳＷ信号であるＰＡＷＳ１〜３が図示されている。ＰＡＳＷ１，２，３はそれぞれ、各ラインのＲドット，Ｇドット，Ｂドットの書き込みタイミングで有効になるような信号である。よって、ＰＡＳＷ１，２，３はそれぞれ、各ラインのＲドット，Ｇドット，Ｂドットの書き込みタイミングでＯＮ（Ｈｉｇｈレベル）になっている。３種類のＰＡＳＷ信号（ＰＡＳＷ１〜３）はそれぞれ、本発明の先行書き込みタイミング信号の例である。

ＡＳＷ信号は、偶数フィールドにおいては奇数ラインの書き込みタイミングで有効になり、奇数フィールドにおいては偶数ラインの書き込みタイミングで有効になるような信号である。図１では、Ｇ１，Ｇ３が付された第１，第３の水平ラインが奇数ライン、Ｇ２，Ｇ４が付された第２，第４の水平ラインが偶数ラインである。図２乃至図４には、３種類のＡＳＷ信号であるＡＷＳ１〜３が図示されている。ＡＳＷ１，２，３はそれぞれ、偶数フィールドにおいては奇数ラインのＲドット，Ｇドット，Ｂドットの書き込みタイミングで有効になり、奇数フィールドにおいては偶数ラインのＲドット，Ｇドット，Ｂドットの書き込みタイミングで有効になるような信号である。よって、ＡＳＷ１，２，３はそれぞれ、偶数フィールドにおいては奇数ラインのＲドット，Ｇドット，Ｂドットの書き込みタイミングでＯＮ（Ｈｉｇｈレベル）になっており、奇数フィールドにおいては偶数ラインのＲドット，Ｇドット，Ｂドットの書き込みタイミングでＯＮ（Ｈｉｇｈレベル）になっている。ＡＳＷ１〜３は、液晶駆動装置１１１の出力部１２２から出力され、液晶パネル１１２のアナログスイッチ部１３２に入力される。３種類のＡＳＷ信号（ＡＳＷ１〜３）はそれぞれ、本発明の書き込みタイミング信号の例である。

このようにして、液晶駆動回路１２１は、偶数フィールドにおいては奇数ラインの書き込みタイミングのみで有効になり、奇数フィールドにおいては偶数ラインの書き込みタイミングのみで有効になるようなＡＳＷ信号を生成する。

偶数フィールドでは、ＡＳＷ１〜３が奇数ラインの書き込みタイミングでＯＮになり、アナログスイッチ部１３２の各アナログスイッチが奇数ラインの書き込みタイミングでＯＮになる。これにより、奇数ライン用の画像データＯＵＴ１〜ｎが、ソース信号Ｓ１〜ｎとして、表示素子部１３３の各表示素子に入力される。図１には、ソース信号Ｓ１〜１２が図示されており、図２には、偶数フィールドにおけるソース信号Ｓ１〜１２の例が図示されている。

奇数フィールドでは、ＡＳＷ１〜３が偶数ラインの書き込みタイミングでＯＮになり、アナログスイッチ部１３２の各アナログスイッチが偶数ラインの書き込みタイミングでＯＮになる。これにより、偶数ライン用の画像データＯＵＴ１〜ｎが、ソース信号Ｓ１〜ｎとして、表示素子部１３３の各表示素子に入力される。図１には、ソース信号Ｓ１〜１２が図示されており、図３には、奇数フィールドにおけるソース信号Ｓ１〜１２の例が図示されている。

一方、ゲート駆動回路１３１は、ＣＫＶ信号、ＳＴＶ信号、及びＯＥＶ信号に応じて動作する。ゲート駆動回路１３１は、ＯＥＶ信号に応じて動作することで、偶数フィールドにおいては奇数ラインのゲート信号を有効にし、奇数フィールドにおいては偶数ラインのゲート信号を有効にする。図１には、これらゲート信号の例として、ゲート信号Ｇ１〜４が示されている。ゲート信号Ｇ１及びＧ３はそれぞれ、第１及び第３の水平ライン（奇数ライン）のゲート信号である。ゲート信号Ｇ２及びＧ４はそれぞれ、第２及び第４の水平ライン（偶数ライン）のゲート信号である。

ゲート駆動回路１３１は、ＯＥＶ信号がＯＮ（Ｈｉｇｈレベル）のときには、対応するゲート信号をＯＮ（Ｈｉｇｈレベル）にし、ＯＥＶ信号がＯＦＦ（Ｌｏｗレベル）のときには、全てのゲート信号をＯＦＦ（Ｌｏｗレベル）にする。この様子が、図２及び図３に例示されている。

ＯＥＶ信号は、図２のように、偶数フィールドにおいては各奇数ラインの書き込みタイミングでＯＮになる。図２では、ＯＥＶ信号が、第１及び第３の水平ラインの書き込みタイミングでＯＮになっている。よって、図２では、第１及び第３の水平ラインの書き込みタイミングで、対応するゲート信号Ｇ１及びＧ３がＯＮになっている。

ＯＥＶ信号は、図３のように、奇数フィールドにおいては各偶数ラインの書き込みタイミングでＯＮになる。図３では、ＯＥＶ信号が、第２及び第４の水平ラインの書き込みタイミングでＯＮになっている。よって、図３では、第２及び第４の水平ラインの書き込みタイミングで、対応するゲート信号Ｇ２及びＧ４がＯＮになっている。

このようにして、ゲート駆動回路１３１は、偶数フィールドにおいては奇数ラインのゲート信号のみを有効にし、奇数フィールドにおいては偶数ラインのゲート信号のみを有効にする。ゲート駆動回路１３１は、ＯＥＶ信号が有効なときには、対応するゲート信号のみを有効にする。これにより、液晶パネル１１２（表示素子部１３３）の水平ラインが、１ラインずつ順々に選択される事になる。このように、ＯＥＶ信号は、偶数フィールドにおいて奇数ラインのゲート信号を有効にし、奇数フィールドにおいて偶数ラインのゲート信号を有効にするための信号となっている。

液晶パネル１１２は、ＡＷＳ１〜３、ＯＵＴ１〜ｎ、及びゲート信号Ｇ１〜ｍに応じて画像を表示する。ｎ，ｍは整数である。アナログスイッチ部１３２は、ＡＳＷ１〜３及びＯＵＴ１〜ｎに基づいてソース信号Ｓ１〜ｎを生成する。表示素子部１３３は、ソース信号Ｓ１〜ｎ及びゲート信号Ｇ１〜ｍに応じて画像を表示する。これにより、図５及び図６のようなインタレース表示が実現される。図５及び図６はそれぞれ、偶数フィールド及び奇数フィールドにおける表示画像を表す模式図である。

図５に示すように、偶数フィールドでは、奇数ラインの画像データが表示される。図５では、奇数ラインＬ１、Ｌ３、及びＬ５が表示されている。偶数フィールドでは、上述の通り、各偶数ラインのソース信号及びゲート信号がＯＦＦになっている。

図６に示すように、奇数フィールドでは、偶数ラインの画像データが表示される。図６では、奇数ラインＬ２、Ｌ４、及びＬ６が表示されている。奇数フィールドでは、上述の通り、各奇数ラインのソース信号及びゲート信号がＯＦＦになっている。

上述の通り、表示素子部１３３の各表示素子は、表示保持作用を有している。よって、液晶パネル１１２では、ゲート信号がＯＮのときの表示が、ゲート信号がＯＦＦになっても残存する事になる。そのため、図５に示すように、偶数フィールドでは、1つ前のフィールドの偶数ラインＰＬ２、ＰＬ４、及びＰＬ６の表示が残存する事になる。図６に示すように、奇数フィールドでは、1つ前のフィールドの奇数ラインＰＬ１、ＰＬ３、及びＰＬ５の表示が残存する事になる。これにより、本実施例では、プログレッシブ表示と同じ解像度のインタレース表示が実現される。

比較例の液晶表示装置１０１の回路構成図を、図７に示す。図７の液晶表示装置１０１は、インタレース表示による画像表示が可能である。図７の液晶表示装置１０１の動作については、図８及び図９に示されている。図８及び図９はそれぞれ、偶数フィールド及び奇数フィールドにおけるタイミングチャートである。図８及び図９から、比較例のインタレース表示によれば、縦方向の解像度がプログレッシブ表示の１／２に低下してしまう事が解る。当該比較例との比較から、本実施例の利点がより明確に理解される。

なお、本実施例の表示装置１０１は、液晶表示装置以外の表示装置でもよい。本実施例の表示装置１０１は例えば、プラズマ表示装置や、ＥＬ表示装置や、ＣＲＴ表示装置でもよい。

また、本実施例の表示装置１０１は、１ピクセル（画素）以上のデータを時分割出力する表示装置でもよい。この場合、ＡＮＤ回路２０４の個数は、３×ｋ個となる。３は、Ｒ（赤）Ｇ（緑）Ｂ（青）からなるドットの数を示す。ｋは、ピクセル（画素）数を示す整数である。この場合、ＰＡＳＷ信号の種類は３×ｋ種類となり、ＡＳＷ信号の種類は３×ｋ種類となる。なお、上述の本実施例では、ｋ＝１となっている。

また、本実施例の表示装置１０１は、モノクロの表示装置でもよい。この場合、ＡＮＤ回路２０４の個数は、１×ｋ個となる。１はドットの数を示す。ｋはピクセル（画素）数を示す整数である。同様に、ＰＡＳＷ信号の種類は、１×ｋ種類となる。同様に、ＡＳＷ信号の種類は、１×ｋ種類となる。ｋ＝１の場合、液晶パネル１１２にアナログスイッチ部１３２を設ける必要はなくなり、ＡＮＤ回路２０４、ＰＡＳＷ信号、ＡＳＷ信号は不要となる。

図１の液晶駆動回路１１１の出力部１２２は、ＡＳＷ１〜３の代わりにＰＡＳＷ１〜３を出力してもよい。更に、図１の液晶パネル１１２は、ＰＡＷＳ１〜３、ＯＵＴ１〜ｎ、及びゲート信号Ｇ１〜ｍに応じて画像を表示してもよい。この場合、アナログスイッチ部１３２は、ＰＡＳＷ１〜３及びＯＵＴ１〜ｎに基づいてソース信号Ｓ１〜ｎを生成する。更に、表示素子部１３３は、ソース信号Ｓ１〜ｎ及びゲート信号Ｇ１〜ｍに応じて画像を表示する。

この場合、ソース信号Ｓ１〜ｎは、図８及び図９（比較例）のような信号となる。一方で、ゲート信号Ｇ１〜ｍは、図２及び図３（実施例）のような信号となる。よって、この場合にも、図５及び図６のようなインタレース表示が実現される。そのため、本実施例の表示装置１０１は、このような動作方法で動作してもよい。

しかしながら、この場合には、表示素子部１３３に無駄な画像データが供給される事になる。偶数フィールドでは、偶数ラインの画像データが、ソース信号Ｓ１〜ｎとして無駄に供給される。奇数フィールドでは、奇数ラインの画像データが、ソース信号Ｓ１〜ｎとして無駄に供給される。このような無駄なソース信号は、表示素子部１３３の省電力及び省ノイズの観点から好ましくない場合もある。このような観点から、本実施例の動作方法は、ここで述べた動作方法よりも優れていると言える。但し、必要に応じて適宜、ここで述べた動作方法を採用しても構わない。この場合、図１のＡＮＤ回路２０４Ａ乃至Ｃは、不要である。

本実施例の液晶表示装置の回路構成図である。 偶数フィールドにおけるタイミングチャートである。 奇数フィールドにおけるタイミングチャートである。 図２と図３とを集約したタイミングチャートである。 偶数フィールドにおける表示画像を表す模式図である。 奇数フィールドにおける表示画像を表す模式図である。 比較例の液晶表示装置の回路構成図である。 偶数フィールドにおけるタイミングチャートである（比較例）。 奇数フィールドにおけるタイミングチャートである（比較例）。

符号の説明

１０１ 液晶表示装置
１１１ 液晶駆動装置
１１２ 液晶パネル
１２１ 液晶駆動回路
１２２ 出力部
１３１ ゲート駆動回路
１３２ アナログスイッチ部
１３３ 表示素子部
２０１ ラインカウンタ
２０２ フィールドカウンタ
２０３ ＥｘＯＲ回路
２０４ ＡＮＤ回路

Claims (5)

1. 第１フィールドにおいては奇数ラインの書き込みタイミングで有効になり、第２フィールドにおいては偶数ラインの書き込みタイミングで有効になるような書き込みタイミング信号を生成する表示駆動回路と、
   前記第１フィールドにおいては奇数ラインのゲート信号を有効にし、前記第２フィールドにおいては偶数ラインのゲート信号を有効にするゲート駆動回路と、
   前記書き込みタイミング信号及び前記ゲート信号に応じて画像を表示する表示パネルとを具備することを特徴とする表示装置。
2. 前記表示駆動回路は、
   クロック信号の立ち上がりエッジに同期してカウントアップし、カウントアップ結果を出力するラインカウンタと、
   スタート信号がイネーブル状態のときの前記クロック信号の立ち上がりエッジに同期してカウントアップし、カウントアップ結果を出力するフィールドカウンタと、
   前記ラインカウンタの出力信号と前記フィールドカウンタの出力信号とのＥｘＯＲを導出するＥｘＯＲ回路と、
   各ラインの書き込みタイミングで有効になるような先行書き込みタイミング信号と前記ＥｘＯＲ回路の出力信号とのＡＮＤを導出することで、前記第１フィールドにおいては奇数ラインの書き込みタイミングで有効になり、前記第２フィールドにおいては偶数ラインの書き込みタイミングで有効になるような前記書き込みタイミング信号を生成するＡＮＤ回路とを具備することを特徴とする請求項１に記載の表示装置。
3. 前記ゲート駆動回路は、前記ＥｘＯＲ回路の前記出力信号に応じて動作することで、前記第１フィールドにおいては奇数ラインの前記ゲート信号を有効にし、前記第２フィールドにおいては偶数ラインの前記ゲート信号を有効にすることを特徴とする請求項２に記載の表示装置。
4. 前記表示パネルは、前記ゲート信号が有効なときの表示が前記ゲート信号が無効なときに残存するような表示素子を具備することを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
5. 第１フィールドにおいては奇数ラインの書き込みタイミングで有効になり、第２フィールドにおいては偶数ラインの書き込みタイミングで有効になるような書き込みタイミング信号を生成する表示駆動回路と、
   前記第１フィールドにおいて奇数ラインのゲート信号を有効にし、前記第２フィールドにおいて偶数ラインのゲート信号を有効にするためのアウトプットイネーブル信号を出力する出力部とを具備することを特徴とする表示駆動装置。

Images