JP2009009289A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2009009289A
JP2009009289A JP2007169015A JP2007169015A JP2009009289A JP 2009009289 A JP2009009289 A JP 2009009289A JP 2007169015 A JP2007169015 A JP 2007169015A JP 2007169015 A JP2007169015 A JP 2007169015A JP 2009009289 A JP2009009289 A JP 2009009289A
Authority
JP
Japan
Prior art keywords
flag
bit
data transfer
circuit
significant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007169015A
Other languages
English (en)
Other versions
JP2009009289A5 (ja
JP4956295B2 (ja
Inventor
Tomoyuki Shibata
友之 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007169015A priority Critical patent/JP4956295B2/ja
Priority to US12/146,121 priority patent/US7941573B2/en
Publication of JP2009009289A publication Critical patent/JP2009009289A/ja
Publication of JP2009009289A5 publication Critical patent/JP2009009289A5/ja
Application granted granted Critical
Publication of JP4956295B2 publication Critical patent/JP4956295B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

【課題】半導体記憶装置におけるデータ転送バスの充放電電流を削減すること。
【解決手段】
送信装置１０から受信装置２０へ複数のバスを介してビット列を並列に順次転送するデータ転送装置であって、送信装置１０は、複数のバスを介して転送されるビット列の前後のビットが反転したか否かを示すフラグを生成して受信装置２０へ送信するフラグ生成回路１１と、フラグに基づいてビット列を符号化して受信装置２０へ送信する符号化回路１２と、を備え、受信装置２０は、ビット列とフラグに基づいてビット列を復号化する復号化回路２１を備える。
【選択図】図１

Description

本発明は半導体記憶装置に関し、特に、低消費電力のデータ転送装置を備えた半導体記憶装置に関する。
多ビットプリフェッチ化や語構成の増加（ｘ１６、ｘ３２等）に伴って、半導体記憶装置の動作電流において、ＲＷＢＳ（Ｒｅａｄ／Ｗｒｉｔｅ Ｂｕｓ、リードライトバス）充放電電流の占める割合が大きくなってきている。
したがって、４ビットプリフェッチに基づくＤＤＲ２ ＳＤＲＡＭ、８ビットプリフェッチに基づくＤＤＲ３ ＳＤＲＡＭなどの半導体記憶装置の動作電流を削減するには、ＲＷＢＳの充放電電流を削減することが効果的である。
図６は、従来の半導体記憶装置のうち、４ビットパラレル転送方式に基づくＤＤＲ２ ＳＤＲＡＭの構成図（図６（Ａ））および１ＤＱ当たりのバス信号の極性図（図６（Ｂ））を示す。なお、１ＤＱに相当する期間は、図６（Ｂ）のｔ１〜ｔ４である。
図７は、従来の半導体記憶装置のうち、４：２のＰ／Ｓ（Ｐａｒａｌｌｅｌ／Ｓｅｒｉａｌ、パラレル・シリアル）変換による時分割転送方式に基づくＤＤＲ２ ＳＤＲＡＭの構成図（図７（Ａ））および１ＤＱ当たりのバス信号の極性図(図７（Ｂ）)を示す。
図６（Ａ）および図７（Ａ）を参照すると、ＲＷＢＳの本数は、前者の方式において４本であったものが、後者の方式において２本に削減されている。
なお、特許文献１において、従来技術におけるＳＳＯ（Ｓｉｍｕｌｔａｎｅｏｕｓ Ｓｗｉｔｃｈｉｎｇ Ｏｕｔｐｕｔ、同時スイッチング出力）ノイズやシステムの消費電流を低減するバス信号極性判断回路が開示され、特許文献２において、データインバージョン機能を搭載したＤＤＲ ＳＤＲＡＭが開示されている。
特開平５−３３４２０６号公報 特開２００４−１３３９６１号公報
以下の分析は、本発明者によってなされたものである。
４ビットパラレル転送方式における１ＤＱ当たりのトランジエント回数、すなわち、バスにおいて極性が変化する回数は、図６（Ｂ）に示したワーストデータパターンにおいて４回である。
一方、４：２Ｐ／Ｓ変換による時分割転送方式における１ＤＱ当たりのトランジェント回数は、図７（Ｂ）に示したワーストデータパターンにおいて４回となっている。
すなわち、４ビットパラレル転送方式を４：２Ｐ／Ｓ変換による時分割転送方式に変更した場合、バスの本数は減るものの、ＲＷＢＳ充放電電流は必ずしも減るとは限らない。
なお、特許文献１および２に開示された技術をＤＤＲ ＳＤＲＡＭのＲＷＢＳの充放電電流を削減する用途に適用した場合、大規模な多数決回路等が必要とされるため、これらの回路によって動作電流が増加し、回路規模（面積）も増大し、動作速度が低化する問題がある。
したがって、半導体記憶装置において、動作電流の増加、回路規模の増大、動作速度の低化を回避しつつ、ＲＷＢＳの充放電電流を削減することが課題となる。
本発明の第１の視点に係るデータ転送装置は、送信装置から受信装置へ複数のバスを介してビット列を並列に順次転送するデータ転送装置であって、前記送信装置は、前記複数のバスを介して転送されるビット列の前後のビットが反転したか否かを示すフラグを生成して前記受信装置へ送信するフラグ生成回路と、前記フラグに基づいて前記ビット列を符号化して前記受信装置へ送信する符号化回路と、を備え、前記受信装置は、前記ビット列と前記フラグに基づいて前記ビット列を復号化する復号化回路を備えたことを特徴とする。
第１の展開形態のデータ転送装置は、送信装置から受信装置へ２本のバスを介して４：２のパラレル・シリアル変換に基づいてビット列を並列に順次転送するデータ転送装置であってもよい。
第２の展開形態のデータ転送装置は、前記フラグ生成回路は、前記２本のバスそれぞれを介して転送されるビット列の前後のビットがいずれも反転する場合に限り有意のフラグを生成して前記受信装置へ送信するように構成され、前記符号化回路は、前記フラグが有意の場合に限り前記ビット列を反転して前記受信装置へ送信するように構成され、前記復号化回路は、前記フラグが有意の場合に限り前記ビット列を反転するように構成されてもよい。
第３の展開形態のデータ転送装置は、前記フラグ生成回路は、自身が生成するとともに前記受信装置へ送信したフラグを受信するか、または、自身が生成したフラグを記憶し、前記２本のバスそれぞれを介して転送される前後のビットがいずれも反転し、かつ、前記フラグが有意でない場合、および、前記２本のバスそれぞれを介して転送される前後のビットが少なくともいずれか一方において反転せず、かつ、前記フラグが有意の場合に限り有意のフラグを生成して前記受信装置へ送信するように構成されてもよい。
本発明の第２の視点に係るデータ転送装置は、送信装置から受信装置へ第１のビットＡ０を第１のバスを介して送信するとともに第２のビットＡ１を第２のバスを介して送信し、第３のビットＡ２を前記第１のバスを介して送信するとともに第４のビットＡ３を前記第２のバスを介して送信する工程を繰り返すように構成されたデータ転送装置において、反転フラグＦを転送するように構成された第３のバスをさらに備え、前記送信装置は、フラグ生成回路と符号化回路とをさらに備え、前記受信装置は、復号化回路をさらに備え、前記フラグ生成回路は、前記第１ないし第４のビットＡ０〜Ａ３および前記反転フラグＦを入力し、前記第１のビットＡ０と第３のビットＡ２との間でビットが反転し、前記第２のビットＡ１と第４のビットＡ３との間でビットが反転し、かつ、前記反転フラグＦが有意でない場合、および、前記第１のビットＡ０と前記第３のビットＡ２との間または前記第２のビットＡ１と第４のビットＡ３との間の少なくともいずれか一方でビットが反転せず、前記反転フラグＦが有意の場合には前記反転フラグＦを有意のフラグとして出力し、それ以外の場合には有意でないフラグとして前記第３のバスへ出力するように構成され、前記符号化回路は、前記第１ないし第４のビットＡ０〜Ａ３と前記反転フラグＦを入力し、前記反転フラグＦが有意の場合には前記第１ないし第４のビットＡ０〜Ａ３を反転し、それ以外の場合にはそのまま、前記第１および第２のバスへ出力するように構成され、前記復号化回路は、前記第１ないし第４のビットＡ０〜Ａ３および前記反転フラグＦを入力し、前記反転フラグＦが有意の場合には前記第１ないし第４のビットＡ０〜Ａ３を反転し、それ以外の場合にはそのまま出力するように構成されたことを特徴とする。
第４の展開形態のデータ転送装置における前記符号化回路は、前記第１のビットＡ０または第３のビットＡ２および前記反転フラグＦを入力して前記第１のバスへ出力するＸＯＲ回路と、前記第２のビットまたは第４のビットおよび前記反転フラグＦを入力して前記第２のバスへ出力するＸＯＲ回路と、を備えることが好ましい。
第５の展開形態のデータ転送装置における前記復号化回路は、前記第１のビットＡ０または第３のビットＡ２および前記反転フラグＦを入力するＸＯＲ回路と、前記第２のビットＡ１または第４のビットＡ３および前記反転フラグＦを入力するＸＯＲ回路と、を備えることが好ましい。
第６の展開形態のデータ転送装置における前記フラグ生成回路は、前記第１のビットＡ０および第３のビットＡ２を入力する第１のＸＯＲ回路と、前記第２のビットＡ１および第４のビットＡ３を入力する第２のＸＯＲ回路と、前記第１および第２のＸＯＲ回路の出力を入力するＡＮＤ回路と、前記ＡＮＤ回路の出力および前記反転フラグＦを入力して前記第３のバスへ出力する第３のＸＯＲ回路と、を備えることが好ましい。
第７の展開形態の多段のデータ転送装置は、第１、第２および第３のデータ転送装置として、前記データ転送装置を備え、前記第１および第２のデータ転送装置の出力を前記第３のデータ転送装置に入力するように構成されてもよい。
第８の展開形態の半導体記憶装置は、上記いずれかのデータ転送装置を備えることが好ましい。
本発明の第３の視点に係るデータ転送方法は、送信装置から受信装置へ複数のバスを介してビット列を並列に順次転送するデータ転送方法であって、前記複数のバスを介して転送されるビット列の前後のビットが反転したか否かを示すフラグを生成して前記受信装置へ送信するフラグ生成工程と、前記フラグに基づいて前記ビット列を符号化して前記受信装置へ転送する符号化工程と、前記ビット列と前記フラグに基づいて前記ビット列を復号化する復号化工程と、を含むことを特徴とする。
第９の展開形態のデータ転送方法は、送信装置から受信装置へ２本のバスを介して４：２のパラレル・シリアル変換に基づいてビット列を並列に順次転送する方法であってもよい。
第１０の展開形態のデータ転送方法は、前記フラグ生成工程において、異なるバスのそれぞれを介して転送されるビット列の前後のビットがいずれも反転する場合に限り有意のフラグを生成して前記受信装置へ送信し、前記符号化工程において、前記フラグが有意の場合に限り前記ビット列を反転して前記受信装置へ送信し、前記復号化工程において、前記フラグが有意の場合に限り前記ビット列を反転してもよい。
第１１の展開形態のデータ転送方法は、前記フラグ生成工程において、自身が生成するとともに前記受信装置へ送信したフラグを受信するか、または、自身が生成したフラグを記憶し、前記２本のバスそれぞれを介して転送される前後のビットがいずれも反転し、かつ、前記フラグが有意でない場合、および、前記２本のバスそれぞれを介して転送される前後のビットが少なくともいずれか一方において反転せず、かつ、前記フラグが有意の場合に限り有意のフラグを生成して前記受信装置へ送信してもよい。
本発明の半導体記憶装置によって、従来の半導体記憶装置に対し、動作電流の増加、回路規模の増大、動作速度の低下を抑えつつ、ＲＷＢＳの充放電電流を削減することができる。
本発明の実施形態に係るデータ転送装置について、図面を参照して詳細に説明する。
本発明の実施形態に係るデータ転送装置は、図１を参照すると、送信装置１０から受信装置２０へ複数のバスを介してビット列を並列に順次転送するデータ転送装置である。
送信装置１０は、前記複数のバスを介して転送されるビット列の前後のビットが反転したか否かを示すフラグを生成して受信装置２０へ送信するフラグ生成回路１１と、前記フラグに基づいて前記ビット列を符号化して受信装置２０へ送信する符号化回路１２と、を備える。
受信装置２０は、前記ビット列と前記フラグに基づいて前記ビット列を復号化する復号化回路２１を備える。
本発明の実施形態に係るデータ転送装置を、４：２パラレル・シリアル変換による時分割転送に適用した場合について、図１を参照してさらに詳細に説明する。
データ転送装置は、送信装置１０から受信装置２０へ第１のビットＡ０を第１のバスＢＵＳ１を介して送信するとともに第２のビットＡ１を第２のバスＢＵＳ２を介して送信し、第３のビットＡ２を第１のバスＢＵＳ１を介して送信するとともに第４のビットＡ３を第２のバスＢＵＳ２を介して送信する工程を繰り返すように構成される。
データ転送装置は、反転フラグＦを転送するように構成された第３のバスＢＵＳ３をさらに備える。
フラグ生成回路１１は、第１ないし第４のビットＡ０〜Ａ３および反転フラグＦを入力し、第１のビットＡ０と第３のビットＡ２との間でビットが反転し、第２のビットＡ１と第４のビットＡ３との間でビットが反転し、かつ、反転フラグＦが有意でない場合、および、第１のビットＡ０と第３のビットＡ２との間または第２のビットＡ１と第４のビットＡ３との間の少なくともいずれか一方でビットが反転せず、反転フラグＦが有意の場合には反転フラグＦを有意のフラグとして出力し、それ以外の場合には有意でないフラグとして第３のバスＢＵＳ３へ出力する。
符号化回路１２は、第１ないし第４のビットＡ０〜Ａ３と反転フラグＦを入力し、反転フラグＦが有意の場合には第１ないし第４のビットＡ０〜Ａ３のビットを反転し、それ以外の場合にはそのまま、第１のバスＢＵＳ１および第２のバスＢＵＳ２へ出力する。
復号化回路２１は、第１ないし第４のビットＡ０〜Ａ３および反転フラグＦを入力し、反転フラグＦが有意の場合には第１ないし第４のビットＡ０〜Ａ３のビットを反転し、それ以外の場合にはそのまま出力する。
図２は、本発明の第１の実施例に係るデータ転送装置の詳細な構成図である。
図３（Ａ）は、本発明の第１の実施例に係るデータ転送装置の構成図であり、図３（Ｂ）は、バス信号の極性図である。
図３（Ａ）を参照すると、本実施例に係るデータ転送装置は、従来の４：２Ｐ／Ｓ変換による時分割転送を行うＲＷＢＳ転送方式（図７（Ａ））に対し、時分割された前後のデータが変化したか否かを表すフラグ線ＲＷＢＳ＿Ｉを１本追加し、４：２＋１の変換を行う。
本実施例に係るデータ転送装置は、図２を参照すると、ＲＷＢＳ転送の前後において、ＸＯＲ（排他的論理和）回路からなる符号化回路１２と復号化回路２１とを備える。
図３（Ｂ）および図４は、一例として、ＤＤＲ２（４ビットプリフェッチ）に対して、本発明を適用した場合におけるデータ転送装置のバス信号の極性図である。
はじめに、ＤＤＲ２における、１ＤＱ当りのＲＥＡＤ動作を説明する。
従来例のＲＷＢＳ転送方式（図７（Ａ））では、ＲＷＢＳをドライブする前に、４つの並列データＡ０〜Ａ３（４ビットプリフェッチ）を４：２のＰ／Ｓ変換回路において、２並列かつ２時分割とする。
例えば、データをＡ０→Ａ１→Ａ２→Ａ３の順に出力する場合、はじめに、データＡ０をＲＷＢＳ＿Ｒ、データＡ１をＲＷＢＳ＿Ｆを介して転送し、次に、データＡ２をＲＷＢＳ＿Ｒ、データＡ３をＲＷＢＳ＿Ｆを介して転送する。
図７（Ｂ）に示すように、データＡ０〜Ａ３の組（Ａ０Ａ１Ａ２Ａ３）として、（ＸＸ００）を転送した後に（１１００）を転送する場合について考える。ここで、Ｘは任意の値である。
このとき、ＲＷＢＳ＿ＲおよびＲＷＢＳ＿Ｆを介して、Ａ２Ａ３→Ａ０Ａ１→Ａ２Ａ３の順、すなわち、（００）→（１１）→（００）の順にデータが送信される。
すると、図７（Ｂ）のように、１ＤＱ当たりのトランジェント回数は４回となる。
このような従来の４：２Ｐ／Ｓ変換回路に対して、図２に示すように、フラグ生成回路１１と、符号化回路１２と、復号化回路２１と、反転フラグを転送するバスＲＷＢＳ＿Ｉとを追加する。
符号化回路１２は、ビットＡ０またはＡ２および反転フラグＦを入力して第１のバスＲＷＢＳ＿Ｒへ出力するＸＯＲ回路ＸＯＲ４と、ビットＡ１またはＡ３および反転フラグＦを入力して第２のバスＲＷＢＳ＿Ｆへ出力するＸＯＲ回路ＸＯＲ５と、を備える。
また、復号化回路２１は、ビットＡ０またはＡ２および反転フラグＦを入力するＸＯＲ回路ＸＯＲ６と、ビットＡ１またはＡ３および反転フラグＦを入力するＸＯＲ回路ＸＯＲ７と、を備える。
フラグ生成回路１１は、ビットＡ０およびＡ２を入力する第１のＸＯＲ回路ＸＯＲ１と、ビットＡ１およびＡ３を入力する第２のＸＯＲ回路ＸＯＲ２と、第１および第２のＸＯＲ回路の出力を入力するＡＮＤ回路ＡＮＤ１と、ＡＮＤ回路ＡＮＤ１の出力および反転フラグＦを入力して第３のバスＲＷＢＳ＿Ｉへ出力する第３のＸＯＲ回路ＸＯＲ３と、を備える。
上記の場合と同様に、データＡ０〜Ａ３の組（Ａ０Ａ１Ａ２Ａ３）として、（ＸＸ００）を転送した後、（１１００）を転送する場合を考える。
このとき、図２のフラグ生成回路１１には、図７（Ｂ）に示すように、データＡ２Ａ３→Ａ０Ａ１→Ａ２Ａ３として、(００)→（１１）→（００）が入力される。
いま、フラグＦの初期値は０とする。データＡ２Ａ３→Ａ０Ａ１として、(００)→（１１）が入力され、フラグＦとして０が入力された場合、フラグ生成回路１１は、フラグＦとして１を出力する。次に、データＡ０Ａ１→Ａ２Ａ３として(１１)→（００）が入力され、フラグＦとして１が入力された場合、フラグ生成回路１１は、フラグＦとして０を出力する。このとき、フラグは、０→１→０の順に遷移する。
符号化回路１２において、フラグＦとのＸＯＲ演算を取った場合、データＡ２Ａ３→Ａ０Ａ１→Ａ２Ａ３は、(００)→（００）→（００）として、バスへ送出される（図３（Ｂ））。
このとき、図３（Ｂ）を参照すると、ＲＷＢＳ＿Ｒ、ＲＷＢＳ＿Ｆ、ＲＷＢＳ＿Ｉにおけるトランジェントの回数を、１回の４ビットプリフェチ動作（すなわち、ＲＷＢＳ転送サイクルの２サイクル）当たり、２回に抑えることができる。
したがって、１回の４ビットプリフェッチ動作当たり、４回のトランジェントが発生していた従来の方式（図７（Ｂ））と比較して、トランジェントの回数を半分の２回に減らすことができる。
もう一つの例として、図８に示すように、データＡ０〜Ａ３の組（Ａ０Ａ１Ａ２Ａ３）として、（ＸＸ０１）を転送した後、（１０００）を転送する場合について考える。
このとき、ＲＷＢＳ＿ＲおよびＲＷＢＳ＿Ｆを介して、Ａ２Ａ３→Ａ０Ａ１→Ａ２Ａ３の順、すなわち、（０１）→（１０）→（００）の順にデータが送信される。
従来の転送方式を用いた場合、図８を参照すると、１ＤＱ当たりのトランジェント回数は３回となる。
同一のデータを、本発明の第１の実施例に係るデータ転送装置によって転送した場合、
図４を参照すると、１ＤＱ当たりのトランジェント回数を２回に減らすことができる。
また、本実施例に係るデータ転送装置は、バス転送前において、時分割された２つのデータ間でデータ比較（すなわち、時分割データＡ０、Ａ２のＸＯＲ演算と、Ａ１、Ａ３のＸＯＲ演算）を行うことによって、バスにおいてデータを転送している間に、次に転送すべきデータの比較も同時にパイプライン処理することができるため、処理を高速化することもできる。
ＷＲＩＴＥ動作においても、ＲＷＢＳドライブ前後の（２＋１）のシリアルデータから４つのパラレルデータへとＳ／Ｐ変換されるだけであるから、本実施例に示した方式によって、ＲＥＡＤ時と同様に電流を削減する効果が得られる。
また、ＲＷＢＳ消費電流は
Ｉ＝Ｃ＊Ｖ＊Ｆ
∝Ｃ＊ＲＷＢＳトランジェント回数（Ｔｒ）／ＲＷＢＳ転送サイクル
∝Ｃ＊Ｔｒ
である。ここで、ＣはＲＷＢＳ配線容量である。
したがって、単位サイクル中（ＲＷＢＳ転送サイクル、ｔＣＣＤ）のＲＷＢＳの最大トランジェント回数を削減することによってＲＷＢＳ充放電電流を削減することができ、高速動作を損なうことなく、消費電流を削減することができる。
本実施例に係るデータ転送装置においては、ＲＷＢＳの充放電電流（トランジェント回数）を削減するために、大規模な多数決回路を用いることなく、４：２＋１の（３データでの）変換単位としている。
すなわち、本実施例に係るデータ転送装置は、大規模な多数決回路を使用しないため、多数決回路自身による面積増大、消費電流増加、比較判定結果待ちによる速度の低下（転送遅延）を回避することができる。
また、高速化のために、バス転送前における時分割された２データ間でデータ比較を行うことにより、あるデータのバス転送中に次の転送データの比較を同時に行うパイプライン処理も可能としている。
８ビットプリフェッチのＤＤＲ３においても、実施例１における、４：２＋１の時分割転送を単位とした、多段式のＲＷＢＳ転送方式とすることによって、簡単な回路構成に基づいてＲＷＢＳ充放電電流を削減することができる。
図９（Ａ）は、従来のデータ転送装置（８ビットパラレル転送方式）の構成図である。
従来の８ビットパラレルのデータ転送装置において、データＡ０〜Ａ７の組（Ａ０Ａ１Ａ２Ａ３Ａ４Ａ５Ａ６Ａ７）として、（００００００００）が転送された後、（１１１１１１１１）が転送されたとき、トランジェント回数は最大の８回となる。
図９（Ｂ）は、従来のデータ転送装置（８：４Ｐ／Ｓ変換による時分割転送方式）の構成図である。
８：４のＰ／Ｓ変換回路による時分割転送方式による従来のデータ転送装置において、データＡ０〜Ａ７の組（Ａ０Ａ１Ａ２Ａ３Ａ４Ａ５Ａ６Ａ７）として、（ＸＸＸＸ００００）が転送された後、（１１１１００００）が転送されたとき、トランジェント回数は最大の８回となる。
図５は、本発明の第２の実施例に係るデータ転送装置の構成図である。
第２の実施例に係るデータ転送装置は、本発明をＤＤＲ３に適用した場合に相当する。
８ビットプリフェッチ動作（ＲＷＢＳ転送サイクル、４サイクル）においては、実施例１の４：２＋１の時分割変換による転送を多段構成として、ＲＷＢＳを分離動作（本実施例では半分に分割した）させる方式とする。
本実施例に係るデータ転送装置は、面積の増加を防ぎ、実装密度の高い構成とすることができる。
ＤＤＲ３の場合においても、実施例１のＤＤＲ２と同様に、ＲＷＢＳ充放電電流を削減することができる。
本発明は、ＤＤＲ２ ＳＤＲＡＭおよびＤＤＲ３ ＳＤＲＡＭにおけるＲＷＢＳ転送に対して適用することができる。
本発明の実施の形態に係るデータ転送装置の構成図である。 本発明の第１の実施例に係るデータ転送装置の詳細な構成図である。 本発明の第１の実施例に係るデータ転送装置の構成図およびバス信号の極性図である。 本発明の第１の実施例に係るデータ転送装置におけるバス信号の極性図である。 本発明の第２の実施例に係るデータ転送装置の構成図である。 従来のデータ転送装置（４ビットパラレル転送方式）の構成図およびバス信号の極性図である。 従来のデータ転送装置（４：２Ｐ／Ｓ変換による時分割転送方式）の構成図およびバス信号の極性図である。 従来のデータ転送装置のバス信号の極性図である。 従来のデータ転送装置（８ビットパラレル転送方式および８：４Ｐ／Ｓ変換による時分割転送方式）の構成図である。
符号の説明
１０ 送信装置
１１ フラグ生成回路
１２ 符号化回路
２０ 受信装置
２１ 復号化回路
ＢＵＳ１、ＢＵＳ２、ＢＵＳ３、ＲＷＢＳ＿Ｒ、ＲＷＢＳ＿Ｆ、ＲＷＢＳ＿Ｉ バス
ＭＵＸ マルチプレクサ
ＸＯＲ１、…、ＸＯＲ７ ＸＯＲ回路
ＡＮＤ１ ＡＮＤ回路

Claims (14)

  1. 送信装置から受信装置へ複数のバスを介してビット列を並列に順次転送するデータ転送装置であって、
    前記送信装置は、前記複数のバスを介して転送されるビット列の前後のビットが反転したか否かを示すフラグを生成して前記受信装置へ送信するフラグ生成回路と、
    前記フラグに基づいて前記ビット列を符号化して前記受信装置へ送信する符号化回路と、を備え、
    前記受信装置は、前記ビット列と前記フラグに基づいて前記ビット列を復号化する復号化回路を備えたことを特徴とする、データ転送装置。
  2. 前記データ転送装置は、送信装置から受信装置へ２本のバスを介して４：２のパラレル・シリアル変換に基づいてビット列を並列に順次転送するデータ転送装置であることを特徴とする、請求項１に記載のデータ転送装置。
  3. 前記フラグ生成回路は、前記２本のバスそれぞれを介して転送されるビット列の前後のビットがいずれも反転する場合に限り有意のフラグを生成して前記受信装置へ送信するように構成され、
    前記符号化回路は、前記フラグが有意の場合に限り前記ビット列を反転して前記受信装置へ送信するように構成され、
    前記復号化回路は、前記フラグが有意の場合に限り前記ビット列を反転するように構成されたことを特徴とする、請求項２に記載のデータ転送装置。
  4. 前記フラグ生成回路は、自身が生成するとともに前記受信装置へ送信したフラグを受信するか、または、自身が生成したフラグを記憶し、前記２本のバスそれぞれを介して転送される前後のビットがいずれも反転し、かつ、前記フラグが有意でない場合、および、前記２本のバスそれぞれを介して転送される前後のビットが少なくともいずれか一方において反転せず、かつ、前記フラグが有意の場合に限り有意のフラグを生成して前記受信装置へ送信するように構成されたことを特徴とする、請求項３に記載のデータ転送装置。
  5. 送信装置から受信装置へ第１のビットを第１のバスを介して送信するとともに第２のビットを第２のバスを介して送信し、第３のビットを前記第１のバスを介して送信するとともに第４のビットを前記第２のバスを介して送信する工程を繰り返すように構成されたデータ転送装置において、
    反転フラグを転送するように構成された第３のバスをさらに備え、
    前記送信装置は、フラグ生成回路と符号化回路とをさらに備え、
    前記受信装置は、復号化回路をさらに備え、
    前記フラグ生成回路は、前記第１ないし第４のビットおよび前記反転フラグを入力し、前記第１のビットと第３のビットとの間でビットが反転し、前記第２のビットと第４のビットとの間でビットが反転し、かつ、前記反転フラグが有意でない場合、および、前記第１のビットと前記第３のビットとの間または前記第２のビットと第４のビットとの間の少なくともいずれか一方でビットが反転せず、前記反転フラグが有意の場合には前記反転フラグを有意のフラグとして出力し、それ以外の場合には有意でないフラグとして前記第３のバスへ出力するように構成され、
    前記符号化回路は、前記第１ないし第４のビットと前記反転フラグを入力し、前記反転フラグが有意の場合には前記第１ないし第４のビットを反転し、それ以外の場合にはそのまま、前記第１および第２のバスへ出力するように構成され、
    前記復号化回路は、前記第１ないし第４のビットおよび前記反転フラグを入力し、前記反転フラグが有意の場合には前記第１ないし第４のビットを反転し、それ以外の場合にはそのまま出力するように構成されたことを特徴とするデータ転送装置。
  6. 前記符号化回路は、前記第１のビットまたは第３のビットおよび前記反転フラグを入力して前記第１のバスへ出力するＸＯＲ回路と、前記第２のビットまたは第４のビットおよび前記反転フラグを入力して前記第２のバスへ出力するＸＯＲ回路と、を備えたことを特徴とする、請求項１に記載のデータ転送装置。
  7. 前記復号化回路は、前記第１のビットまたは第３のビットおよび前記反転フラグを入力するＸＯＲ回路と、前記第２のビットまたは第４のビットおよび前記反転フラグを入力するＸＯＲ回路と、を備えたことを特徴とする、請求項１または２に記載のデータ転送装置。
  8. 前記フラグ生成回路は、前記第１のビットおよび第３のビットを入力する第１のＸＯＲ回路と、前記第２のビットおよび第４のビットを入力する第２のＸＯＲ回路と、前記第１および第２のＸＯＲ回路の出力を入力するＡＮＤ回路と、前記ＡＮＤ回路の出力および前記反転フラグを入力して前記第３のバスへ出力する第３のＸＯＲ回路と、を備えたことを特徴とする、請求項１ないし３のいずれか一に記載のデータ転送装置。
  9. 第１、第２および第３のデータ転送装置として、請求項１ないし８のいずれか一に記載のデータ転送装置を備え、
    前記第１および第２のデータ転送装置の出力を前記第３のデータ転送装置に入力するように構成された多段のデータ転送装置。
  10. 請求項１ないし９のいずれか一に記載のデータ転送装置を備えた半導体記憶装置。
  11. 送信装置から受信装置へ複数のバスを介してビット列を並列に順次転送するデータ転送方法であって、
    前記複数のバスを介して転送されるビット列の前後のビットが反転したか否かを示すフラグを生成して前記受信装置へ送信するフラグ生成工程と、
    前記フラグに基づいて前記ビット列を符号化して前記受信装置へ送信する符号化工程と、
    前記ビット列と前記フラグに基づいて前記ビット列を復号化する復号化工程と、を含むことを特徴とする、データ転送方法。
  12. 前記データ転送方法は、送信装置から受信装置へ２本のバスを介して４：２のパラレル・シリアル変換に基づいてビット列を並列に順次転送するデータ転送方法であることを特徴とする、請求項１１に記載のデータ転送方法。
  13. 前記フラグ生成工程において、異なるバスのそれぞれを介して転送されるビット列の前後のビットがいずれも反転する場合に限り有意のフラグを生成して前記受信装置へ送信し、
    前記符号化工程において、前記フラグが有意の場合に限り前記ビット列を反転して前記受信装置へ送信し、
    前記復号化工程において、前記フラグが有意の場合に限り前記ビット列を反転することを特徴とする、請求項１２に記載のデータ転送方法。
  14. 前記フラグ生成工程において、自身が生成するとともに前記受信装置へ送信したフラグを受信するか、または、自身が生成したフラグを記憶し、前記２本のバスそれぞれを介して転送される前後のビットがいずれも反転し、かつ、前記フラグが有意でない場合、および、前記２本のバスそれぞれを介して転送される前後のビットが少なくともいずれか一方において反転せず、かつ、前記フラグが有意の場合に限り有意のフラグを生成して前記受信装置へ送信することを特徴とする、請求項１３に記載のデータ転送方法。
JP2007169015A 2007-06-27 2007-06-27 半導体記憶装置 Active JP4956295B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007169015A JP4956295B2 (ja) 2007-06-27 2007-06-27 半導体記憶装置
US12/146,121 US7941573B2 (en) 2007-06-27 2008-06-25 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007169015A JP4956295B2 (ja) 2007-06-27 2007-06-27 半導体記憶装置

Publications (3)

Publication Number Publication Date
JP2009009289A true JP2009009289A (ja) 2009-01-15
JP2009009289A5 JP2009009289A5 (ja) 2011-04-14
JP4956295B2 JP4956295B2 (ja) 2012-06-20

Family

ID=40162070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007169015A Active JP4956295B2 (ja) 2007-06-27 2007-06-27 半導体記憶装置

Country Status (2)

Country Link
US (1) US7941573B2 (ja)
JP (1) JP4956295B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045412B2 (en) * 2008-10-21 2011-10-25 Seagate Technology Llc Multi-stage parallel data transfer
US8928386B1 (en) * 2013-03-12 2015-01-06 Xilinx, Inc. Circuits for and methods of asychronously transmitting data in an integrated circuit
JP6694284B2 (ja) 2016-01-29 2020-05-13 シナプティクス・ジャパン合同会社 画像データ伝送システム、送信回路及び受信回路
CN112712834A (zh) * 2019-10-25 2021-04-27 长鑫存储技术(上海)有限公司 写操作电路、半导体存储器和写操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217387A (ja) * 1986-03-18 1987-09-24 Nec Corp パタ−ン識別装置
JPH0397171A (ja) * 1989-09-08 1991-04-23 Fujitsu Ltd 復調装置
JPH03100975A (ja) * 1989-09-13 1991-04-25 Fujitsu Ltd 変復調装置
US20060215473A1 (en) * 2005-03-11 2006-09-28 Infineon Technologies Ag Circuit for data bit inversion
JP2007110258A (ja) * 2005-10-11 2007-04-26 Rohm Co Ltd 誤り検査装置およびそれを用いた再生装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334206A (ja) 1992-05-29 1993-12-17 Toshiba Corp インターフェース制御装置
US5532940A (en) * 1993-11-24 1996-07-02 Intel Corporation Process, apparatus and system for selecting quantization levels for encoding video signals
GB9614561D0 (en) * 1996-07-11 1996-09-04 4Links Ltd Communication system with improved code
JP3684560B2 (ja) * 1996-09-03 2005-08-17 ソニー株式会社 データ受信装置および方法
JP4447200B2 (ja) * 2002-07-19 2010-04-07 Ｎｅｃエレクトロニクス株式会社 映像データ転送方法、表示制御回路及び液晶表示装置
JP4068427B2 (ja) * 2002-10-08 2008-03-26 エルピーダメモリ株式会社 データインバージョン回路及び半導体装置
US6992506B2 (en) * 2003-03-26 2006-01-31 Samsung Electronics Co., Ltd. Integrated circuit devices having data inversion circuits therein with multi-bit prefetch structures and methods of operating same
US7395482B2 (en) * 2003-12-18 2008-07-01 International Business Machines Corporation Data storage systems
GB2447985B (en) * 2007-03-30 2011-12-28 Wolfson Microelectronics Plc Pattern detection circuitry
JP5214422B2 (ja) * 2008-02-15 2013-06-19 株式会社東芝 データ記憶システム
US7667629B2 (en) * 2008-05-27 2010-02-23 International Business Machines Corporation Generating a gray code for an odd length sequence using a virtual space

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217387A (ja) * 1986-03-18 1987-09-24 Nec Corp パタ−ン識別装置
JPH0397171A (ja) * 1989-09-08 1991-04-23 Fujitsu Ltd 復調装置
JPH03100975A (ja) * 1989-09-13 1991-04-25 Fujitsu Ltd 変復調装置
US20060215473A1 (en) * 2005-03-11 2006-09-28 Infineon Technologies Ag Circuit for data bit inversion
JP2007110258A (ja) * 2005-10-11 2007-04-26 Rohm Co Ltd 誤り検査装置およびそれを用いた再生装置

Also Published As

Publication number Publication date
US7941573B2 (en) 2011-05-10
US20090006687A1 (en) 2009-01-01
JP4956295B2 (ja) 2012-06-20

Similar Documents

Publication Publication Date Title
JP5086709B2 (ja) データ入出力エラー検出機能を有する半導体メモリ装置
CN105740195B (zh) Or链式总线的增强数据总线反转编码的方法和装置
EP0886220A2 (en) Low power memory bus interface
US20110246857A1 (en) Memory system and method
KR20150090860A (ko) 유효 인코딩을 위한 방법 및 장치
JP4956295B2 (ja) 半導体記憶装置
JP5372498B2 (ja) フル・スイング・メモリ・アレイを読み出すための方法及び装置
JP2010097679A (ja) 半導体メモリ装置
JP2008118342A (ja) 非同期シリアル通信方法及び非同期シリアル通信装置
CN103970692B (zh) RapidIO串行数据处理方法
KR20180106127A (ko) 반도체 메모리 장치 및 이를 위한 플래그 생성회로와 데이터 출력 방법
Lee On‐Chip Bus Serialization Method for Low‐Power Communications
US20090172215A1 (en) Even and odd frame combination data path architecture
US8380897B2 (en) Host computer, computer terminal, and card access method
JP2009009289A5 (ja)
KR20150078866A (ko) 데이터 처리 장치 및 데이터 처리 방법
US10566998B2 (en) Data conversion apparatus
KR20210063011A (ko) 저전력 투-버스트 데이터 전송을 위한 or-네트워크 버스 인코딩 장치 및 방법
US10170166B1 (en) Data transmission apparatus for memory and data transmission method thereof
KR100946177B1 (ko) 데이터 송수신 장치 및 방법
WO2007059645A1 (en) Signal transition feature based coding for serial link
JP5289855B2 (ja) 半導体集積回路
TWI286326B (en) Semiconductor memory device with simplified data control signals
Mohanram et al. Context-independent codes for off-chip interconnects
KR101311617B1 (ko) 저전력 대규모 집적 회로 시스템을 위한 어드레스 버스코딩/디코딩 방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

R150 Certificate of patent or registration of utility model

Ref document number: 4956295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250