JP2009002759A - プローブカード及びそのプローブ基板の面平行度の保持方法 - Google Patents

プローブカード及びそのプローブ基板の面平行度の保持方法 Download PDF

Info

Publication number
JP2009002759A
JP2009002759A JP2007163232A JP2007163232A JP2009002759A JP 2009002759 A JP2009002759 A JP 2009002759A JP 2007163232 A JP2007163232 A JP 2007163232A JP 2007163232 A JP2007163232 A JP 2007163232A JP 2009002759 A JP2009002759 A JP 2009002759A
Authority
JP
Japan
Prior art keywords
probe
board
circuit board
connection
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007163232A
Other languages
English (en)
Other versions
JP5015671B2 (ja
Inventor
Shinichiro Furusaki
新一郎 古崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2007163232A priority Critical patent/JP5015671B2/ja
Publication of JP2009002759A publication Critical patent/JP2009002759A/ja
Application granted granted Critical
Publication of JP5015671B2 publication Critical patent/JP5015671B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】本発明は、プローブ群先端部の面平行度を良好に維持できるプローブカード及びそのプローブ基板の面平行度の保持方法を提供する。
【解決手段】第1の接続端子を下面に配設した回路基板と、該第1の接続端子に個々に対応した第2の接続端子を上面に配設すると共に複数のプローブを下面に配設したプローブ基板と、該第1の接続端子に取り付けられると共に該第2の接続端子に接触して電気的に接続する中継接続ピン群と、から構成されるプローブカードにおいて、前記複数の中継接続ピンと夫々対応する第1の接続端子と第2の接続端子を回路基板とプローブ基板の各平面に対して周辺部を密に、かつ、中央部を疎に配設することを特徴とするプローブカード。
【選択図】図1

Description

本発明は、半導体ウェハ上に高密度に集積されたチップデバイスの電気的特性の検査に使用されるプローブカードの構造及びそのプローブ基板の面平行度の保持方法に関するものである。
従来、半導体ウェハ上にあるチップデバイスの電気的特性の検査に使用されるプローブカードは、図2(a)に示すように、複数のテスタ接続端子4aが接続された回路基板4と、複数のプローブ2が装着されたプローブ基板3と、テスタ接続端子4aに接続された回路基板4の接続端子5aと各プローブ2に接続されたプローブ基板3の接続端子3aとを夫々電気的に接続するための弾性を有する中継接続ピン5群と、回路基板4の背面に装着されて機械的強度を補強する補強板7と、回路基板4及び補強板7とプローブ基板3を所定位置に保持する支持体8と支持ボルト9とから構成される。図2(b)(c)に示すように、回路基板4及びプローブ基板3の形状は所定の厚みを有する円形3−1又は方形3−2の平板である。また、中継接続ピン5群と対応する接続端子3a,5aは回路基板4及びプローブ基板3に対して平面的に秩序だって配置されている。回路基板4に固着された中継接続ピン5は弾性体であり、押圧力に比例して生ずる反力により回路基板4の中継接続ピン5の先端部と対応するプローブ基板3の接続端子3aとを圧接して電気的接続が確保される。
こういう構造を採用したプローブカードの先行技術が開示されている(文献1)。この先行技術は、夫々二つのアームを有する構造のプローブと接続子(中継接続ピンに相当)を採用することにより、プローブと被検査体であるチップデバイスとを押圧したときに、配線基板のような支持基板に伝達させる力を低減できるというものである。
特開2004−340617号公報(〔0005〜6〕、〔0011〜13〕、図18)
このプローブカードでは、弾性を持つ中継接続ピンを押圧することによる反力で対応する接続端子を電気的に接続する構造であって、複数の中継接続ピンの反力の合計荷重により、プローブ基板にたわみが生じ、そのままの構造では所望の製品を作ることが困難であるという問題があった。これらの問題点を以下に詳述する。
この中継接続ピンは回路基板とプローブ基板との間に配置され、かつ、押圧力により両基板の電気的接続を確保する必要があるので、両基板には夫々垂直な方向に面荷重が作用する(図3のγ)。この面荷重に対して回路基板は背面に補強板を配設しているから十分対抗できるが、一方のプローブ基板は周辺部を支持体で単純支持された円板又は平板であるので、プローブ基板の中央部が大きくたわむ(図3のβライン)。その結果、プローブ基板に固着されているプローブ群の先端部が構成する面平行度(図3のαライン)を損なう問題が発生する。この図3に示すように、この変形は周辺を単純支持された円板又は平板が一様な面荷重を受けた場合のたわみ発生という力学的現象である。周辺を単純支持された円形の最大たわみWmaxと最大応力のσmaxは円板中央に発生し、数式1で与えられる。(参考文献:日本機械学会編「機械工学便覧」1984年)
Figure 2009002759
この数式において、板の厚さがh、円形平板の直径が2a、単位当たりの荷重がp、板材料の縦弾性係数がE,そのポアソン比がνでそれぞれ表わされ、例えば、板厚4mm、直径300mm、縦弾性係数300GPa、ポアソン比0.25、面分布荷重1.55gf/mmで試算すると、円板の中央のたわみは300μm、最大応力は26MPaに達する。この物性値は強度の高いセラミック材に相当し、この面分布荷重密度は荷重10gfの中継接続ピンを2.54mmピッチで等間隔に配置することに相当する。このたわみはプローブ基板の面平行度を著しく損ない、プローブ群の先端面の平行度が保持できなくなるので、結果として平面度が保持された半導体ウエハ上に形成されたチップデバイスの電極に高精度に接触することができなくなる。
実際には、面分布荷重によりプローブ基板が変形すると、その変形量に応じて中継接続ピンによる荷重も幾分小さくなり、ピン荷重とプローブ基板の変形による反力が均衡する点に実際の変形は収まるので、プローブ基板の実際の変形量は前述の計算値より幾分小さくなるが、プローブ基板が変形して面平行度を劣化させるという問題は残る。また、プローブ基板の変形により中央部において中継接続ピンの荷重が小さくなると、その分だけ電気的接触の不安定さが残るので、これを回避するために中継接続ピンの荷重を増やさざるをえなくなる。このことはプローブ基板に荷重を増加させることになり、より面平行度が劣化したプローブカードを組み立てることになる問題がある。前述の先行技術においてもこの根本的問題をはらんでいる。
本発明は、上記事情に鑑みて、これらの問題を解決するために成したものであって、半導体ウェハ上に高密度に集積されたチップデバイスの電気的特性の検査に使用するプローブカードにおいて、プローブ群先端部の面平行度を良好に維持できるプローブカード及びそのプローブ基板の面平行度の保持方法を提供するものである。
前記の目的を達成するために、請求項1のプローブカードの発明は、複数のテスタ接続端子を上面に配設すると共に該テスタ接続端子に個々に接続された第1の接続端子群を下面に配設した回路基板と、該第1の接続端子に個々に対応した第2の接続端子群を上面に配設すると共に該第2の接続端子に個々に接続された複数のプローブを下面に配設したプローブ基板と、該第1の接続端子に個々に取り付けられると共に該第2の接続端子に弾性的に接触して電気的に接続する複数の弾力性のある中継接続ピンと、該プローブ基板の周縁部を支持する支持体と、該支持体と回路基板及び補強板とを結合する支持ボルトと、から構成されるプローブカードにおいて、前記複数の中継接続ピンと夫々対応する第1の接続端子と第2の接続端子を回路基板とプローブ基板の各平面に対して周辺部を密に、かつ、中央部を疎に配設することを特徴とする。
また、請求項2のプローブカードの発明は、複数のテスタ接続端子を上面に配設すると共に該テスタ接続端子に個々に接続された第1の接続端子群を下面に配設した回路基板と、該第1の接続端子に個々に対応した第2の接続端子群を上面に配設すると共に該第2の接続端子に個々に接続された複数のプローブを下面に配設したプローブ基板と、該第2の接続端子に個々に取り付けられると共に該第1の接続端子に弾性的に接触して電気的に接続する複数の弾力性のある中継接続ピンと、該プローブ基板の周縁部を支持する支持体と、該支持体と回路基板及び補強板とを結合する支持ボルトと、から構成されるプローブカードにおいて、前記複数の中継接続ピンと夫々対応する第1の接続端子と第2の接続端子を回路基板とプローブ基板の各平面に対して周辺部を密に、かつ、中央部を疎に配設することを特徴とする。
また、請求項3のプローブカードの発明は、請求項1又は2記載のプローブカードにおいて、前記回路基板及びプローブ基板が円形又は方形の平板であることを特徴とする。
第1又は第2の接続端子に固着された複数の中継接続ピンが第2又は第1の接続端子を圧接して電気的接続を確保するために、回路基板及び補強板に支持体によって取り付けられたプローブ基板の移動により弾性体である中継接続ピン群に適度の変形を加えて、その押圧量に比例した反力による圧接力で電気的接続が達成される。この際に、中継接続ピンと対応する第1又は第2の接続端子とをプローブ基板及び回路基板の周辺部に密に、中央部を疎に配設することにより、中継接続ピンのプローブ基板への面分布荷重を周辺部より中央部をより小さくするで、プローブ基板の中央部のたわみを少なくすることができる。例えば、プローブ基板上の第2の接続端子間の配列ピッチを中央部で周辺部に比し2倍の配列ピッチを以って前記接続端子を配設すると、中央部における面分布荷重の大きさは周辺部の面分布荷重の1/4と小さくなる。これにより、プローブ基板下面に配設されたプローブ群の先端部が構成する面平行度を維持できるから、半導体ウェハ上に形成された高精度の平面度をもつデバイスの検査時にプローブ先端部とチップデバイスの電極との接触が確実に行え、正確な測定を可能にする。
また、請求項4のプローブ基板の面平行度の保持方法は、複数のテスタ接続端子を上面に配設すると共に該テスタ接続端子に個々に接続された第1の接続端子群を下面に配設した回路基板と、該第1の接続端子に個々に対応した第2の接続端子群を上面に配設すると共に該第2の接続端子に個々に接続された複数のプローブを下面に配設したプローブ基板と、該第1の接続端子に個々に取り付けられると共に該第2の接続端子に弾性的に接触して電気的に接続する複数の弾力性のある中継接続ピンと、該プローブ基板の周縁部を支持する支持体と、該支持体と回路基板及び補強板とを結合する支持ボルトと、からなるプローブカードにおいて、前記プローブ基板の面平行度の保持方法であって、前記複数の中継接続ピンと夫々対応する第1の接続端子と第2の接続端子を回路基板とプローブ基板の各平面に対して周辺部を密に、かつ、中央部を疎に配設して、複数の中継接続ピンがプローブ基板にもたらす面分布荷重密度を周辺部から中央部にかけて段階的又は連続的に減少させることによりプローブ基板の面平行度を維持することを特徴とする。
また、請求項5のプローブ基板の面平行度の保持方法は、複数のテスタ接続端子を上面に配設すると共に該テスタ接続端子に個々に接続された第1の接続端子群を下面に配設した回路基板と、該第1の接続端子に個々に対応した第2の接続端子群を上面に配設すると共に該第2の接続端子に個々に接続された複数のプローブを下面に配設したプローブ基板と、該第2の接続端子に個々に取り付けられると共に該第1の接続端子に弾性的に接触して電気的に接続する複数の弾力性のある中継接続ピンと、該プローブ基板の周縁部を支持する支持体と、該支持体と回路基板及び補強板とを結合する支持ボルトと、からなるプローブカードにおいて、前記プローブ基板の面平行度の保持方法であって、前記複数の中継接続ピンと夫々対応する第1の接続端子と第2の接続端子を回路基板とプローブ基板の各平面に対して周辺部を密に、かつ、中央部を疎に配設して、複数の中継接続ピンがプローブ基板にもたらす面分布荷重密度を周辺部から中央部にかけて段階的又は連続的に減少させることによりプローブ基板の面平行度を維持することを特徴とする。
また、請求項6のプローブ基板の面平行度の保持方法は、請求項4又は5記載のプローブ基板の面平行度の保持方法において、前記プローブ基板と対応する回路基板が円形又は方形の平板であることを特徴とする。
チップデバイスの検査時にプローブ先端とチップデバイスの電極との接触を確実にし、正確な測定を可能にするためには、中継接続ピン群の押圧力が負荷されているプローブ基板の面平行度を維持することが、プローブ基板のプローブ群先端部が構成する面平行度を保持することに繋がり重要である。前記中継接続ピン群による押圧力はプローブ基板と回路基板に夫々負荷されるが、回路基板は背面にある補強板で補強され、寸法的にも余裕が取れるので、たわみを生じないような構造にすることが可能であるが、これに反してプローブ基板は寸法的制約もあり、たわみに対する強度を大きくすることが難しい。また、円形又は方形形状であるプローブ基板は、周縁部を支持体により下支えに担持される構造であるから、周縁部の剛性が高い。この状況下でプローブ基板の面平行度を保持する方法として、中継接続ピン群がプローブ基板にもたらす面分布荷重密度を周辺部から中央部にかけて段階的又は連続的に減少させる方法で面平行度の維持が達成可能で、具体的にはプローブ基板への押圧点を構成する中継接続ピン群と圧接する又は固着する第2の接続端子群の配置を、プローブ基板の周辺部は密に、中央部は疎に配設する方法である。
本発明による請求項1から3までの構成のプローブカードによれば、中継接続ピン及び対応する接続端子の配置をプローブ基板の周辺部に密に、中央部を疎にすることにより、プローブ基板の中央部にかかる面分布荷重を周辺部に比べてより小さくすることで、プローブ基板の中央部のたわみを少なくできるので、プローブ基板下面に配設されたプローブ群の先端部が構成する面平行度を維持できる。これにより、チップデバイスの検査時にプローブ先端とチップデバイスの電極との接触が確実に行え、半導体ウェハの検査を的確に行うことができる。
本発明による請求項4から6までの構成のプローブ基板の面平行度の保持方法によれば、中継接続ピン群がプローブ基板にもたらす面分布荷重密度を周辺部から中央部にかけて段階的又は連続的に減少させる方法により、即ちプローブ基板への押圧点を構成する中継接続ピン群と圧接する又は固着する第2の接続端子群の配置を、プローブ基板の周辺部は密に、中央部は疎に配設する簡易な方法により、プローブ基板の中央部のたわみを少なくできるので、プローブ基板下面に配設されたプローブ群の先端部が構成する面平行度を保持できる。これにより、チップデバイスの検査時にプローブ先端とチップデバイスの電極との接触が確実に行え、半導体ウェハの検査を的確に行うことができる。
以下、本発明の実施形態を図面に基いて説明する。図1は、本発明に係わるプローブカードの実施形態であって、aはプローブカードの模式的断面図、bはaにおける円形プローブ基板の接続端子の模式的平面配置図、cはaにおける方形プローブ基板の接続端子の模式的平面配置図である。
図1(a)、(b)、(c)を用いて、本発明の実施の形態であるプローブカード1について説明すると、プローブカード1は、複数のテスタ接続端子4aを上面に配設すると共にテスタ接続端子4aに個々に接続された接続端子5a群を下面に配設した回路基板4と、接続端子5aに個々に対応した接続端子3a群を上面に配設すると共に接続端子3aに個々に接続された複数のプローブ2を下面に配設したプローブ基板3と、回路基板4の接続端子5aに根元を固着して片持ち梁状に配設された弾性を有する中継接続ピン5群と、回路基板4の背面に密着して機械的強度を補強する補強板7と、回路基板4及び補強板7とプローブ基板3を所定位置に保持する支持体8と支持ボルト9とから構成される。
このプローブ基板3及び回路基板4の形状は所定の厚みを有する円形又は方形の平板である。また、前記基板3及び4は、合成樹脂製のプリント板であって、プローブ基板3では、上面にある各接続端子3aと下面の対応するプローブ接続端子3bとをプリント配線で内部接続し、一方の回路基板4でも各テスタ接続端子4aと下面の対応する接続端子5aとをプリント配線で内部接続している。円形又は方形のプローブ基板3の下面全体に、被測定物である半導体チップデバイスの電極パッドに対応するプローブ2が秩序立って配設される。これらのプローブ2は、プローブ基板3のプローブ接続端子3bに固着されて、片持ち梁状にプローブ2本体を保持して、その先にチップデバイスの電極パッド(図示しない)と接触可能な針先を有する。このプローブ2の線径は、チップデバイスの規模にもよるが、20〜200μmの範囲であり、プローブ数も数百から数万本に達する規模である。プローブ2の材料としては、通常、ニッケル合金、パラヂウム合金、ベリリウム銅合金、タングステン合金等から選択された一種類の合金が用いられる。
また、補強板7は、基板6の平面度を維持するための背面を補強するために用いられる。この場合、強度が高い金属製を用い、耐熱性、耐候性、耐汚染性及び被加工性の点からステンレス鋼又はアルミニウムを用いることが望ましい。また、プローブ基板3と回路基板4の上下の間隔を調節して電気的接続を保持する中継接続ピン5の押圧力を最適に調整するために、プローブ基板3周縁部の端面下部を下支えに単純支持する金属製の支持体8が設けられ、該支持体8は補強板7及び回路基板4を貫通した支持ボルト9により位置調節することができる。
回路基板4に固着された中継接続ピン5は弾性体であり、押圧力に比例して生ずる反力により回路基板4の中継接続ピン5の先端部と、対応するプローブ基板3の接続端子3aを圧接して電気的接続が確保される。中継接続ピン5の形状は、弾性材料が圧縮に伴う押圧力により反力が生ずると共に、中継接続ピン5の固着された根元である接続端子5aと対応する接続端子3aとの水平方向の位置関係がずれなくする形状が求められるから、中継接続ピン5は片持ち梁状のカンチレバー型かコイルバネ型等がよく、製作容易の点でカンチレバー型がよい。また、中継接続ピン5の材料は、弾性があり、電気伝導性が良好な材料が望ましく、燐系銅合金、ベリリウム系銅合金、ニッケル合金等が用いられる。
中継接続ピン5と対応するプローブ基板3の接続端子3aの配置は、図1(b)に示すように、円形平板のプローブ基板3−1では、接続端子3a群が略同心円状に、周辺部における隣り合う接続端子3aの配列ピッチ(間隔)p1が、中央部における隣り合う接続端子3aの配列ピッチ(間隔)p2に比べて小さく配列されている。この場合の周辺部から中央部へ向かう接続端子3aの配列ピッチは段階的に又は連続的に変化させることができる。この接続端子3aの配列位置に基いて、中継接続ピン5と中継接続ピン5の根元を固着する回路基板4の接続端子5aが配列される。また、図1(c)に示すように、方形平板のプローブ基板3−2では、接続端子3a群が概略同心円の四隅を方形に整形した形状であって、周辺部における隣り合う接続端子3aの配列ピッチ(間隔)p1が、中央部における隣り合う接続端子3aの配列ピッチ(間隔)p2に比べて小さく配列されていて、周辺部から中央部へ向かう接続端子3aの配列ピッチは段階的に又は連続的に変化させることができる。この接続端子3aの配列位置に基いて、中継接続ピン5と中継接続ピン5の根元を固着する回路基板4の接続端子5aも配列される。例えば、プローブ基板3上の接続端子3aの中央部の配列ピッチp2を周辺部の配列ピッチp1に比し2倍のピッチで接続端子3aを配設すると、中央部における中継接続ピン5による面分布荷重の大きさは周辺部の面分布荷重の1/4と小さくなる。また、前述の配列例は、プローブ基板3上の接続端子3a群の周辺部から中心部に向けての個数分布が正規分布に近似しているともいえる。このようにプローブ基板3への押圧点を構成する中継接続ピン5群と圧接する接続端子3a群の配置を、プローブ基板3の周辺部は密に、中央部は疎に配設することにより、中継接続ピン5群がプローブ基板にもたらす面分布荷重密度を周辺部から中央部にかけて段階的又は連続的に減少させることで、プローブ基板3の中央部のたわみが防止でき、プローブ基板3の面平行度を維持することができる。
また、本発明に係わるプローブカードの別の実施形態であるプローブカード1について、図1(a)、(b)、(c)と相違する点について説明すると、プローブカード1は、複数のテスタ接続端子4aを上面に配設すると共にテスタ接続端子4aに個々に接続された接続端子5a群を下面に配設した回路基板4と、接続端子5aに個々に対応した接続端子3a群を上面に配設すると共に接続端子3aに個々に接続された複数のプローブ2を下面に配設したプローブ基板3と、プローブ基板3の接続端子3aに根元を固着して片持ち梁状に配設された弾性を有する中継接続ピン5群と、回路基板4の背面に密着して機械的強度を補強する補強板7と、回路基板4及び補強板7とプローブ基板3を所定位置に保持する支持体8と支持ボルト9とから構成される。プローブ基板3に固着された中継接続ピン5は弾性体であり、押圧力に比例して生ずる反力によりプローブ基板3の中継接続ピン5の先端部が対応する回路基板4の接続端子5aを圧接して電気的接続が確保される。この際、押圧力による中継接続ピン5の片方の反力が中継接続ピン5を固着した接続端子3aにも負荷される。したがって、前述のように、プローブ基板3への押圧点を構成する中継接続ピン5群と固着する接続端子3a群の配置を、プローブ基板3の周辺部は密に、中央部は疎に配設することにより、中継接続ピン5群がプローブ基板にもたらす面分布荷重密度を周辺部から中央部にかけて段階的又は連続的に減少させることで、プローブ基板3の中央部のたわみが防止でき、プローブ基板3の面平行度を維持することができる。
本発明に係わるプローブカード1の作用の特徴は、プローブ基板3への面分布荷重を構成する中継接続ピン5群と、圧接する又は固着する接続端子3a群の配置を、プローブ基板3の周辺部は密に、中央部は疎に配設することにより、中継接続ピン5群がプローブ基板にもたらす面分布荷重密度を周辺部から中央部にかけて段階的又は連続的に減少させることができ、ひいては、プローブ基板3の中央部のたわみを防止して、プローブ基板3の面平行度を維持することができる。これにより、プローブ基板下面に配設されたプローブ群の先端部が構成する面平行度を維持できるから、チップデバイスの検査時にプローブ先端部とチップデバイスの電極との接触が確実に行え、正確な測定を可能にする。また、チップデバイスの電極へのコンタクト時の機械的衝撃等が伴う試験環境下でも、検査時におけるプローブカードの電気的接続の信頼性を維持することができるので、良品の被検査物を不良品と判定してしまうような経済的損失を回避することができる。
半導体ウェハにおいて、高集積化ICチップの電気的特性の検査に使用するプローブカードに利用することができる。
本発明に係わるプローブカードの実施形態であって、aはプローブカードの模式的断面図、bはaにおける円形プローブ基板の接続端子の模式的平面配置図、cはaにおける方形プローブ基板の接続端子の模式的平面配置図である。 従来のプローブカードであって、aはプローブカードの模式的断面図、bはaにおける円形プローブ基板の接続端子の模式的平面配置図、cはaにおける方形プローブ基板の接続端子の模式的平面配置図である。 図2において、中継接続ピン群により押圧力が負荷された場合のプローブカードの模式的断面図である。
符号の説明
1:プローブカード 2:プローブ 3:プローブ基板
3−1:円形プローブ基板 3−2:方形プローブ基板
3a:接続端子 3b:プローブ接続端子 4:回路基板
4a:テスタ接続端子 5:中継接続ピン 5a:接続端子
7:補強板 8:支持体 9:支持ボルト
α:プローブ群の先端部ライン β:プローブ基板のたわみ γ:面分布荷重
p1:周辺部における接続端子の配列ピッチ
p2:中央部における接続端子の配列ピッチ

Claims (6)

  1. 複数のテスタ接続端子を上面に配設すると共に該テスタ接続端子に個々に接続された第1の接続端子群を下面に配設した回路基板と、該第1の接続端子に個々に対応した第2の接続端子群を上面に配設すると共に該第2の接続端子に個々に接続された複数のプローブを下面に配設したプローブ基板と、該第1の接続端子に個々に取り付けられると共に該第2の接続端子に弾性的に接触して電気的に接続する複数の弾力性のある中継接続ピンと、該プローブ基板の周縁部を支持する支持体と、該支持体と回路基板及び補強板とを結合する支持ボルトと、から構成されるプローブカードにおいて、前記複数の中継接続ピンと夫々対応する第1の接続端子と第2の接続端子を回路基板とプローブ基板の各平面に対して周辺部を密に、かつ、中央部を疎に配設することを特徴とするプローブカード。
  2. 複数のテスタ接続端子を上面に配設すると共に該テスタ接続端子に個々に接続された第1の接続端子群を下面に配設した回路基板と、該第1の接続端子に個々に対応した第2の接続端子群を上面に配設すると共に該第2の接続端子に個々に接続された複数のプローブを下面に配設したプローブ基板と、該第2の接続端子に個々に取り付けられると共に該第1の接続端子に弾性的に接触して電気的に接続する複数の弾力性のある中継接続ピンと、該プローブ基板の周縁部を支持する支持体と、該支持体と回路基板及び補強板とを結合する支持ボルトと、から構成されるプローブカードにおいて、前記複数の中継接続ピンと夫々対応する第1の接続端子と第2の接続端子を回路基板とプローブ基板の各平面に対して周辺部を密に、かつ、中央部を疎に配設することを特徴とするプローブカード。
  3. 前記回路基板及びプローブ基板が円形又は方形の平板であることを特徴とする請求項1又は2記載プローブカード。
  4. 複数のテスタ接続端子を上面に配設すると共に該テスタ接続端子に個々に接続された第1の接続端子群を下面に配設した回路基板と、該第1の接続端子に個々に対応した第2の接続端子群を上面に配設すると共に該第2の接続端子に個々に接続された複数のプローブを下面に配設したプローブ基板と、該第1の接続端子に個々に取り付けられると共に該第2の接続端子に弾性的に接触して電気的に接続する複数の弾力性のある中継接続ピンと、該プローブ基板の周縁部を支持する支持体と、該支持体と回路基板及び補強板とを結合する支持ボルトと、からなるプローブカードにおいて、前記プローブ基板の面平行度の保持方法であって、前記複数の中継接続ピンと夫々対応する第1の接続端子と第2の接続端子を回路基板とプローブ基板の各平面に対して周辺部を密に、かつ、中央部を疎に配設して、複数の中継接続ピンがプローブ基板にもたらす面分布荷重密度を周辺部から中央部にかけて段階的又は連続的に減少させることによりプローブ基板の面平行度を維持することを特徴とするプローブ基板の面平行度の保持方法。
  5. 複数のテスタ接続端子を上面に配設すると共に該テスタ接続端子に個々に接続された第1の接続端子群を下面に配設した回路基板と、該第1の接続端子に個々に対応した第2の接続端子群を上面に配設すると共に該第2の接続端子に個々に接続された複数のプローブを下面に配設したプローブ基板と、該第2の接続端子に個々に取り付けられると共に該第1の接続端子に弾性的に接触して電気的に接続する複数の弾力性のある中継接続ピンと、該プローブ基板の周縁部を支持する支持体と、該支持体と回路基板及び補強板とを結合する支持ボルトと、からなるプローブカードにおいて、前記プローブ基板の面平行度の保持方法であって、前記複数の中継接続ピンと夫々対応する第1の接続端子と第2の接続端子を回路基板とプローブ基板の各平面に対して周辺部を密に、かつ、中央部を疎に配設して、複数の中継接続ピンがプローブ基板にもたらす面分布荷重密度を周辺部から中央部にかけて段階的又は連続的に減少させることによりプローブ基板の面平行度を維持することを特徴とするプローブ基板の面平行度の保持方法。
  6. 前記プローブ基板と対応する回路基板が円形又は方形の平板であることを特徴とする請求項4又は5記載のプローブ基板の面平行度の保持方法。
JP2007163232A 2007-06-21 2007-06-21 プローブカード Expired - Fee Related JP5015671B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007163232A JP5015671B2 (ja) 2007-06-21 2007-06-21 プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007163232A JP5015671B2 (ja) 2007-06-21 2007-06-21 プローブカード

Publications (2)

Publication Number Publication Date
JP2009002759A true JP2009002759A (ja) 2009-01-08
JP5015671B2 JP5015671B2 (ja) 2012-08-29

Family

ID=40319308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007163232A Expired - Fee Related JP5015671B2 (ja) 2007-06-21 2007-06-21 プローブカード

Country Status (1)

Country Link
JP (1) JP5015671B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012021826A (ja) * 2010-07-13 2012-02-02 Japan Electronic Materials Corp 電気的接続装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124319A (ja) * 2000-10-18 2002-04-26 Nitto Denko Corp 異方導電性フィルムおよびそれを用いた半導体素子または電子部品の検査方法
JP2004340617A (ja) * 2003-05-13 2004-12-02 Micronics Japan Co Ltd 通電試験用電気的接続装置
JP2006010629A (ja) * 2004-06-29 2006-01-12 Tokyo Electron Ltd 平行調整機構を備えたプローブカード
WO2006095759A1 (ja) * 2005-03-08 2006-09-14 Tokyo Electron Limited 接続ピンの形成方法,プローブ,接続ピン,プローブカード及びプローブカードの製造方法
JP2007024533A (ja) * 2005-07-12 2007-02-01 Tokyo Electron Ltd プローブカード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124319A (ja) * 2000-10-18 2002-04-26 Nitto Denko Corp 異方導電性フィルムおよびそれを用いた半導体素子または電子部品の検査方法
JP2004340617A (ja) * 2003-05-13 2004-12-02 Micronics Japan Co Ltd 通電試験用電気的接続装置
JP2006010629A (ja) * 2004-06-29 2006-01-12 Tokyo Electron Ltd 平行調整機構を備えたプローブカード
WO2006095759A1 (ja) * 2005-03-08 2006-09-14 Tokyo Electron Limited 接続ピンの形成方法,プローブ,接続ピン,プローブカード及びプローブカードの製造方法
JP2007024533A (ja) * 2005-07-12 2007-02-01 Tokyo Electron Ltd プローブカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012021826A (ja) * 2010-07-13 2012-02-02 Japan Electronic Materials Corp 電気的接続装置及びその製造方法

Also Published As

Publication number Publication date
JP5015671B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
US6771084B2 (en) Single-sided compliant probe apparatus
US8004299B2 (en) Cantilever probe structure for a probe card assembly
US7479794B2 (en) Spring loaded probe pin assembly
KR102251299B1 (ko) 특히 극한 온도의 적용을 위한, 전기 소자의 테스트 기기용 프로브 카드
JP5021519B2 (ja) プローブカード
US7679385B2 (en) Probe card for inspecting electric properties of an object
KR100980369B1 (ko) 프로브 카드의 프로브 니들 구조체와 그 제조 방법
US20090315578A1 (en) Probe and probe card for integrated circuit devices using the same
KR20160130448A (ko) 전기 소자를 위한 테스트 기기용 고-평면성 프로브 카드
KR20110083053A (ko) 프로브 카드
JP5024861B2 (ja) プローブカード
CN103328993B (zh) 探针卡组件和包括碳纳米管材料体的探针针体
US7688089B2 (en) Compliant membrane thin film interposer probe for intergrated circuit device testing
JP2021512283A (ja) カンチレバープローブヘッドおよび対応するコンタクトプローブ
KR20100055911A (ko) 프로브 및 그의 제조방법
JP5643476B2 (ja) 二重弾性機構プローブカード
WO2001096885A1 (en) Connector apparatus
JP5015671B2 (ja) プローブカード
JP5015672B2 (ja) プローブカード
KR100876940B1 (ko) 등선형 니들을 사용한 프로브 카드
JP4974022B2 (ja) 格子状配列プローブ組立体
JP2009222680A (ja) プローブカード及びプローブカードの製造方法
WO2020017159A1 (ja) プローブ、検査治具、検査装置、及びプローブの製造方法
JP2009288109A (ja) 二重弾性機構プローブカード
JP2006317294A (ja) プローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5015671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees