JP2008541437A - 電気的な貫通構成素子および該貫通構成素子を製作するための方法 - Google Patents
電気的な貫通構成素子および該貫通構成素子を製作するための方法 Download PDFInfo
- Publication number
- JP2008541437A JP2008541437A JP2008510401A JP2008510401A JP2008541437A JP 2008541437 A JP2008541437 A JP 2008541437A JP 2008510401 A JP2008510401 A JP 2008510401A JP 2008510401 A JP2008510401 A JP 2008510401A JP 2008541437 A JP2008541437 A JP 2008541437A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- feedthrough
- component according
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000000149 penetrating effect Effects 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 230000035515 penetration Effects 0.000 claims description 33
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 239000000919 ceramic Substances 0.000 claims description 24
- 239000007787 solid Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
Abstract
本発明は、電気的な貫通構成素子に関する。本発明によれば、当該貫通構成素子が、表面実装のために設けられていて、基体(5)を備えており、該基体(5)内に第1の内部電極(1)と第2の内部電極(2)とが配置されており、第1の内部電極(1)が、第1の外部電極(10)によって互いに接続されており、該第1の外部電極(10)が、基体(5)の周方向に延びており、第2の内部電極(2)が、基体(5)の軸方向に延びる貫通接続部(4)によって互いに伝導接続されていることが提案される。さらに、本発明は、貫通構成素子を製作するための方法に関する。
Description
本発明は、電気的な貫通構成素子に関する。
さらに、本発明は、貫通構成素子を製作するための方法に関する。
ドイツ連邦共和国特許出願公開第10136545号明細書に基づき、セラミックス製の多層コンデンサが公知である。セラミックス製の別の構成素子と、この構成素子を製作するための方法とは、ドイツ連邦共和国特許第10132798号明細書に基づき公知である。
解決したい課題は、高い容量と同時に僅かな底面を有する電気的な貫通構成素子を提供することにある。解決したい別の課題は、このような貫通構成素子を製作するための方法を提供することである。
この課題を解決するために本発明の貫通構成素子では、当該貫通構成素子が、表面実装のために設けられていて、基体を備えており、該基体内に第1の内部電極と第2の内部電極とが配置されており、第1の内部電極が、第1の外部電極にコンタクティングされており、該第1の外部電極が、基体の周方向に延びており、第2の内部電極が、基体の軸方向に延びる貫通接続部によって互いに伝導接続されているようにした。
本発明の貫通構成素子の有利な構成によれば、貫通接続部が、第2の外部電極に伝導接続されている。
本発明の貫通構成素子の有利な構成によれば、第2の外部電極が、基体の、軸方向に対して横方向に配置された互いに反対の側に位置する端面に少なくとも部分的に配置されている。
本発明の貫通構成素子の有利な構成によれば、貫通接続部が、基体を貫通して案内されていて、第2の両外部電極を互いに接続している。
本発明の貫通構成素子の有利な構成によれば、貫通接続部が、その少なくとも一方の端部で、一方の第2の外部電極の、基体の周壁面に配置された部分に、基体内に配置された少なくとも1つの第3の内部電極を介して伝導接続されている。
本発明の貫通構成素子の有利な構成によれば、第1の外部電極が、基体の周壁面に配置されていて、基体を軸方向に対して横方向の横断面図で見て全面で取り囲んでいる。
本発明の貫通構成素子の有利な構成によれば、基体の周壁面の少なくとも一領域が、第1の外部電極によってカバーされていない。
本発明の貫通構成素子の有利な構成によれば、基体の周壁面が、軸方向で、縁領域と、該縁領域の間に配置された中間領域とに分割されており、外部電極が、基体の中間領域に配置されており、縁領域が、第1の外部電極によってカバーされていない。
本発明の貫通構成素子の有利な構成によれば、第1の内部電極にそれぞれ1つの切欠きが設けられており、該切欠きを貫通して、貫通接続部が案内されている。
本発明の貫通構成素子の有利な構成によれば、貫通接続部が、基体内に隠されている。
本発明の貫通構成素子の有利な構成によれば、切欠きが、開口として形成されている。
本発明の貫通構成素子の有利な構成によれば、基体が、直方体である。
本発明の貫通構成素子の有利な構成によれば、貫通接続部が、中実の棒として形成された少なくとも一区分を有している。
本発明の貫通構成素子の有利な構成によれば、貫通接続部が、メタライジングされた壁を備えた開口として基体に形成された少なくとも一区分を有している。
本発明の貫通構成素子の有利な構成によれば、第2の外部電極が、それぞれ少なくとも基体の端面と底面との間に配置された縁部を越えて延びている。
本発明の貫通構成素子の有利な構成によれば、第1の内部電極と第2の内部電極とが、交互に配置されていて、電極スタックを形成している。
本発明の貫通構成素子の有利な構成によれば、基体に少なくとも1つの別の電極スタックが配置されており、該電極スタックが、ほぼ第1の電極スタックのように形成されている。
本発明の貫通構成素子の有利な構成によれば、各スタックの第2の内部電極に対して、固有の第2の外部電極が設けられている。
本発明の貫通構成素子の有利な構成によれば、それぞれ異なるスタックの第1の内部電極が、少なくとも1つの共通の第1の外部電極に接続されている。
本発明の貫通構成素子の有利な構成によれば、当該貫通構成素子が、基体の中間を通って延びる、軸方向に対して横方向に配置された平面に対して鏡像対称的に形成されている。
本発明の貫通構成素子の有利な構成によれば、当該貫通構成素子が、基体の底面に対して平行にかつ端面に対して横方向に配置された、軸方向が位置する平面に対して鏡像対称的に形成されている。
本発明の貫通構成素子の有利な構成によれば、当該貫通構成素子が、基体の底面に対して横方向にかつ端面に対して横方向に配置された、軸方向が位置する平面に対して鏡像対称的に形成されている。
本発明の貫通構成素子の有利な構成によれば、それぞれ少なくとも2つの第1の内部電極を互いに伝導接続する別の貫通接続部が設けられている。
本発明の貫通構成素子の有利な構成によれば、別の貫通接続部が、相並んで位置するそれぞれ2つの電極スタックの間に配置されている。
本発明の貫通構成素子の有利な構成によれば、当該貫通構成素子のアンペア容量が、1アンペアを上回っている。
本発明の貫通構成素子の有利な構成によれば、当該貫通構成素子の基体が、バリスタセラミックスを含有している。
さらに、前記課題を解決するために本発明の方法では、当該方法が、以下のステップ:すなわち、基体の、内部に形成されたそれぞれ1つの貫通接続部を備えた少なくとも3つの別個の部分を予め製造し、基体の部分を、その貫通接続部が端面側で互いに接続するように組み合わせる:を備えているようにした。
本発明の方法の有利な実施態様によれば、縁領域を、基体の、導電性のペーストで充填されたそれぞれ1つの第1の開口を備えた部分として形成し、基体の、内部に配置された第1の内部電極および第2の内部電極と、導電性のペーストで充填された、第2の内部電極を互いに伝導接続する第2の開口とを備えた中間領域を形成し、第1の内部電極を、その縁部が少なくとも部分的に露出するように形成し、中間領域を、第1の開口と第2の開口とが、1つの軸線に沿って配置されかつ1つの貫通接続部を形成するように縁領域の間に位置決めする。
本発明の方法の有利な実施態様によれば、少なくとも中間領域の表面に、第1の内部電極の縁部にコンタクティングする第1の外部電極を形成し、基体の端面に、貫通接続部に伝導接続される第2の外部電極を形成する。
本発明の方法の有利な実施態様によれば、第1の開口の一部と第2の開口の一部とを形成するために、縁領域のセラミックス層と中間領域のセラミックス層とに、導電性のペーストによって充填される一貫して延びるそれぞれ1つの開口を形成し、各基体領域の、互いに連続する2つのセラミックス層を、その開口が互いに接続するように互いに重ね合わせる。
本発明の方法の有利な実施態様によれば、導電性のペーストを第1の開口と第2の開口とから取り除き、両開口の内壁に残された導電性のペーストから、中空管の形の貫通接続部を形成する。
基体を備えた電気的な貫通構成素子が記載される。基体内には、第1の内部電極と第2の内部電極とが配置されている。この場合、第1の内部電極は第1の外部電極によって互いに接続されている。この第1の外部電極は基体の周方向に延びている。この場合、第2の内部電極は、基体の軸方向に延びる貫通接続部によって互いに伝導接続されている。貫通構成素子は表面実装のために設けられている。
記載された構成素子は、広域の周波数範囲にわたる信号線路の妨害防止を保証することができる。記載された構成素子は、特に高周波回路の信号線路の妨害防止のための貫通フィルタ、たとえばIT使用事例に対する広域フィルタとして設けられている。構成素子は、たとえばコネクタまたはネットワーク部分に組み込まれていてよい。
記載された構成素子は、高い容量、僅かな寄生インダクタンス、特に貫通方向での高いアンペア容量および小さな寸法によって特徴付けられている。高周波の妨害信号は、高い挿入損失によって減衰される。高い周波数の場合の高い挿入損失は、寄生インダクタンスの僅かな値に帰せられる。
さらに、記載された構成素子と、その有利な構成とを詳しく説明する。
貫通接続部は第2の外部電極に伝導接続されている。この第2の外部電極は、基体の、軸方向に対して横方向に配置された互いに反対の側に位置する端面に少なくとも部分的に配置されている。
交互に配置された第1の内部電極と第2の内部電極とは、1つの電極スタックを形成している。第1の内部電極と第2の内部電極とは電気的に互いに絶縁されている。第1の内部電極は第1の外部電極に対して横方向に配置されている。第2の内部電極は第2の外部電極に対して平行に配置されている。
第2の内部電極は貫通接続部によって互いに接続されている。これに対して、第2の内部電極の縁部は基体の周壁面から間隔を置いて配置されている。
第1の内部電極の縁部は基体の周壁面にまで達している。第1の内部電極には、貫通接続部を貫通案内するためのそれぞれ1つの切欠きが設けられている。第1の内部電極に設けられた切欠きは、有利には1つの開口もしくは1つの孔を成している。
貫通接続部は基体の底面に対してほぼ平行に配置されている。貫通接続部は、有利には基体内に隠されている。貫通接続部は中実の棒として形成することができる。貫通接続部は、択一的には、メタライジングされた壁を備えた、基体内に配置された開口として形成されていてよい。
第1の外部電極は基体の周壁面に配置されていて、基体を、有利には全面で取り囲んでいる。
基体は、有利な構成では、直方体である。基体の、プリント配線板に接続するために設けられた面は、基体の下面または主面と呼ばれる。基体の、第2の外部電極が配置された互いに反対の側に位置する2つの側面は、基体の端面と呼ばれる。この端面は、基体の底面および上面と呼ぶこともできる。残りの4つの面は基体の周壁面を形成している。
基体の対称的な構成は有利である。貫通構成素子は、有利には、基体の中間を通って延びる、貫通接続部の軸線に対して横方向に配置された平面に対して鏡像対称的に形成されている。
貫通構成素子は、底面に対して平行にかつ基体の端面に対して横方向に配置された、貫通接続部の軸線が位置する平面に対して鏡像対称的に形成されていてよい。
貫通構成素子は、底面に対して横方向にかつ基体の端面に対して横方向に配置された、貫通接続部の軸線が位置する平面に対して鏡像対称的に形成されていてよい。
基体の、誘電性の層と、その間に配置された第1の内部電極および第2の内部電極とのスタックによって形成された「能動的」な領域は機能ユニットと呼ばれる。この場合、第1の内部電極と第2の内部電極とは、スタック内に交互に重なり合って配置されている。機能ユニットは、有利にはコンデンサまたはバリスタとして働く。貫通構成素子は、1つの変化形では、ただ1つよりも多くの機能ユニットを有していてよい。
構成素子は、機能ユニット1つあたり、有利には2つの第2の外部電極を有している。第2の両外部電極は、基体の、互いに反対の側に位置する端面に少なくとも部分的に配置されている。1つの変化形では、貫通接続部が基体を貫通して案内されていて、第2の両外部電極を互いに接続している。
別の変化形では、貫通接続部の端部が第2の外部電極から間隔を置いて配置されている。この事例では、貫通接続部がその両端部でそれぞれ少なくとも1つの第3の内部電極に伝導接続されている。この第3の内部電極の縁部は、第2の外部電極の、基体の周壁面に配置された部分にコンタクティングしている。したがって、第2の外部電極への貫通接続部と第2の内部電極との特に良好な接続が保証されている。貫通接続部の各端部に複数の第3の内部電極が接続されている変化形が有利である。
有利な変化形では、1つの基体に複数の機能ユニットが配置されている。これらの機能ユニットは、それぞれ上述した機能ユニットとほぼ同様に形成されている。この場合、第1の内部電極と第2の内部電極とのそれぞれ異なるスタックが、それぞれ1つの固有の信号路に対応配置されている。
各スタックの第2の内部電極は、少なくとも1つの固有の第2の外部電極、有利には2つの固有の第2の外部電極に向けられている。全てのスタックの第1の内部電極は、有利には少なくとも1つの共通の第1の外部電極に接続されている。
基体には、別の貫通接続部が配置されていてよい。この貫通接続部は、それぞれ第1の内部電極の少なくとも2つを電気的に互いに接続している。別の貫通接続部は、有利には内部電極の、相並んで位置するそれぞれ2つのスタックの間に配置されている。
第1の外部電極は、有利にはアース接続部として設けられており、第2の外部電極は、信号接続部として設けられている。
貫通構成素子は、外部のプリント配線板への表面実装のために設けられたチップ、すなわち、SMDコンタクト(SMD=Surface Mounted Device)を備えた構成素子として形成されている。SMDコンタクト、たとえば第1の外部電極の少なくとも一部は、基体の、プリント配線板に向けられた下面に配置されていてよい。
しかし、SMDコンタクトは基体の一方の側面に配置されていてもよい。たとえば、SMDコンタクトとして設けられた第2の外部電極が少なくとも部分的に基体の一方の端面に配置されている。第2の外部電極は基体の端面を完全にカバーすることができるかまたはこの面の一部しかカバーすることができない。この場合、基体の端面は、有利には第1の外部電極なしである。
第2の外部電極は縁部、たとえば第2の外部電極に対応配置された端面の下側のかつ/または上側の縁部を越えて延びていてよい。第2の外部電極の一部が基体の下面に配置されていると有利である。
有利な変化形では、基体の周壁面の少なくとも一領域が第1の外部電極によってカバーされていない。基体の周壁面は、軸方向で見て、有利には全周にわたって延びるかもしくはベルト状の2つの縁領域と、両縁領域の間に配置された、同じく全周にわたって延びるかもしくはベルト状の1つの中間領域とに分割されている。基体の中間領域は外部電極によってカバーされている。この場合、縁領域は第1の外部電極によってカバーされていない。
貫通接続部を備えた貫通構成素子は、有利には多層法で製作される。
この方法は、以下のステップ:すなわち、
A)基体の、伝導性のペーストで充填されたそれぞれ1つの第1の開口を備えた縁領域を形成し、
B)基体の、内部に配置された第1の内部電極および第2の内部電極と、この第2の内部電極を互いに伝導接続しかつ第1の内部電極に設けられた切欠きを貫通して案内された、伝導性のペーストで充填された第2の開口とを備えた中間領域を形成し、この場合、第1の内部電極を、その縁部が露出するように形成し、
C)中間領域を、第1の開口と第2の開口とが軸線に沿って配置されかつ貫通接続部を形成するように、縁領域の間に位置決めし、
D)少なくとも中間領域の表面に、第1の内部電極の縁部にコンタクティングする第1の外部電極を形成し、
E)基体の端面に、貫通接続部に伝導接続される第2の外部電極を形成する:
を有している。
A)基体の、伝導性のペーストで充填されたそれぞれ1つの第1の開口を備えた縁領域を形成し、
B)基体の、内部に配置された第1の内部電極および第2の内部電極と、この第2の内部電極を互いに伝導接続しかつ第1の内部電極に設けられた切欠きを貫通して案内された、伝導性のペーストで充填された第2の開口とを備えた中間領域を形成し、この場合、第1の内部電極を、その縁部が露出するように形成し、
C)中間領域を、第1の開口と第2の開口とが軸線に沿って配置されかつ貫通接続部を形成するように、縁領域の間に位置決めし、
D)少なくとも中間領域の表面に、第1の内部電極の縁部にコンタクティングする第1の外部電極を形成し、
E)基体の端面に、貫通接続部に伝導接続される第2の外部電極を形成する:
を有している。
ステップA),B)は同時に実施されてよい。ステップD),E)は1回の方法ステップで実施されてよい。
基体は、有利にはステップD),E)の前に焼結される。第1の外部電極と第2の外部電極とは、それぞれ有利には伝導性のペーストとして、焼結された基体に塗布され、焼き付けられる。
基体の、前述した各領域は、有利には1回の多層法で形成される。
各縁領域には、貫通接続部の一部を形成するために、金属ペーストで充填された一貫して延びる開口が形成される。この場合、この開口は各縁領域を貫通して延びていて、この縁領域の、基体の端面として設けられた表面に接続している。この表面には、のちに、有利には基体の焼結後に初めて、第2の外部電極を形成するために、少なくとも開口の開放部分の領域に導電性のペーストが塗布される。このペーストは外部電極の焼付け時に貫通接続部の端面にモノリシックに、つまり、一体に結合される。
1つの縁領域を形成するためには、内部に形成された、導電性のペーストで充填された一貫して延びる孔を備えた、たとえばセラミックス製の層が互いに積層され、圧縮される。この場合、この層の孔は軸線(のちの貫通接続部の長手方向軸線)に沿って重なり合って配置されている。孔は貫通接続部のそれぞれ一部を形成している。セラミックス製の層は、有利には互いに独立して形成され、その後、互いに結合され、設定された厚さをとるように、互いに積層され、圧縮される。
中間領域を形成するためには、内部に形成された、伝導性のペーストによって充填された一貫して延びる孔を備えたセラミックス製の層も形成される。このセラミックス層の間には、たとえばスクリーン印刷によって、場合により第1の内部電極と第2の外部電極とを形成するためのマスクを使用して、伝導性の面が形成される。
中間領域の末端の層は、有利にはセラミックス層である。このセラミックス層は、1つの孔が別の孔の上方に配置されているように重なり合って配置される。このように形成されたスタックが圧縮され、縁領域の間に配置される。全ての領域が一緒に再度プレスされる。この場合、基体が形成される。基体の縁領域または中間領域のプレスによって、貫通接続部の、充填された孔により形成された部分が互いに接続されるかもしくは全ての基体領域のプレスによって、基体を貫通して延びる、伝導性のペーストで充填された開口が形成される。
基体が焼結される。この場合、一貫して延びる開口内に位置する伝導性のペーストが、1つの変化形で中実の貫通接続部に変換される。
1つの変化形では、伝導性のペーストが、一貫して延びる開口から基体の焼結前に、たとえば吸引によって部分的に取り除かれてよい。しかし、開口の内壁が伝導性のペーストでカバーされたままであり、これによって、基体の焼結時に、メタライジングされた壁を備えた中空の貫通案内部が形成される。
当該方法の1つの変化形では、ステップA)〜C)の代わりに、第1の縁領域の層列に中間領域の層列を形成し、この層列に第2の縁領域の層列を形成することが可能である。
1つの変化形では、縁領域が、それぞれ少なくとも1つの第3の内部電極を備えて形成される。この第3の内部電極の縁部は、それぞれ縁領域の、基体の周壁面に相当する面に接続している。縁領域の、中間領域に向けられた部分には、上述したように、貫通接続部の一部が形成される。複数の第3の内部電極の場合には、その間に配置されたセラミックス層に、貫通接続部の別の部分を形成するために、それぞれ1つのビアホールが形成される。
第2の外部電極を形成するために、のちの方法ステップでは、金属ペーストが、少なくとも1つの第3の内部電極の縁部をカバーするように、基体の周壁面に部分的に塗布される。金属ペーストの焼付け時には、第2の外部電極が形成される。この第2の外部電極は少なくとも1つの第3の内部電極にモノリシックに接続されている。
誘電性の層のための材料として、たとえばセラミックスが適している。1つの変化形では、コンデンサセラミックス、たとえばCOG、X7R、Z5U、Y5V、HQMまたは任意の別のコンデンサセラミックスが考慮される。別の変化形では、セラミックス層が、たとえばZnO−Bi、ZnO−Pr、SrTiO3を含有したバリスタセラミックスから形成されていてよい。このバリスタセラミックスとして形成された貫通構成素子は、1つには、フィルタ特性を有していて、もう1つには、過電圧防護素子、特にESD防護素子として働くことができる。
貫通構成素子は、たとえば1Aよりも多い高いアンペア容量によって特徴付けられる。1つの変化形では、アンペア容量が少なくとも2Aである。
いま、貫通構成素子を寸法通りでない概略図につき説明する。
図1Aには、直方体状の基体5内に組み込まれた機能ユニットを備えた貫通構成素子の第1の構成の斜視図が示してある。この構成素子の能動的な領域とも呼ばれる機能ユニットは、誘電性の層と、その間に配置された第1の内部電極1および第2の内部電極2とのスタックによって形成されている。この場合、第1の内部電極と第2の内部電極とは、スタック内に交互に重なり合って(図2Cでは連続して)配置されている。
図1Bには、外部電極10,20の被着前の基体5の相応の図が示してある。構成素子のそれぞれ異なる横断面が、図2A、図2Bおよび図2Cに示してある。第2の外部電極への第2の内部電極の接続の変化形は図3に示してある。
基体5は、2つの「受動的」な縁領域51,52と、両縁領域51,52の間に配置された「能動的」な領域、つまり、中間領域50とに分割されている。この中間領域50は構成素子の機能ユニットを形成している。
第1の内部電極は全て第1の電位に接続されている。第2の内部電極は全て第2の電位、有利には基準電位に接続されていて、第1の内部電極から電気的に絶縁されている。
第1の内部電極1は、それぞれ1つの伝導性の面を成している。この面には、有利には1つの孔として形成された、貫通接続部4を貫通案内するための切欠き9が設けられている。第1の内部電極1はその縁部を除いて基体内部に隠されている。第1の内部電極1の縁部は基体の表面もしくは周壁面に露出している。基体5の周壁面70には、ベルト状の第1の外部電極10が配置されている。この第1の外部電極10は全面で第1の内部電極1の縁部にコンタクティングしている。第1の外部電極10は、有利にはアースに接続され、機能ユニットの遮蔽部として働く。
第2の内部電極2は完全に基体内部に隠されていて、特に第1の外部電極10から間隔を置いて配置されている(図2A参照)。第2の内部電極2は、貫通接続部4によって電気的に互いに接続されている。さらに、第2の内部電極2は、貫通接続部4を含む電気的な接続部によって2つの第2の外部電極20に電気的に接続されている。
基体5の両端面61,62には、それぞれ1つの第2の外部電極20が配置されている。この第2の外部電極20は相応の端面を完全にカバーしている。外部電極20は端面61;62の縁部を越えて延びており、これによって、外部電極20の一部が基体の周壁面70の全ての側に配置されている。
貫通接続部4は、完全に基体の内部に隠されている。貫通接続部4は、1つの変化形では、中実の棒として形成されていてよい。
貫通接続部4は、択一的には、中空管、すなわち、メタライジングされた内壁を備えた一貫して延びる開口として形成されていてよい。貫通接続部4は、1つの変化形では、外部電極も貫通して延びており、これによって、この外部電極が、それぞれ1つの開口を有している。このように形成された貫通接続部を通して、外部から電気的な導体、たとえば線材を案内することができる。この電気的な導体は貫通接続部に、有利には少なくとも端面側で固く接続されていて、たとえばろう接されている。しかし、中空管として形成された貫通接続部4が、端面側で外部電極によって閉鎖されていることも可能である。
貫通構成素子は、有利には信号線路に配置される。この場合、貫通接続部4が信号線路の一部を形成しており、機能ユニットが、信号線路とアースとの間に配置されたコンデンサまたはバリスタを形成している。
図2Aには、構成素子の能動的な領域、すなわち、図1Aおよび図1Bに示した基体5の中間領域50の横断面図が示してある。貫通接続部に接続された第2の内部電極2は破線で示してある。第1の内部電極1の面は基体5の横断面に合致している。第1の内部電極1の切欠き9は、この電極の中心領域に設けられた円形の開口を成しており、これによって、第1の内部電極1が貫通接続部4から間隔を置いて配置されている。
図2Bには、構成素子の第1の受動的な領域、すなわち、図1Aおよび図1Bに示した基体5の縁領域51の横断面図が示してある。第2の縁領域52は、有利には、第1の縁領域51に対して鏡像対称的に形成されている。図1Bに示していないにもかかわらず、各縁領域51,52は、有利には重なり合って積層された誘電性の層によって形成されている。この場合、各層には、貫通接続部4の一部が形成されている。
図1Aおよび図2Cに示したように、構成素子の第2の外部電極20は、それぞれキャップ状に形成されている。この場合、外部電極20の部分20aは基体5の下面に配置されており、外部電極20の、主として対称性理由から設けられた別の部分20bは基体5の上面に配置されている。
1つの変化形(図示せず)では、第2の外部電極20の、端面61,62を越えて延びる部分20a,20bが省略されてよい。なぜならば、プリント配線板の接続面に対して垂直に位置する外部電極が、原理的に、SMDコンタクトとしても適しているからである。この事例では、第2の外部電極20が完全に端面に配置されている。
図2Cに示した第1の変化形では、貫通接続部4が基体5を貫通して延びており、これによって、貫通接続部4の端部が、それぞれ基体5の端面61,62にもしくは端面61,62に配置された第2の外部電極20に接続している。この事例では、第2の両外部電極20の間の電気的な接続部が貫通接続部4から成っている。
図3に示した第2の変化形では、貫通接続部4が水平方向で第2の各外部電極20から1つまたはそれ以上の誘電性の層によって間隔を置いて配置されている。貫通接続部4の端部は、それぞれ3つの第3の内部電極3に電気的に接続されている。それぞれ隣り合った2つの第3の内部電極3の間には、1つの誘電性の層が配置されている。
第3の内部電極3は、一貫して延びるそれぞれ1つの伝導性の面を成している。この面はその縁部を除いて基体内部に隠されている。第3の内部電極3の縁部は基体の周壁面に露出していて、第2の外部電極20の、基体5の周壁面70に配置された部分20a,20bによって、有利には全面でコンタクティングされる。
貫通接続部4は全ての第3の内部電極3を、貫通接続部4の端部が接続する最後の第3の内部電極3を除いて突き抜けている。この事例では、第2の内部電極2と第2の外部電極20との間の電気的な接続部が、貫通接続部4と、並列に接続された第3の内部電極3とによって形成されている。この種の電気的な接続部は、第2の外部電極20に対する接続箇所における特に低い損失によって特徴付けられる。
3つの第3の内部電極3の代わりに、構成に応じて、ただ1つ、2つまたは3つよりも多くの第3の内部電極が、第2の外部電極20の、周壁面70に配置された部分20a,20bへの貫通接続部4の接続のために使用されてよい。
図4Aには、基体5内に組み込まれた複数の機能ユニットを備えた貫通構成素子の第2の構成の斜視図が示してある。図4Bには、外部電極10,20,20’の被着前の基体5の相応の図が示してある。
基体5の第1の端面61(底面)は、図1Aおよび図1Bでは、観察者から見て右側に位置しており、基体5の第2の端面62(上面)は、観察者から見て左側に位置している。図4Aおよび図4Bには、前方の端面61(底面)が観察者に向けられており、後方の端面62(上面)は観察者と反対の側に向けられている。
構成素子のそれぞれ異なる横断面図が、図5A、図5Bおよび図5Cに示してある。1つの変化形は、図6に示してある。
機能ユニットは、それぞれ誘電性の層と、その間に配置された第1の内部電極1および第2の内部電極2;2’とのスタックによって形成されている。この場合、1つのスタックの第1の内部電極と第2の内部電極とは、交互に重なり合って(図5Bでは連続して)配置されている。
第2の構成による貫通構成素子は、全部で4つの機能ユニットを有している。これらの機能ユニットは、有利には全て同様に形成されているかもしくは図1A〜図3ですでに説明した機能ユニットのように形成されている。各機能ユニットは、妨害防止のための固有の信号路に配置される。各機能ユニットには、一対の第2の外部電極が対応配置されている。第1の機能ユニットには、2つの第2の外部電極20が対応配置されており、別の機能ユニットには、それぞれ2つの別の第2の外部電極20’が対応配置されている。
全ての機能ユニットは共通の第1の外部電極10に接続されている。有利には、少なくとも1つの第1の内部電極1は、切欠き9,9’を除いて一貫して形成されていて、全てのスタックを互いに接続するように形成されている。図5Aでは、それぞれ全ての第1の内部電極1の縁部が基体の周壁面に露出していて、第1の外部電極10に全面でコンタクティングしているように、全ての第1の内部電極1が形成されている。
図5Bに示した第1のスタックの横断面図は、原理的に、基体5のスケーリングは別として、図2Cに示した第1の構成による構成素子の横断面図に合致している。
それぞれ異なる機能ユニットに対応配置された隣り合った2つのスタックは、この両スタックの間に配置された一列の別の貫通接続部44によって互いに遮蔽されている。これらの貫通接続部44は、それぞれ第1の内部電極1を電気的に互いに接続している。別の貫通接続部44は、第1の内部電極1を介して電気的に第1の外部電極10に接続されている。別の貫通接続部44は貫通接続部4に対して平行に配置されている。
全てのスタックの貫通接続部4,4’と、全ての別の貫通接続部44とは、基体内部に隠されている。
図5Cおよび図6には、第2の構成による構成素子のそれぞれ1つの横断面図が示してある。この横断面図は、基体の、2つのスタックの間に配置された領域に相当している。
図5Cに示した第2の構成による構成素子の変化形では、図5Aで説明したような末端の第1の内部電極1しか形成されていない。2つの異なるスタックの、1つの平面に配置された、内部に位置する第1の内部電極1は、この平面で互いに接続されていない。
図6に示した変化形では、別の各貫通接続部44が、内部に位置する第1の内部電極を突き抜けていて、末端の第1の内部電極1に接続している。
前述した貫通構成素子は、図面に示したエレメントの個数および形状に限定されていない。貫通接続部は任意の横断面を有していてよい。
1 内部電極、 2,2’ 内部電極、 3 内部電極、 4,4’ 貫通接続部、 5 基体、 9,9’ 切欠き、 10 外部電極、 20,20’ 外部電極、 20a 部分、 20b 部分、 44 貫通接続部、 50 中間領域、 51 縁領域、 52 縁領域、 61 端面、 62 端面、 70 周壁面
Claims (31)
- 電気的な貫通構成素子において、
当該貫通構成素子が、表面実装のために設けられていて、基体(5)を備えており、該基体(5)内に第1の内部電極(1)と第2の内部電極(2)とが配置されており、第1の内部電極(1)が、第1の外部電極(10)にコンタクティングされており、該第1の外部電極(10)が、基体(5)の周方向に延びており、第2の内部電極(2)が、基体(5)の軸方向に延びる貫通接続部(4)によって互いに伝導接続されていることを特徴とする、電気的な貫通構成素子。 - 貫通接続部(4)が、第2の外部電極(20)に伝導接続されている、請求項1記載の貫通構成素子。
- 第2の外部電極(20)が、基体(5)の、軸方向に対して横方向に配置された互いに反対の側に位置する端面に少なくとも部分的に配置されている、請求項2記載の貫通構成素子。
- 貫通接続部(4)が、基体(5)を貫通して案内されていて、第2の両外部電極(20)を互いに接続している、請求項2または3記載の貫通構成素子。
- 貫通接続部(4)が、その少なくとも一方の端部で、一方の第2の外部電極(20)の、基体(5)の周壁面に配置された部分に、基体(5)内に配置された少なくとも1つの第3の内部電極(3)を介して伝導接続されている、請求項2または3記載の貫通構成素子。
- 第1の外部電極(10)が、基体(5)の周壁面に配置されていて、基体(5)を軸方向に対して横方向の横断面図で見て全面で取り囲んでいる、請求項1から5までのいずれか1項記載の貫通構成素子。
- 基体(5)の周壁面の少なくとも一領域が、第1の外部電極(10)によってカバーされていない、請求項6記載の貫通構成素子。
- 基体(5)の周壁面が、軸方向で、縁領域と、該縁領域の間に配置された中間領域とに分割されており、外部電極(10)が、基体(5)の中間領域に配置されており、縁領域が、第1の外部電極(10)によってカバーされていない、請求項6または7記載の貫通構成素子。
- 第1の内部電極(1)にそれぞれ1つの切欠き(9)が設けられており、該切欠き(9)を貫通して、貫通接続部(4)が案内されている、請求項1から8までのいずれか1項記載の貫通構成素子。
- 貫通接続部(4)が、基体(5)内に隠されている、請求項1から9までのいずれか1項記載の貫通構成素子。
- 切欠き(9)が、開口として形成されている、請求項9または10記載の貫通構成素子。
- 基体(5)が、直方体である、請求項1から11までのいずれか1項記載の貫通構成素子。
- 貫通接続部(4)が、中実の棒として形成された少なくとも一区分を有している、請求項1から12までのいずれか1項記載の貫通構成素子。
- 貫通接続部(4)が、メタライジングされた壁を備えた開口として基体(5)に形成された少なくとも一区分を有している、請求項1から13までのいずれか1項記載の貫通構成素子。
- 第2の外部電極(20)が、それぞれ少なくとも基体の端面と底面との間に配置された縁部を越えて延びている、請求項1から14までのいずれか1項記載の貫通構成素子。
- 第1の内部電極(1)と第2の内部電極(2)とが、交互に配置されていて、電極スタックを形成している、請求項1から15までのいずれか1項記載の貫通構成素子。
- 基体(5)に少なくとも1つの別の電極スタックが配置されており、該電極スタックが、ほぼ第1の電極スタックのように形成されている、請求項16記載の貫通構成素子。
- 各スタックの第2の内部電極(2)に対して、固有の第2の外部電極(20,20’)が設けられている、請求項17記載の貫通構成素子。
- それぞれ異なるスタックの第1の内部電極(1)が、少なくとも1つの共通の第1の外部電極(10)に接続されている、請求項17または18記載の貫通構成素子。
- 当該貫通構成素子が、基体(5)の中間を通って延びる、軸方向に対して横方向に配置された平面に対して鏡像対称的に形成されている、請求項1から19までのいずれか1項記載の貫通構成素子。
- 当該貫通構成素子が、基体(5)の底面に対して平行にかつ端面(61,62)に対して横方向に配置された、軸方向が位置する平面に対して鏡像対称的に形成されている、請求項1から20までのいずれか1項記載の貫通構成素子。
- 当該貫通構成素子が、基体(5)の底面に対して横方向にかつ端面(61,62)に対して横方向に配置された、軸方向が位置する平面に対して鏡像対称的に形成されている、請求項1から21までのいずれか1項記載の貫通構成素子。
- それぞれ少なくとも2つの第1の内部電極(1)を互いに伝導接続する別の貫通接続部(44)が設けられている、請求項1から22までのいずれか1項記載の貫通構成素子。
- 別の貫通接続部(44)が、相並んで位置するそれぞれ2つの電極スタックの間に配置されている、請求項23記載の貫通構成素子。
- 当該貫通構成素子のアンペア容量が、1アンペアを上回っている、請求項1から24までのいずれか1項記載の貫通構成素子。
- 当該貫通構成素子の基体(5)が、バリスタセラミックスを含有している、請求項1から25までのいずれか1項記載の貫通構成素子。
- 基体(5)を備えた貫通構成素子を製作するための方法において、当該方法が、以下のステップ:すなわち、
−基体(5)の、内部に形成されたそれぞれ1つの貫通接続部を備えた少なくとも3つの別個の部分(50,51,52)を予め製造し、
−基体(5)の部分(50,51,52)を、その貫通接続部が端面側で互いに接続するように組み合わせる:
を備えていることを特徴とする、貫通構成素子を製作するための方法。 - −縁領域(51,52)を、基体(5)の、導電性のペーストで充填されたそれぞれ1つの第1の開口を備えた部分(50,51,52)として形成し、
−基体(5)の、内部に配置された第1の内部電極(1)および第2の内部電極(2)と、導電性のペーストで充填された、第2の内部電極(2)を互いに伝導接続する第2の開口とを備えた中間領域(50)を形成し、第1の内部電極(1)を、その縁部が少なくとも部分的に露出するように形成し、
−中間領域(50)を、第1の開口と第2の開口とが、1つの軸線に沿って配置されかつ1つの貫通接続部(4)を形成するように縁領域(51,52)の間に位置決めする、
請求項27記載の方法。 - −少なくとも中間領域(50)の表面に、第1の内部電極(1)の縁部にコンタクティングする第1の外部電極(10)を形成し、
−基体(5)の端面に、貫通接続部(4)に伝導接続される第2の外部電極(20)を形成する、
請求項28記載の方法。 - −第1の開口の一部と第2の開口の一部とを形成するために、縁領域(51,52)のセラミックス層と中間領域(50)のセラミックス層とに、導電性のペーストによって充填される一貫して延びるそれぞれ1つの開口を形成し、
−各基体領域(50,51,52)の、互いに連続する2つのセラミックス層を、その開口が互いに接続するように互いに重ね合わせる、
請求項28または29記載の方法。 - 導電性のペーストを第1の開口と第2の開口とから取り除き、両開口の内壁に残された導電性のペーストから、中空管の形の貫通接続部を形成する、
請求項30記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005022142A DE102005022142B4 (de) | 2005-05-12 | 2005-05-12 | Verfahren zur Herstellung eines elektrischen Durchführungsbauelementes |
PCT/DE2006/000817 WO2006119753A2 (de) | 2005-05-12 | 2006-05-11 | Elektrisches durchführungsbauelement mit vielschichtstruktur und verfahren zu dessen herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008541437A true JP2008541437A (ja) | 2008-11-20 |
Family
ID=36889284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008510401A Withdrawn JP2008541437A (ja) | 2005-05-12 | 2006-05-11 | 電気的な貫通構成素子および該貫通構成素子を製作するための方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090207550A1 (ja) |
EP (1) | EP1880399B1 (ja) |
JP (1) | JP2008541437A (ja) |
DE (2) | DE102005022142B4 (ja) |
WO (1) | WO2006119753A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004058410B4 (de) * | 2004-12-03 | 2021-02-18 | Tdk Electronics Ag | Vielschichtbauelement mit ESD-Schutzelementen |
US8515540B2 (en) | 2011-02-24 | 2013-08-20 | Cochlear Limited | Feedthrough having a non-linear conductor |
DE102011119125B4 (de) * | 2011-11-23 | 2014-01-23 | Heraeus Precious Metals Gmbh & Co. Kg | Kontaktierungsanordnung mit Durchführung und Filterstruktur |
JP2014239203A (ja) * | 2014-01-31 | 2014-12-18 | 株式会社村田製作所 | 電子部品及び電子部品の実装構造体 |
US9922770B2 (en) * | 2014-12-26 | 2018-03-20 | Taiyo Yuden Co., Ltd. | Through-type multilayer ceramic capacitor |
JP6540069B2 (ja) * | 2015-02-12 | 2019-07-10 | Tdk株式会社 | 積層貫通コンデンサ |
JP2018067562A (ja) * | 2016-10-17 | 2018-04-26 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその実装構造体 |
CN112420297B (zh) * | 2020-10-16 | 2022-04-15 | 深圳顺络电子股份有限公司 | 压敏电阻 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4586017A (en) * | 1983-09-12 | 1986-04-29 | General Electric Company | Persistent current switch for high energy superconductive solenoids |
EP0776016B1 (en) * | 1995-11-27 | 2004-03-03 | Greatbatch-Sierra, Inc. | Feedthrough capacitor assembly |
JPH10290075A (ja) * | 1997-04-14 | 1998-10-27 | Murata Mfg Co Ltd | 多層回路基板 |
US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
JP4332634B2 (ja) * | 2000-10-06 | 2009-09-16 | Tdk株式会社 | 積層型電子部品 |
US6477032B2 (en) * | 2001-01-31 | 2002-11-05 | Avx Corporation | Low inductance chip with center via contact |
JP2002313674A (ja) * | 2001-04-13 | 2002-10-25 | Murata Mfg Co Ltd | 積層型コンデンサ |
DE10132798C1 (de) * | 2001-07-06 | 2003-01-16 | Epcos Ag | Keramikmaterial, keramisches Vielschichtbauelement und Verfahren zur Herstellung des Bauelements |
DE10136545B4 (de) * | 2001-07-26 | 2005-03-03 | Epcos Ag | Elektrokeramisches Bauelement, Vielschichtkondensator und Verfahren zur Herstellung des Vielschichtkondensators |
DE60333547D1 (de) * | 2002-02-28 | 2010-09-09 | Greatbatch Ltd | Emi-durchgangsfilteranschlussbaugruppe für humanimplantationsanwendungen mit oxidresistenten biostabilen leitfähigen kontaktstellen für zuverlässige elektrische anbringungen |
DE10235011A1 (de) * | 2002-07-31 | 2004-02-26 | Epcos Ag | Elektrisches Vielschichtbauelement |
JP2004228544A (ja) * | 2003-01-27 | 2004-08-12 | Maruwa Co Ltd | 貫通コンデンサ及びその製造法 |
-
2005
- 2005-05-12 DE DE102005022142A patent/DE102005022142B4/de active Active
-
2006
- 2006-05-11 JP JP2008510401A patent/JP2008541437A/ja not_active Withdrawn
- 2006-05-11 EP EP06742325A patent/EP1880399B1/de active Active
- 2006-05-11 DE DE502006004870T patent/DE502006004870D1/de active Active
- 2006-05-11 WO PCT/DE2006/000817 patent/WO2006119753A2/de active Application Filing
- 2006-05-11 US US11/914,063 patent/US20090207550A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP1880399B1 (de) | 2009-09-16 |
EP1880399A2 (de) | 2008-01-23 |
WO2006119753A3 (de) | 2007-03-29 |
DE102005022142B4 (de) | 2011-12-15 |
DE502006004870D1 (de) | 2009-10-29 |
US20090207550A1 (en) | 2009-08-20 |
WO2006119753A2 (de) | 2006-11-16 |
DE102005022142A1 (de) | 2006-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008541437A (ja) | 電気的な貫通構成素子および該貫通構成素子を製作するための方法 | |
US5822174A (en) | Multilayer feedthrough capacitor | |
JP4404089B2 (ja) | 貫通コンデンサアレイ | |
KR101871281B1 (ko) | 적층 세라믹 콘덴서, 적층 세라믹 콘덴서의 실장구조 및 테이핑 연속 전자부품 | |
US20040114305A1 (en) | Electric multilayer component and interference supression circuit with said component | |
JP2006186353A (ja) | 積層型キャパシター及び積層型キャパシターが内蔵型印刷回路基板 | |
CN105575663A (zh) | 层叠陶瓷电子部件及其制造方法 | |
KR101020528B1 (ko) | 적층 콘덴서 | |
JP4462194B2 (ja) | 積層型貫通コンデンサアレイ | |
US8068330B2 (en) | Multilayer capacitor | |
KR100650362B1 (ko) | 적층 세라믹 전자 부품, 적층 코일 부품 및 적층 세라믹전자 부품의 제조 방법 | |
JP4483904B2 (ja) | 貫通型積層コンデンサ | |
US8107216B2 (en) | Multilayer capacitor | |
KR101051621B1 (ko) | 관통 콘덴서 및 관통 콘덴서의 실장 구조 | |
JP6232836B2 (ja) | コンデンサ素子 | |
JP4469719B2 (ja) | 多重共振器フィルタ | |
JP5790305B2 (ja) | コイル部品 | |
JP2001196263A (ja) | 多層誘電体貫通型コンデンサ | |
JP4412386B2 (ja) | 貫通型積層コンデンサ | |
JP6834555B2 (ja) | 積層貫通コンデンサ及び電子部品装置 | |
JP6662229B2 (ja) | 積層貫通コンデンサ及び電子部品装置 | |
JP3123208B2 (ja) | 複合電子部品 | |
JP2023111075A (ja) | 電子部品 | |
JP2010124010A (ja) | 貫通コンデンサ | |
JP2004356910A (ja) | 誘電体共振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090312 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090511 |