JP2008509570A - 横型半導体デバイスを製作する方法 - Google Patents

横型半導体デバイスを製作する方法 Download PDF

Info

Publication number
JP2008509570A
JP2008509570A JP2007525336A JP2007525336A JP2008509570A JP 2008509570 A JP2008509570 A JP 2008509570A JP 2007525336 A JP2007525336 A JP 2007525336A JP 2007525336 A JP2007525336 A JP 2007525336A JP 2008509570 A JP2008509570 A JP 2008509570A
Authority
JP
Japan
Prior art keywords
layer
concentration
polarity
charge carriers
excess charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007525336A
Other languages
English (en)
Other versions
JP4794558B2 (ja
Inventor
ナツシユ，ジエフリー・リチヤード
ジエフアーソン，ジヨン・ヘンリー
ナツシユ，キース・ジエームズ
Original Assignee
キネテイツク・リミテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キネテイツク・リミテツド filed Critical キネテイツク・リミテツド
Publication of JP2008509570A publication Critical patent/JP2008509570A/ja
Application granted granted Critical
Publication of JP4794558B2 publication Critical patent/JP4794558B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H01S5/0424—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer lateral current injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

横型接合半導体デバイスおよびこれを製作する方法であって、一連の実質的に平行な平面をなして配置された半導体材料の複数の層によって形成されたスタックを有する半導体構造２を取るステップであって、第１層４の中の半導体材料は第１濃度での第１極性の過剰電荷キャリアを有するステップと、第１方向に沿ってアクティブ層８の中の第１極性の電荷キャリアの濃度の漸次的変化を提供するために、半導体材料を第１層４から、構造体の中の層の平面と実質的に平行な第１方向に沿って変わる深さまで選択的に除去するステップとを備える方法。前記横型接合半導体デバイスを備える光子源。

Description

本発明は、横型接合半導体デバイスを製作する方法に関する。より詳細には、本発明は、横型接合光電子半導体デバイス、および特にソリッドステート単一光子源（ＳＰＳ）デバイスに関する。
従来の、すなわち縦型の、発光ｐｎ接合はトランジスタまたは抵抗などのプレーナデバイスと集積するのが難しい。横型ｐｎ接合は他のデバイスと組み合わせるのがより容易であるばかりでなく、優れた特性も有する。例えば、レーザダイオードでは、電子および正孔は、光閉込めを提供する、より高いバンドギャップ層を通してアクティブエリアに注入される。これは、キャリアがそれらの放射再結合時間を増大する不必要な過剰エネルギーを有するので、変調帯域幅を制限する。横型接合の別の利点には、より小さい接合面積および接合容量、ならびにコプレーナコンタクトがある。
横型ｐｎ接合構成に基づく光電子デバイスの例は、英国特許第２３５４３６８号明細書に記載されているソリッドステート単一光子源（ＳＰＳ）である。
横型ｐｎ接合を製作する様々な従来方式がある。例えば、シリコンが基板方位に応じてｎ型ドーピングまたはｐ型ドーピングのいずれかを提供するガリウムヒ素（ＧａＡｓ）におけるシリコンの両性特質に基づくデバイスが知られている（Ｄ．Ｌ．Ｍｉｌｌｅｒ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．４７、１３０９（１９８５年）参照）。いくつかのグループがそのようなデバイスにおけるルミネセンスを報告している。例えば以下の参考文献を参照されたい。
Ｔ．Ｓａｉｋｉ、Ｓ．Ｍｏｎｏｎｏｂｅ、Ｍ．Ｏｈｈｔｓｕ、Ｎ．Ｓａｉｔｏ、およびＪ．Ｋｕｓａｎｏ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６７、２１９１（１９９４年）。
Ｐ．Ｏ．Ｖａｃｃａｒｏ、Ｈ．Ｏｈｎｉｓｈｉ、およびＫ．Ｆｕｊｉｔａ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７２、８１８（１９８２年）。
Ａ．Ｎｏｒｔｈ、Ｊ．Ｂｕｒｒｏｕｇｈｅｓ、Ｔ．Ｂｕｒｋｅ、Ａ．Ｓｈｉｅｌｄｓ、Ｃ．Ｅ．Ｎｏｒｍａｎ、およびＭ．Ｐｅｐｐｅｒ、ＩＥＥＥ Ｊ．Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎ．３５、３５２（１９９９年）。
しかし、この技法は、半導体材料の成長、選択的除去、および再成長を必要とするので、複雑である。
収束イオン分子ビームエピタキシも、横型接合を製作する技法として提案されているが、前述の技法と同様に複雑であり専用装置を必要とする（Ｐ．Ｊ．Ａ．Ｓａｚｉｏ、Ｓ．Ｖｉｊｅｎｄｒａｎ、Ｗ．Ｙｕ、Ｈ．Ｅ．Ｂｅｅｒｅ、Ｇ．Ａ．Ｃ．Ｊｏｎｅｓ、Ｅ．Ｈ．Ｌｉｎｆｉｅｌｄ、およびＤ．Ａ．Ｒｉｔｃｈｉｅ、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ．２０１／２０２、１２（１９９９年）参照）。
さらに最近、Ｋａｅｓｔｎｅｒ等は、ドープされていない低バンドギャップチャネルで横型ｐｎ接合を形成する方法を報告している（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、Ｐａｒｔ１ ４１、２５１３（２００２年）、およびＭｉｃｒｏｅｌｅｃｔｒｏｎ．Ｅｎｇ．６７−６８、７９７（２００３年）参照）。どちらの型のキャリアも、表面に平行なドープされている高バンドギャップ層を介してどちらかの側からチャネルに導入される。成長したままの状態では、１つのキャリア型は完全に空乏化され、上側の高濃度にドープされた領域がエッチングによって除去された場合、前に空乏化されたキャリア型は高バンドギャップ層と低バンドギャップ層の間の界面に集まる。したがって低バンドギャップチャネルにおけるｐｎ接合は、エッチングされた領域の縁部の下で生じる。
同様の方式は、低バンドギャップチャネルが、最初に、表面に平行なドープされた高バンドギャップ層を介してドープされたｐ型であったことを除いて、Ｃｅｃｃｈｉｎｉ等（Ｍ．Ｃｅｃｃｈｉｎｉ、Ｖ．Ｐｉａｚｚａ、Ｆ．Ｂｅｌｔｒａｍ、Ｍ．Ｌａｚｚａｒｉｎｏ、Ｍ．Ｂ．Ｗａｒｄ、Ａ．Ｊ．Ｓｈｉｅｌｄｓ、Ｈ．Ｅ．Ｂｅｅｒｅ、およびＤ．Ａ．Ｒｉｔｃｈｉｅ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８２、６３６（２００３年））によって報告されている。次いで、ドープされた高バンドギャップ層の領域がエッチング除去され、ｎ型コンタクトが低バンドギャップチャネル内にｎ型領域を提供するように蒸着された。
しかし、これらの方式は両方とも、チャネルそれ自体が破壊も完全空乏化もされないために、ドープされた層の正確なエッチングに頼る。
本発明の目的は、横型接合半導体デバイスを製作する代替的方法および特に前述の方法の少なくともいくつかの不利な点を緩和する方法を提供することである。
本発明の第１態様によれば、次に、
（ｉ）一連の実質的に平行な平面をなして配置された複数の半導体材料の層によって形成されるスタックを有する半導体構造を取るステップであって、第１層の中の半導体材料は第１濃度での第１極性の過剰電荷キャリアを有するステップ、および
（ｉｉ）第１方向に沿ってアクティブ層の中の第１極性の電荷キャリアの濃度の漸次的変化を提供するように、半導体材料を構造体の中の層の平面と実質的に平行な第１方向に沿って変わる深さに第１層から選択的に除去するステップ
を備える横型接合半導体デバイスを製作する方法が提供される。
半導体材料を選択的に除去する前述の方法におけるステップは、キャラクタリゼーションの前に半導体サンプルをベベルエッチングするプロセスとの相乗効果を有する。しかし、ベベルエッチングは、これまで、例えば、２次イオン質量分析（ＳＩＭＳ）、オージェ電子分光（ＡＥＳ）、拡がり抵抗測定（ＳＲＡ）、ラマン分光、光ルミネセンス分光、ケルビンフォース顕微鏡を用いて、キャラクタリゼーションの前に半導体サンプルを準備する技法としてのみ使用されてきた。
本発明は、横型半導体接合が、半導体構造体に第１極性の過剰電荷キャリアを与え、例えば、従来のベベルエッチングと同様の技法を使用して前記構造体から材料を選択的に除去することによって製作されてもよいという認識にある。
従来のベベルエッチングとは対照的に、本発明は、半導体材料が、（既存の構造体を評価するポストファブリケーション技法としではなく）半導体デバイスを製作するために、構造体から選択的に除去されるプロセスを利用する。
本発明の方法は新しい驚くべき効果を含む。すなわち、半導体材料が第１層から選択的に除去される深さが製作プロセス中に正確に制御される必要がない。本方法は、必要なバンド構成を有する半導体材料構造体が第１方向に沿ってどこかに固有に存在することを保証し、唯一の必要条件は、過剰電荷キャリアを有する第１層がプロセス中に完全には除去されないことである。したがって、本方法の処理必要条件は、通常、前もって規定されたクリティカルな深さで従来のメサエッチングを停止するためにデバイス構造体の中に少なくとも１つのエッチング停止層を必要とする従来の方法よりも緩和される。前もって規定された深さで従来のメサエッチングを停止できないと、その結果として、製作中の半導体デバイスの破壊が生じる。それとは対照的に、本発明の方法によって生成される深さの変化は、第１方向に沿って必要なバンド構成の横の位置を変えるだけである。
従来の半導体デバイス理論によれば、過剰電荷キャリアは負の極性（電子）または正の極性（正孔）のいずれかを有するキャリアを備えるべきである。過剰電荷キャリアは、外因性半導体材料、例えばドープされた材料の使用によってデバイスに導入されてもよい。
標準半導体用語によれば、アクティブ層は、電子および正孔が第１方向に沿った電界の印加のもとで放射的に再結合する可能性が非常に強い、半導体の一部分である。
有利には、半導体材料を第１層から選択的に除去するステップは、第１方向に沿って第１層の厚さにテーパをつけるプロセスを備える。これは漸次的変化の範囲内で電荷キャリアの一連の濃度レベル（すなわち３つ以上の濃度レベル）を提供する。
好ましくは、スタックの中の半導体材料の層は、少なくとも１つのヘテロ構造体を形成するように構成される。スタックの中の少なくとも２つの層は、それぞれ異なるバンドギャップを有する半導体材料を備えてもよい。例えば、アクティブ層および隣接する層は、それぞれ異なるバンドギャップを有する半導体材料を備えてもよい。
好ましい実施形態では、第１濃度、および、半導体材料が選択的に除去される深さは、漸次的変化の範囲内の第１極性の過剰電荷キャリアの濃度が実質的にゼロの最小値から増大するよう協力するように設定される。
任意選択で、表面の下の深さ、第１層およびアクティブ層の厚さ、ならびにそれらの間の間隔は、第１濃度、および、漸次的変化の範囲内の第１極性の過剰電荷キャリアの濃度が実質的にゼロの最小値から増大するよう半導体材料が選択的に除去される深さと協働するように設定される。
他の好ましい実施形態では、漸次的変化の範囲内の第１極性の過剰電荷キャリアの濃度は、第１方向に沿って最小値から最大値まで実質的に線形的に変わる。
半導体構造を取るステップは、スタックの第１層の中の半導体材料に第１濃度での第１極性の過剰電荷キャリアを与える中間ステップを備えてもよい。例えば、第１極性の過剰電荷キャリアを与えるステップは、半導体構造体にドーパント種を導入するステップを備えてもよい。
ドーパント種は第１層を備える半導体材料に導入されてもよい。
ドーパント種を導入するステップは、例えば分子ビームエピタキシ（ＭＢＥ）を使用して、結晶成長中にスラブドーピングおよびデルタドーピングのうちの少なくとも１つを備えてもよい。ＭＢＥなどの成長技法を使用して、ドーパント種は成長中に導入され、それらの分布は正確に制御されることができる。代替として、ドーパント種は、イオン注入および拡散などの技法を使用して、成長後に導入されることもできる。
有利には、ドーパント種はｐ型ドーパントを備える。
他の好ましい実施形態では、第２層の中の半導体材料は、第２濃度での第２極性の過剰電荷キャリアを有し、第１濃度および第２濃度、ならびに、半導体材料が第１層から選択的に除去される深さは、アクティブ層の中で優勢である過剰電荷キャリアの濃度が第１方向に沿って第１極性のそれらから第２極性のそれらまで変わるよう協働するように設定される。一実施形態では、アクティブ層と第２層は同じものである。
この場合、本方法は、スタックの第２層の中の半導体材料に第２濃度での第２極性の過剰電荷キャリアを与える中間ステップを備えてもよい。例えば、第２極性の過剰電荷キャリアを与えるステップは、ドーパント種を半導体構造体に導入するステップを備えてもよい。
ドーパント種は、第２層を備える半導体材料に導入されてもよい。
ドーパント種を導入するステップは、結晶成長中にスラブドーピングおよびデルタドーピングのうちの少なくとも１つを備えてもよい。
有利には、ドーパント種はｎ型ドーパントを備える。
有利には、第１濃度および第２濃度、ならびに、半導体材料が第１層から選択的に除去される深さは、第１極性の過剰電荷キャリアが優勢である領域と第２極性の過剰電荷キャリアが優勢である領域との間に第１方向に沿って挿入される過剰電荷キャリアを実質的に有しない領域をアクティブ層の中に提供するよう協働するように設定される。
任意選択で、表面の下の深さ、第１層、第２層およびアクティブ層の厚さ、ならびにそれらの間の間隔は、第１濃度および第２濃度、ならびに、半導体材料が第１極性の過剰電荷キャリアが優勢である領域と第２極性の過剰電荷キャリアが優勢である領域との間に第１方向に沿って挿入される過剰電荷キャリアを実質的に有しない領域をアクティブ層の中に提供するために第１層から選択的に除去される深さと協働するように設定される。
本方法は、第１層および第２層における過剰キャリアの適切な濃度の選択を条件として、ｐｉｎ横型半導体接合が第１層からの選択的除去の結果として固有に生じる点で有利である。本方法は、正しいドーピングプロファイルは、（第１層がデバイスから完全には除去されない限り）材料が除去される深さに関係なく、第１方向に沿ってデバイスの中でどこかで達成されることを保証する。実際には、第１層は、第１方向の一部分に沿って除去されてもよい。さらに、第１層（例えば、第２層）の下にある構造体の一部分はデバイスの性能を損なうことなく除去されてもよい。
明瞭のために、過剰電荷キャリアを実質的に有しない領域は、真性半導体を備えても、外因性半導体を備えてもよい。
好ましくは、前述の方法は、半導体構造体を形成するステップを備え、アクティブ層は第１層と第２層の間に配置され、アクティブ層のバンドギャップは第１層および第２層のバンドギャップより小さくなるように設定される。この場合、構造体は、第１層および第２層内の過剰電荷がアクティブ層に移動されるように設定される。
有利には、アクティブ層は実質的に真性の半導体材料を備える。これは、そうではない場合は再結合中心、キャリアトラップおよび散乱中心として働く可能性もあるドナー／アクセプタ不純物を排除することによってアクティブ層の中のキャリアの移動性を改善する。それによってデバイスの高周波および光性能が高められる。この構成では、過剰キャリアは好ましくは第１層および第２層からアクティブ層に導入される。
有利には、アクティブ層は、同じバンドギャップの第１層および第２層を有するドープされていないスペーサ層によって第１層および第２層から分離される。したがって、ドーパントイオンはアクティブ層内の移動キャリアから空間的に離れていて、したがって、これらのイオンからの散乱は最小化される。
他の実施形態では、半導体構造体は量子井戸構成をなして構成されたダブルヘテロ構造体を備える。
好都合には、テーパをつけるプロセスは、スタックにその中の層の平面に対してある角度で傾斜した外側表面を与えるようなものである。
好ましい実施形態では、テーパをつけるプロセスは、スタックの中の層の平面に対して１０−１〜１０−５ラジアンの角度で傾斜した外側表面を与えるようなものである。
他の実施形態では、テーパをつけるプロセスは、機械的ラッピング、レーザアブレーション、プラズマベベリング、イオンビームベベリング、化学機械研磨、および化学ベベリングのうちの少なくとも１つを備える。
有利には、テーパをつけるプロセスは、臭素エチレングリコールエッチング液による化学ベベリングを備える。
好ましくは、臭素の濃度は１％〜１０％である。エッチング速度は、好都合には、０．１μｍ／分から１μｍ／分までの範囲にあるように設定される。実際には、本方法は、好ましくは、半導体構造体を０．２５ｍｍ／分〜１００ｍｍ／分までの範囲の制御された速度で、通常約３ｍｍ／分の速度で、エッチング液に沈めるステップを備える。
好ましい実施形態では、本方法は、接続手段を構造体に接着する別のステップを備える。接続手段は、電気接続および光接続のうちの少なくとも１つを備えてもよい。
本発明の第２態様によれば、次に、一連の実質的に平行な平面をなして配置された半導体材料の複数の層によって形成されるスタックを有する半導体ヘテロ構造体を備える横型接合半導体デバイスが提案され、その中の第１層は層の平面と実質的に平行な第１方向に沿ってテーパのついた厚さを有し、前記第１層は第１濃度での第１極性の過剰電荷キャリアを有する半導体材料を備え、第１濃度およびテーパつきの層の厚さは、第１方向に沿ってアクティブ層の中の第１極性の電荷キャリアの濃度の漸次的変化を提供するよう協働するように設定される。
好ましい実施形態では、第１濃度およびテーパつきの層の厚さは、漸次的変化の範囲内の第１極性の過剰電荷キャリアの濃度が実質的にゼロの最小値から増大するよう協働するように設定される。好ましくは、漸次的変化の範囲内の第１極性の過剰電荷キャリアの濃度は、第１方向に沿って最小値から最大値まで実質的に線形的に変化する。
他の好ましい実施形態では、第２層の中の半導体材料は、第２濃度での第２極性の過剰電荷キャリアを有し、第１濃度および第２濃度ならびにテーパつきの層の厚さは、アクティブ層の中で優勢な過剰電荷キャリアの濃度が第１方向に沿って第１極性のそれらから第２極性のそれらまで変化するよう協働するように設定される。
他の好ましい実施形態では、第１濃度および第２濃度ならびにテーパつきの層の厚さは、第１極性の過剰電荷キャリアが優勢である領域と第２極性の過剰電荷キャリアが優勢である領域の間に第１方向に沿って挿入される過剰キャリアを実質的に有しない領域をアクティブ層の中に提供するよう協働するように設定される。
明瞭のために、過剰電荷キャリアを実質的に有しない領域は、真性半導体を備えても、外因性半導体を備えてもよい。
本発明のこの実施形態では、半導体デバイスは、好ましくは、アクティブ層が第１層と第２層の間に配置される半導体構造を備え、アクティブ層のバンドギャップは、第１層および第２層のバンドギャップより小さくなるように設定される。
有利には、アクティブ層は実質的に真性の半導体材料を備える。これは、そうでない場合は再結合中心、キャリアトラップおよび散乱中心として働く可能性もある、ドナー／アクセプタ不純物を排除することによってアクティブ層の中のキャリアの移動性を改善する。それによってデバイスの高周波および光性能が高められる。この構成では、過剰キャリアは、好ましくは、第１層および第２層からアクティブ層に導入される。
有利には、アクティブ層は、同じバンドギャップの第１層および第２層を有するドープされていないスペーサ層によって第１層および第２層から分離される。ドーパントイオンは、したがって、アクティブ層内の移動キャリアから空間的に離れていて、したがって、これらのイオンからの散乱は最小化される。
好都合には、半導体構造体は量子井戸構成をなして構成されたダブルヘテロ構造体を備える。
好ましくは、テーパつきの層の厚さは、スタックにその中の層の平面に対してある角度で傾斜した外側表面を与える。さらに好ましくは、外側表面はスタックの中の層の平面に対して１０−１〜１０−５ラジアンの角度で傾斜している。
次に、本発明の第３態様によれば、本発明の第２態様による横型接合半導体デバイスを有し、使用中に、移動キャリアが第１方向に沿って弾性表面波によって輸送されるように第１方向に沿って進行する弾性表面波を生成する手段、および、そのように輸送される移動キャリアの数が単一キャリアの正確さにまで制御されることができるようにこの波によって生じるキャリア輸送を制御する手段をさらに備える光子源が提案される。
本発明の第２態様による横型接合半導体デバイスが単一極性のみの過剰電荷キャリアを有する場合には、光子源は、好ましくは、移動キャリアをデバイスに導入する電気的手段および光学的手段のうちの少なくとも１つをさらに備える。したがって、第１層の中のものとは逆の極性を有する移動キャリアは、少なくとも１つの電気的手段および光学的手段によってデバイスに導入されてもよい。
有利には、キャリア輸送を制御する手段は、バイアス可能なスプリットゲートおよび量子ポイントコンタクトのうちの少なくとも１つを備える。
次に、本発明は、添付の図面を参照しながら例としてのみ説明される。
次に、図１および図２を参照しながら、単一光子源デバイスおよびこれを製作する方法を備える本発明の第１実施形態が説明される。デバイス２は、単一結晶基板上への半導体層のエピタキシャル成長に基づき、成長後の提案されたデバイスの概略横断面が図１に示されている。最上層４および最下層６は、中間層８より大きなバンドギャップを有するように成長させられる。これは、例えば、最上層および最下層がＡｌＧａＡｓであり、中間層がＧａＡｓであるように、それぞれ異なる組成物の層を成長させることによって達成される。他の適切な材料系には、Ｈｇ１−ｘＣｄｘＴｅおよびＩｎＧａＡｓ／ＩｎＧａＡｓＰがあるが、それらに限定されない。
図１に示されているデバイス２は、キャリアの波動関数が中間層から離れてゼロに急速に落ちる量子井戸構造体を利用している。量子井戸内の電子（または正孔）は、井戸の平面に対して直角の方向に最低エネルギーの定在波を主に占めることによって２Ｄシートを形成する。しかし、以下の解説は、量子井戸構造体に限定されず、ヘテロ接合でトラップされたキャリアにも適用可能である。
デバイス２の最上層４は、電荷キャリアが井戸に移動させられることを保証するのに十分量子井戸に近接した薄いシート１０内にあるアクセプタとともに、成長中にｐドープされる（一般にδドーピングとして知られている）。次いで、デバイスは、δドープされた層１０の一部分が除去されるように、図２に示されているようにベベルエッチングされる。これは、図２の右方に示されているように、ドープされる量子井戸の一部分１２のみを残す。ウェット化学エッチングは、通常、量子井戸に物理的損傷をほとんど与えないように、ベベルを生成するために使用される。しかし、本発明の方法はウェットエッチングに限定されず、ベベルを生成するために、代替的プロセス、例えばイオンビームミリング、機械ラッピングまたは化学機械研磨が使用されることもできることは、当業者には明らかであろう。
多くの状況で、化学ベベルエッチングは、成長したままの材料を粗くせず、比較的簡単な装置に頼り、ＣｄＴｅ、ＩｎＰ、ＧａＡｓ、およびＩｎＧａＮを含めて様々な材料に容易に利用されることができるので、魅力的である。化学ベベルエッチングは、サンプルをエッチング溶液に徐々に沈めることによって、あるいは代替的に、サンプルをエッチング溶液で徐々に覆うことによって達成される。通常、ベベル角度は、極端に小さい（１０−１〜１０−５ラジアンの範囲である）が、エッチング条件を変更することによって変えられることができる。サンプルを構成する様々な層の異なるエッチング速度、またはエッチング成分が消費されるエッチング速度の変化は、非線形的ベベルにつながる可能性がある。しかし、これは、コンピュータ制御されたシステムを使用することによって補償されることができる。
ベベルの角度は、ドープされていない量子井戸の大きな（何十マイクロメータの）領域が残ることを保証するのに十分小さいように設定される。最後に、インターデジタル変換器（図示されていない）がデバイスの左向こう側の表面上に堆積され、スプリットゲート１４が、図２に示されているように、量子井戸のドープされていない領域の上の表面上に堆積される。
デバイスを動作させるために、弾性表面波（ＳＡＷ）１６が、デバイス２の左側から右側に広がるインターデジタル変換器を使用して励起され、同時に量子井戸に沿って電荷を輸送する。本発明の一形態では、量子井戸内で（例えばレーザを使用して）構造体２に光１８を当てることによって、電子および正孔が光学的に励起され、ＳＡＷに関連する移動横型ポテンシャル井戸内に閉じ込められるようになる。デバイスの他の形態では、デバイス２０の左側は、ベベルエッチング後に、例えばイオン注入を使用して、ｎ型にドープされる。イオン注入は、量子井戸に対する損傷を回避するために、インターデジタル変換器の左側で、デバイスの局所限定エリアの上で実行されることもできることに留意されたい。この場合、ＳＡＷ１６は電子を輸送するのみであるが、デバイスの両形態の全体の動作は同様であろう。使用中、スプリットゲート１４は、各ＳＡＷサイクルで電子が１つしか通れないようにするために負にバイアスをかけられる。このバイアスは、スプリットゲート１４で生じ得る正孔のいかなるビルドアップをも補償するように変えられてもよい。δドーピング層１０のドーピングは、ＳＡＷ１６がデバイスの右側に入るに伴って、正孔によって急速に減衰されるのに十分大きいように選択され、それによってトラップされた電子が逃げることができるようにする。電子は再結合して単一光子２２を放出する。デバイスのこの領域１２内の量子井戸の高濃度ｐ型ドーピングは、放射再結合プロセスが十分速いことを保証する。τ＜＜Ｔの場合、単一光子の列が生成されることを理解することが重要であるが、この場合、τは再結合時間であり、ＴはＳＡＷの周期（通常ｎｓ）である。したがってこれは、正孔ドーピングが、大きな電子−正孔波動関数の重なり合いを保証し、急速な再結合時間（正孔の数に比例する）を提供するのにも十分にＳＡＷを減衰するのに十分大きい場合、反集群化光子列を提供する。しかし、ＳＡＷ１６のフォーカシングおよびデフォーカシングは、デバイスの様々な部分でＳＡＷ振幅を変えるために使用されることもできる。また、ベベルの角度が再結合プロセスを制御するために使用されてもよい。最後に、ｎ型領域およびｐ型領域の両領域へのオーミックコンタクトが電荷ビルドアップを防止するために必要なこともある。
次に、図３および４を参照しながら、前述のものの代替としての単一光子源２デバイスおよびこれを製作する方法を備える本発明の第２実施形態が説明される。不必要な繰返しを避けるために、図１および図２に関して説明された同様の特徴は同じ参照番号を与えられている。
適正な光子源の開発は基本的に科学的および技術的に重要であり、本発明のこの第２実施形態では、単一電子が横型ｐｉｎ接合のｐ型領域に注入される。この実施形態では、単一光子源２は電気的に駆動される。デバイスは従来の光子源より潜在的利点、すなわち比較的高周波数で動作する可能性、多くの平行光子列を生成する能力、知られている偏光によって単一光子が放出される可能性を有する（後者の２つは量子暗号に関する非常に望ましい特性である）。
この第２実施形態による単一光子源２は、図３に示されている総ダブルヘテロ構造体構成を備える。以下で説明されるデバイスはＩＩＩ−Ｖ材料かＩＩ−ＩＶ材料のいずれかを使用して構成される。図３に示されている総構造体に基づいて、自己無撞着シュレーディンガー−ポアソンソルバがＩｎＳｂおよびＨｇＣｄＴｅ量子井戸デバイス層を設定するために使用された。デバイス２の最上層４は、スラブドーピングまたは変調ドーピングを使用して成長中にｐ型ドープ２４される。デバイス２の最下層６は、電荷キャリアが井戸に移動させられることを保証するのに量子井戸に十分近接した薄いシート２６内にあるドナーで、成長中にｎ型ドープされる（一般にδドーピングとして知られている）。ｐ型ドーピングおよびｎ型ドーピングのレベルは、量子井戸がどこでも最初ｐ型であるように注意深く選択される。ベベルエッチング後のデバイスの概略図が図４に示されている。井戸の片側３０は、成長したままの構造体の場合と同様に、ｐ型ドープされたままであり、井戸の領域３２はｐ型ドーパントが除去されたところ３５に近いどこかの点ではｎ型になる。中間のどこかの点では、ｎ型ドーピングおよびｐ型ドーピングは相殺し、実質的に真性の領域３４を残す。デバイスの中のドーピングレベルおよびベベルエッチングされた上側の層４の浅い角度は、単一電子がｎ型領域からｐ型領域に移動させられるときにＳＡＷに関連する最低電位にトラップされたままであることを保証するデバイスの中でゆっくり変化する電位を提供する。
図５は詳細なＩｎＳｂおよびＨｇＣｄＴｅデバイス構造体の概略図を示す。この場合、ＨｇＣｄＴｅ量子井戸８は、ｍｉｄ−ＩＲでの放出を提供するように設定された組成を有するが、ＨｇＣｄＴｅは格子整合系であるので、これは、例えば１．５５μｍでの放出を提供するために容易に変更されることもできる。
図６ａおよび図６ｃでは、量子井戸内の第１電子サブバンドの最低エネルギーとして、それぞれＩｎＳｂおよびＨｇＣｄＴｅの場合に関するエッチング深さの関数として、電子の電位がプロットされる。これらのプロットは、ベベルエッチング後、量子井戸はｎ型領域もｐ型領域も含むことを示す。図６ｂでは、量子井戸の中のシート電荷密度がＩｎＳｂ構造体に関するエッチングの深さの関数としてプロットされる。これは、この場合、実質的に真性の領域によって分離されている、ベベルエッチング後のｎ型領域およびｐ型領域の形成を確認する。
前述の実施形態と同様に、化学ベベルエッチングがベベルを様々なテストサンプルに導入するために使用されたが、代替的処理技法が、前述のように適用可能であり得る。
図７は、前述のデバイスを製作するために使用される装置４０の概略図を示す。電気モータ４２が、エッチングされるべきサンプル５０が取り付けられたギアボックス４６を介してロッド４４を上げ下げするために使用される。モータ４２を駆動するために使用される電流およびギア比４６は、ロッド４４が約０．２５ｍｍ／分から約１００ｍｍ／分の間の速度で滑らかに下げられることができるように、コントローラ４８を使用して変えられることができる。ロッド４４が下げられる速度は、ベベルの長さ、および、化学エッチング速度とともに、ベベルの深さを決定する。通常、約３ｍｍ／分の速度が使用される。
エッチング液５２がビーカ５４内に用意され、エッチング前２０分間室温のままにしておかれる。エッチングする直前に、溶媒５６の層がエッチング液５２上にピペットでゆっくり移される。これは、蒸気エッチングおよびサンプル５０にわたって形成するメニスカスを防止する。溶媒５６およびエッチング液５２は、層の間でほとんど混合しないように、不混和性であるように選択される。ＩｎＳｂおよびＨｇＣｄＴｅでは、エチレングリコールおよび臭素エチレングリコールをそれぞれ溶媒およびエッチング液に使用する。臭素の濃度はエッチング速度を決定するが、通常、０．１μｍ／分から１μｍ／分の間のエッチング速度を提供する１％から１０％の間の濃度を使用する。
エッチングされるべきサンプルがガラススライド５８上に取り付けられ、ロッド４６に接着される。次いで、エッチングを開始するために、サンプル５０は溶媒／エッチング液界面６０までビーカ５６の中に沈められる。
図８は臭素／エチレングリコールベベルエッチングを使用してパターン化されたＨｇＣｄＴｅテストデバイス６２の２Ｄ表面プロファイルを示す。エッチングの深さは、フォトレジストを使用してマスクオフされたデバイスのストリップとベベルの最深部との間のステップの高さを測定することによって決定され、約４μｍであった。ベベルの長さは約３ｍｍであった（画像は、ベベルがはっきり見えるように、ベベルの方向に圧縮されていることに留意されたい）。エッチングされた表面の平均表面粗度は２０ｎｍと測定され、これはエッチングされていない表面とほぼ同じであった。様々な材料のために様々なエッチング液および溶媒が使用されることができるが、臭素エチレングリコール化合物がＩｎＧａＡｓ／ＩｎＰのために使用された場合、やはり良好な結果を提供することが知られている。
図９は本発明による技法を使用して製作されたデバイスから測定された電流／電圧特性を示す。分子線エピタキシを使用して、図５に示されている設定に従って、ＧａＡｓ基板上でＩｎＳｂウェハが成長させられ、図７に示されているベベルエッチング装置を使用して処理された。オーミックコンタクトのアレイがエッチング後デバイスの表面上に堆積され、そして、図９は１組のオーミックコンタクトから測定されたＩ−Ｖ特性を示すが、この場合、１つは量子井戸のｐ型領域に接触し、１つは井戸のｎ型領域に接触していると考えられる。正の電圧は、ｐ型側上のオーミックコンタクトがｎ型側上のオーミックコンタクトに比べて正であった場合に対応し、この場合、電流は最初、印加電圧に対してほとんど幾何級数的に増大する。それとは対照的に、電圧が逆転すると、電流はずっと小さくなり、比較的印加電圧にも依存しない。電流の流れの印加電圧の極性への強い依存性は、横型ｐｎ接合が形成されていることと一致する。
前述のＩｎＳｂ量子井戸デバイス内の横型接合の特徴を描写するためにレーザ顕微鏡も使用された。可視（６３３ｎｍ）レーザおよび中赤外線（ｍｉｄ−ＩＲ）（１．４μｍ）レーザの両方で撮られたマイクロメータスケールの解像度の光応答スキャンが、ｎ型コンタクトとｐ型コンタクトの間にある高振幅信号のエリアを示し、横型ｐｉｎ接合の存在を確認した。ｍｉｄ−ＩＲレーザが使用された場合、高振幅信号の空間分布は、可視照明が使用された場合より小さかった。ｍｉｄ−ＩＲは量子井戸の中の遷移を励起することができるだけなので、これは、接合が量子井戸内にあることを示唆している。
本発明の前述の実施形態はダブルヘテロ構造デバイスおよび特に単一光子源に関して説明されてきたが、本発明の方法は他のデバイス、例えば半導体レーザの製作にも適用可能であることは、当業者には明らかであろう。本方法は、単一ヘテロ構造デバイス、例えばｐｎ接合デバイス、例えば発光ダイオードを製作することにも適している。
本発明の第１実施形態による部分的に製作された横型接合半導体デバイスの概略横断面図である。本図は構造体の上側の層にテーパをつける処理の前の半導体構造体を示す。 本発明の第１実施形態による完成された横型接合半導体デバイスの概略横断面図である。図２に示されたデバイスは単一光子源を備える。 本発明の他の実施形態による部分的に製作されたダブルヘテロ構造デバイスの概略横断面図である。この実施形態では、横型接合デバイスは量子井戸構成に基づく。 ベベルエッチング後の図３のダブルヘテロ構造デバイスの概略横断面図である。 それぞれアンチモン化インジウム（ＩｎＳｂ）およびテルル化カドミウム水銀（ＨｇＣｄＴｅ）に基づく横型発光ダイオード用の設定を備える本発明の他の実施形態の概略横断面図である。 図５に示されている実施形態に関する電子電位対エッチングの深さの変化を示し、具体的には、アンチモン化インジウム（ＩｎＳｂ）デバイスに関する図である。 アンチモン化インジウム（ＩｎＳｂ）構造体に関するエッチングの深さの関数としてのシート電荷密度のプロットを示す図である。 図５に示されている実施形態に関する電子電位対エッチングの深さの変化を示し、具体的には、テルル化カドミウム水銀（ＨｇＣｄＴｅ）デバイスにおける電子電位の変化を示す図である。 本発明による方法の一実施形態で使用されるベベルエッチング装置の概略図である。 化学ベベルエッチングを使用してパターン化されたＨｇＣｄＴｅテストデバイスの２次元表面プロファイルを示す図である。 温度の関数として測定された、図５に示されている設定によるＩｎＳｂで製作された横型ｐｎ接合の電流／電圧特性を示す図である。高度に非線形的な特性は、横型接合が形成されたことを示唆する。

Claims (35)

  1. 横型接合半導体デバイスを製作する方法であって、
    （ｉ）一連の実質的に平行な平面をなして配置された半導体材料の複数の層（４、６、８）によって形成されたスタックを有する半導体構造体（２）を取るステップであって、第１層（４）の中の半導体材料が第１濃度での第１極性の過剰電荷キャリアを有するステップと、
    （ｉｉ）第１方向に沿ってアクティブ層（８）の中の第１極性の電荷キャリアの濃度の漸次的変化を提供するために、半導体材料を第１層（４）から、構造体の中の層の平面と実質的に平行な第１方向に沿って変わる深さまで選択的に除去するステップとを備える、方法。
  2. 半導体材料を第１層（４）から選択的に除去するステップが、第１方向に沿って第１層（４）の厚さにテーパをつけるプロセスを備える、請求項１に記載の方法。
  3. スタックの中の半導体材料の層（４、６、８）が少なくとも１つのヘテロ構造体を形成するように構成される、請求項１または２に記載の方法。
  4. 第１濃度および半導体材料が選択的に除去される深さが、漸次的変化の範囲内の第１極性の過剰電荷キャリアの濃度が実質的にゼロの最小値から増大するよう協働するように設定される、請求項１から３のいずれか一項に記載の方法。
  5. 漸次的変化の範囲内の第１極性の過剰電荷キャリアの濃度が、第１方向に沿って最小値から最大値まで実質的に線形的に変わる、請求項１から４のいずれか一項に記載の方法。
  6. 半導体構造体（２）を取るステップが、スタックの第１層（４）の中の半導体材料に第１濃度での第１極性の過剰電荷キャリアを与える中間ステップを備える、請求項１から５のいずれか一項に記載の方法。
  7. 第１極性の過剰電荷キャリアを与えるステップが、ドーパント種を半導体構造体（２）に導入する、請求項６に記載の方法。
  8. 第２層（６）の中の半導体材料が、第２濃度での第２極性の過剰電荷キャリアを有し、第１濃度および第２濃度、ならびに半導体材料が第１層（４）から選択的に除去される深さが、アクティブ層（８）の中で優勢である過剰電荷キャリアの濃度が第１方向に沿って第１極性のそれらから第２極性のそれらまで変わるよう協働するように設定される、請求項１から７のいずれか一項に記載の方法。
  9. スタックの第２層（６）の中の半導体材料に第２濃度での第２極性の過剰電荷キャリアを与える中間ステップを備える、請求項８に記載の方法。
  10. 第２極性の過剰電荷キャリアを与えるステップが、ドーパント種を半導体構造体（２）に導入するステップを備える、請求項９に記載の方法。
  11. 第１濃度および第２濃度、ならびに半導体材料が第１層（４）から選択的に除去される深さが、アクティブ層（８）の中で、第１極性の過剰電荷キャリアが優勢である領域と第２極性の過剰電荷キャリアが優勢である領域の間に第１方向に沿って挿入される過剰電荷キャリアを実質的に有しない領域を提供するよう協働するように設定される、請求項８から１０のいずれか一項に記載の方法。
  12. 半導体構造体（２）を形成するステップを備える、請求項１１に記載の方法であって、アクティブ層（８）が第１層と第２層（４、６）の間に配置され、アクティブ層（８）のバンドギャップが第１層および第２層（４、６）のバンドギャップより小さくなるように設定される、方法。
  13. アクティブ層（８）が実質的に真性の半導体材料を備える、請求項１から１２のいずれか一項に記載の方法。
  14. 半導体構造体（２）が量子井戸構成をなして構成されたダブルヘテロ構造体を備える、請求項１２または１３に記載の方法。
  15. テーパをつけるプロセスが、スタックにその中の層の平面に対してある角度で傾斜した外側表面を与えるようなものである、請求項２から１４のいずれか一項に記載の方法。
  16. テーパをつけるプロセスが、スタックの中の層の平面に対して１０−１〜１０−５ラジアンの角度で傾斜した外側表面を与えるようなものである、請求項１５に記載の方法。
  17. テーパをつけるプロセスが、機械ラッピング、レーザアブレーション、プラズマベベリング、イオンビームベベリング、化学機械研磨、および化学ベベリングのうちの少なくとも１つを備える、請求項２から１６のいずれか一項に記載の方法。
  18. テーパをつけるプロセスが臭素エチレングリコールエッチング液による化学ベベリングを備える、請求項１７に記載の方法。
  19. 臭素の濃度が１％〜１０％である、請求項１８に記載の方法。
  20. ０．１μｍ／分から１μｍまでのエッチング速度を有する、請求項１８または１９に記載の方法。
  21. 接続手段を構造体（２）に接着する他のステップを備える、請求項１から２０のいずれか一項に記載の方法。
  22. 接続手段が電気接続および光接続のうちの少なくとも１つである、請求項２１に記載の方法。
  23. 一連の実質的に平行な平面をなして配置された半導体材料の複数の層（４、６、８）によって形成されたスタックを有する半導体ヘテロ構造体（２）を備える横型接合半導体デバイスであって、その中の第１層（４）が層の平面と実質的に平行な第１方向に沿ってテーパのついた厚さを有し、前記第１層（４）が第１濃度での第１極性の過剰電荷キャリアを有する半導体材料を備え、第１濃度およびテーパつきの層の厚さが、第１方向に沿ってアクティブ層の中の第１極性の電荷キャリアの濃度の漸次的変化を提供するよう協働するように設定される横型接合半導体デバイス。
  24. 第１濃度およびテーパつきの層の厚さが、漸次的変化の範囲内の第１極性の過剰電荷キャリアの濃度が実質的にゼロの最小値から増大するよう協働するように設定される、請求項２３に記載の横型接合半導体デバイス。
  25. 漸次的変化の範囲内の第１極性の過剰電荷キャリアの濃度が第１方向に沿って最小値から最大値まで実質的に線形的に変わる、請求項２４に記載の横型接合半導体デバイス。
  26. 第２層（６）の中の半導体材料が第２濃度での第２極性の過剰電荷キャリアを有し、第１濃度および第２濃度、ならびにテーパつきの層の厚さが、アクティブ層（８）の中で優勢である過剰電荷キャリアの濃度が第１方向に沿って第１極性のそれらから第２極性のそれらまで変わるよう協働するように設定される、請求項２３から２５のいずれか一項に記載の横型接合半導体デバイス。
  27. 第１濃度および第２濃度、ならびにテーパつきの層の厚さが、アクティブ層（８）の中に、第１極性の過剰電荷キャリアが優勢である領域と第２極性の過剰電荷キャリアが優勢である領域の間に第１方向に沿って挿入される過剰キャリアを実質的に有しない領域を提供するよう協働するように設定される、請求項２６に記載の横型接合半導体デバイス。
  28. アクティブ層（８）が第１層と第２層（４、６）の間に配置され、アクティブ層（８）のバンドギャップが第１層および第２層（４、６）のバンドギャップより小さくなるように設定される半導体構造体（２）を備える、請求項２７に記載の横型接合半導体デバイス。
  29. アクティブ層（８）が実質的に真性の半導体材料を備える、請求項２８に記載の横型接合半導体デバイス。
  30. 半導体構造体（２）が、量子井戸構成をなして構成されたダブルヘテロ構造体を備える、請求項２８または２９に記載の横型接合半導体デバイス。
  31. テーパつきの層の厚さがスタックにその中の層の平面に対してある角度で傾斜した外側表面を与える、請求項２３から３０のいずれか一項に記載の横型接合半導体デバイス。
  32. 外側表面がスタックの中の層の平面に対して１０−１〜１０−５の角度で傾斜している、請求項３１に記載の横型接合半導体デバイス。
  33. 使用中、移動キャリアが第１方向に沿って弾性表面波（１６）によって輸送されるように第１方向に沿って進行する弾性表面波（１６）を生成する手段と、そのように輸送される移動キャリアの数が単一キャリアの正確さまで制御されることができるように波によって生じるキャリア輸送を制御する手段とをさらに備える、請求項２３から３２のいずれか一項に記載の横型接合半導体デバイスを有する光子源。
  34. 移動キャリアをデバイスに導入する電気的手段および光学的手段のうちの少なくとも１つを備える、請求項２３から２５のいずれか一項に直接または間接的に従属する場合の、請求項３３に記載の光子源。
  35. キャリア輸送を制御する手段がバイアス可能なスプリットゲート（１４）および量子ポイントコンタクトのうちの少なくとも１つを備える、請求項３３または３４に記載の光子源。
JP2007525336A 2004-08-09 2005-08-02 横型半導体デバイスを製作する方法 Expired - Fee Related JP4794558B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0417738A GB2417126A (en) 2004-08-09 2004-08-09 Method for fabricating lateral semiconductor device
GB0417738.2 2004-08-09
PCT/GB2005/003021 WO2006016118A1 (en) 2004-08-09 2005-08-02 Method for fabricating lateral semiconductor device

Publications (2)

Publication Number Publication Date
JP2008509570A true JP2008509570A (ja) 2008-03-27
JP4794558B2 JP4794558B2 (ja) 2011-10-19

Family

ID=32982774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007525336A Expired - Fee Related JP4794558B2 (ja) 2004-08-09 2005-08-02 横型半導体デバイスを製作する方法

Country Status (15)

Country Link
US (1) US7589347B2 (ja)
EP (1) EP1776743B1 (ja)
JP (1) JP4794558B2 (ja)
KR (1) KR20070041780A (ja)
CN (1) CN100511884C (ja)
AT (1) ATE433216T1 (ja)
CA (1) CA2574591A1 (ja)
DE (1) DE602005014781D1 (ja)
ES (1) ES2328162T3 (ja)
GB (2) GB2417126A (ja)
HK (1) HK1107727A1 (ja)
MY (1) MY136199A (ja)
NO (1) NO20070626L (ja)
TW (1) TWI397228B (ja)
WO (1) WO2006016118A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016163009A (ja) * 2015-03-05 2016-09-05 旭化成エレクトロニクス株式会社 赤外線発光素子

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417126A (en) * 2004-08-09 2006-02-15 Qinetiq Ltd Method for fabricating lateral semiconductor device
US9396941B2 (en) * 2010-09-17 2016-07-19 The United States Of America, As Represented By The Secretary Of The Navy Method for vertical and lateral control of III-N polarity
US8994123B2 (en) 2011-08-22 2015-03-31 Gold Standard Simulations Ltd. Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US9373684B2 (en) 2012-03-20 2016-06-21 Semiwise Limited Method of manufacturing variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US9263568B2 (en) 2012-07-28 2016-02-16 Semiwise Limited Fluctuation resistant low access resistance fully depleted SOI transistor with improved channel thickness control and reduced access resistance
US9190485B2 (en) 2012-07-28 2015-11-17 Gold Standard Simulations Ltd. Fluctuation resistant FDSOI transistor with implanted subchannel
US9269804B2 (en) 2012-07-28 2016-02-23 Semiwise Limited Gate recessed FDSOI transistor with sandwich of active and etch control layers
CN103078018A (zh) * 2013-01-30 2013-05-01 武汉迪源光电科技有限公司 一种led外延结构
CN108565205B (zh) * 2013-03-15 2022-09-27 鲁道夫技术公司 光声基底评估系统和方法
US9012276B2 (en) 2013-07-05 2015-04-21 Gold Standard Simulations Ltd. Variation resistant MOSFETs with superior epitaxial properties
JP6103241B2 (ja) * 2013-11-20 2017-03-29 ソニー株式会社 発光素子
CN104269739B (zh) * 2014-10-20 2017-03-22 中国电子科技集团公司第四十四研究所 一种低成本大功率半导体基横模激光器芯片结构
US11049939B2 (en) 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
US10014373B2 (en) 2015-10-08 2018-07-03 International Business Machines Corporation Fabrication of semiconductor junctions
DE102017101877B4 (de) 2017-01-31 2022-02-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Einzelphotonenquelle, Verfahren zur Herstellung einer Einzelphotonenquelle und Methode zur kontrollierten Erzeugung von Photonen
US11373696B1 (en) 2021-02-19 2022-06-28 Nif/T, Llc FFT-dram

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5004698A (en) * 1985-12-05 1991-04-02 Santa Barbara Research Center Method of making photodetector with P layer covered by N layer
US4855255A (en) * 1988-03-23 1989-08-08 Massachusetts Institute Of Technology Tapered laser or waveguide optoelectronic method
JPH07335550A (ja) * 1994-06-14 1995-12-22 Oki Electric Ind Co Ltd 化合物半導体薄膜の横方向ｐ−ｉ−ｎ接合形成方法
JP2865000B2 (ja) * 1994-10-27 1999-03-08 日本電気株式会社 出力導波路集積半導体レーザとその製造方法
JP2955986B2 (ja) * 1996-05-22 1999-10-04 日本電気株式会社 半導体光変調器及びその製造方法
US6052397A (en) * 1997-12-05 2000-04-18 Sdl, Inc. Laser diode device having a substantially circular light output beam and a method of forming a tapered section in a semiconductor device to provide for a reproducible mode profile of the output beam
SE9802909L (sv) * 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
GB2354368B (en) * 1999-09-14 2001-12-05 Toshiba Res Europ Ltd A photon source
DE10039433B4 (de) * 2000-08-11 2017-10-26 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
US7132676B2 (en) * 2001-05-15 2006-11-07 Kabushiki Kaisha Toshiba Photon source and a method of operating a photon source
US6831309B2 (en) * 2002-12-18 2004-12-14 Agilent Technologies, Inc. Unipolar photodiode having a schottky junction contact
GB2417126A (en) * 2004-08-09 2006-02-15 Qinetiq Ltd Method for fabricating lateral semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016163009A (ja) * 2015-03-05 2016-09-05 旭化成エレクトロニクス株式会社 赤外線発光素子

Also Published As

Publication number Publication date
GB0417738D0 (en) 2004-09-08
GB0515863D0 (en) 2005-09-07
NO20070626L (no) 2007-05-09
KR20070041780A (ko) 2007-04-19
MY136199A (en) 2008-08-29
ATE433216T1 (de) 2009-06-15
CA2574591A1 (en) 2006-02-16
EP1776743B1 (en) 2009-06-03
GB2417133B (en) 2006-08-23
EP1776743A1 (en) 2007-04-25
GB2417133A (en) 2006-02-15
WO2006016118A1 (en) 2006-02-16
JP4794558B2 (ja) 2011-10-19
CN101002370A (zh) 2007-07-18
GB2417126A (en) 2006-02-15
US20080087876A1 (en) 2008-04-17
HK1107727A1 (en) 2008-04-11
CN100511884C (zh) 2009-07-08
US7589347B2 (en) 2009-09-15
TWI397228B (zh) 2013-05-21
ES2328162T3 (es) 2009-11-10
DE602005014781D1 (de) 2009-07-16
TW200625742A (en) 2006-07-16

Similar Documents

Publication Publication Date Title
JP4794558B2 (ja) 横型半導体デバイスを製作する方法
KR102150819B1 (ko) 비방사 재결합을 완화하기 위한 led 측벽 프로세싱
US7208775B2 (en) Polarized radiation source using spin extraction/injection
US7732823B2 (en) Light emitting device and semiconductor device
JP3293996B2 (ja) 半導体装置
US8471352B2 (en) Practical electrically pumped photonic crystal nanocavity
US7566579B2 (en) Method of fabricating semiconductor devices with a multi-role facilitation layer
EP3255653A1 (en) Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector
US20200169063A1 (en) Diffusion blocking layer for a compound semiconductor structure
US20220190549A1 (en) Semiconductor optical signal amplifier
Miller et al. Plane-selective doped AlGaAs/GaAs double heterostructure light emitting diodes
KR101606948B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
US4989050A (en) Self aligned, substrate emitting LED
JP3967088B2 (ja) 半導体発光装置及びその製造方法
EP2592663B1 (fr) Dispositif émetteur de lumière à transistors de type p et de type n tête-bêche, et procédé de fabrication
US6993056B2 (en) Hetero laser and light-emitting source of polarized radiation
Nash et al. Lateral n–i–p junctions formed in an InSb quantum well by bevel etching
Majid et al. 1.52 µm electroluminescence from GaAs-based quantum dot bilayers
Postigo et al. Low temperature solid-source molecular-beam epitaxy growth of Al-free quantum well laser diodes using a GaP-decomposition source
Salomon et al. Telecom light-emitting diodes based on nanoconfined self-assembled silicon-based color centers
JP2002344013A (ja) 半導体発光装置
WO2024201042A1 (en) Photon emission by hot carrier injection across a lateral p-n or n-p junction
Vaccaro et al. Lateral junction photodetector grown by molecular beam epitaxy on a GaAs (311) A-oriented substrate
Mohammed GaAs-Based Quantum Dot Emitters for Telecomms and Broadband Applications
Huffaker et al. Monolithically integrated III-Sb diode lasers on Si using interfacial misfit arrays

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees