JP2008506204A - 複数のデータバス間でデータを交換する装置及びその方法 - Google Patents
複数のデータバス間でデータを交換する装置及びその方法 Download PDFInfo
- Publication number
- JP2008506204A JP2008506204A JP2007520694A JP2007520694A JP2008506204A JP 2008506204 A JP2008506204 A JP 2008506204A JP 2007520694 A JP2007520694 A JP 2007520694A JP 2007520694 A JP2007520694 A JP 2007520694A JP 2008506204 A JP2008506204 A JP 2008506204A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- function
- data buses
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Abstract
本発明は、インターフェース関連の機能を処理する少なくとも1つの制御ユニット(8.1、8.2、8.3)を備える、少なくとも2つのデータバス間でデータを交換するための装置と、対応する方法とに関する。本発明は、少なくとも2つのデータバス(2.1、2.2、2.3)間でインターフェース関連機能を同時に実行する、再構成可能なハードウェアユニットの形態で具現化された少なくとも2つの制御ユニット(8.1、8.2、8.3)を提供することを特徴とし、このインターフェース関連機能が、メッセージ経路選択機能、信号経路選択機能、信号抽出機能、プロトコル変換機能、ネットワーク管理機能、診断機能、及び/又は機能管理機能を含むことを特徴とする。他の実施形態では、各々のデータバスに対して制御ユニットを提供できる。
Description
本発明は、請求項1の前段に記載の、少なくとも2つのデータバス間でデータを交換するための装置と、その方法に関する。
公知の車両用制御ユニットは、制御ユニットの主要な制御機能及びゲートウェイ機能範囲、即ち、データ交換を行うために必要とされるインターフェース関連の機能、を両方とも実行するマイクロコントローラを備えている。このため、通常マイクロコントローラは割込み動作及びそれ以降の全ての機能範囲を順次処理するので、割込みが発生すると、マイクロコントローラの計算能力に負担がかかるのが一般的である。
特許文献1では、自動車で使用されるデータ処理支援電子制御システムの演算処理装置を開示する。この演算処理装置は、その機能構造内に、スケーラブルな演算器と、少なくとも2つの通信インターフェースを備えた車両用通信インターフェースユニットと、通信コプロセッサとを独立した構成部品として搭載する。
通信コプロセッサは、スケーラブルな演算器と車両通信インターフェースユニットとの間に接続されており、その役割は、スケーラブルな演算器と車両通信インターフェースユニットとの間のデータ通信プロセスを実行すること、及び車両通信インターフェースユニットの通信インターフェース間の直接的な通信を処理することである。
特許文献2では、ハウジング、電源、及び接続用の接点を備えた特に自動車用の電子制御ユニットについて開示する。この制御ユニットには、異なるデータネットワーク間でデータを交換するためのゲートウェイが統合される。ゲートウェイは制御ユニットのハウジングに挿入され、電源電圧及び接続用の接点を共用する。ゲートウェイ及び制御ユニットはそれぞれ個別のマイクロプロセッサ及びメモリモジュールを備えている。
特許文献3では、制御プログラムを処理するためのマイクロプロセッサを有する、輸送手段向けの汎用コンピュータアーキテクチャを開示している。コンピューティングアーキテクチャは、プロセス中に算出されるデータを記憶するための記憶手段と、輸送手段内でコンピュータとデータバスとの接続を可能にするインターフェースとを有し、コンピュータは輸送手段内に存在するステアリング装置用の制御プログラムを備え、制御命令は設備のインターフェースを介して制御対象のユニットへ転送される。コンピュータは再構成可能なハードウェアを備えている。最終的にコンピュータが取り付けられた状態では、この再構成可能なハードウェアにより、周辺コンポーネント又はインターフェースを再構成することができる。さらに、ハードウェアを再構成するためのアルゴリズムを輸送手段内の記憶手段へ送信する送信手段が提供されるので、周辺コンポーネント又はインターフェースに関連するハードウェアを再構成するプロセスが実行され得る。
特許文献4では、複数のデータバス間でデータプロトコルの変換を行うためのゲートウェイについて説明している。この文献では、FPGAが使用される。
本発明の目的は、各種データバス間でデータを交換するための装置(この装置により対応するマイクロコントローラ上の負荷が軽減される)を提供すること、及び対応するデータ変換の方法を提供することである。
本発明の上記目的は、請求項1に記載の特徴を有する少なくとも2つのデータバス間でデータを交換するための装置、及び、請求項8に記載の特徴を有する少なくとも2つのデータバス間でデータを交換するための方法によって達成される。
本発明の有利な実施形態及び発展形態が従属請求項に記載される。
本発明によれば、データを交換するための装置において、少なくとも2つの制御ユニットが、少なくとも2つのデータバス間でデータを交換するためのインターフェース関連機能を処理する再構成可能なハードウェアユニットとして具現化される。インターフェース関連機能は、メッセージ経路選択機能、信号経路選択機能、信号抽出機能、プロトコル変換機能、ネットワーク管理機能、診断機能、及び/又は機能管理機能を含む。
少なくとも2つのデータバス間でデータを交換するための装置の1つの代替実施形態では、複数の制御ユニットが再構成可能なハードウェアユニットとして具現化され、少なくとも2つのデータバス間でデータを交換するためのインターフェース関連機能を並列に処理する。制御ユニットの個数は、データを相互に交換するデータバスの個数と一致する。インターフェース関連機能は、メッセージ経路選択機能、信号経路選択機能、信号抽出機能、プロトコル変換機能、ネットワーク管理機能、診断機能、及び/又は機能管理機能を含む。
データを交換するための本発明に係る装置の実施形態により、インターフェース関連機能(また、以下では、ゲートウェイ機能又は複数のゲートウェイ機能範囲とも呼ぶ)の並列処理を有利に行うことができる。つまり、本発明では、ゲートウェイ機能範囲全体を実行し、それを並列に処理する。結果として、マイクロコントローラの負荷が軽減され、ゲートウェイ機能範囲の並列処理が、パフォーマンスの実質的な向上を保証する。
再構成可能なハードウェアユニットとしての実施形態では、実行時間中、つまり、オペレーション中に、例えば新規のハードウェアコンポーネント及び/又はソフトウェアコンポーネント等に適合させるために装置を完全に再構成することも可能である。
インターフェース関連機能の全範囲が本発明に係る装置内で実現されるので、装置はスタンドアロンモードで動作させることが可能である。
さらに、ゲートウェイ機能の並列処理により、所望のデータバスを本発明に係る装置に有利に接続することができる。
本発明に係る装置が制御ユニット内で使用されると、対応するマイクロコントローラはインターフェース割込み処理の負荷から完全に解放される。
一改良形態では、本発明に係る装置がFPGA(Field Programmable Gate Array)として具現化される。複数の制御ユニットを共通のFPGAに配置することも、少なくとも2つ以上のFPGAに個別に配置することもできる。このようなFPGAはフリップフロップ等のメモリセルを有し、このメモリセルにより、FPGAの機能を製造後に変更することもできる。これらのメモリセルは互いに自由に構成でき、様々な論理回路を構築するために導電接続部を再接続できる。
更なる改良形態では、本発明に係る装置は、少なくとも1つのデータバスに割り当てられた少なくとも1つの経路選択メモリを有する。この経路選択メモリには、割り当てられたデータバスのインターフェース関連機能に関する情報が格納される。少なくとも1つの制御ユニットがインターフェース関連機能を処理するためにこの情報を要求する。ゲートウェイ機能範囲をメモリに内に保存することにより、実行時間中でも装置の構成を変更できる。
更なる改良形態では、データバスのうちの1つに割り当てられた各々のバス制御回路に関する構成データを保持する少なくとも1つの構成メモリが提供される。
各種データバスへの適合処理を実行するため、本発明に係る装置は、例えば、いずれの場合も構成ユニット及びRx/Txハンドラを備えた少なくとも1つのバス管理ユニットを有する。
例えば、データを交換するための装置には、データバスCAN、LIN、FLEXRAY、MOST、FIREWIRE、RS232、USB、及び/又はS−ATAを接続することが可能である。
本発明に係る少なくとも2つのデータバス間でデータを交換する方法では、第1のデータバスで第1のメッセージが受信され、これと同時に、第2のデータバスで第2のメッセージが受信される。その後、第1のメッセージは第1の制御ユニットに転送され、第2のメッセージは第2の制御ユニットに転送される。各々の制御ユニットは、対応する第1又は第2の経路選択メモリから、第1のメッセージ又は第2のメッセージと対応するインターフェース機能範囲をロードし、情報を処理する。この後、第1の制御ユニットは、第1のメッセージを、第1の経路選択メモリからの格納情報に従って第2のデータバスに渡し、第2の制御ユニットは、第2のメッセージを、第2の経路選択メモリに格納された情報に従って第1のデータバスに渡す。
本発明の有利な一実施形態を図面に示し、以下に説明する。
図1は、種々のデータバス2.1、2.2、2.3上で再構成可能なデータ交換を行うための装置1を示したものである。この装置は、ASIC又はシステムオンチップ(SOC)によって実現することも、所望の再構成可能なハードウェア(FPGA(Field Programmable Gate Array)等)によって実現することもできる。装置の設計上、このモジュールに直接使用可能なメモリ資源が内部に統合されているからである。
装置1は、各種データバス2.1、2.2、及び2.3の間に、再構成可能なゲートウェイを形成する。つまり、この装置は、メッセージ経路選択機能、信号経路選択機能、信号抽出機能、プロトコル変換機能、ネットワーク管理機能、診断機能、及び/又は機能管理機能等のインターフェース関連機能を並列に処理する。図1に例示した実施形態では、各々のデータバス2.1、2.2、2.3に対して制御ユニット8.1、8.2、8.3が設けられる。つまり、制御ユニット8.1、8.2、8.3の個数が、データを相互に交換するデータバス2.1、2.2、2.3の個数に一致する。これらのデータバス2.1、2.2、2.3は、自動車又は電子的にネットワーク化された所望するあらゆるシステム内に配置することができる。各種データバス2.1、2.2、2.3又は同一タイプの複数のデータバス2.1、2.2、2.3の間で確実な通信を行う必要がある所望するあらゆる電子システムでも装置1を使用することができる。つまり、データバス2.1、2.2、2.3によって、複数のバスを接続することも、1つのバスだけを接続することもできる。各々のデータバスは、特定の物理層を有している。例えば、物理層として、CAN、LIN、FLEXRAY、MOST、FIREWIRE、RS232、USB、S−ATA等を挙げることができる。したがって、装置1は、所望するあらゆるデータバス2.1、2.2、2.3の間の接続を実現することができる。
特別な設計のため、装置1は実行時間中でもその機能範囲を変更することができる。このような変更が可能になるのは、機能範囲全体が経路選択メモリ9.1、9.2、9.3及び構成メモリ7.1、7.2、7.3に格納されるからである。つまり、ゲートウェイ機能範囲は、これらのメモリセルの記憶内容によって完全に構成することができ、実行時間中でも変更可能である。経路選択メモリ9.1、9.2、9.3の各々には、例えば、データバス2.1、2.2、2.3のゲートウェイ機能範囲に関する全情報が入っている。装置に接続された各々のデータバス2.1、2.2、2.3は、経路選択メモリ9.1、9.2、9.3にそれぞれ割り当てられている。この分割により、並列処理が確実に行われ、ゲートウェイ機能範囲の構成ファイルの生成が簡略化される。データバス2.1、2.2、2.3のうちの1つの識別情報が受信されると、それが各々の経路選択メモリ9.1、9.2、9.3のアドレスライン9A1、9B1、9C1に直接適用される。受信されたメッセージに対して何を行う必要があるかを示す符号化情報は、経路選択メモリ9.1、9.2、9.3内の該当する記憶場所9A、9B、9Cに配置される。制御ユニット8.1、8.2、8.3は、符号化された情報を復号し、該当する機能又は動作を実行する。
メッセージが、データバス2.1、2.2、2.3のうちの1つから、各々のデータバスに割り当てられたバストランシーバ3.1、3.2、3.3を介して、装置1へメッセージに着信した場合、そのメッセージは、各々のデータバスに割り当てられたバスコントローラ5.1、5.2、5.3によって読み取られバッファに格納される。該当するバスコントローラ5.1、5.2、5.3は、新しいメッセージが利用できることを、該当するデータバス2.1、2.2、2.3に対応するバス管理ユニット6.1、6.2、6.3に通知する。各々のバス管理ユニット6.1、6.2、6.3は、図2に示すように、構成ユニット6AとRx/Txハンドラ6Bとを備えている。Rx/Txハンドラは、メッセージを取り出して制御ユニット8.1、8.2、8.3に送信する。この制御ユニット8.1、8.2、8.3は、各々のデータバス2.1、2.2、2.3に割り当てられており、各々の経路選択メモリ9.1、9.2、9.3に格納された情報を参照して、該当する機能範囲の処理及び実行をする。
該当するバストランシーバ3.1、3.2、3.3は、対応するバスコントローラ5.1、5.2、5.3にシリアル又はパラレル接続されており、データバス2.1、2.2、2.3上のメッセージをA/D変換し、変換したメッセージを各々のバスコントローラ5.1、5.2、5.3にシリアル又はパラレル方式で転送する。
各々のバスコントローラ5.1、5.2、5.3は、メッセージを受信及び送信するためのバスプロトコルにも続いて処理する。バスコントローラ5.1、5.2、5.3は、各々のデータバス2.1、2.2、2.3からメッセージ又はデータを受信し、内部メモリに受信したメッセージを格納し、対応するバス管理ユニット6.1、6.2、6.3に新しいメッセージが受信され取出し可能になったことを通知する。制御ユニット8.1、8.2、8.3のうちの1つから送信対象のメッセージが、対応するバス管理ユニット6.1、6.2、6.3を介して、該当するバスコントローラ5.1、5.2、5.3へ送信された場合、バスコントローラはこのメッセージを送信するために、各々のデータバス2.1、2.2、2.3が解放されるまで内部メモリに保持する。さらに、コントローラ5.1、5.2、5.3は、リセットプロセス後に各々のデータバス2.1、2.2、2.3を再初期化するための様々な構成レジスタを備えている。リセットプロセス後は、必要な構成データが、対応する構成メモリ7.1、7.2、7.3から、対応するバス管理ユニット6.1、6.2、6.3によって読み出され、構成ユニット6Aを介して転送され、各々のバスコントローラ5.1、5.2、5.3によって受信される。これにより、経路選択メモリ9.1、9.2、9.3によって装置1の機能範囲を自由に構成できるだけでなく、構成メモリ7.1、7.2、7.3によって個々のデータバス2.1、2.2、2.3を自由に構成することもできる。
図2に示すように、各々のバス管理ユニット6.1、6.2、6.3は、各々のバスコントローラ5.1、5.2、5.3に対して構成ユニット6A及びRx/Txハンドラ6Bを備えている。リセットプロセス後、各々のバス管理ユニット6.1、6.2、6.3の構成ユニット6Aは、対応する構成メモリ7.1、7.2、7.3に格納された、各々のデータバス2.1、2.2、2.3の構成データを、対応するバスコントローラ5.1、5.2、5.3に書き込み、各々のデータバス2.1、2.2、2.3を稼動させる。各々のバス管理ユニット6.1、6.2、6.3のRx/Txハンドラ6Bは、バスコントローラ5.1、5.2、5.3から受信されたメッセージが制御デバイス8.1、8.2、8.3の各々の制御デバイスに渡されること、及び制御ユニット8.1、8.2、8.3のうちの1つから送信されるデータが各々のバスコントローラ5.1、5.2、5.3に送信されることを保証する。バスコントローラ5.1、5.2、5.3から受信されたメッセージに識別情報(ID)が使用されていない場合(例えば、該当するデータバスがメッセージ指向の転送方式ではなく、例えば時分割多重(TDM)方式を使用している場合)、Rx/Txハンドラ6Bは、各々の制御ユニット8.1、8.2、8.3でRx/Txハンドラ6Bからと認識可能な識別子を追加する。TDMメッセージが送信される場合、各々のバス管理ユニット6.1、6.2、6.3のRx/Txハンドラ6Bは各々の制御ユニット8.1、8.2、8.3によって送信された識別情報を参照して、どのタイムスロットに送信対象のメッセージを挿入すべきかを認識し、上記Rx/Txハンドラ6Bはこの情報を関連するバスコントローラ5.1、5.2、5.3に渡す。これにより、データバスに応じて、Rx/Txハンドラ6Bは、送信対象のメッセージを格納するための内部メモリ及び/又はTDM方式でのタイムスロットを備える。
並列処理のために、各々のバス管理ユニット6.1、6.2、6.3は、個別のRx/Txハンドラ6B(例えば、モジュール6に統合)を有し、受信されたメッセージ及び送信対象のメッセージを管理し、いずれの場合もそれらのメッセージをバスコントローラ5.1、5.2、5.3又は制御ユニット8.1、8.2、8.3に渡す。個々のデータバス2.1、2.2、2.3の並列処理の結果として、パフォーマンスが大幅に向上する。この場合、各々の制御ユニット8.1、8.2、8.3が、受信されたメッセージを処理する。並列処理の結果として、所望の数のデータバスを装置1に接続することが可能である。
制御ユニット8.1、8.2、8.3は、順序付け機能全体を担当する。図3に示すブロックに示すように、各々の制御ユニット8.1、8.2、8.3は、メッセージ経路選択機能8A、信号経路選択機能8B、信号抽出機能8C、プロトコル変換機能8D、ネットワーク管理機能8E、診断機能8F、及び機能管理機能8Gを有する。
メッセージ経路選択機能8Aは、データバス2.1、2.2、2.3のうちの1つから受信されたメッセージを、情報の内容を変更することなく別のデータバス2.1、2.2、2.3又は本装置のインターフェース10に渡す。
信号経路選択機能8Bは、受信されたメッセージから個々の情報項目(ビット)を抽出し、それらを新規に生成されたメッセージに挿入する。次に、この新規のメッセージは、データバス2.1、2.2、2.3のうちの所望のデータバス又はインターフェース10に送信される。
信号抽出機能8Cは、受信されたメッセージから個々の情報項目(ビット)を抽出して、それらの情報項目を更に処理するためにインターフェース10に送信する。
プロトコル変換機能8Dは、異なるプロトコルを使用しているデータバス2.1、2.2、2.3の間での通信を保証する。これにより、異なるデータバス2.1、2.2、2.3の間の互換性が保証される。プロトコル変換機能8Dは、異なるデータバスのプロトコルを適合させるとともに、Rx/Txハンドラ6Bで実行不可能な追加のタスク(例えば、転送速度が異なるデータバス2.1、2.2、2.3のメッセージのバッファ処理)を実行する。
ネットワーク管理機能8Eは、特に、自動車内での特別なタスクを実行する。例えば、当業者には公知のOSEKIVDXネットワーク管理仕様書に記載されるタスク等である。
診断機能8Fは、バス固有の診断メッセージを管理し、格納される機能範囲に従って各種の機能を実行する。
機能管理機能8Gは、該当する制御ユニット8.1、8.2、8.3の個々の機能の間の相互作用等を調整する。機能管理機能8Gは、例えば送信動作が異なるデータバス間でのメッセージ経路選択機能8A、信号経路選択機能8B、及び/又は診断機能8Fの実行中に、プロトコル変換機能8Dを自動的に起動する。さらに、機能管理機能8Gは、各々の制御ユニット8.1、8.2、8.3とインターフェース10との間で行われる通信を調整する。機能管理機能は、実行時間中に行うことができるメモリ7及び/又はメモリ9の再構成を調整する。これにより、オペレーション中に、メッセージ経路選択8A、信号経路選択8B、信号抽出8C、及び診断8Fに関しての装置1の機能範囲を変更できる他、データバス2.1、2.2、2.3の構成を変更できる。
各々の制御ユニット8.1、8.2、8.3は、該当するRx/Txハンドラ6Bによって受信されたメッセージを取り出し、その中に含まれる識別情報を参照して識別する。識別情報を使用することで、各々の制御ユニット8.1、8.2、8.3は、メッセージに対応する機能範囲を、対応する経路選択メモリ9.1、9.2、9.3から並列に読み出すことが可能である。制御ユニット8.1、8.2、8.3は、該当する経路選択メモリ9.1、9.2、9.3から読み出された機能範囲に基づいて、該当する機能(例えば、メッセージ経路選択8A、信号経路選択8B、信号抽出8C、ネットワーク管理8E、及び/又は診断8F、場合によってはプロトコル変換8D)を実行する。
装置1のインターフェース10は、外部周辺装置11との接続、又は同じ再構成可能なハードウェア、ASIC又はSOC内にある更なる機能ユニット12との接続を形成する。ゲートウェイ機能は、外部周辺装置11又は更なる機能ユニット12によって、初期化中又は実行時間中に変更が可能である。更に、異なるデータバス2.1、2.2、2.3からのデータを、更なる機能ユニット12と交換するためにもインターフェースが使用される。データの交換中は、メッセージ全体を交換すること又は個々の信号情報項目だけを交換することも可能である。
インターフェース10は、通常、接続される内部機能ユニット又は外部機能ユニットに対して個別に適合させられる。インターフェースと更なるモジュールとの間の情報交換は、例えば、デュアルポートRAM等の共用メモリの形態によって(外部マイクロコントローラが接続される場合)、又はバスブリッジによって行うことができる。
以下に、装置1のゲートウェイ機能の並列処理について、メッセージ経路選択の例を使用して説明する。データバス2.1及び2.2上で、バストランシーバ3.1、3.2を使用して、メッセージが同時に受信される。これらのメッセージは、2つのバストランシーバ3.1、3.2から、装置1の各々のバスコントローラ5.1、5.2に渡される。バスコントローラ5.1、5.2は、これらのメッセージをいずれの場合も内部メモリに格納し、新規メッセージが受信されて取出し可能な状態にあることを、各々のデータバス2.1、2.2に対応するバス管理ユニット6.1、6.2に通知する。バス管理ユニット6.1、6.2内の各々のRx/Txハンドラ6Aは、これらのメッセージを取り出して、データバス2.1、2.2に対応する各々の制御ユニット8.1、8.2に転送する。各々の制御ユニット8.1、8.2は、受信したメッセージの識別情報を使用して、実行すべき、経路選択メモリ9.1、9.2のメモリセル9A、9B、9C(各々のデータバス2.1、2.2に対応)に存在するゲートウェイ機能を確認する。経路選択メモリセル9A、9B、9C内に格納された「メッセージ経路選択機能」に関する復号化された情報に基づいて、制御ユニット8.1、8.2は、各々のメッセージを、各々の対象データバス2.1、2.2、2.3に対応するRx/Txハンドラ6Bに転送する。対象データバス2.1、2.2、2.3のRx/Txハンドラ6Bは、対象データバス2.1、2.2、2.3の対応するバスコントローラ5.1、5.2、5.3に該当するメッセージを送信する。
対応するバスコントローラ5.1、5.2、5.3は、各々のバストランシーバ3.1、3.2、3.3を介して該当するメッセージを送信するために、各々のデータバス2.1、2.2、2.3が解放されるまでこのメッセージを内部メモリに格納する。
少なくとも2つのデータバス間でデータを交換するための本発明に係る装置は、インターフェース関連機能(メッセージ経路選択機能、信号経路選択機能、信号抽出機能、プロトコル変換機能、ネットワーク管理機能、診断機能、及び/又は機能管理機能)を並列処理するために再構成可能なハードウェアユニットとして具現化された制御ユニットを少なくとも1つ備える。これにより、対応するマイクロコントローラのパフォーマンスが、特に自動車内の制御ユニットの場合に向上する。並列処理を確実に行うために、代替の実施形態では制御ユニットの個数が、本発明に係る装置を介してデータを相互に交換するデータバスの個数と一致する。
Claims (8)
- 少なくとも2つのデータバス(2.1、2.2、2.3)の間でデータを交換するための装置であって、
前記データバス間でメッセージを受信及び送信するためのバスプロトコルを処理し、内部にそれぞれのデータバス(2.1、2.2、2.3)からの前記メッセージ又はデータを格納する内部メモリを有する、それぞれのバスに対応するバスコントローラ(5.1、5.2、5.3)と、
一方のデータバスから他方のデータバスに、及びその逆に、信号経路選択機能及び/又はプロトコル変換機能を実行するために、前記受信したメッセージを制御ユニット(8.1、8.2、8.3)に渡す、それぞれのバスに対応するバス管理ユニット(6.1、6.2、6.3)とを有する装置において、
それぞれの制御ユニット(8.1、8.2、8.3)が、並列に接続された他の制御ユニットのうちの1つと並列で経時的に、前記信号経路選択機能及び/又は前記プロトコル変換機能を前記データバス(2.1、2.2、2.3)の間で処理するハードウェアユニットとして具現化され、前記制御ユニット(8.1、8.2、8.3)が1つ以上の再構成可能なハードウェアユニットとして具現化されることを特徴とする装置。 - 前記制御ユニット(8.1、8.2、8.3)は、少なくとも2つのデータバス(2.1、2.2、2.3)の間でデータを交換するための前記インターフェース関連機能を同時に処理し、制御ユニット(8.1、8.2、8.3)の個数が、データを相互に交換するデータバス(2.1、2.2、2.3)の個数と一致することを特徴とする請求項1に記載の装置。
- 前記装置(1)の一部分はFPGA(Field Programmable Gate Array)として具現化され、前記制御ユニット(8.1、8.2、8.3)が共通のFPGA上に配置されるか、少なくとも2つのFPGA上に別々に配置されることを特徴とする請求項1に記載の装置。
- 少なくとも1つの経路選択メモリ(9.1、9.2、9.3)が、少なくとも1つのデータバス(2.1、2.2、2.3)に割り当てられ、この経路選択メモリには、前記インターフェース関連機能を処理するために、前記少なくとも1つの制御ユニット(8.1、8.2、8.3)によって要求される、前記割り当てられたデータバス(2.1、2.2、2.3)の前記インターフェース関連機能に関する情報が格納されることを特徴とする請求項1〜3のいずれか一項に記載の装置。
- 少なくとも1つの構成メモリ(7.1、7.2、7.3)が、前記データバス(2.1、2.2、2.3)のうちの1つにそれぞれ割り当てられるバス制御回路(5.1、5.2、5.3)の構成データを含むことを特徴とする請求項1〜4のいずれか一項に記載の装置。
- 少なくとも1つのバス管理ユニット(6.1、6.2、6.3)が、構成ユニットとRx/Txハンドラとを有することを特徴とする請求項1〜5のいずれか一項に記載の装置。
- 前記データバス(2.1、2.2、2.3)が、CAN、LIN、FLEXRAY、MOST、FIREWIRE、RS232、USB、及び/又はS−ATAであることを特徴とする請求項1〜6のいずれか一項に記載の装置。
- 少なくとも2つのデータバス(2.1、2.2)の間でデータを交換するための方法であって、
前記データバス(2.1、2.2)間でメッセージを受信及び送信するステップと、
前記それぞれのデータバス(2.1、2.2、2.3)から受信した前記メッセージ又はデータを内部メモリに格納し、一方のデータバスから他方のデータバスに、及びその逆に、信号経路選択機能及び/又はプロトコル変換機能を実行するために、前記受信したメッセージを制御ユニット(8.1、8.2、8.3)に渡すステップと、を含む方法において、
前記データバス(2.1、2.2、2.3)の間での前記信号経路選択機能及び/又は前記プロトコル変換機能が、並列に接続される他の制御ユニットのうちの1つと並列に経時的に処理されること、前記制御ユニット(8.1、8.2、8.3)の前記ハードウェアは、ハードウェア記述言語によって構成される1つ以上の再構成可能なハードウェアユニットとして具現化され、そのハードウェアは、信号経路選択機能及び/又はプロトコル変換機能を備えた更なる制御ユニット(8.1、8.2、8.3)が追加されるように構成されることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200410033761 DE102004033761A1 (de) | 2004-07-13 | 2004-07-13 | Vorrichtung und Verfahren zum Datenaustausch auf mehreren Bussystemen |
PCT/EP2005/006833 WO2006005427A1 (de) | 2004-07-13 | 2005-06-24 | Vorrichtung und verfahren zum datenaustausch auf mehreren bussystemen |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008506204A true JP2008506204A (ja) | 2008-02-28 |
Family
ID=34971571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007520694A Pending JP2008506204A (ja) | 2004-07-13 | 2005-06-24 | 複数のデータバス間でデータを交換する装置及びその方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1766522A1 (ja) |
JP (1) | JP2008506204A (ja) |
DE (1) | DE102004033761A1 (ja) |
WO (1) | WO2006005427A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006055512A1 (de) | 2006-05-24 | 2007-11-29 | Robert Bosch Gmbh | Mehrprozessor-Gateway |
JP2008306425A (ja) * | 2007-06-07 | 2008-12-18 | Sumitomo Wiring Syst Ltd | 車載ゲートウェイ装置 |
JP2008312024A (ja) * | 2007-06-15 | 2008-12-25 | Auto Network Gijutsu Kenkyusho:Kk | 中継接続ユニット |
FR2933054A3 (fr) * | 2008-06-26 | 2010-01-01 | Renault Sas | Architecture de reseau de communication amelioree pour vehicule |
DE102011002632A1 (de) * | 2011-01-13 | 2012-07-19 | Sb Limotive Company Ltd. | Batteriemanagementeinheit mit einer Vielzahl von Überwachungseinheiten |
DE102011085787A1 (de) * | 2011-11-04 | 2013-05-08 | Sb Limotive Company Ltd. | Batteriemanagementeinheit mit einer Vielzahl von Überwachungs-IC Chips |
EP2665227B1 (de) * | 2012-05-18 | 2014-09-24 | Vector Informatik GmbH | Flexray-Gateway und Verfahren zum Betreiben eines Flexray-Gateways |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0259786A1 (de) * | 1986-09-12 | 1988-03-16 | Xmit Ag | Auf einer Steckkarte für einen Mikrocomputer angeordnete Schnittstelle mit bestimmbaren Protokollen |
US5671355A (en) * | 1992-06-26 | 1997-09-23 | Predacomm, Inc. | Reconfigurable network interface apparatus and method |
DE19600644C1 (de) * | 1996-01-10 | 1997-04-24 | Bosch Gmbh Robert | Schaltungsanordnung für in einem Kraftfahrzeug anordbare Funktionsmodule |
DE19750662C2 (de) * | 1997-11-15 | 2002-06-27 | Daimler Chrysler Ag | Prozessoreinheit für ein datenverarbeitungsgestütztes elektronisches Steuerungssystem in einem Kraftfahrzeug |
DE19819569B4 (de) * | 1998-04-30 | 2005-09-22 | Siemens Ag | Elektronischer Schaltkreis für die Umwandlung von Daten |
US6233641B1 (en) * | 1998-06-08 | 2001-05-15 | International Business Machines Corporation | Apparatus and method of PCI routing in a bridge configuration |
DE19954377C2 (de) * | 1999-11-12 | 2003-04-17 | Airbus Gmbh | Datenübertragungssystem für Luftfahrzeuge |
DE10139610A1 (de) * | 2001-08-11 | 2003-03-06 | Daimler Chrysler Ag | Universelle Rechnerarchitektur |
DE10218448A1 (de) * | 2002-04-25 | 2003-11-13 | Opel Adam Ag | Elektronisches Steuergerät |
US6996659B2 (en) * | 2002-07-30 | 2006-02-07 | Lsi Logic Corporation | Generic bridge core |
-
2004
- 2004-07-13 DE DE200410033761 patent/DE102004033761A1/de not_active Withdrawn
-
2005
- 2005-06-24 WO PCT/EP2005/006833 patent/WO2006005427A1/de not_active Application Discontinuation
- 2005-06-24 EP EP05755624A patent/EP1766522A1/de not_active Withdrawn
- 2005-06-24 JP JP2007520694A patent/JP2008506204A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1766522A1 (de) | 2007-03-28 |
DE102004033761A1 (de) | 2006-02-09 |
WO2006005427A1 (de) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8625615B2 (en) | PCI express switch, PCI express system, and network control method | |
US8301821B2 (en) | Communication module for connecting a serial bus to a plurality of system buses | |
US9146890B1 (en) | Method and apparatus for mapped I/O routing in an interconnect switch | |
JP2008506204A (ja) | 複数のデータバス間でデータを交換する装置及びその方法 | |
WO2012023149A2 (en) | Multi-root input output virtualization aware switch | |
US7827343B2 (en) | Method and apparatus for providing accelerator support in a bus protocol | |
US11714776B2 (en) | Enabling a multi-chip daisy chain topology using peripheral component interconnect express (PCIe) | |
JP2008310832A (ja) | 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 | |
JP2012080379A (ja) | 半導体データ処理装置及びデータ処理システム | |
CN113169926B (zh) | 用于机动车的模块化电子控制设备以及具有这种控制设备的机动车和用于控制设备的计算模块单元 | |
JP2007034910A (ja) | マルチcpuシステム及びスケジューラ | |
CN114647602A (zh) | 一种跨芯片访问控制的方法、装置、设备及介质 | |
KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
US7206889B2 (en) | Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes | |
CN113626350A (zh) | 系统部件和系统部件的应用 | |
KR20170059685A (ko) | 오토사 기반의 차량 진단 통신 장치 및 그 방법 | |
US7350015B2 (en) | Data transmission device | |
CN114928511A (zh) | 数据处理设备及数据处理系统 | |
JP6580333B2 (ja) | Lsiチップ及びネットワークシステム | |
EP1752877A2 (en) | A processing module | |
US6985991B2 (en) | Bridge element enabled module and method | |
KR101111466B1 (ko) | 멀티-마스터 공유 리소스 시스템에 이용하기 위한 통신스티어링 | |
Luo et al. | Implementation of bootloader based on DoIP | |
US11757799B2 (en) | Line monitor device and network switch | |
US11782864B2 (en) | Reconfigurable interconnection node |