JP2008312192A - イメージ・クロックを調整する回路及び方法 - Google Patents

Abstract

【課題】電源周波数とイメージセンサの同期信号を比較し、この結果に基づき画素クロック幅を調整して、カラー・ローリングを抑制する。
【解決手段】位相比較器と、クロック制御器とタイミング発生器とを備えてなるイメージ・クロックを調整する回路で、該位相比較器は受信された電源信号と垂直同期信号との位相を比較することにより、少なくとも一位相比較信号が発生する。該クロック制御器は該位相比較信号と該垂直同期信号とを受信することにより、発生した画素クロック信号の第１のクロック幅を間歇的に調整する。該タイミング発生器は該画素クロック信号を受信することにより、発生した該垂直同期信号を微調整して、該垂直同期信号と該電源信号とを同一位相に向かわせる。
【選択図】図１

Description

発明の分野

本発明はイメージ・クロックを調整する回路及び方法に関し、特にカラー・ローリング現象を抑制するイメージ・クロックを調整する回路及び方法に関する。

発明の背景

電子視覚系統は撮像機構と、映像処理ユニットとを備えてなる。撮像機構は撮影機と照明設備とを備え、そして映像処理ユニットは映像処理器とテレビジョン・コーダと映像表示器とを備える。

撮影機の映像摘取ユニットは光センサーにより構成され、目前使用されているのは主に電荷結合素子（ＣＣＤ）及び相補型モス（ＣＭＯＳ）である。

照明設備における日光灯の発光原理は通電後両端電極により射出された電子を利用して、灯管内壁の蛍光を利用して、灯管内壁上の蛍光物を衝撃して蛍光を激発する。日光灯を使用して照明とする場合、まだその閃光問題を解決する必要がある。日光灯は交流電源の周波数（例えば６０Ｈｚ）に応じて明暗の変化を呈する。人類は視覚暫留生理現象があるために容易に日光灯の閃光状況を覚知できないが、撮影機の電荷結合素子はこの光源環境下では正確な映像を取得できない。

映像処理器の主たる目的は撮影機の電荷結合素子が伝えて来たビデオを受信してそれをディジタル映像データに転換した後、映像記憶体に記憶して、映像処理及び分析を進行することにある。映像処理器は電荷結合素子の撮影機と配合して使用しなければならないので、両者間に用いられた映像信号の規格も一致しなければならない。そして、カラー・ビデオ標準常用者は国家テレビジョン系統委員会（ＮＴＳＣ）及び位相変換（ＰＡＬ）の両種がある。

テレビジョン・コーダは映像処理器により出力されたディジタル・ビデオ信号をアナログの複合式ビデオ信号に転換するか、又は輝度と色差が分離したアナログ・テレビジョン信号に転換して、テレビジョン又は映像表示器に表示を提供する。

ＮＴＳＣ監視系統のフィールド周波数は５９．９４フィールド／ｓｅｃであり、そして電力周波数が６０Ｈｚの状況下、一般日光灯の閃光周波数は６０Ｈｚである。もし両者の間の相互関係を考慮しなかったら、日光灯の関係の下に、各フィールド中には光量の積分値が一致しないために、各フィールドＣＣＤセンサーの受光状況が不同一となり、ひいては分布の不均一を来たすので、いわゆるカラー・ローリング現象を引起し、つまり映像が周期性変化を起こしてしまう。目前通用の解決方法はいずれも外部回路上に額外素子を増加することにより外部クロック周波数を動態的に調整して、映像処理機の使用に供している。これはコストを増加するばかりでなく、精確に外部素子を調整するのも容易でない。

カラー・ローリング現象を解決する先行技術はＵＳ２００５０２５３９４１の公開文献中に開示されており、当該先行技術は受信された映像信号中から、複数の主要顔色信号を抽出し、抽出された主要顔色信号に基づいて各顔色信号の積分データを計算し、各顔色信号積分データの改変に基づいて、カラー・ローリング現象が発生を開始するのを判断する。該カラー・ローリング現象を測定したら、高速自動平衡処理で該現象を抑制する。

カラー・ローリング現象を解決する他の一先行技術はＵＳ２００５０２００７０４の公開文献中に開示されており、当該先行技術は固態映像摘取装置により、映像摘取信号を発生させ、光量検出器により該固態映像摘取装置に入射された光量を検出し、修正回路により該光量を受入れて、該光量の複数周期変化量を検出すると共に、これら周期変化量に基づいて該映像摘取信号を修正する。

以上２種の先行技術は、いずれも光源の入射光を検出するとともに、顔色の変化を分析獲得することにより摘取された映像信号を修正してカラー・ローリングの現象を抑制する。こうなると、映像処理の複雑度及び全体のコストを増加する。

要するに、如何に比較的簡易な回路及び比較的低コストで、カラー・ローリング現象を抑制するのは本発明の主要動機である。

したがって、本発明人は上記先行技術の欠失にかんがみ、鋭意試験と研究を重ねた結果、ついに本発明の「イメージ・クロックを調整する回路及び方法」を案出した。

発明の概要

本発明により提供される、イメージ・クロックを調整する回路は、受信された電源信と垂直同期信号との位相を比較することにより、少なくとも一つの位相比較信号を生ずる位相比較器と、
該位相比較信号と該垂直同期信号とを比較することにより、間歇的に、発生した画素クロック信号の第１のクロックの幅を調整するクロック制御器と、
該画素クロック信号を受信することにより、発生した該垂直同期信号を微調整して、該垂直同期信号と該電源信号とを同一位相に向わせるタイミング発生器と、を備えてなる。これにより比較的簡単な回路でカラー・ローリング現象を抑制する効果を達成する。

また、本発明により提供される、イメージ・クロックを調整する方法は、電源信号と垂直同歩信号との位相を比較することにより、少なくとも一つの位相比較信号が発生するステップと、
該位相比較信号と該垂直同期信号により、発生した画素クロック信号の第１のクロック幅を間歇的に調整するステップと、
該画素クロック信号により、発生した該垂直同期信号を微調整して、該垂直信号と該電源信号とを同一位相に向わせるステップと、を備えてなる。このようにすれば、比較的軽い経済の方法でカラー・ローリング現象を抑制する効果を達成する。

好ましい実施形態の詳細な説明

本発明により提出されたイメージ・クロックを調整する回路及び方法をより詳細に説明するために、以下数個の好適な実施例を挙げて説明する。

図１は本発明により提出されたイメージ・クロックを調整する回路の一実施例のブロック見取図である。図１中、イメージ・クロックを調整する回路３０は位相比較器３１と、クロック制御器３２と、タイミング発生器３３とを備えてなる。

位相比較器は電源信号Ｖ_ＰＳＲＣと垂直同期信号Ｖ_{ＶＳＹＮＣ}とを受信すると共に、該両個信号間の位相関係を比較することにより、少なくとも一位相比較信号Ｖ_{ＰＨＡＳＥ}が生じ、該位相比較信号Ｖ_{ＰＨＡＳＥ}は位相差の情報を含有する。そしてＮＴＳＣカラー・ビデオ標準は一個画面の空間位置において、間挿走査の二つのフィールドで一つの完整な映像を有するフレームを表示し、各フレームは５２５走査線があり、各フィールドの周波数は５９．９４フィールド／ｓｅｃである。ＮＴＳＣのカラー・ビデオ標準を採用した場合、標準の垂直同期信号Ｖ_{ＶＳＹＮＣ}の周波数は５９．９４Ｈｚである。そして配合して使用した交流電圧の周波数が６０Ｈｚである場合、電源信号Ｖ_ＰＳＲＣの周波数も６０Ｈｚである。カラー・ローリングの現象を降下するために、標準の垂直同期信号Ｖ_{ＶＳＹＮＣ}の周波数を調整して、それを電源信号Ｖ_ＰＳＲＣの周波数と一致させるようにする。

クロック制御器３２は位相比較信号Ｖ_{ＰＨＡＳＥ}と垂直同期信号Ｖ_{ＶＳＹＮＣ}とを受信することにより、発生した画素クロック信号Ｖ_ＰＣＬＫの第１のクロック幅を間歇的に調整する。そして画面中には複数画素の表示位置が対応しており、画素クロック信号Ｖ_ＰＣＬＫは該等画素が表示する時間を制御する。画面に表示区及び遮り区があり、画素クロック信号Ｖ_ＰＣＬＫは表示区と遮り区中の該等画素位置にはクロックが対応されており、且つ画素クロック信号Ｖ_ＰＣＬＫは２フィールド中の複数走査線の間挿走査に対応している。クロック制御器３２は位相比較信号及び垂直同期信号Ｖ_{ＶＳＹＮＣ}に基づいて、電源信号Ｖ_ＰＳＲＣと垂直同期信号Ｖ_{ＶＳＹＮＣ}との間の位相関係を得ることにより、発生した画素クロック信号Ｖ_ＰＣＬＫの第１のクロック幅を間歇的に調整する。こうすれば、該等画素中の少なくとも一画素の画面中にて対応された位置の表示時間を微調整することができる。

タイミング発生器３３は画素クロック信号Ｖ_ＰＣＬＫを受信し、間歇的に第１のクロック幅を調整した結果に基づいて、発生した垂直同期信号Ｖ_{ＶＳＹＮＣ}を微調整すると共に、垂直同期信号Ｖ_{ＶＳＹＮＣ}を位相比較器とクロック制御器３２とにフィードバックして、垂直同期信号Ｖ_{ＶＳＹＮＣ}を電源信号Ｖ_ＰＳＲＣと同一位相に向かわせる。そして垂直同期信号Ｖ_{ＶＳＹＮＣ}と画面のフィールドは同一の周波数を有しており、これにより垂直同期信号Ｖ_{ＶＳＹＮＣ}又はフィールドの周波数を電源信号Ｖ_ＰＳＲＣの周波数に同期又は等しくさせる。この場合、フィールド表示周波数が日光灯閃光周波数と一致するので、カラー・ローリング現象が改善される。

図１には、クロック制御器３２は更に索引変数と索引変数値の変化可能区間が予設されており、イニシアル状態では、索引変数値を変化可能区間の中点に設定して、索引変数の一予設値を形成する。そしてクロック制御器３２が位相比較信号Ｖ_{ＰＨＡＳＥ}を分析すると共に、得られた電源信号Ｖ_ＰＳＲＣと垂直同期信号Ｖ_{ＶＳＹＮＣ}との位相関係に基づいて索引変数の値を調整する。そしてクロック制御器３２は索引変数値を利用して、発生した画素クロック信号Ｖ_ＰＣＬＫの第１のクロック幅を間歇的に調整する。

その中の一索引変数値の調整方法は、電源信号Ｖ_ＰＳＲＣの位相が垂直同期信号Ｖ_{ＶＳＹＮＣ}の位相の前を超越すると、索引変数の値を減少し、そして電源信号Ｖ_ＰＳＲＣの位相が垂直同期信号Ｖ_{ＶＳＹＮＣ}の位相からおくれると、索引変数の値を増加する。また他の一索引変数値の調整方法は、電源信号Ｖ_ＰＳＲＣの位相が垂直同期信号Ｖ_{ＶＳＹＮＣ}の位相の前を超越すると、索引変数の値を増加し、そして電気信号Ｖ_ＰＳＲＣの位相が垂直同期信号Ｖ_{ＶＳＹＮＣ}の位相からおくれると、索引変数の値を減少する。例を挙げると、索引変数値を設定する変化可能区間は［０〜Ｎ−１］であり、その中、動態調整可能な階数は合計Ｎ階あり、Ｎは偶数であり、イニシアル状態では、索引変数の設定値はＮ／２である。そしてクロック制御器の検出により電源信号Ｖ_ＰＳＲＣの位相が垂直同期信号Ｖ_{ＶＳＹＮＣ}の位相の前を超越したと知ると、索引変数の値を１減ずる。また、クロック制御器３２の検出により電源信号Ｖ_ＰＳＲＣ位相が垂直同期信号Ｖ_{ＶＳＹＮＣ}の位相からおくれていると知ると、索引変数の値を１加える。

次に、イメージ・クロックを調整する回路３０の他の配置方式を説明する。図２は本発明による、イメージ・クロックを調整する回路の他の実施例のブロック見取図である。図１と図２中の同一符号は同一の名称と機能を有し、そして図２における回路４０の配置方式の特徴は、クロック制御器３２とタイミング発生器３３とを一つの装置に合併したことにある。つまり、イメージ・クロックを調整する回路４０は位相比較器３１と整合クロック処理器３４とを備えてなる。位相比較器３１は受信された電源信号Ｖ_ＰＳＲＣと垂直同期信号Ｖ_{ＶＳＹＮＣ}の位相とを比較して、少なくとも一位相比較信号Ｖ_{ＰＨＡＳＥ}を生ずる。そして整合クロック処理器３４は位相比較信号Ｖ_{ＰＨＡＳＥ}と垂直同期信号Ｖ_{ＶＳＹＮＣ}とを受信することにより、第１の出力端において発生した画素クロック信号Ｖ_ＰＣＬＫの第１のクロック幅を間歇的に調整し、且つ第２の出力端において発生した垂直同期信号Ｖ_{ＶＳＹＮＣ}を微調整して、垂直同期信号Ｖ_{ＶＳＹＮＣ}と電源信号Ｖ_ＰＳＲＣを同一位相に向かわせる。

図３は本発明の位相比較器における一実施例の回路見取図である。図３において、位相比較器３１は第１のフリップフロップ３１１と、第２のフリップフロップ３１２と、ナンド・ゲート３１３とを備え、且つ第１の位相比較信号Ｖ_ＵＰ又は第２の比較信号Ｖ_ＤＮが発生する。第１のフリップフロップ３１１のクロック入力端ＣＬＫは電源信号Ｖ_ＰＳＲＣを受信し、そのリセット入力端ＲＳＴはリセット信号Ｖ_{ＲＳＴ＿Ｎ}を受信することにより、第１、第２の位相比較信号Ｖ_ＵＰ・Ｖ_ＤＮ中の第１の位相比較信号Ｖ_ＵＰが発生する。第２フリップフロップ３１２のクロック入力端ＣＬＫは垂直同期信号Ｖ_{ＶＳＹＮＣ}を受信し、そのリセット入力端ＲＳＴはリセット信号Ｖ_{ＲＳＴ＿Ｎ}を受信することにより、第１、第２の位相比較信号Ｖ_ＵＰ、Ｖ_ＤＮ中の第２の位相比較信号Ｖ_ＤＮを発生する。ナンド・ゲート３１３は第１の位相比較信号Ｖ_ＵＰと第２の位相比較信号Ｖ_ＤＮを受信することにより、リセット信号Ｖ_{ＲＳＴ＿Ｎ}が発生する。その中、第１の位相比較信号Ｖ_ＵＰ及び第２の位相比較信号Ｖ_ＤＮは電源信号Ｖ_ＰＳＲＣと垂直同期信号Ｖ_{ＶＳＹＮＣ}との間の位相関係を反映する。

図３中、電源信号Ｖ_ＰＳＲＣの位相が垂直同期信号Ｖ_{ＶＳＹＮＣ}の位相を超出すると、発生した第１の位相比較信号Ｖ_ＵＰは第１のパルスを有し、そして電源信号Ｖ_ＰＳＲＣの位相が垂直同期信号Ｖ_{ＶＳＹＮＣ}からおくれると、発生した第２の位相比較信号Ｖ_ＤＮは第２のパルスを有する。

図４は本発明の、イメージ・クロックを調整する回路の応用系統の中の一実施例のブロック見取図である。図４における、イメージ・クロックを調整する回路の応用系統５０はイメージ・クロックを調整する回路３０を基本構造とし、しかる後周辺装置を拡充して得たものであり、図４と図１中の同一符号は同一の名称と機能を有する。図４において、イメージ・クロックを調整する回路の応用系統５０は、イメージ・クロックを調整する回路３０と、格子化器（Ｆｏｒｍａｔｔｅｒ）５１と、振動器５２と、映像摘取装置５３と、カラー映像処理器５４と、テレビジョン・コーダ５５と、映像表示器５６とを備えてなる。

イメージ・クロックを調整する回路３０は位相比較器３１と、クロック制御器３２と、タイミング発生器３３とを備えてなり、回路３０の説明は図１の説明と同一である。他に、図４においてタイミング発生器３３は更に画素クロック信号Ｖ_ＰＣＬＫに基づいて映像摘取制御信号Ｖ_ＲＣＬＫが発生し、映像摘取装置５３が映像を摘取する時の参考クロックとして用いられる。

格式化器５１は交流電圧ＡＣを受入れることにより電源信号Ｖ_ＰＳＲＣが発生すると共に、位相比較器３１に、同一周波数の交流電圧Ｖ_ＡＣ及び電源信号Ｖ_ＰＳＲＣを提供する。本実施例において、交流電圧Ｖ_ＡＣの標示周波数は６０Ｈｚであるが実際の周波数は６０Ｈｚに固定されていず、いくらかの変動がある。

上述イメージ・クロックを調整する回路３０はこのいくらかの周波数変動に適応できると共に、垂直同期信号Ｖ_{ＶＳＹＮＣ}と電源信号Ｖ_ＰＳＲＣを同一位相に向かわせる。

振動器５２は主クロックＶ_ＭＣＬＫが発生すると共に、クロック制御器３２及びテレビジョン・コーダ５５に提供する。クロック制御器３２は主クロック信号Ｖ_ＭＣＬＫの周期を参考して、発生した画素クロック信号Ｖ_ＰＣＬＫの第１のクロック幅を間歇的に調整する。当然、主クロック信号Ｖ_ＭＣＬＫの周波数は変化しない。画素クロック信号Ｖ_ＰＣＬＫについては、第１のクロック幅を未調整の状態下において、不同ＣＣＤセンサーの種類により、主クロック信号Ｖ_ＭＣＬＫの周波数は画素クロック信号Ｖ_ＰＣＬＫの２倍、３倍又はその他整数倍である。クロック制御器３２が画素クロック信号Ｖ_ＰＣＬＫの第１のクロック幅を調整する必要がある場合、主クロック信号Ｖ_ＭＣＬＫの周期を単位として第１のクロック幅を調整する。

本実施例中の映像摘取装置５３はＣＣＤセンサーを備える。映像摘取装置５３は映像摘取制御信号Ｖ_ＲＣＬＫを受信して、映像摘取制御信号Ｖ_ＲＣＬＫ中のクロックに基づいて映像を摘取すると共に、映像摘取信号Ｖ_ＰＩＣＫを生ずる。

カラー映像処理器５４は映像摘取信号Ｖ_ＰＩＣＫと画素クロック信号Ｖ_ＰＣＬＫとを受信することにより、映像後処理信号Ｖ_ＰＯＳＴが発生する。テレビジョン・コーダ５５は映像後処理信号Ｖ_ＰＯＳＴ、主クロック信号Ｖ_ＭＣＬＫ及び画素クロック信号Ｖ_ＰＣＬＫを受信することにより、表示駆動信号Ｖ_ＴＶを発生して映像表示器５６に提供する。

図５（ａ）、図５（ｂ）及び図５（ｃ）は画素クロック信号が画面に対応する配置図である。図５（ａ）、図５（ｂ）及び図５（ｃ）において、画素クロック信号Ｖ_ＰＣＬＫにより制御される画面６０は表示区６１及び遮り区６２を備え、そして遮り区６２は更に、上子遮り区６２１と、下子遮り区６２２と、右子遮り区６２３と、右中子遮り区６２４と、右下子遮り区６２５とに区分される。主クロック信号Ｖ_ＭＣＬＫの周期は固定的であり、画素クロック信号Ｖ_ＰＣＬＫは主クロック信号Ｖ_ＭＣＬＫの周期を参考して、画面６０の循環走査を制御する。図５（ａ）のように、まだ間歇的に画素クロック信号Ｖ_ＰＣＬＫが第１のクロック幅を調整していない状態下では画素クロック信号Ｖ_ＰＣＬＫの周期は主クロック信号Ｖ_ＭＣＬＫ周期の２倍である。図５（ｂ）に示すように、クロック制御器３２は画面６０の少なくとも一遮り区が対応する少なくとも一遮りクロック区間において、発生した画素クロック信号Ｖ_ＰＣＬＫの第１のクロック幅を間歇的に調整する。もし第Ｋの走査線に所在する子遮り区中の少なくとも一画素が対応するクロックの幅を調整する場合、対応するクロックの幅は、本来主クロック信号Ｖ_ＭＣＬＫ周期の２倍であるのが、その他整数倍に変更する。

次に、画素クロック信号Ｖ_ＰＣＬＫ第１のクロック幅を間歇的に調整する好適な実施例を説明する。前言に示すように、クロック制御器３２は索引変数及び索引変数値の変化可能区間を予設して、受信された該位相比較信号Ｖ_{ＰＨＡＳＥ}を分析すると共に、得られた電源信号Ｖ_ＰＳＲＣと垂直同期信号Ｖ_{ＶＳＹＮＣ}との位相関係に基づいて、索引変数の値を調整する。引き続き、クロック制御器３２は索引変数の値と画面６０の循環走査規格に基づいて、該画面の少なくとも一子遮り区が対応する少なくとも一遮りクロック区間において、画素クロック信号Ｖ_ＰＣＬＫの第１のクロック幅を間歇的に調整する。

クロック制御器３２は索引変数の目前値に基づいて、少なくとも一子遮り区中の少なくとも一画素を選択して対応するクロックの幅を調整する。そして索引変数の予設値を参考し、索引変数の一変動値が右上子遮り区６２３と右下下子遮り区６２５との調整を介して第１の画素が対応するクロックの幅を調整して垂直同期信号Ｖ_{ＶＳＹＮＣ}と電源信号Ｖ_ＰＳＲＣとを同一位相に向かわせる場合、優先的に上子遮り区６２３と右下子遮り区６２５中の第１の画素を選択すると共に、画素クロック信号Ｖ_ＰＣＬＫ中該第１の画素により対応される時の第２のクロック幅を調整する。

図５（ｃ）に示すように、変動値が比較的大きく、右上子遮り区６２３及びに右下子遮り区６２５を調整しただけでは、垂直同期信号Ｖ_{ＶＳＹＮＣ}及び電源信号Ｖ_ＰＳＲＣを同一位相にすることができない場合、行を単位として右上子遮り区６２３、右中子遮り区６２４及び右下子遮り区６２５中の少なくとも一第２の画素を選択して、画素クロック信号Ｖ_ＰＣＬＫ中の該第２の画素が対応するクロックの第３のクロック幅を調整する。処理を完成していない剰余変動値に対しては、右上子遮り区６２３及び右下子遮り区６２５中の少なくとも一第３の画素を選択して、画素クロック信号Ｖ_ＰＣＬＫ中該第３の画素が対応するクロックの第４のクロック幅を調整する。

続いて、本発明により提出された、イメージ・クロックを調整する方法を説明する。この方法は、先ず、電源信号Ｖ_ＰＳＲＣと垂直同期信号Ｖ_{ＶＳＹＮＣ}との位相を比較することにより少なくとも一位相比較信号Ｖ_{ＰＨＡＳＥ}が発生するステップと、次に、該位相比較信号Ｖ_{ＰＨＡＳＥ}と垂直同期信号Ｖ_{ＶＳＹＮＣ}とを利用して、発生された画素クロック信号Ｖ_ＰＣＬＫの第１のクロック幅を間歇的に調整するステップと、しかる後、画素クロック信号Ｖ_ＰＣＬＫを利用して、発生した垂直同期信号Ｖ_{ＶＳＹＮＣ}を微調整して、垂直同期信号Ｖ_{ＶＳＹＮＣ}と電源信号Ｖ_ＰＳＲＣとを同一位相に向かわせるステップと、を備えてなる。

本発明の特点は、ディジタル回路の技術を利用してクロックの幅を動態調整することにより、映像系統の垂直同期信号及び証明用の日光灯用電源周波数を一致させ、ひいてはＣＣＤセンサーの受光に差異の情形が生ずるのを回避し、効果的にカラー・ローリングの問題を解決する。動態的に画素クロック信号のクロック幅を調整することにより、変動を要するクロック幅を妥善的に少なくとも一子遮り区の各走査線に分配することができる。これにより大幅にカラー・ローリング現象を降下することができる。

要するに本発明のイメージ・クロックを調整する回路及び方法は確実に本発明のアイデアにより設定された効果を達成することができる。ところで、ここで強調すべきは、上記実施例は本発明の一好適な実施例に過ぎず、本発明の技術的思想はこれに限定されない。言うなれば、本出願の添付クレームの範囲を逸脱しない限り、当業者による単純な設計変更、付加、修飾、置換等はいずれも本発明の技術的範囲に属する。

本発明のイメージ・クロックを調整する回路の一実施例のブロック見取図である。 本発明のイメージ・クロックを調整する回路の他の一実施例のブロック見取図である。 本発明の位相比較器の中の一実施例の回路見取図である。 本発明のイメージ・クロックを調整する回路の応用系統の中の一実施例のブロック見取図である。 本発明の画素クロック信号が画面に対応する配置図である。 本発明の画素クロック信号が画面に対応する配置図である。 本発明の画素クロック信号が画面に対応する配置図である。

符号の説明

３０、４０：イメージ・クロックを調整する回路 ３１：位相比較器 ３２：クロック制御器 ３３：タイミング発生器 ３４：整合クロック処理器 Ｖ_ＰＳＲＣ：電源信号 Ｖ_{ＶＳＹＮＣ}：垂直同期信号 Ｖ_{ＰＨＡＳＥ}：位相比較信号 Ｖ_ＰＣＬＫ：画素クロック信号 ５０：イメージ・クロックを調整する回路の応用系統 ５１：格子化器 ５２：振動器 ５３：映像摘取装置 ５４：カラー映像処理器 ５５：テレビジョン・コーダ ５６：映像表示器 Ｖ_ＲＣＬＫ：映像摘取制御信号 Ｖ_ＡＣ：交流電圧 Ｖ_ＭＣＬＫ：主クロック信号 Ｖ_ＰＩＣＫ：映像摘取信号 Ｖ_ＰＯＳＴ：映像後処理信号 Ｖ_ＴＶ：表示駆動信号 ３１１：第１のフリップフロップ ３１２：第２のフリップフロップ ３１３：ナンド・ゲート Ｖ_ＵＰ：第１の位相比較信号 Ｖ_ＤＮ：第２の位相比較信号 Ｖ_{ＲＳＴ＿Ｎ}：リセット信号 ６０：画面 ６１：表示区 ６２：遮り区 ６２１：上子遮り区 ６２２：下子遮り区 ６２３：右上子遮り区 ６２４：右中子遮り区 ６２５：右下子遮り区

Claims (11)

1. 受信された電源信号と垂直同期信号との位相を比較して、少なくとも一位相比較信号が発生する位相比較器と、
   前記位相比較信号と前記垂直同期信号とを受信することにより、発生した画素クロック信号の第１のクロック幅を間歇的に調整するクロック制御器と、
   前記画素クロック信号を受信することにより、発生した前記垂直同期信号を微調整して、該垂直同期信号と該電源信号とを同一位相に向かわせるタイミング発生器と、
   を備えてなるイメージ・クロックを調整する回路。
2. 前記位相比較器は更に、
   そのクロック入力端が前記電源信号を受信し、そしてそのリセット入力端がリセット信号を受信することにより前記位相比較信号中の第１の比較信号が発生する第１のフリップフロップと、
   そのクロック入力端が前記垂直同期信号を受信し、そしてそのリセット入力端が前記リセット信号を受信することにより、前記位相比較信号中の第２の位相比較信号が発生する第２のフリップフロップと、
   前記第１の位相比較信号と前記第２の位相比較信号とを受信することにより前記リセット信号が発生し、その中該第１の位相比較信号と該第２の位相比較信号とが該電源信号と該垂直同期信号との間の位相関係を反映し、そして該電源信号の位相が垂直同期信号の位相の前を超出する場合、該第１の位相比較信号は第１のパルスを有すると共に、該電源信号の位相が該垂直同期信号の位相からおくれた場合、該第２の位相比較信号は第２のパルスを有するナンド・ゲートと、
   を備えてなる請求項１記載のイメージ・クロックを調整する回路。
3. 前記クロック制御器は更に索引変数と該索引数値の変化可能区間を予設して、イニシアル状態において、該索引変数の値を該変化可能区間の中点に設定し、
   前記クロック制御器は前記位相比較信号を分析して、得られた前期電源信号と前記垂直同期信号との位相関係により、該索引変数の値を調整し、
   前記クロック制御器は該索引変数の値を利用して、発生した前期画素クロック信号の第１のクロック幅を間歇的に調整する、
   請求項１記載のイメージ・クロックを調整する回路。
4. 前記クロック制御器はさらに、主クロック信号を受信して該主クロック信号の周期を参考することにより、前記第１のクロック幅を間歇的に調整し、且つ
   前記タイミング発生器生器は更に映像摘取制御信号が発生し、
   前記イメージ・クロックを調整する回路は更に、
   前記映像摘取制御信号を受信することにより映像摘取信号が発生する映像摘取装置と、
   前記映像摘取信号と前記画素クロック信号とを受信することにより映像後処理信が発生するカラー映像処理器と、
   前記映像後処理信号、前記主クロック信号及び前記画素クロック信号を受信することにより、表示駆動信号が発生するテレビジョン・コーダと、を備えてなる、請求項１記載のイメージ・クロックを調整する回路。
5. 前記画素クロック信号は画面を制御する循環走査に用いられ、前記クロック制御器は画面の少なくとも一子遮り区が対応する少なくとも一遮りクロック区間において、発生した該画素クロック信号の該第１のクロック幅を間歇的に調整し、
   前記垂直同期信号と前記画面とのフィールド表示は同一の周波数を有し、
   前記垂直同期信号は前記位相比較器と前記クロック制御器にフィードバックする、
   請求項１記載のイメージ・クロックを調整する回路。
6. （ａ）電源信号と垂直同期信号との位相を比較することにより、少なくとも一位相比較信号が発生するステップと、
   （ｂ）前記位相比較信号と前記垂直同期信号とを利用して、発生した画素クロック信号の第１のクロック幅を間歇的に調整するステップと、
   （ｃ）前記画素クロック信号の微調整を利用して発生した前記垂直同期信号により、該垂直同期信号と該電源信号を同一位相に向かわせるステップと、
   を備えてなるイメージ・クロックを調整する方法。
7. ステップ（ａ）において、前記位相比較信号は第１の位相比較信号と第２の位相比確信号を備えてなり、
   前記電源信号の位相が前記垂直同期信号の位相の前を超出する場合、前記第１の位相比較信号は第１のパルスを有し、
   そして前記電源信号の位相が前記垂直同期信号の位相からおくれると、前記第２の位較信号は第２のパルスを有する、
   請求項６記載のイメージ・クロックを調整する方法。
8. 前記ステップ（ｂ）は、
   （ｂ１）前記位相比較信号を分析すると共に、得られた前期電源信号と前記垂直同期信号との位相関係に基づいて、索引変数の値を調整するステップと、
   （ｂ２）前記索引変数値と画面の循環走査規格とに基づいて、該画面の少なくとも一子遮り区が対応する少なくとも一遮りクロック区間において、前記画素クロック信号の第１のクロック幅を間歇的に調整するステップとを備えてなり、その中、
   前記電源信号の位相が前記垂直同期信号の位相の前を超出すると、該索引変数の値を減少し、そして該電源信号の位相が該重直同期信号の位相からおくれると、該索引変数の値を増加し、そしてステップ（ｂ）は更に、
   前記索引変数と前記索引変数値の一変化可能区間を予設するステップと、
   イニシアル状態において前記索引変数の値を前記変化可能区間の中点に設定するステップと、
   更に主クロック信号の周期を参考して、前記第１のクロック幅を間歇的に調整するステップと、を備えてなる、
   請求項６記載のイメージ・クロックを調整する方法。
9. 前記ステップ（ｂ２）において、前記子遮り区は右上子遮り区と、右中子遮り区と、右下子遮り区とを備え、且つステップ（ｂ２）は更に、
   （ｂ２１）前記索引変数の値に基づいて前記右上子遮り区と前記右下子遮り区中の少なくとも一第１の画素を選択して、前期画素クロック信号中該第１の画素が対応するクロックの第２のクロック幅を調整するステップを備えてなる、
   請求項８記載のイメージ・クロックを調整する方法。
10. ステップ（ｂ２）において、前記子遮り区は右上子遮り区と、右中子遮り区と、右下子遮り区とを備え、そしてステップ（ｂ２）は更に、
    （ｂ２１）前記索引変数の値に基づき、行を単位として前記右上子遮り区、前記右中子遮り区及び前記子遮り区中の少なくとも一第２の画素を選択して、前期画素クロック信号中前記第２の画素が対応するクロックの第３のクロック幅を調整するステップと、
    （ｂ２２）ステップ（ｂ２１）中まだ処理を完成していない剰余変動値に対し、前記右上子遮り区及び前記右下子遮り区中の少なくとも一第３の画素を選択して、延期画素クロック信号中該３の画素が対応するコックの第４のクロック幅を調整するステップと、
    を備えてなる請求項８記載のイメージ・クロックを調整する方法。
11. 受信された電源信号と垂直同期信号との位相を比較することにより少なくとも一位相比較信号が発生する位相比較器と、
    前記位相比較信号と前記垂直同期信号とを受信することにより、第１の出力端で発生した画素クロック信号の第１のクロック幅を間歇的に調整すると共に、その第２の出力端で発生した垂直同期信号を微調整して該垂直同期信号と該電源信号を同一位相に向かわせる整合クロック処理器と、
    を備えてなるイメージ・クロックを調整する回路。

Images