JP2008311863A - 多入力多出力増幅器とこれを用いたアクティブインダクタ、フィルタ及び無線通信装置 - Google Patents

Abstract

【課題】対称３相信号のような対称多相信号を増幅できる多入力多出力の非反転増幅器を提供する。
【解決手段】和が一定のｎ（ｎ≧３）個の入力電圧信号をそれぞれ受けるｎ個の外部入力端子１１〜１３と、ｎ個の増幅ユニット３１と、増幅されたｎ個の出力電圧信号をそれぞれ出力するｎ個の外部出力端子２１〜２２とを有し、増幅ユニットは増幅ユニット毎に異なる組み合わせのｎ−１個の端子と接続されるｎ−１個の内部入力端子３１１，３１２、内部入力端子からの入力電圧信号を電流信号に変換して出力するｎ−１個の電圧−電流変換器３１４，３１５、及び電圧−電流変換器３１４，３１５からの電流信号を加算した加算電流信号を出力電圧信号に変換して外部出力端子２１〜２３へ導く負荷Ｒを有する。
【選択図】 図１

Description

この発明は、特に複素数信号のようなアナログベクトル信号を扱う多入力多出力増幅器とこれを用いたアクティブインダクタ、フィルタ及び無線通信装置に関する。

２００５年現在の無線通信分野においては、信号を振幅と位相の両方について変調する方式が多く採用されている。このために多くの場合、同相（in-phase）信号（Ｉ信号という）と直交相（quadrature-phase）信号（Ｑ信号という）と呼ばれる直交２信号を用いている。

１９９５年頃は、例えば集積回路上にフィルタを形成する場合、Ｉ信号及びＱ信号共にシングルエンド方式（信号線とグラウンド間の電圧を信号として扱う回路方式）が採られていた。非特許文献１には、シングルエンド方式のフィルタの例が示されている。

２０００年以降は、Ｉ信号及びＱ信号共に差動方式（プラスの信号線とマイナスの信号線との間の電圧を信号として扱う回路方式）が採られることが多くなっている。非特許文献２には、差動方式のフィルタの例が示されている。

シングルエンド方式の利点は、差動方式と比較して部品点数が少ないことである。１９９０年代の通信方式は伝送レートが低く、大きなキャパシタを必要としたため、いくつかのキャパシタは集積回路の外付け部品として回路ボード上に実装されていた。外付け部品の数は可能な限り少ない方が低コストされるので、シングルエンド方式が望ましい。

しかしながらシングルエンド方式では、電源電圧、グラウンド電位とは別に、アナログの基準電圧としてアナロググランド電位を集積回路内部の各増幅器に供給する必要がある。この場合、アナロググランド電位には信号電流が流れ込むため、電流駆動能力（電流供給能力及び／又は電流吸収能力）が高いアナロググラウンド用バッファアンプを用いる必要がある。当該バッファアンプの出力インピーダンスが高いと、アナロググランド電位が信号電流によって変動する。この変動は、例えばＩ信号からＱ信号への信号漏洩の原因となったり、出力から入力への信号漏洩の原因となったりする。後者の信号漏洩は、回路の発振という問題を引き起こす。

２０００年以降の無線通信方式は、高速データ伝送のために広帯域化され、従って比較的容量の小さいキャパシタが用いるようになってきた。ほとんどの部品がチップ上に集積可能となり、それによって差動方式が採用されることが多くなった。差動方式はプラス端子とマイナス端子に、大きさが等しく、極性が逆の電圧をそれぞれ載せて、増幅などを行う。仮想的にプラス端子の電圧とマイナス端子の電圧との平均値がアナロググランド電位の役割を果たす。プラス端子から出力された電流はマイナス端子に流れ込むため、アナロググランド端子を用意する必要はない。差動方式では、シングルエンド方式で必要であったアナロググランド用バッファアンプは不要であるため、消費電力はシングルエンド方式より小さくなる。このため現在では、ほとんど差動方式が採用されている。

半導体微細加工技術の進展により、半導体チップの単位面積当たりのコストが上昇するに従って、アナログ回路、特にアナログ回路内の受動素子が、チップ面積の大きな割合を占めるようになってきている。このため半導体チップにおける、受動素子の占める面積の削減は、コスト削減のために重要な課題となっている。

シングルエンド方式は部品点数が少ないという点において、チップ面積とコストの削減に有利ではある。反面、シングルエンド方式は先述のようにアナロググランド電位を各回路ブロックに供給するために、電流駆動能力が高いアナロググラウンド用バッファアンプを必要とするので、消費電力が増大してしまう。

一方、差動方式はシングルエンド方式では必要であったアナロググランド用バッファアンプは不要であり、消費電力が小さくなる利点はある。反面、差動方式はシングルエンド方式に比較して部品点数が増大し、コストが高くなってしまう。

一方、特許文献１には複数の入力信号（例えば、対称３相信号）をそれぞれ増幅して複数の出力信号を得る増幅ユニットと、入力信号の平均である共通モード入力に対して出力信号の平均である共通モード出力が持つ共通モード利得を、各入力信号と共通モード入力との差である差動モード入力に対して各出力信号と共通モード出力の差である複数の差動モード出力が持つ差動モード利得より小さく設定するように構成された共通モード利得低減回路を有する増幅器が開示されている。

特許文献１の増幅器では、例えば２次元信号を対称３相信号として表現して増幅を行い、かつ上記のような共通モード利得低減回路を設けることによって、差動方式と同様に、アナロググランド電位を供給する必要がなく、かつ部品数を差動方式より少なくできる。
M. Koyama, T. Arai, H. Tanimoto, Y. Yoshida, "A 2.5-V active low-pass filter using all-n-p-n Gilbert cells with a 1-Vp-p range", IEEE Journal of Solid-State Circuits, Vol. 28, No. 12, Dec. 1993, pp. 1246 − 1253. T. Itakura, T. Ueno, H. Tanimoto, A. Yasuda, R. Fujimoto, T. Arai, H. Kokatsu, "A 2.7-V, 200-kHz, 49-dBm, stopband-IIP3, low-noise, fully balanced gm-C filter IC", IEEE Journal of Solid-State Circuits, Vol. 34, No. 8, Aug. 1999, pp. 1155 − 1159. 特開２００７−０４３４８９号公報

差動方式では、信号線を入れ替えることによって反転増幅器も非反転増幅器も簡単に実現される。一方、特許文献１の増幅器は対称３相信号のような対称多相信号を増幅することができるが、シングルエンド方式と同じように反転増幅器となる。

増幅器の用途等によっては非反転増幅器が必要となることがあり、対称多相信号を増幅する増幅器についても非反転増幅器としても実現できることが望まれる。特許文献１の増幅器を２段用いれば非反転増幅器を実現できる。しかし増幅段の増加は消費電力の増大を招くのみならず、回路の安定性を確保するために動作周波数を制限する必要が生じる。

本発明は、対称３相信号のような対称多相信号を増幅可能な非反転増幅器を提供することを目的とする。また、非反転増幅器を用いて広帯域化及び低消費電力化を可能とするアクティブインダクタ、フィルタ及び無線通信装置を提供することを目的とする。

本発明の一観点によると、電圧の和が一定のｎ（ｎ≧３）個の入力電圧信号をそれぞれ受けるｎ個の外部入力端子と；ｎ個の増幅ユニットと；増幅されたｎ個の出力電圧信号をそれぞれ出力するｎ個の外部出力端子と；を具備し、前記増幅ユニットは、前記ｎ個の外部入力端子のうち前記増幅ユニット毎に異なる組み合わせのｎ−１個の端子と接続されるｎ−１個の内部入力端子と、前記内部入力端子からの入力電圧信号を電流信号に変換して出力するｎ−１個の電圧−電流変換器と、前記電流信号を加算した加算電流信号を前記出力電圧信号に変換して前記外部出力端子へ導く負荷と、を有する非反転増幅器が提供される。

本発明の第２の観点によると、電圧の和が一定のｎ（ｎ≧３）個の入力電圧信号をそれぞれ受けるｎ個の外部入力端子と；ｎ個の増幅ユニットと；増幅されたｎ個の出力電圧信号をそれぞれ出力するｎ個の外部出力端子と；を具備し、前記増幅ユニットは、前記外部入力端子のうち前記増幅ユニット毎に異なる１個の端子に接続される１個の非反転入力端子と、前記外部入力端子のうち残りのｎ−１個の端子と接続されるｎ−１個の反転入力端子と、前記非反転入力端子からの入力電圧信号を第１電流信号に変換する１個の第１電圧−電流変換器と、前記反転入力端子からの入力電圧信号をそれぞれ第２電流信号に変換するｎ−１個の第２電圧−電流変換器と、前記第２電流信号を電流加算した加算電流信号と前記第１電流信号との差電流信号を前記出力電圧信号に変換して前記外部出力端子へ導く負荷と、を有する非反転増幅器が提供される。

以下、図面を参照しながら本発明の幾つかの実施形態について詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に従うｎ入力ｎ出力非反転増幅器、特に３入力３出力非反転増幅器３０を示している。すなわち、本実施形態はｎ＝３の例である。増幅器３０は、３個の外部入力端子１１，１２及び１３、３個の外部出力端子２１，２２及び２３、及び３個の増幅ユニット３１，３２及び３３を有する。外部入力端子１１，１２及び１３には、電圧の平均値が一定の入力電圧信号（Ｖａ，Ｖｂ及びＶｃとする）が入力される。本実施形態では、このような入力電圧信号Ｖａ，Ｖｂ及びＶｃを対称３相信号という。

増幅ユニット３１，３２及び３３は、ｎ−１＝２個の内部入力端子及び１個の内部出力端子を有する。すなわち、増幅ユニット３１は内部入力端子３１１及び３１２と内部出力端子３１３を有し、増幅ユニット３２は内部入力端子３２１及び３２２と内部出力端子３２３を有し、増幅ユニット３３は内部入力端子３３１及び３３２と内部出力端子３３３を有する。

増幅ユニット３１，３２及び３３のそれぞれの内部入力端子は、外部入力端子１１，１２及び１３のうち増幅ユニット３１，３２及び３３毎に異なる組み合わせのｎ−１＝２個の端子と接続される。例えば、増幅ユニット３１の内部入力端子３１１及び３１２は外部入力端子１２及び１３に接続され、増幅ユニット３２の内部入力端子３２１及び３２２は外部入力端子１１及び１３に接続され、増幅ユニット３３の内部入力端子３３１及び３３２は外部入力端子１１及び１２に接続される。従って、増幅ユニット３１には入力電圧信号Ｖａ，Ｖｂ及びＶｃのうちＶｂ及びＶｃが入力され、増幅ユニット３２にはＶａ及びＶｃが入力され、増幅器３３にはＶａ及びＶｂが入力される。

増幅ユニット３１，３２及び３３にそれぞれ入力された２個の入力電圧信号は、電圧−電流変換器によって電流に変換され、さらに電流加算される。例えば、増幅ユニット３１は電圧−電流変換器３１４及び３１５と負荷Ｒを有する。電流変換器３１４及び３１５は、図１の例ではＮ型ＭＯＳトランジスタＭ１及びＭ２が用いられる。トランジスタＭ１及びＭ２のゲートは内部入力端子３１１及び３１２に接続され、ソース端子は基準電位点であるグラウンドに接続され、ドレイン端子は内部出力端子３１３に共通に接続されると共に、負荷Ｒを介して電源Ｖｄｄに接続される。従って、トランジスタＭ１及びＭ２は負荷Ｒと共にソース接地増幅器を形成する。

入力電圧信号Ｖｂ及びＶｃは、それぞれ電圧−電流変換器３１４及び３１５によって電流信号に変換される。電圧−電流変換器３１４及び３１５のそれぞれの出力端子（トランジスタＭ１及びＭ２のドレイン端子）は互いに接続され、これによって電圧−電流変換器３１４及び３１５から出力される電流信号の電流加算が実現される。電流加算によって得られる加算電流信号は負荷Ｒによって電圧信号（出力電圧信号）に変換され、内部出力端子３１３へ導かれる。ここでは、負荷Ｒとして抵抗を用いているが、カレントミラー回路のようなアクティブ負荷を用いてもよい。

増幅ユニット３２及び３３も、増幅ユニット３１と同様に構成される。従って、増幅ユニット３２では入力電圧信号Ｖａ及びＶｃをそれぞれ電圧−電流変換して得られる電流信号を加算した加算電流信号が出力電圧信号に変換され、内部出力端子３２３へ導かれる。同様に、増幅器３３では入力電圧信号Ｖａ及びＶｂをそれぞれ電圧−電流変換して得られる電流信号を加算した加算電流信号が出力電圧信号に変換され、内部出力端子３３３へ導かれる。増幅ユニット３１，３２及び３３の内部出力端子３１１，３２１及び３３３からの出力電圧信号は、外部出力端子２１，２２及び２３へ導かれる。

差動方式が２つの入力信号の平均値を仮想的な基準電位（アナロググランド）としているのと同様に、図１の非反転増幅器３０に入力される入力電圧信号Ｖａ，Ｖｂ及びＶｃである対称３相信号も、３信号の平均値を仮想的な基準電位としている。すなわち、Ｖａ，Ｖｂ及びＶｃの電圧の平均値は基準電位（一般には０電位）である。この平均値は（Ｖａ＋Ｖｂ＋Ｖｃ）／３＝０であり、すなわちＶａ，Ｖｂ及びＶｃの和は、Ｖａ＋Ｖｂ＋Ｖｃ＝０である。本実施形態では、このような３相対称信号の特性に着目し、Ｖａの反転信号−ＶａとしてＶｂ＋Ｖｃを利用し、同様にＶｂの反転信号−ＶｂとしてＶａ＋Ｖｃを利用し、Ｖｃの反転信号−ＶｃとしてＶａ＋Ｖｂを利用する。

トランジスタを用いる基本の増幅器は、ソース接地増幅器やエミッタ接地増幅器に代表されるような反転増幅器である。しかしながら、後述するアクティブインダクタを実現する場合などには、非反転増幅器が必要となることがある。差動信号（対称２相信号）を増幅する差動増幅器は、信号線の入れ替えによって反転増幅器及び非反転増幅器のいずれも実現できる。しかし、対称３相信号のような対称多相信号を扱う多入力多出力の非反転増幅器の実現法は知られていない。前述したように、特許文献１に開示された多入力多出力増幅器を２段接続すれば、このような非反転増幅器を実現できるが、２段増幅器では消費電力が増大し、また安定性確保のために広帯域化が難しくなる。

図１に示す本実施形態の非反転増幅器３０では、前述のように入力電圧信号Ｖａ，Ｖｂ及びＶｃの平均値が（Ｖａ＋Ｖｂ＋Ｖｃ）／３＝０、すなわち和がＶａ＋Ｖｂ＋Ｖｃ＝０一定であることを利用して、増幅ユニット３１，３２及び３３により−Ｖａ＝Ｖｂ＋Ｖｃ，−Ｖｂ＝Ｖａ＋Ｖｃ及び−Ｖｃ＝Ｖａ＋Ｖｂをそれぞれ増幅する。図１の例では、増幅ユニット３１，３２及び３３はＭＯＳトランジスタＭ１及びＭ２と負荷Ｒによるソース接地増幅器を形成しているから、入力電圧信号を位相反転して増幅する反転増幅器として機能する。従って、増幅ユニット３１，３２及び３３の出力電圧信号として、ｋＶａ，ｋＶｂ及びｋＶｃ（ただし、ｋは増幅率であり、正の実数である）なる信号、すなわち入力電圧信号Ｖａ，Ｖｂ及びＶｃと同相の電圧信号が得られるので、図１の増幅器３０全体は３入力３出力非反転増幅器として機能する。

このように本実施形態によれば、１段の構成で対称３相信号に対する非反転増幅器３０を実現できる。従って、この非反転増幅器３０を用いることにより、広帯域化及び低消費電力化が可能な３端子アクティブインダクタ、さらに３端子アクティブインダクタを用いる３端子フィルタを実現することができる。

図１ではＭＯＳトランジスタを用いたが、ＭＯＳトランジスタをバイポーラトランジスタに置き換えてもよいことはいうまでもない。この場合、ＭＯＳトランジスタのゲート端子、ドレイン端子及びソース端子とバイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子とをそれぞれ対応させればよい。このようにＭＯＳトランジスタとバイポーラトランジスタを相互に置き換えることができることは、以降の実施形態においても同様である。ゲート端子とベース端子を総称して制御端子、ドレイン端子とコレクタ端子を総称して第２主端子、ソース端子とエミッタ端子を総称して第２主端子と呼ぶこともある。

（第２の実施形態）
図２は、本発明の第２の実施形態に従う４入力４出力非反転増幅器４０を示している（ｎ＝４）。増幅器４０は３つの外部入力端子１１，１２，１３及び１４、３つの外部出力端子２１，２２，２３及び２４、及び３つの増幅ユニット４１，４２，４３及び４４を有する。外部入力端子１１，１２，１３及び１４には、平均値が一定の入力電圧信号（Ｖａ，Ｖｂ，Ｖｃ及びＶｄとする）が入力される。

増幅ユニット４１，４２，４３及び４４は、ｎ−１＝３個の内部入力端子及び１個の内部出力端子を有する。増幅ユニット４１，４２，４３及び４４のそれぞれの内部入力端子は、外部入力端子１１，１２，１３及び１４のうち増幅ユニット４１，４２，４３及び４４毎に異なる組み合わせのｎ−１＝３個の端子と接続される。すなわち、増幅ユニット４１の内部入力端子４１１，４１２及び４１３は外部入力端子１２，１３及び１４に接続され、増幅ユニット４２の内部入力端子４２１，４２２及び４２３は外部入力端子１１，１３及び１４に接続され、増幅ユニット４３の内部入力端子４３１，４３２及び４３３は外部入力端子１１，１２及び１４に接続され、増幅ユニット４４の内部入力端子４４１，４４２及び４４３は外部入力端子１１，１２及び１３に接続される。従って、増幅ユニット４１には入力電圧信号Ｖａ，Ｖｂ，Ｖｃ及びＶｄのうちＶｂ，Ｖｃ及びＶｄが入力され、増幅ユニット４１には入力電圧信号Ｖａ，Ｖｂ，Ｖｃ及びＶｄのうちＶｂ，Ｖｃ及びＶｄが入力され、増幅ユニット４２にはＶａ，Ｖｃ及びＶｄが入力され、増幅ユニット４３には入力電圧信号Ｖａ，Ｖｂ及びＶｄが入力され、増幅ユニット４４には入力電圧信号Ｖａ，Ｖｂ及びＶｃが入力される。

増幅ユニット４１，４２，４３及び４４は、基本的に図１に示した増幅ユニット３１，３２及び３３と同様であり、例えば３個の電圧−電流変換器と１個の負荷を有する。増幅ユニット４１，４２，４３及び４４にそれぞれ入力された３個の入力電圧信号は、電圧−電流変換器によって電流信号に変換された後に電流加算され、さらに電流加算信号が出力電圧信号に変換される。

すなわち、増幅ユニット４１ではＶｂ，Ｖｃ及びＶｄに対応する電流加算信号が出力電圧信号に変換されて内部出力端子４１４へ導かれる。増幅ユニット４２ではＶａ，Ｖｃ及びＶｄに対応する電流加算信号が出力電圧信号に変換されて内部出力端子４２４へ導かれる。増幅ユニット４３ではＶａ，Ｖｂ及びＶｄに対応する電流加算信号が出力電圧信号に変換されて内部出力端子４３４へ導かれる。増幅ユニット４４ではＶａ，Ｖｂ及びＶｃに対応する電流加算信号が出力電圧信号に変換されて内部出力端子４４４へ導かれる。増幅ユニット４１，４２，４３及び４４の内部出力端子４４１４，４２４，４３４及び４４４からの出力電圧信号は、外部出力端子２１，２２，２３及び２４へ導かれる。

仮に、Ｉ／Ｑ直交信号のような２次元のベクトル信号を４信号として扱うとすると、２つの差動信号があればよいので、信号線を入れ替えるだけで反転信号や非反転信号を得ることができる。しかし、４つの信号ａ，ｂ，ｃ及びｄが図３に示すような３次元ベクトルを示す場合、各信号ａ，ｂ，ｃ及びｄの電圧（Ｖａ，Ｖｂ，Ｖｃ及びＶｄ）が示す座標軸はばらばらであり、反転信号は存在しない。

本実施形態では第１の実施形態で説明した対称３相信号の場合と同様、４相の入力電圧信号Ｖａ，Ｖｂ，Ｖｃ及びＶｄの電圧の平均値が（Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｄ）／４＝０、つまり電圧の和がＶａ＋Ｖｂ＋Ｖｃ＋Ｖｄ＝０である特徴を利用して反転信号を得る。すなわち、Ｖａ，Ｖｂ，Ｖｃ及びＶｄの反転信号−Ｖａ＝Ｖｂ＋Ｖｃ＋Ｖｄ，−Ｖｂ＝Ｖａ＋Ｖｃ＋Ｖｂ，−Ｖｃ＝Ｖａ＋Ｖｂ＋Ｖｂ及び−Ｖｄ＝Ｖａ＋Ｖｂ＋Ｖｃを増幅ユニット４１，４２，４３及び４４によって増幅することにより、１段構成の４入力４出力非反転増幅器４０を実現することができる。

（第３の実施形態）
図４は、本発明の第３の実施形態に従う３入力３出力非反転増幅器を示している。増幅器５０は、ｎ＝３個の外部入力端子１１，１２及び１３、３個の外部出力端子２１，２２及び２３、及び３個の増幅ユニット５１，５２及び５３を有する。第１の実施形態と同様に、外部入力端子１１，１２及び１３には、電圧の平均値が一定（電圧の和が一定）の入力電圧信号（Ｖａ，Ｖｂ及びＶｃとする）が入力される。

増幅ユニット５１，５２及び５３は、１個の非反転入力端子とｎ−１＝２個の反転出力端子及び１個の内部出力端子を有する。すなわち、増幅ユニット５１は非反転入力端子５１１と反転入力端子５１２及び５１３と内部出力端子５１４を有し、増幅ユニット５２は非反転入力端子５２１と反転入力端子５２２及び５２３と内部出力端子５２４を有し、増幅ユニット５３は非反転入力端子５３１と反転入力端子５３２及び５３３と内部出力端子５３４を有する。

増幅ユニット５１，５２及び５３の非反転入力端子５１１，５２１及び５３１は、増幅ユニット５１，５２及び５３毎に異なる１個の外部入力端子にそれぞれ接続される。これに伴い、反転入力端子５１２，５１３，５２２，５２３，５３２及び５３３は、残りのｎ−１個の外部入力端子に接続される。すなわち、非反転入力端子５１１，５２１及び５３１は外部入力端子１１，１２及び１３にそれぞれ接続される。反転入力端子５１２及び５１３は外部入力端子１２及び１３に接続され、反転入力端子５２２及び５２３は外部入力端子１１及び１３に接続され、反転入力端子５３２及び５３３は外部入力端子１１及び１２に接続される。

増幅ユニット５１の非反転入力端子５１１に入力された入力電圧信号Ｖａは、電圧−電流変換器（例えば、Ｎ型ＭＯＳトランジスタＭ１１を含むソース接地増幅器）により電流信号に変換され、反転入力端子５１２及び５１３に入力された入力電圧信号Ｖｂ及びＶｃは、電圧−電流変換器（例えば、Ｎ型ＭＯＳトランジスタＭ１２及びＭ１３をそれぞれ含むソース接地増幅器）により電流信号に変換される。

トランジスタＭ１１，Ｍ１２及びＭ１３のゲート端子は内部入力端子５１１，５１２及び５１３にそれぞれ接続され、Ｍ１１，Ｍ１２及びＭ１３のソース端子は電流源ＣＳに接続される。Ｍ１１，Ｍ１２及びＭ１３のドレイン端子は、アクティブ負荷であるカレントミラー回路に接続される。カレントミラー回路はＰ型ＭＯＳトランジスタＭ１４，Ｍ１５及びＭ１６を含む。ここで、ダイオード接続されたトランジスタＭ１１のドレイン端子及びゲート端子はカレントミラー回路の電流入力端であり、トランジスタＭ１２及びＭ１３の共通ドレイン端子はカレントミラー回路の電流出力端である。

トランジスタＭ１１のドレイン電流信号は、カレントミラー回路によって折り返され、カレントミラー回路の電流出力端より出力される。一方、トランジスタＭ１２及びＭ１３のドレイン電流信号は、トランジスタＭ１２及びＭ１３のドレイン端子が互いに接続されることによって電流加算される。カレントミラー回路の電流出力端とトランジスタＭ１２及びＭ１３の共通ドレイン端子は、内部出力端子５１４に共通に接続されている。従って、内部出力端子５１４からトランジスタＭ１２及びＭ１３のドレイン電流信号を加算した電流加算信号と、トランジスタＭ１１のドレイン電流信号との差電流信号を電流−電圧変換した出力電圧信号ｋ｛Ｖａ−（Ｖｂ＋Ｖｃ）｝＝ｋ２Ｖａが得られる。ただし、ｋは増幅率である。

同様に、増幅ユニット５２においては内部出力端子５２４からｋ｛Ｖｂ−（Ｖａ＋Ｖｃ）｝＝ｋ２Ｖｂが得られ、増幅ユニット５３においては内部出力端子５３４からｋ｛Ｖｃ−（Ｖａ＋Ｖｃ）｝＝ｋ２Ｖｃが得られる。増幅ユニット５１，５２及び５３の内部出力端子５１４，５２４及び５３４からの出力電圧信号は、外部出力端子２１，２２及び２３へ導かれる。

このように本実施形態においても、第１の実施形態と同様に対称３相信号に対する１段構成の非反転増幅器５０を実現できる。また、この非反転増幅器５０は全ての増幅ユニット５１，５２及び５３に全ての対称３相信号（Ｖａ，Ｖｂ及びＶｃ）を入力すると共に、Ｖａ，Ｖｂ及びＶｃのための電圧−電流変換器であるトランジスタＭ１１，Ｍ１２及びＭ１３の共通ソース端子に接続した電流源ＣＳにより、Ｍ１１，Ｍ１２及びＭ１３の電流を一定値に制限している。このため共通モード利得を小さく抑える、すなわち共通モード除去比を高くでき、共通モード変動が小さい出力電圧信号を得ることができる。

（第４の実施形態）
図５は、本発明の第４の実施形態に従う２段構成の３入力３出力反転増幅器６０を示している。この反転増幅器６０は、縦続に接続された３入力３出力非反転増幅器６１と３入力３出力反転増幅器６２を有し、入力段の３入力３出力非反転増幅器６１として図１に示した非反転増幅器３０または図４に示した非反転増幅器５０が用いられる。入力段の非反転増幅器６１の外部出力端子２１，２２及び２３は、出力段の反転増幅器６２の入力端子７１，７２及び７３に接続され、反転増幅器６２の出力端子８１，８２及び８３が３入力３出力反転増幅器６０の出力端子となる。

出力段の反転増幅器６２は、例えば図６に示すようなＰＭＯＳトランジスタＭ２１，Ｍ２２及びＭ２３によるソース接地増幅器が用いられる。トランジスタＭ２１，Ｍ２２及びＭ２３のゲート端子は入力端子７１，７２及び７３に接続され、Ｍ２１，Ｍ２２及びＭ２３のソース端子は電源Ｖｓｓに接続され、Ｍ２１，Ｍ２２及びＭ２３のドレイン端子は電流源ＣＳ２１，ＣＳ２２及びＣＳ２３及び出力端子８１，８２及び８３に接続される。

図５のような２段増幅器は、低い電源電圧でも比較的大きな出力信号振幅を確保できるという利点を持つ反面、寄生発振を起こしやすい。そこで、図６に示すように反転増幅器６２の入力端子７１，７２及び７３と出力端子８１，８２及び８３入出力間に位相補償用キャパシタＣ２１，Ｃ２２及びＣ２３を挿入することが望ましい。

（第５の実施形態）
図７は、本発明の第５の実施形態に従うアクティブインダクタの例として、３端子アクティブインダクタ９０を示している。３端子アクティブインダクタ９０は対称３相信号に対して機能するアクティブインダクタであり、対称３相信号が入力される３つの外部接続端子９１，９２及び９３を有する。外部接続端子９１，９２及び９３に反転増幅器９４の入力端子７１，７２及び７３が接続され、反転増幅器９４の出力端子８１，８２及び８３に非反転増幅器９５の外部入力端子１１，１２及び１３が接続される。

非反転増幅器９５として、図１に示した非反転増幅器３０、図４に示した非反転増幅器５０または図５に示した非反転増幅器が用いられる。非反転増幅器９５の外部出力端子２１，２２及び２３は、反転増幅器９４の入力端子７１，７２及び７３に接続される。

集積回路上で実現されるインダクタとして、電圧制御電流源を用いたジャイレータとキャパシタを用いるアクティブインダクタが知られている。ジャイレータを実現するには、出力電流の極性が異なる電圧制御電流源が必要である。差動回路を用いる電圧制御電流源では、信号線を入れ替えることで出力電流の極性反転が可能であるが、対称３相信号に対してはこのような手法は有効でない。これに対して、図７に示すように図１、図４または図５に示した構成の非反転増幅器９５を反転増幅器９４と縦続接続すると、対称３相信号に対してもジャイレータを実現することができ、これによって３端子アクティブインダクタ９０を実現することが可能となる。

図７において、外部接続端子９１，９２及び９３上の電圧は反転増幅器９４によって電圧−電流変換される。反転増幅器９４からの出力電流は、キャパシタＣ３１，Ｃ３２及びＣ３３によって電圧に変換される。キャパシタＣ３１，Ｃ３２及びＣ３３の端子電圧は、キャパシタの特性から周波数が高いほど信号振幅が小さくなり、かつその位相は信号電流と位相が９０°ずれる。キャパシタＣ３１，Ｃ３２及びＣ３３の端子電圧は、非反転増幅器９５によって入力端子７１，７２及び７３に電流信号としてフィードバックされる。外部接続端子９１，９２及び９３からみると、周波数が高いほど電圧の変化と比較して電流の変化が小さく、かつ、電圧と電流の位相が９０°異なる電流が流れる。

図８及び図９は、図７の３端子アクティブインダクタ９０の等価回路例を示している。図７のような３相アクティブインダクタ９０の場合、等価回路の表現法として図８のようなＹ型結線による表現と、図９のようなΔ型結線による表現がある。すなわち、図８の等価回路では外部接続端子９１，９２及び９３にインダクタＬ１１，Ｌ１２及びＬ１３の一端が接続され、Ｌ１１，Ｌ１２及びＬ１３の他端は共通に接続される。一方、図９の等価回路では、外部接続端子９１，９２及び９３間にインダクタＬ２１，Ｌ２２及びＬ２３が接続される。

（第６の実施形態）
図１０は、本発明の第６の実施形態に従う３端子フィルタ（共振回路）であり、アクティブインダクタ９０とキャパシタを用いて実現される。図７に示した３端子アクティブインダクタ９０の外部接続端子９１，９２及び９３間に、３つのキャパシタＣ４１，Ｃ４２及びＣ４３がΔ型に接続される。図１０のフィルタの等価回路は、図１１に示したようになり、アクティブインダクタ９０の図９に示した等価回路におけるインダクタンスＬ２１，Ｌ２２及びＬ２３に対してキャパシタＣ４１，Ｃ４２及びＣ４３が並列に接続される。

図１１の等価回路からも明らかなように、図１０のフィルタ（共振回路）は外部接続端子９１，９２及び９３間にＬＣ共振回路が接続されているため、直流近辺や非常に高い周波数では低いインピーダンスを呈し、共振周波数近辺の特定の周波数帯域でのみ高いインピーダンスを呈する特性を有する。

（第７の実施形態）
上述した第１乃至第６の実施形態で説明した増幅器及びフィルタは、例えば振幅と位相の両方に変調を行う無線通信装置のアナログ信号処理回路に適用できる。その場合、チップ面積を削減でき、それだけ安価に必要な機能を提供することが可能となる。

図１２は、第１乃至第６の実施形態で説明した増幅器及びフィルタを適用した本発明の第７の実施形態に係る無線通信装置（無線送受信機）を示している。まず受信側について説明すると、アンテナ１０１がＲＦ信号を受信して得られる受信信号は、高周波フィルタ１０２（例えば、帯域通過フィルタ）によって大まかなチャネル選択がなされた後、低雑音増幅器１０３に入力される。

低雑音増幅器１０３の出力信号は、ベクトル乗算器１０４に入力される。ベクトル乗算器１０４には、３相ローカル信号生成器１０５から３相ローカル信号が供給される。ベクトル乗算器１０４と３相ローカル信号生成器１０５により復調器が構成され、ベクトル乗算器１０４の出力には直流近辺の３相ベースバンド信号が現れる。

ベクトル乗算器１０４を従来の直交復調器と同様の復調器として用いる場合、ベクトル乗算器１０４のＲＦ入力端子には次式に示されるような被変調信号（変調された信号）が入力される。

ここで、Ｉ(t)は同相信号（Ｉ信号）を表し、Ｑ(t)は直交相信号（Ｑ信号）を表す。

一方、ベクトル乗算器１０４のローカル入力端子には、３相ローカル信号生成器１０５から３相ローカル信号次式に示されるような３相ローカル信号が入力される。

ベクトル乗算器１０４では、式（１）の被変調信号と式（２）の３相ローカル信号との乗算が行われる。このときベクトル乗算器１０４の出力端子に得られる出力信号の低周波成分は、次式で与えられる。

式（６）より、Ｉ信号Ｉ(t)についてはベクトル乗算器１０４の第１出力端子からの出力信号を低域通過フィルタに通すことにより取り出すことができる。Ｑ信号Ｑ(t)については、ベクトル乗算器１０４の第２及び第３出力端子からの出力信号をそれぞれ低域通過フィルタに通した後、アナログ回路またはディジタル回路からなる演算器によって、以下の計算を行えばよい。

通常のダイレクトコンバージョン受信機と同様、ベースバンドフィルタ１０６（例えば、低域通過フィルタ）によってベクトル乗算器１０４の出力信号から必要な周波数成分、例えば式（３）の低周波成分が選択的に取り出される。ベースバンドフィルタ１０６の出力信号は、ベースバンド増幅器である可変利得増幅器１０７によってアナログ−ディジタル変換に適した振幅の信号に増幅された後、アナログ−ディジタル変換器１０８に入力される。アナログ−ディジタル変換器１０８から、３相のディジタルベースバンド信号が出力される。

３相ディジタルベースバンド信号は、３相／２相変換器１０９に入力される。３相／２相変換器１０９では、例えば式（４）に示した演算によって３相ディジタルベースバンド信号が２相信号である通常のＩ及びＱの２相ディジタルベースバンド信号に変換される。２相ディジタルベースバンド信号は、ベースバンド処理部１１０に送られる。ベースバンド処理部１１０では、２相ディジタルベースバンド信号を復号して受信データ１２１を得る。

次に、送信側について説明すると、ベースバンド処理部１１０からは送信データ１２２に従って生成されるＩ及びＱの２相ディジタルベースバンド信号が出力される。２相ディジタルベースバンド信号は、２相／３相変換器１１１によって３相／２相変換器１０９の処理と逆の処理により、３相のディジタルベースバンド信号に変換される。３相ディジタルベースバンド信号は、ディジタル−アナログ変換器１１２によってそれぞれアナログ信号（アナログ変調信号）に変換される。

ディジタル−アナログ変換器１１２から出力されるアナログ変調信号は、ベースバンドフィルタ１１３（例えば、低域通過フィルタ）により高域側の不要成分が除去され、さらにベースバンド増幅器である可変利得増幅器１１４によって適当な振幅にまで増幅された後、ベクトル乗算器１１５に入力される。ベクトル乗算器１１５には、３相ローカル信号生成器１０５から３相ローカル信号が供給される。ベクトル乗算器１１５と３相ローカル信号生成器１０５により変調器が構成され、ベクトル乗算器１１５から高周波の被変調信号が出力される。

ベクトル乗算器１１５から出力される被変調信号は、高周波フィルタ（例えば、帯域通過フィルタ）１１６により高調波成分が除去される。高周波フィルタ１１６の出力信号は、電力増幅器１１７により必要な電力まで増幅された後、アンテナ１０１に供給される。これによって、アンテナ１０１からＲＦ信号が送信される。

ここで、図１〜図７で説明した増幅器は、例えば図１２中のベースバンド増幅器、すなわち可変利得増幅器１０７及び１１４に適用できる。一方、図８〜図１１で説明した３端子アクティブインダクタや３端子フィルタは、例えば図１８中のベースバンドフィルタ１０６及び１１３に適用できる。

３相の増幅器及びフィルタ回路は、振幅と位相の両方に変調を行う無線通信機器のアナログ信号処理回路として用いるとチップ面積を削減でき、それだけ安価に必要な機能を提供可能となる。また、加速度センサからの出力信号を増幅する増幅器や、不要な信号を除去するフィルタなどのアナログベクトル信号処理回路としても、差動構成の場合と比べて部品点数及び集積回路のチップ面積を削減できるので、安価な機器の提供が可能となる。

本発明の実施形態に従う非反転増幅器を用いると、簡素な回路構成で反転信号、非反転信号を得ることができるので、それだけチップ面積や消費電流を削減可能となる。チップ面積が削減できれば、それだけ安価になる。消費電力が削減できれば、電源として軽量かつ小型の電池を利用することが可能となる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明の第１の実施形態に従う３入力３出力非反転増幅器を示す回路図 本発明の第２の実施形態に従う４入力４出力非反転増幅器を示すブロック図 ３次元ベクトル空間の説明図 本発明の第３の実施形態に従う３入力３出力非反転増幅器を示す回路図 本発明の第４の実施形態に従う２段構成３入力３出力反転増幅器を示すブロック図 本発明の第４の実施形態に用いる反転増幅器の具体例を示す回路図 本発明の第５の実施形態に従うアクティブインダクタを示す回路図 図７のアクティブインダクタのＹ型等価回路を示す図 図７のアクティブインダクタのΔ型等価回路を示す図 本発明の第６の実施形態に従うフィルタ（共振回路）を示す図 図１０のフィルタのΔ型等価回路を示す図 本発明の第７の実施形態に従う無線通信装置を示すブロック図

符号の説明

１１〜１３・・・外部入力端子
２１〜２３・・・外部出力端子
３０・・・３入力２出力非反転増幅器
３１〜３３・・・増幅ユニット
３１１，３１２，３２１，３２２，３３１，３３２・・・内部入力端子
３１３，３２３，３３３・・・内部出力端子
３１４〜３１５・・・電圧−電流変換器
Ｒ・・・負荷
４０・・・４入力４出力非反転増幅器
４１〜４４・・・増幅ユニット
４１１〜４１３，４２１〜４２３，４３１〜４３３，４４１〜４４３・・・内部入力端子
４１４，４２４，４３４，４４４・・・内部出力端子
５０・・・３入力２出力非反転増幅器
５１〜５３・・・増幅ユニット
５１１〜５１３，５２１〜５２３，５３１〜５３３・・・内部入力端子
５１４，５２４，５３４・・・内部出力端子
６０・・・３入力２出力非反転増幅器
６１・・・非反転増幅器
６２・・・反転増幅器
９０・・・アクティブインダクタ
９１〜９３・・・外部接続端子
１０１・・・アンテナ
１０２・・・ＲＦフィルタ
１０３・・・低雑音増幅器
１０４・・・ベクトル乗算器
１０５・・・３相ローカル信号生成器
１０６・・・ベースバンドフィルタ
１０７・・・可変利得増幅器（ベースバンド増幅器）
１０８・・・アナログ−ディジタル変換器
１０９・・・３相／２相変換器
１１０・・・ベースバンド処理部
１１１・・・２相／３相変換器
１１２・・・ディジタル変換器
１１３・・・ベースバンドフィルタ
１１４・・・可変利得増幅器（ベースバンド増幅器）
１１５・・・ベクトル乗算器
１１６・・・高周波フィルタ
１１７・・・電力増幅器

Claims (18)

1. 電圧の和が一定のｎ（ｎ≧３）個の入力電圧信号をそれぞれ受けるｎ個の外部入力端子と；
   ｎ個の増幅ユニットと；
   増幅されたｎ個の出力電圧信号をそれぞれ出力するｎ個の外部出力端子と；を具備し、
   前記増幅ユニットは、
   前記ｎ個の外部入力端子のうち前記増幅ユニット毎に異なる組み合わせのｎ−１個の端子と接続されるｎ−１個の内部入力端子と、
   前記内部入力端子からの入力電圧信号を電流信号に変換して出力するｎ−１個の電圧−電流変換器と、
   前記電流信号を加算した加算電流信号を前記出力電圧信号に変換して前記外部出力端子へ導く負荷と、を有する非反転増幅器。
2. 前記電圧−電流変換器の各々は、前記内部入力端子に接続される制御端子、前記負荷に共通に接続される第１主端子、基準電位点に接続される第２主端子を持つトランジスタを含む請求項１記載の増幅器。
3. 電圧の和が一定のｎ（ｎ≧３）個の入力電圧信号をそれぞれ受けるｎ個の外部入力端子と；
   ｎ個の増幅ユニットと；
   増幅されたｎ個の出力電圧信号をそれぞれ出力するｎ個の外部出力端子と；を具備し、
   前記増幅ユニットは、
   前記外部入力端子のうち前記増幅ユニット毎に異なる１個の端子に接続される１個の非反転入力端子と、
   前記外部入力端子のうち残りのｎ−１個の端子と接続されるｎ−１個の反転入力端子と、
   前記非反転入力端子からの入力電圧信号を第１電流信号に変換する１個の第１電圧−電流変換器と、
   前記反転入力端子からの入力電圧信号をそれぞれ第２電流信号に変換するｎ−１個の第２電圧−電流変換器と、
   前記第２電流信号を電流加算した加算電流信号と前記第１電流信号との差電流信号を前記出力電圧信号に変換して前記外部出力端子へ導く負荷と、を有する非反転増幅器。
4. 前記増幅ユニットは電流源をさらに有し、
   前記負荷は電流入力端及び、前記外部出力端子に接続される電流出力端を持つカレントミラー回路を含み、
   前記第１電圧−電流変換器は、前記非反転入力端子に接続される制御端子、前記電流入力端に接続される第１主端子、及び前記電流源に接続される第２主端子を持つ第１トランジスタを含み、
   前記第２電圧−電流変換器は、前記反転入力端子に接続される制御端子、前記電流出力端に接続される第１主端子、及び前記電流源に共通に接続される第２主端子を持つ第２トランジスタを含む請求項３記載の増幅器。
5. 請求項１記載の非反転増幅器と；
   前記非反転増幅器と縦続に接続された反転増幅器と；を具備する増幅器。
6. 請求項３記載の非反転増幅器と；
   前記非反転増幅器と縦続に接続された反転増幅器と；を具備する増幅器。
7. ｎ（ｎ≧３）個の外部接続端子と；
   前記外部接続端子上の電圧を電流に変換するｎ（ｎ≧３）個の電圧−電流変換ユニットと；
   前記電流に対応した、電圧の和が一定の端子電圧信号を発生するｎ（ｎ≧３）個のキャパシタと；
   前記端子電圧信号を増幅して増幅されたｎ個の出力電圧信号を前記電圧−電流変換ユニットにフィードバックする増幅器と；を具備するアクティブインダクタ。
8. 前記電圧−電流変換ユニットは、反転増幅器である請求項７記載のアクティブインダクタ。
9. 前記増幅器は、前記端子電圧信号を入力電圧信号としてそれぞれ受けるｎ個の外部入力端子と；ｎ個の増幅ユニットと；前記出力電圧信号をそれぞれ出力するｎ個の外部出力端子と；を具備し、前記増幅ユニットは、前記ｎ個の外部入力端子のうち前記増幅ユニット毎に異なる組み合わせのｎ−１個の端子と接続されるｎ−１個の内部入力端子と、前記内部入力端子からの入力電圧信号を電流信号に変換して出力するｎ−１個の電圧−電流変換器と、前記電流信号を加算した加算電流信号を前記出力電圧信号に変換する負荷と、を有する非反転増幅器である請求項７記載のアクティブインダクタ。
10. 前記増幅器は、前記端子電圧を入力電圧信号としてそれぞれ受けるｎ個の外部入力端子と；ｎ個の増幅ユニットと；前記出力電圧信号をそれぞれ出力するｎ個の外部出力端子と；を具備し、前記増幅ユニットは、前記外部入力端子のうち前記増幅ユニット毎に異なる１個の端子に接続される１個の非反転入力端子と、前記外部入力端子のうち残りのｎ−１個の端子と接続されるｎ−１個の反転入力端子と、前記非反転入力端子からの入力電圧信号を第１電流信号に変換する１個の第１電圧−電流変換器と、前記反転入力端子からの入力電圧信号をそれぞれ第２電流信号に変換するｎ−１個の第２電圧−電流変換器と、前記第２電流信号を電流加算した加算電流信号と前記第１電流信号との差電流信号を前記出力電圧信号に変換する負荷と、を有する非反転増幅器である請求項７記載のアクティブインダクタ。
11. 請求項７記載のアクティブインダクタを含むフィルタ。
12. 前記ｎ個の外部接続端子間に接続されたｎ個のキャパシタをさらに含む請求項１１記載のフィルタ。
13. 無線周波数信号を受信する受信ユニットと；
    前記受信ユニットからの出力信号を復調して第１、第２及び第３のベースバンド信号を生成する復調ユニットと；
    前記第１、第２及び第３のベースバンド信号を前記第１、第２及び第３入力信号として受け、該第１、第２及び第３の入力信号を増幅して前記第１、第２及び第３の出力信号を出力する請求項１記載の非反転増幅器を含むベースバンド増幅器と；
    前記第１、第２及び第３の出力信号をディジタルベースバンド信号に変換するアナログ−ディジタル変換器；及び
    前記ディジタルベースバンド信号を受けて復号のための処理を行う処理ユニットを具備する無線通信装置。
14. 無線周波数信号を受信する受信ユニットと；
    前記受信ユニットからの出力信号を復調して第１、第２及び第３のベースバンド信号を生成する復調ユニットと；
    前記第１、第２及び第３のベースバンド信号を前記第１、第２及び第３入力信号として受け、該第１、第２及び第３の入力信号を増幅して前記第１、第２及び第３の出力信号を出力する請求項３記載の非反転増幅器を含むベースバンド増幅器と；
    前記第１、第２及び第３の出力信号をディジタルベースバンド信号に変換するアナログ−ディジタル変換器；及び
    前記ディジタルベースバンド信号を受けて復号のための処理を行う処理ユニットを具備する無線通信装置。
15. 送信すべきデータを処理して第１、第２及び第３のディジタルベースバンド信号を生成する処理ユニットと、
    前記第１、第２及び第３のディジタルベースバンド信号を第１、第２及び第３のアナログベースバンド信号に変換するディジタル−アナログ変換器と；
    第１、第２及び第３のアナログベースバンド信号を前記第１、第２及び第３入力信号として受け、該第１、第２及び第３の入力信号を増幅して前記第１、第２及び第３の出力信号を出力する請求項１記載の非反転増幅器を含むベースバンド増幅器と；
    前記第１、第２及び第３出力信号を変調して無線周波数信号を出力する変調ユニット；及び
    前記無線周波数信号を送信する送信ユニットを具備する無線通信装置。
16. 送信すべきデータを処理して第１、第２及び第３のディジタルベースバンド信号を生成する処理ユニットと、
    前記第１、第２及び第３のディジタルベースバンド信号を第１、第２及び第３のアナログベースバンド信号に変換するディジタル−アナログ変換器と；
    第１、第２及び第３のアナログベースバンド信号を前記第１、第２及び第３入力信号として受け、該第１、第２及び第３の入力信号を増幅して前記第１、第２及び第３の出力信号を出力する請求項３記載の非反転増幅器を含むベースバンド増幅器と；
    前記第１、第２及び第３出力信号を変調して無線周波数信号を出力する変調ユニット；及び
    前記無線周波数信号を送信する送信ユニットを具備する無線通信装置。
17. 無線周波数信号を受信する受信ユニットと；
    前記受信ユニットからの出力信号を復調して第１、第２及び第３のベースバンド信号を生成する復調ユニットと；
    前記第１、第２及び第３のベースバンド信号を前記第１、第２及び第３入力信号として受け、該第１、第２及び第３の入力信号から所望の周波数成分を増幅して前記第１、第２及び第３の出力信号を出力する請求項１１記載のフィルタと；
    前記第１、第２及び第３の出力信号をディジタルベースバンド信号に変換するアナログ−ディジタル変換器；及び
    前記ディジタルベースバンド信号を受けて復号のための処理を行う処理ユニットを具備する無線通信装置。
18. 送信すべきデータを処理して第１、第２及び第３のディジタルベースバンド信号を生成する処理ユニットと、
    前記第１、第２及び第３のディジタルベースバンド信号を第１、第２及び第３のアナログベースバンド信号に変換するディジタル−アナログ変換器と；
    第１、第２及び第３のアナログベースバンド信号を前記第１、第２及び第３入力信号として受け、該第１、第２及び第３の入力信号より不要な高調波信号を除去して前記第１、第２及び第３の出力信号を出力する請求項１１記載のフィルタと；
    前記第１、第２及び第３出力信号を変調して無線周波数信号を出力する変調ユニット；及び
    前記無線周波数信号を送信する送信ユニットを具備する無線通信装置。

Images