JP2008311809A - フレーム同期装置及びその制御方法 - Google Patents

フレーム同期装置及びその制御方法 Download PDF

Info

Publication number
JP2008311809A
JP2008311809A JP2007155940A JP2007155940A JP2008311809A JP 2008311809 A JP2008311809 A JP 2008311809A JP 2007155940 A JP2007155940 A JP 2007155940A JP 2007155940 A JP2007155940 A JP 2007155940A JP 2008311809 A JP2008311809 A JP 2008311809A
Authority
JP
Japan
Prior art keywords
component
frame synchronization
value
correlation
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007155940A
Other languages
English (en)
Other versions
JP4424378B2 (ja
Inventor
Tetsuhiro Futami
哲宏 二見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007155940A priority Critical patent/JP4424378B2/ja
Priority to EP20080251748 priority patent/EP2009836B1/en
Priority to US12/136,821 priority patent/US8045668B2/en
Publication of JP2008311809A publication Critical patent/JP2008311809A/ja
Application granted granted Critical
Publication of JP4424378B2 publication Critical patent/JP4424378B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • H04L2027/0026Correction of carrier offset
    • H04L2027/003Correction of carrier offset at baseband only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0065Frequency error detectors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0083Signalling arrangements
    • H04L2027/0089In-band signals
    • H04L2027/0093Intermittant signals
    • H04L2027/0095Intermittant signals in a preamble or similar structure

Abstract

【課題】安定的かつ高速なフレーム同期を確立することができるようにする。
【解決手段】相関器62は、デジタル変調信号に挿入されている既知の値のシンボル列である既知系列と、そのデジタル変調信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出し、IQ成分選択回路63は、算出された相関値の実部であるI成分と、虚部であるQ成分それぞれの絶対値のうち、振幅成分の大きいほうの絶対値を選択し、ピーク検出器64は、選択されたI成分又はQ成分の絶対値から得られる相関系列のピークを検出し、その検出の結果に応じて、フレーム同期パルスを出力する。本発明は、フレーム同期制御を行うフレーム同期回路に適用できる。
【選択図】図5

Description

本発明は、フレーム同期装置及びその制御方法に関し、特に、安定的かつ高速なフレーム同期を確立することができるようにしたフレーム同期装置及びその制御方法に関する。
近年、携帯電話機やデジタル放送(衛星/地上波)、無線LAN(Local Area Network)といった無線デジタル伝送技術の発展がめざましい。無線デジタル伝送システムにおいては、有線のシステムと比べて、伝送路が地形、建物、天候といった外界の環境に影響され易く、より劣悪な伝送環境においても安定した無線同期の確立が必要とされる。
ここで、無線同期とは、シンボルタイミングへの同期、フレームタイミングへの同期、搬送波周波数への同期を指しており、フレーム同期以降の同期においては、一般的に伝送信号の周期的に挿入された既知信号を用いた同期技術が広く採用されている。
劣悪な伝送環境では、既知信号の送信電力を増やすか、あるいは送信時間を長くすることで、同期性能を改善することができるが、それらを行うと、相対的にデータ信号の送信電力が減るか、あるいは送信時間が短くなる為、データの伝送効率を劣化させることとなる。
このような背景から、より劣悪な伝送環境においても、データの伝送効率を極力失わずに同期の確立が可能となるような同期技術の実現が強く求められている。このような同期技術としては、例えば、特許文献1乃至4が知られている。これらの特許文献に開示されている技術は実質的には、図1のフレーム同期回路のように表わすことができる。すなわち、図1は、従来のフレーム同期回路の構成を示すブロック図である。
図1において、フレーム同期回路1は、遅延検波器11、相関器12、電力化回路13、ピーク検出器14、偏角回路15、及び記憶回路16から構成される。
遅延検波器11は、演算器21及び遅延回路22から構成される。遅延検波器11は、図示しない前段のアンテナやRF(Radio Frequency)回路等を経由して受信されたデジタル変調信号の入力信号の複素シンボル列(以下、受信系列と称する)に対して、現在のシンボルと、1シンボルを遅延させたシンボルの複素共役との複素乗算を行い、それにより得られた値(以下、受信遅延検波値と称する)を相関器12に供給する。
相関器12では、受信遅延検波値のシンボル列(以下、受信遅延検波系列と称する)と、受信信号に周期的に挿入された既知の値のシンボル列(以下、既知系列と称する)の正しい遅延検波値(以下、既知遅延検波値と称する)のシンボル列(以下、既知遅延検波系列と称する)との相関がとられ、後段の電力化回路13にて、I成分とQ成分の二乗和が算出される。続いて、ピーク検出器14において、フレーム同期で現れるピークタイミングを検出し、同タイミングの1シンボル区間においてフレーム同期パルスを出力する。
ここで、図2を参照して、ピーク検出器14による、ピークタイミングの検出について説明する。図2において、縦軸は電力を示し、縦軸の値が大きいほど電力値が大きいことを意味し、横軸は時刻(時間)を示し、その方向は図中左から右に向かう方向とされる。
図2における波形において、ピーク検出時における信号電力Sをピークタイミングの電力、雑音電力Nをピークタイミング以外における電力変動とすると、ピーク検出器14は、最初のピークタイミングを検出し、このタイミングの1シンボル区間においてフレーム同期パルスを出力する。その後、ピーク検出器14によって、1フレーム周期後の2回目のピークタイミング、さらに1フレーム周期後の3回目のピークタイミング等、その後のフレーム周期毎にピークタイミングが検出され、そのタイミングの1シンボル区間においてフレーム同期パルスが出力される。
図1に戻り、また、偏角回路15において、相関器12からの出力の偏角(tan-1(Q/I))が求められ、上記のフレーム同期パルスのタイミングにおける偏角を、記憶回路16において保持することにより、搬送波周波数と、受信装置のローカル発振周波数との間の周波数誤差を検出し、出力する。なお、特に図示しないが、この周波数誤差は、周波数誤差に相当する位相回転量の逆回転を受信信号に加えることで、受信信号に含まれる周波数誤差を相殺する目的で使用される。
以上のように、図1のフレーム同期回路1は、相関をとる前に遅延検波を行うことで、周波数誤差がある程度存在する場合においても一定した相関出力を得ることができる為、安定的にフレーム同期を確立できる点に特徴があるとされる。すなわち、遅延検波を行うことにより、周波数誤差に伴う位相回転を停止させることができる為、相関演算において同位相での累積加算がなされ、高い相関出力を得ることが可能となる。
ここで、この遅延検波について、数式を用いてより具体的に説明すると次のようになる。
すなわち、受信信号系列をrn、周波数誤差をΔf、シンボル周期をT、伝送路及び送受信装置のアナログ回路で生じた位相偏移をθ0とすると、遅延検波出力は、式(1)で表わされる。
Figure 2008311809
・・・(1)
なお、式(1)においては、Δθ=2πΔfTであり、これは、1シンボル当たりの周波数誤差を表わしている。また、変調方式をBPSK(Binary Phase Shift Keying)、受信振幅は1に正規化されていると仮定すると、an=ejkπ(k=0 or 1)となり、ana* n-1もまた、ejk'π(k'=0 or 1)で表される為、遅延検波出力は、図3のように表わすことができる。
図3は、遅延検波器11による遅延検波出力の複素平面(IQ平面)上でのマッピングパターンを示している。I成分(実部の成分)を表わすI軸(同相軸)と、Q成分(虚部の成分)を表わすQ軸(直交軸)とで規定される、図3のIQ平面上において、Δθは、周波数誤差により生じる1シンボル当たりの位相の回転角を示している。
すなわち、既知系列に対応する受信系列の各隣接シンボル間の遅延検波値である受信遅延検波値は、図3に示すように、既知系列の遅延検波値である既知遅延検波値に対して、+Δθだけ位相が回転している。
また、既知信号区間では、遅延検波後のk'のパターンも既知である為、これを既知系列として上記の遅延検波出力との相関をとることにより、図4に示すように、ピークタイミングにおける相関値として、KejΔθが得られる。ここで、図4は、図3と同様にIQ平面を表わしており、Kはフレーム先頭毎に挿入された既知シンボル数から1を引いたものであって、相関演算における累積加算回数に等しい。つまり、既知系列に対応する受信遅延検波値と既知遅延検波値とは、Δθの値が小さくなるほど同じ位相に近づき、正の相関が強くなるとも言える。
このように、従来の図1のフレーム同期回路1においては、相関値が周波数誤差に応じた位相のオフセットを持つものの、電力値でピーク検出することにより、位相オフセットの影響を取り除くことができ、周波数誤差に依存しないフレーム同期の確立が可能となる。
以上のようにして、従来の図1のフレーム同期回路1は、フレーム同期制御を行っていた。
特開平10−155004号公報 特開平10−190762号公報 特開平8−307408号公報 特開平6−252966号公報
しかしながら、特許文献1乃至4を含む従来技術では、低い電界強度において、安定かつ高速にフレーム同期を確立することが困難であるという問題があった。
すなわち、相関値の電力値を用いた場合、相関値のI成分の分散をσI 2(=σ2)、Q成分の分散をσQ 2(=σ2)とすると、相関電力値の分散は、σI 2Q 2=2σ2(なお、雑音源がガウス雑音の場合、雑音はIQ平面上で円対称となる)となり、相関値のI成分若しくはQ成分のみを用いる場合に比べて、雑音電力が2倍に増加することになる。
つまり、周波数誤差に伴う位相オフセット量であるΔθが、0°,±90°,±180°の近傍となる条件では、相関値はI軸又はQ軸上に乗ったベクトルとなる為、相関値のI成分又はQ成分のみを用いてピーク検出をする場合と比べて、ピーク検出時におけるSNR(S/N比(signal to noise ratio))が3dB分、劣化することとなる。
これにより、フレーム同期可能な受信感度限界を3dB劣化させることとなり、より低電界でのフレーム同期が求められる昨今のデジタル伝送システムにおいては、無視できない劣化となる。あるいはまた、同じ受信電界強度で比較した場合、得られるSNRが3dB劣化ことで、フレーム同期に要する時間が長くなり、結果的に無線同期及びバックエンドにおける伝送データの同期確立に要する時間が長くなる為、特にリアルタイム性が求められる伝送システムにおいて問題となる。このような問題は、上記特許文献3に開示されているような、相関値の絶対値(√(I2+Q2))をとった場合でも同様に発生する。
本発明はこのような状況に鑑みてなされたものであり、より低い電界強度においても、安定的かつ高速なフレーム同期を確立することができるようにするものである。
本発明の一側面のフレーム同期装置は、入力信号のフレーム同期制御を行うフレーム同期装置において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関値算出手段と、算出された前記相関値の実部であるI成分と、虚部であるQ成分それぞれの絶対値のうち、振幅成分の大きいほうの成分の絶対値を選択するIQ成分選択手段と、選択された前記I成分又は前記Q成分の絶対値から得られる時系列のデータである相関系列のピークを検出し、その検出の結果に応じて、前記入力信号に対するフレーム同期信号を出力する同期信号出力手段とを備える。
算出された前記相関値の偏角を算出する偏角算出手段と、算出された前記偏角に基づいて、前記フレーム同期信号が出力されるタイミングにおける前記相関値を、1フレーム以上となる所定のフレーム数にわたり平均することで得られる偏角から、前記入力信号に含まれる周波数誤差を検出する周波数誤差検出手段とをさらに備える。
前記IQ成分選択手段には、1シンボル当たりの周波数誤差であるΔθについて、0°≦|Δθ|≦45°あるいは135°≦|Δθ|<180°の範囲内にあるときには、I成分を選択し、45°<|Δθ|<135°の範囲内にあるときには、Q成分を選択させることができる。
前記既知系列は、π/2シフトBPSKにより変調され前記入力信号に挿入されるようにすることができる。
本発明の一側面の制御方法は、上述した本発明の一側面のフレーム同期装置に対応する方法である。
本発明の一側面のフレーム同期装置及び制御方法においては、入力信号に挿入されている既知の値のシンボル列である既知系列と、入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値が算出され、算出された相関値の実部であるI成分と、虚部であるQ成分それぞれの絶対値のうち、振幅成分の大きいほうの成分の絶対値が選択され、選択されたI成分又はQ成分の絶対値から得られる時系列のデータである相関系列のピークを検出し、その検出の結果に応じて、入力信号に対するフレーム同期信号が出力される。
以上のように、本発明の一側面によれば、安定的かつ高速なフレーム同期を確立することができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の一側面のフレーム同期装置は、
入力信号(例えばデジタル変調信号)のフレーム同期制御を行うフレーム同期装置(例えば、図5のフレーム同期回路51)において、
前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関値算出手段(例えば、図5の相関器62)と、
算出された前記相関値の実部であるI成分と、虚部であるQ成分それぞれの絶対値のうち、振幅成分の大きいほうの成分の絶対値を選択するIQ成分選択手段(例えば、図5のIQ成分選択回路63)と、
選択された前記I成分又は前記Q成分の絶対値から得られる時系列のデータである相関系列のピークを検出し、その検出の結果に応じて、前記入力信号に対するフレーム同期信号(例えばフレーム同期パルス)を出力する同期信号出力手段(例えば、図5のピーク検出器64)と
を備える。
算出された前記相関値の偏角を算出する偏角算出手段(例えば、図5の偏角回路65)と、
算出された前記偏角に基づいて、前記フレーム同期信号が出力されるタイミングにおける前記相関値を、1フレーム以上となる所定のフレーム数にわたり平均することで得られる偏角から、前記入力信号に含まれる周波数誤差を検出する周波数誤差検出手段(例えば、図5の記憶回路66)と
をさらに備える。
前記IQ成分選択手段は、1シンボル当たりの周波数誤差であるΔθについて、0°≦|Δθ|≦45°あるいは135°≦|Δθ|<180°の範囲内にあるときには、I成分を選択し、45°<|Δθ|<135°の範囲内にあるときには、Q成分を選択する(例えば、図7のステップS13の処理)。
本発明の一側面の制御方法は、
入力信号(例えばデジタル変調信号)のフレーム同期制御を行うフレーム同期装置(例えば、図5のフレーム同期回路51)の制御方法において、
前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出し(例えば、図7のステップS12の処理)、
算出された前記相関値の実部であるI成分と、虚部であるQ成分それぞれの絶対値のうち、振幅成分の大きいほうの成分の絶対値を選択し(例えば、図7のステップS13の処理)、
選択された前記I成分又は前記Q成分の絶対値から得られる時系列のデータである相関系列のピークを検出し、その検出の結果に応じて、前記入力信号に対するフレーム同期信号(例えばフレーム同期パルス)を出力する(例えば、図7のステップS14の処理)
ステップを含む。
以下、図面を参照しながら本発明の実施の形態について説明する。
図5は、本発明を適用したフレーム同期回路の一実施の形態を示すブロック図である。
このフレーム同期回路51は、フレーム同期制御を行う回路であって、例えば、DVB-S.2規格に準拠した放送信号(以下、入力信号(受信信号)とも称する)を受信し、復調する受信装置に用いられる。
ここで、DVB-S.2規格とは、ETSI(欧州電気通信標準化機構)により標準規格化され、利用されているDVB-S規格の上位に相当する規格である。DVB-S.2規格は、DVB-S規格と比較して、多値位相変調やLDPC(Low Density Parity Check)符号等の導入により、単位周波数当たりの周波数利用効率の改善及びC/N比(Carrier to Noise ratio)の改善が図られている。また、低C/N比でも同期性能を確保するために、物理層の伝送情報を伝送するPL(フィジカルレイヤ)ヘッダや同期パイロット信号が規格として導入されている。DVB-S.2規格において、PLヘッダ及び同期パイロット信号は、π/2シフトBPSKにより変調されて送信される。
図5において、フレーム同期回路51は、遅延検波器61、相関器62、IQ成分選択回路63、ピーク検出器64、偏角回路65、及び記憶回路66を含むようにして構成される。
なお、図5のフレーム同期回路51は、従来の図1のフレーム同期回路1と比べて、電力化回路13の代わりに、IQ成分選択回路63が設けられており、その他のブロック、すなわち、遅延検波器61及び相関器62、並びにピーク検出器64乃至記憶回路66は、図1の遅延検波器11及び相関器12、並びにピーク検出器14乃至記憶回路16に対応している。言い換えれば、図5のフレーム同期回路51は、図1のフレーム同期回路1と比べて、電力化回路13がIQ成分選択回路63に変更されている点のみが異なっている。
すなわち、繰り返しになるが、遅延検波器61においては、演算器71によって、図示しない前段のアンテナやRF回路等を経由して受信されたデジタル変調信号の入力信号の複素シンボル列である受信系列に対して、現在のシンボルと、遅延回路72により遅延された1つ前のシンボルの複素共役との複素乗算を行うことにより遅延検波が行われ、遅延検波により得られた受信遅延検波値が相関器62に供給される。
相関器62は、遅延検波器61からの受信遅延検波値のシンボル列である受信遅延検波系列と、PLヘッダの一部や同期パイロット信号等、入力信号に周期的に挿入されている既知の値のシンボル列である既知系列の正しい既知遅延検波値のシンボル列である既知遅延検波系列との相関をとり、その結果得られる相関値を、IQ成分選択回路63及び偏角回路65に供給する。
IQ成分選択回路63は、相関器62から供給される相関値におけるI成分(実部の成分)の絶対値と、Q成分(虚部の成分)の絶対値のうち、振幅成分の大きいほうの成分の絶対値を選択し、ピーク検出器64に出力する。
IQ成分選択回路63は、I成分絶対値出力回路81、Q成分絶対値出力回路82、及び比較器83を含むようにして構成される。
I成分絶対値出力回路81は、相関器62から供給される相関値のI成分(実部の成分)の絶対値をとり、比較器83に出力する。同様に、Q成分絶対値出力回路82は、相関器62から供給される相関値のQ成分(虚部の成分)の絶対値をとり、比較器83に出力する。
比較器83には、I成分絶対値出力回路81から相関値のI成分の絶対値が入力され、Q成分絶対値出力回路82から相関値のQ成分の絶対値が入力される。比較器83は、相関値のI成分の絶対値と相関値のQ成分の絶対値を比較し、振幅成分の大きいほうの成分の絶対値(max(|I|,|Q|))をピーク検出器64に出力する。
ピーク検出器64は、比較器83から供給される振幅成分の大きい成分より得られる時系列のデータである相関系列に対してピーク検出を行い、フレーム周期で現れるピークタイミングを検出し、そのタイミングの1シンボル区間においてフレーム同期パルスを出力する。このフレーム同期パルスは、記憶回路66にも出力される。
以上のようにして、ピーク検出が行われるが、ここで、従来の図1のピーク検出器14によるピーク検出と、本発明の図5のピーク検出器64によるピーク検出とを比較すると次のようになる。すなわち、図2に示したように、ピーク検出時における信号電力Sをピークタイミングの電力、雑音電力Nをピークタイミング以外における電力変動の分散と定義すると、従来のピーク検出時のSNRは、次の式(2)を用いて求めることができる。
Figure 2008311809
・・・(2)
なお、式(2)において、Kは、図4に示したように入力信号のフレームの先頭毎に挿入されている既知系列のシンボル数から1を引いた値であり、σIはI成分の分散であり、σQはQ成分の分散である。
一方、本発明の場合、式(2)と同様に、信号電力Sと雑音電力Nを定義すると、1シンボル当たりの周波数誤差であるΔθの大きさによって、ピーク検出時のSNRの算出方法が次のように異なる。すなわち、0°≦|Δθ|≦45°(|Δθ|≦45°)あるいは135°≦|Δθ|<180°のときのピーク検出時のSNRは後述する式(3)により算出され、45°<|Δθ|<135°のときのピーク検出時のSNRは後述する式(4)により算出される。
つまり、0°≦|Δθ|≦45°あるいは135°≦|Δθ|<180°のとき、相関値の各成分の絶対値は、平均的に|I成分|≧|Q成分|となる為、主に、|I成分|の系列によりピーク検出がなされ、そのピーク検出時のSNRは、次の式(3)を用いて求めることができる。
Figure 2008311809
・・・(3)
また、45°<|Δθ|<135°のとき、相関値の各成分の絶対値は、平均的に|I成分|<|Q成分|となる為、主に、|Q成分|の系列によりピーク検出がなされ、そのピーク検出時のSNRは、次の式(4)を用いて求めることができる。
Figure 2008311809
・・・(4)
なお、式(3)及び式(4)においては、式(2)と同様に、Kは、図4に示したように入力信号のフレームの先頭毎に挿入されている既知系列のシンボル数から1を引いた値であり、σIはI成分の分散であり、σQはQ成分の分散である。
以上のような、式(2)乃至式(4)を用いて、各条件に合致するSNRをそれぞれ算出し、グラフにプロットすると、図6のグラフのようになる。図6においては、縦軸はSNRを示し、縦軸の値が大きいほど雑音が少なく高品質の信号が得られることを意味する。また、横軸は、1シンボル当たりの周波数誤差であるΔθの絶対値をとった値を意味する|Δθ|を示し、図中左から右に行くほど|Δθ|の値が大きくなる。
また、図6において、点線は式(2)により算出された従来のピーク検出時のSNRを表わし、実線は式(3)又は式(4)により算出された本発明のピーク検出時のSNRを表わす。なお、以下、この点線のグラフを従来グラフと称し、実線のグラフを本発明グラフと称して説明する。
従来グラフは、式(2)から明らかなように、|Δθ|の値に関係なく、SNRの値が一定であるので、従来のピーク検出時のSNRを求めると、図6の点線で示すように、横軸と平行な直線となる。つまり、従来のピーク検出時のSNRは、|Δθ|の値に関係なく、常にK2/2σ2となる。
一方、本発明グラフは、上述したように、0°≦|Δθ|≦45°あるいは135°≦|Δθ|<180°のとき、式(3)が適用され、45°<|Δθ|<135°のとき、式(4)が適用されることで求められたグラフとなる。
すなわち、本発明のピーク検出時のSNRを求めると、図6の実線で示すように、0°≦|Δθ|≦45°の範囲では、式(3)より算出される余弦波となるので、SNRの値は、|Δθ|=0°のときに最大のK22となり、その後、|Δθ|=45°におけるK2/2σ2まで減少し続ける。また、45°<|Δθ|<135°の範囲では式(4)より算出される正弦波となるので、|Δθ|=45°で最低のK2/2σ2まで減少したSNRの値は、再び増加し始め、|Δθ|=90°における最大のK22まで増加し続けた後、|Δθ|=90°を過ぎると再度減少し、その後、|Δθ|=135°におけるK2/2σ2まで減少し続ける。さらにまた、135°≦|Δθ|<180°の範囲では、再度、式(3)により算出される余弦波となるので、|Δθ|=135°で最低のK2/2σ2まで減少したSNRは、再び増加し始め、|Δθ|=180°における最大のK22まで増加し続ける。
つまり、本発明のピーク検出時のSNRは、|Δθ|の値に応じて、K2/2σ2≦SNR≦K22の範囲で変動する。従って、このSNRは、最低でも従来のSNRであるK2/2σ2を下回ることはなく、さらに、SNRの値が最大となる、|Δθ|=0°,90°,180°では、従来のSNRの2倍にあたるSNR=K22となる。
このように、従来のピーク検出の場合、周波数誤差に依らず、ピーク検出時のSNRは一定なのに対し、本発明のピーク検出の場合には、周波数誤差によっては、従来に比べてピーク時のSNRを最大で2倍(3dB)改善することが可能となる。
図5に戻り、偏角回路65は、相関器62から供給される相関値から偏角(tan-1(Q/I))を求め、その値を記憶回路66に供給する。
記憶回路66には、偏角回路65からの偏角に関する情報の他に、ピーク検出器64からフレーム同期パルスが供給される。従って、記憶回路66は、フレーム同期パルスのタイミングに応じて、偏角回路65からの偏角を保持する(あるいは、これを複数フレームにわたって平均化する)ことで、搬送波周波数と受信装置のローカル発信周波数との間の周波数誤差を検出し、その値(周波数誤差検出値)を出力する。
また、記憶回路66は、偏角を複数フレームにわたって平均化する場合、フレーム同期パルスが出力されるタイミングにおける相関値を、1フレーム以上となる所定のフレーム数にわたり平均化することで得られる偏角に基づいて、入力信号に含まれる周波数誤差を検出し、その検出結果に応じた周波数誤差検出値を出力する。
以上のように、フレーム同期回路51においては、IQ成分選択回路63によって、相関器62から出力された相関値のI成分及びQ成分のそれぞれの絶対値がとられ、それらの絶対値を比べて大きいほうの絶対値が出力され、ピーク検出器64によって、その絶対値の大きいほうの成分を用いてピーク検出が行われる。
その結果、フレーム同期回路51は、相関値の電力値を用いてピーク検出を行う従来の図1のフレーム同期回路1と比べて、ピーク検出時のSNRを周波数誤差に応じて2倍(3dB)改善することができる。
次に、図7のフローチャートを参照して、図5のフレーム同期回路51によって実行される、フレーム同期処理について説明する。
ステップS11において、遅延検波器61は、遅延検波を行う。具体的には、遅延検波器61は、入力信号に対して、現在のシンボルと1シンボル前の遅延シンボルの複素共役との複素乗算を行うことにより遅延検波を行い、その遅延検波により得られた受信遅延検波値を相関器62に供給する。
ステップS12において、相関器62は、相関値を算出する。具体的には、相関器62は、受信遅延検波系列と、既知遅延検波系列との相関を表わす相関値を算出する。
ステップS13において、IQ成分選択回路63は、相関器62により算出された相関値におけるI成分の絶対値と、Q成分の絶対値のうち、振幅成分の大きいほうの絶対値を、ピーク検出器64に出力する。
具体的には、IQ成分選択回路63は、1シンボル当たりの周波数誤差であるΔθの値が、0°≦|Δθ|≦45°あるいは135°≦|Δθ|<180°であるときには、主に|I成分|の系列を出力し、Δθの値が、45°<|Δθ|<135°であるときには、主に|Q成分|の系列を出力する。
言い換えれば、IQ成分選択回路63は、Δθの値が、0°≦|Δθ|≦45°あるいは135°≦|Δθ|<180°であるとき、相関値の実部であるI成分を出力し、Δθの値が、45°<|Δθ|<135°であるとき、相関値の虚部であるQ成分を出力するとも言える。
ステップS14において、ピーク検出器64は、相関値のピークを検出する。具体的には、ピーク検出器64は、IQ成分選択回路63から出力される|I成分|又は|Q成分|により得られる時系列のデータである相関系列に対してピーク検出を行うことで、フレームタイミングを検出し、このタイミングの1シンボル区間においてフレーム同期パルスを出力する。これにより、入力信号に対するフレーム同期パルスが出力される。
ステップS15において、偏角回路65は、偏角を求める。具体的には、偏角回路65は、相関器62から供給される相関値から偏角(tan-1(Q/I))を求め、その値を記憶回路66に供給する。
ステップS16において、記憶回路66は、周波数誤差を検出する。具体的には、記憶回路66は、ピーク検出器64からのフレーム同期パルスのタイミングに応じて、偏角回路65からの偏角(tan-1(Q/I))を保持することで、搬送波周波数と受信装置のローカル発信周波数との間の周波数誤差を検出し、その周波数誤差検出値を出力する。
なお、後段の処理において、この周波数誤差検出値に相当する位相回転量の逆回転を、入力信号(受信信号)に加えることで、入力信号に含まれる周波数誤差を相殺することが可能となる。
その後、処理は、ステップS17に進み、ステップS17において、入力信号が終了したと判定されるまで、上述した、ステップS11乃至ステップS16の処理が繰り返される。一方、ステップS17において、入力信号が終了したと判定された場合、図7のフレーム同期処理は、終了する。
以上のように、本発明によるフレーム同期回路によれば、受信系列と既知系列の相関値に関して、そのI成分及びQ成分のうち、絶対値の大きい成分を用いてピーク検出を行うことにより、同相関値の電力値を用いてピーク検出を行う従来のフレーム同期回路と比べて、ピーク検出時のSNRを周波数誤差に応じて最大2倍(3dB)改善することが可能となる。これにより、受信電界強度が低電界の場合においても、安定的かつ高速なフレーム同期を確率することが可能となる。
本発明は、例えば、DVB-S.2規格により変調された信号を復調する復調装置及びその復調装置を備える装置(例えば、衛星放送受信装置)に適用することができる。
また、本発明は、DVB-S.2規格以外にも、各種の伝送路規格により変調された入力信号を復調する復調装置及びその復調装置を備える装置に適用することができる。
なお、本明細書において、記録媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
さらに、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来のフレーム同期回路の構成を示すブロック図である。 ピーク検出を説明する図である。 遅延検波器出力を説明する図である。 相関器出力を説明する図である。 本発明を適用したフレーム同期回路の一実施の形態を示すブロック図である。 本発明によるピーク検出のSNR改善効果を説明するグラフである。 フレーム同期処理を説明するフローチャートである。
符号の説明
51 フレーム同期回路, 61 遅延検波器, 62 相関器, 63 IQ成分選択回路, 64 ピーク検出器, 65 偏角回路, 66 記憶回路, 71 演算器, 72 遅延回路, 81 I成分絶対値出力回路, 82 Q成分絶対値出力回路, 83 比較器

Claims (5)

  1. 入力信号のフレーム同期制御を行うフレーム同期装置において、
    前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関値算出手段と、
    算出された前記相関値の実部であるI成分と、虚部であるQ成分それぞれの絶対値のうち、振幅成分の大きいほうの成分の絶対値を選択するIQ成分選択手段と、
    選択された前記I成分又は前記Q成分の絶対値から得られる時系列のデータである相関系列のピークを検出し、その検出の結果に応じて、前記入力信号に対するフレーム同期信号を出力する同期信号出力手段と
    を備えるフレーム同期装置。
  2. 算出された前記相関値の偏角を算出する偏角算出手段と、
    算出された前記偏角に基づいて、前記フレーム同期信号が出力されるタイミングにおける前記相関値を、1フレーム以上となる所定のフレーム数にわたり平均することで得られる偏角から、前記入力信号に含まれる周波数誤差を検出する周波数誤差検出手段と
    をさらに備える請求項1に記載のフレーム同期装置。
  3. 前記IQ成分選択手段は、1シンボル当たりの周波数誤差であるΔθについて、0°≦|Δθ|≦45°あるいは135°≦|Δθ|<180°の範囲内にあるときには、I成分を選択し、45°<|Δθ|<135°の範囲内にあるときには、Q成分を選択する
    請求項1に記載のフレーム同期装置。
  4. 前記既知系列は、π/2シフトBPSK(Binary Phase Shift Keying)により変調され前記入力信号に挿入される
    請求項1に記載のフレーム同期装置。
  5. 入力信号のフレーム同期制御を行うフレーム同期装置の制御方法において、
    前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出し、
    算出された前記相関値の実部であるI成分と、虚部であるQ成分それぞれの絶対値のうち、振幅成分の大きいほうの成分の絶対値を選択し、
    選択された前記I成分又は前記Q成分の絶対値から得られる時系列のデータである相関系列のピークを検出し、その検出の結果に応じて、前記入力信号に対するフレーム同期信号を出力する
    ステップを含む制御方法。
JP2007155940A 2007-06-13 2007-06-13 フレーム同期装置及びその制御方法 Expired - Fee Related JP4424378B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007155940A JP4424378B2 (ja) 2007-06-13 2007-06-13 フレーム同期装置及びその制御方法
EP20080251748 EP2009836B1 (en) 2007-06-13 2008-05-19 Frame synchronization apparatus and its control method
US12/136,821 US8045668B2 (en) 2007-06-13 2008-06-11 Frame synchronization apparatus and its control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007155940A JP4424378B2 (ja) 2007-06-13 2007-06-13 フレーム同期装置及びその制御方法

Publications (2)

Publication Number Publication Date
JP2008311809A true JP2008311809A (ja) 2008-12-25
JP4424378B2 JP4424378B2 (ja) 2010-03-03

Family

ID=39817002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007155940A Expired - Fee Related JP4424378B2 (ja) 2007-06-13 2007-06-13 フレーム同期装置及びその制御方法

Country Status (3)

Country Link
US (1) US8045668B2 (ja)
EP (1) EP2009836B1 (ja)
JP (1) JP4424378B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738453B2 (ja) 2008-08-07 2011-08-03 株式会社東芝 無線通信装置
JP2011003970A (ja) * 2009-06-16 2011-01-06 Fujitsu Ltd 受信装置、基地局装置及び同期タイミング検出方法
US11133891B2 (en) * 2018-06-29 2021-09-28 Khalifa University of Science and Technology Systems and methods for self-synchronized communications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252966A (ja) * 1993-02-26 1994-09-09 Matsushita Electric Ind Co Ltd フレーム信号処理装置
JPH08307408A (ja) * 1995-04-19 1996-11-22 Motorola Inc タイミング回復と周波数推定のための受信機およびその方法
JPH10155004A (ja) * 1996-09-27 1998-06-09 Nec Corp 復調装置
JPH10190762A (ja) * 1996-09-25 1998-07-21 Rohde & Schwarz Gmbh & Co Kg フレーム同期方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828754B2 (ja) * 1993-06-30 1996-03-21 日本電気株式会社 フレーム同期方式
JP3125644B2 (ja) * 1995-09-13 2001-01-22 松下電器産業株式会社 復調装置
US5778022A (en) * 1995-12-06 1998-07-07 Rockwell International Corporation Extended time tracking and peak energy in-window demodulation for use in a direct sequence spread spectrum system
JP3307217B2 (ja) * 1996-03-01 2002-07-24 株式会社豊田自動織機 スペクトラム拡散通信方式における受信装置
CA2214163C (en) * 1996-09-27 2001-07-31 Nec Corporation Method and apparatus for preamble-less demodulation
JP3655059B2 (ja) * 1997-07-24 2005-06-02 クラリオン株式会社 スペクトル拡散通信システム
US6493396B1 (en) * 1999-01-11 2002-12-10 Tellabs Operations, Inc Phase shift key burst receiver having improved phase resolution and timing and data recovery
JP3633497B2 (ja) * 2001-03-22 2005-03-30 三菱電機株式会社 周波数誤差推定を行う受信機および周波数誤差の推定方法
US20030043947A1 (en) * 2001-05-17 2003-03-06 Ephi Zehavi GFSK receiver
JP2008503938A (ja) * 2004-06-17 2008-02-07 ダブリュー ファイブ ネットワークス インコーポレイテッド 擬似雑音符号化通信システム
US20060007985A1 (en) * 2004-07-01 2006-01-12 Staccato Communications, Inc. Saturation handling during multiband receiver synchronization
JP4031003B2 (ja) * 2005-03-03 2008-01-09 日本電波工業株式会社 微弱電力によるスペクトル拡散通信方法及びシステム、高周波無線機
US7801255B2 (en) * 2005-07-28 2010-09-21 Itt Manufacturing Enterprises, Inc. Synchronization technique for serial modulated waveforms
JP5304090B2 (ja) * 2008-07-31 2013-10-02 アイコム株式会社 クロック再生回路およびそれを用いる受信機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252966A (ja) * 1993-02-26 1994-09-09 Matsushita Electric Ind Co Ltd フレーム信号処理装置
JPH08307408A (ja) * 1995-04-19 1996-11-22 Motorola Inc タイミング回復と周波数推定のための受信機およびその方法
JPH10190762A (ja) * 1996-09-25 1998-07-21 Rohde & Schwarz Gmbh & Co Kg フレーム同期方法
JPH10155004A (ja) * 1996-09-27 1998-06-09 Nec Corp 復調装置

Also Published As

Publication number Publication date
US20080310572A1 (en) 2008-12-18
EP2009836B1 (en) 2014-08-13
EP2009836A3 (en) 2010-04-07
JP4424378B2 (ja) 2010-03-03
EP2009836A2 (en) 2008-12-31
US8045668B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
RU2450472C1 (ru) Синхронизация символов ofdm с использованием преамбулы со смещенными по частоте префиксом и суффиксом для приемника dvr-т2
EP1791314B1 (en) Apparatus and method for carrier frequency synchronization in an OFDM system
US20080095249A1 (en) Apparatus and method for estimating coarse carrier frequency offset for frequency synchronization in OFDM receiver
JP2001086092A (ja) Ofdm通信装置および検波方法
RU2439827C1 (ru) Устройство приема, способ приема, программа и система приема
EP3206355B1 (en) Receiving device, receiving method, and program for reception of non-linearly distorted signals
US8259646B2 (en) Apparatus and method for acquiring frame synchronization and frequency synchronization simultaneously in communication system
US11139896B2 (en) Signal processing device and signal processing method
EP2811703B1 (en) Demodulation device, demodulation method, and program
US8503594B2 (en) Phase tracking in communications systems
US20050180518A1 (en) Preamble for estimation and equalization of asymmetries between inphase and quadrature branches in multicarrier transmission systems
JP4424378B2 (ja) フレーム同期装置及びその制御方法
JP2004173020A (ja) 応答特性推定方法と装置およびそれを利用した受信方法と装置
US20020176519A1 (en) Coarse frequency offset estimation
JP4597767B2 (ja) ダイバーシチ受信機のサンプリングクロック制御方法およびダイバーシチ受信機
JP5234318B2 (ja) 自動周波数制御方法および装置
JP4520825B2 (ja) ガードインターバル検出装置およびガードインターバル検出方法、並びに、周波数オフセット検出装置
JP3949458B2 (ja) 復調装置
JP4044022B2 (ja) Mfsk受信システム
EP1128620A1 (en) Apparatus for detecting frequency offset
JP6330174B2 (ja) 周波数オフセット推定装置および無線通信装置
JP4784834B2 (ja) データ処理装置及びデータ処理方法
WO2008069512A1 (en) Apparatus and method for acquiring frame synchronization and frequency synchronization simultaneously in communication system
JP2005278111A (ja) デジタル放送受信装置
JP2008053798A (ja) 無線受信装置及び無線通信システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees