JP2008311469A - Semiconductor test device, semiconductor test method, program and recording medium - Google Patents

Semiconductor test device, semiconductor test method, program and recording medium Download PDF

Info

Publication number
JP2008311469A
JP2008311469A JP2007158508A JP2007158508A JP2008311469A JP 2008311469 A JP2008311469 A JP 2008311469A JP 2007158508 A JP2007158508 A JP 2007158508A JP 2007158508 A JP2007158508 A JP 2007158508A JP 2008311469 A JP2008311469 A JP 2008311469A
Authority
JP
Japan
Prior art keywords
jig
semiconductor
foreign matter
semiconductor element
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007158508A
Other languages
Japanese (ja)
Inventor
Kazuya Ogawa
一也 小川
Atsushi Kuwajima
敦 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007158508A priority Critical patent/JP2008311469A/en
Publication of JP2008311469A publication Critical patent/JP2008311469A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique capable of improving a yield by removing foreign matters of cutting chips when the foreign matters adhere to a probe needle by confirming whether the foreign matters adhere thereto in executing a probe test. <P>SOLUTION: This semiconductor test device 1 is used for executing conduction inspection of an element 5 by carrying current to probe needles 213 in a state where the probe needles 213 executing the electric measurement of the element 5 formed on a wafer 51 are brought into contact with the element 5. The device 1 is provided with a polishing sheet 7 executing a removal process of foreign matters hindering conduction by adhering to the needle 213, and a computer 4 as a determination part determining presence of foreign matter removal from the needle 213 by the polishing sheet 7. The computer 4 carries a current to the needle 213 to which the removal process of the foreign matters is executed. When a resistance value of the needle 213 in carrying the current or a converted value of the resistance value to current or voltage satisfies a predetermined condition, it is determined that the foreign matters have been removed from the needle 213. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体ウェーハ上に形成された半導体素子の検査技術に関する。   The present invention relates to a technique for inspecting a semiconductor element formed on a semiconductor wafer.

半導体素子は、半導体ウェーハ上に多数形成される。そしてこれら多数の半導体素子は、半導体ウェーハのまま、電気的接触不良の判定試験であるプローブ試験が実施される。   A large number of semiconductor elements are formed on a semiconductor wafer. A large number of these semiconductor elements are subjected to a probe test, which is a test for determining poor electrical contact, while still being a semiconductor wafer.

プローブ試験では、前記半導体素子の電気測定を行うための半導体テスタと接続される、プローバという試験装置を使用する。プローバは、プローブ針と呼称され、半導体テスタから電圧が印荷される治具を使用する。   In the probe test, a tester called a prober connected to a semiconductor tester for performing electrical measurement of the semiconductor element is used. The prober is called a probe needle and uses a jig to which voltage is applied from a semiconductor tester.

プローブ針は、半導体素子の表面に形成されており、半導体素子の外部と信号の入出力を行うための電極パッド(電気導通部)、いわゆるボンディングパッド上に立てられる。   The probe needle is formed on the surface of the semiconductor element, and stands on an electrode pad (electric conduction portion) for inputting / outputting signals to / from the outside of the semiconductor element, that is, a so-called bonding pad.

そして、半導体テスタによってプローブ針に電圧を印加し、そのときの電流が半導体テスタで測定されると、プローブ針を介して半導体素子に導通があった、すなわち、半導体素子には電気的接触不良はないという判断をする。   When a voltage is applied to the probe needle by the semiconductor tester and the current at that time is measured by the semiconductor tester, the semiconductor element is conductive through the probe needle. Judge that there is no.

反対に半導体テスタで電流を測定できなければ、半導体素子に電気的接触不良があるという判断する。
特開平6−66869号公報 特許第3417806号公報 特開2004−304185号公報
On the contrary, if the current cannot be measured by the semiconductor tester, it is determined that the semiconductor element has an electrical contact failure.
Japanese Patent Laid-Open No. 6-66869 Japanese Patent No. 3417806 JP 2004-304185 A

ところで、プローブ針とボンディングパッドとを接触させると、接触したときの押圧力で、プローブ針がボンディングパッド上で滑走してしまうことがある。滑走により、ボンディングパッドを形成する材料、例えばアルミニウムが、わずかながらも削られて滓になる。すると、この滓がプローブ針に付着し、その状態で、プローブ試験を実施すると、滓によりプローブ針の接触抵抗が増大し、半導体素子の正確な導通検査ができなくなってしまう虞がある。   By the way, when the probe needle and the bonding pad are brought into contact with each other, the probe needle may slide on the bonding pad due to the pressing force at the time of contact. By sliding, the material that forms the bonding pad, for example, aluminum, is slightly shaved and becomes a wrinkle. Then, if this wrinkle adheres to the probe needle and the probe test is performed in this state, the contact resistance of the probe needle increases due to the wrinkle, and there is a possibility that an accurate continuity test of the semiconductor element cannot be performed.

そこで、試験装置であるプローバにプローブ針の研磨機構を有するようにし、一定期間ごとにプローブ針を研磨して、前記滓をプローブ針から除去するようにしている。   Therefore, a prober as a test apparatus has a probe needle polishing mechanism, and the probe needle is polished at regular intervals to remove the wrinkles from the probe needle.

しかし、これまでは、切削滓等の異物が、研磨されたプローブ針から確実に除去されたか否かについての検査はされていなかった。   However, until now, there has been no inspection as to whether or not foreign matter such as a cutting rod has been reliably removed from the polished probe needle.

したがって、当該異物がプローブ針に付着している状態で、プローブ試験を実施すれば、当該異物に起因して、不良品ではない半導体素子までも不良品として扱われる虞がある。すると製品の歩留まりが悪くなる。   Therefore, if the probe test is performed in a state where the foreign matter is attached to the probe needle, a semiconductor element that is not a defective product may be treated as a defective product due to the foreign matter. As a result, the product yield deteriorates.

本発明は、上記事情に鑑みて発明されたものである。その解決しようとする課題は、半導体試験装置を用いて半導体素子のプローブ試験を実施するにあたり、プローブ針に切削滓等の異物が付着しているか否かを確認し、付着していた場合は当該異物を除去し、歩留まりを高める技術を提供することにある。   The present invention has been invented in view of the above circumstances. The problem to be solved is that when conducting a semiconductor element probe test using a semiconductor test apparatus, it is confirmed whether or not foreign matter such as a cutting rod adheres to the probe needle. An object of the present invention is to provide a technique for removing foreign substances and increasing the yield.

そこで、本発明の半導体試験装置は、次の手段を採用する。
すなわち、本発明の半導体試験装置は、半導体ウェーハ上に形成された半導体素子の電気測定を行う治具を前記半導体素子に接触させた状態で、この治具に通電することにより、前記半導体素子の導通検査を実施する半導体試験装置である。
Therefore, the semiconductor test apparatus of the present invention employs the following means.
That is, the semiconductor test apparatus of the present invention is configured such that a jig for performing electrical measurement of a semiconductor element formed on a semiconductor wafer is energized to the semiconductor element in a state where the jig is in contact with the semiconductor element. This is a semiconductor test apparatus for conducting a continuity test.

そして、前記治具に付着した異物の除去処理を実施する異物除去部と、前記治具に通電し、当該通電時における治具の抵抗値、または前記抵抗値の電流または電圧への換算値が、所定の条件を満足するか否か判定する判定部と、を備える。   And the foreign substance removal part which performs the removal process of the foreign material adhering to the said jig | tool, and electrifying the said jig | tool, The resistance value of the jig | tool at the time of the said electricity supply, or the conversion value to the electric current or voltage of the said resistance value is And a determination unit that determines whether or not a predetermined condition is satisfied.

判定部は、前記異物除去部によって異物の除去処理が実施された治具に通電する。当該通電時における治具の抵抗値、または前記抵抗値の電流または電圧への換算値が、所定の条件を満足するときは、前記異物が前記治具から除去されたと判定する。ここで所定の条件とは、例えば、抵抗値、または前記抵抗値の電流または電圧への換算値が、前記治具から異物が除去されたと判断できる所定の範囲内における値である。また治具としては、プローブ針を例示できる。   The determination unit energizes the jig that has been subjected to the foreign substance removal processing by the foreign substance removal unit. When the resistance value of the jig at the time of energization or the converted value of the resistance value into a current or voltage satisfies a predetermined condition, it is determined that the foreign matter has been removed from the jig. Here, the predetermined condition is, for example, a value within a predetermined range in which a resistance value or a converted value of the resistance value into a current or a voltage can be determined that foreign matter has been removed from the jig. An example of the jig is a probe needle.

前記判定がなされた後は、異物が治具に付着していないという高い信頼性のもとに試験(プローブ試験)を実施できる。よって、良品である半導体素子と不良品である半導体素子との識別性を従来よりも向上させることができる。   After the determination is made, a test (probe test) can be performed with high reliability that no foreign matter is attached to the jig. Therefore, it is possible to improve the discrimination between a non-defective semiconductor element and a defective semiconductor element as compared with the conventional case.

前記治具の前記半導体素子との接触回数をカウントするカウント手段を有すると好適である。カウント手段によるカウント数が所定の回数に達した場合は、前記治具を前記異物除去部に移動して、前記除去処理を実施する。治具の半導体素子との接触回数が増える程、治具への異物の付着量は増大するからである。   It is preferable to have a counting means for counting the number of times the jig contacts the semiconductor element. When the count number by the counting means reaches a predetermined number, the jig is moved to the foreign substance removing unit and the removing process is performed. This is because as the number of times the jig contacts the semiconductor element increases, the amount of foreign matter attached to the jig increases.

ここで所定の回数とは、前記治具と前記半導体素子との接触回数の多寡により前記治具に付着した異物の量が、半導体素子の接触不良を惹起するに足る量に相当すると判断可能な予め定められた回数をいう。   Here, the predetermined number of times can be determined that the amount of foreign matter adhering to the jig due to the number of times of contact between the jig and the semiconductor element corresponds to an amount sufficient to cause contact failure of the semiconductor element. It refers to a predetermined number of times.

前記治具は、前記半導体素子の電気測定を行うために、電圧,電流,抵抗の測定に用いられる半導体テスタと接続されるプローブ針を挙げられる。   Examples of the jig include a probe needle connected to a semiconductor tester used for measuring voltage, current, and resistance in order to perform electrical measurement of the semiconductor element.

治具を前記異物除去部に接触させた状態で通電し、当該通電時における治具の抵抗値、または前記抵抗値の電流または電圧への換算値が、前記所定の条件を満足しないときは、前記異物除去部によって、前記プローブ針から前記異物を再度除去する。   When energized in a state where the jig is in contact with the foreign matter removal portion, the resistance value of the jig at the time of energization, or the converted value to the current or voltage of the resistance value does not satisfy the predetermined condition, The foreign matter is removed from the probe needle again by the foreign matter removing unit.

このため治具から異物が除去される確実性が増し、異物が治具に付着していないという信頼性のもとで安心して導通検査を実施できる。   For this reason, the certainty that a foreign substance is removed from a jig | tool increases, and a continuity test | inspection can be implemented in comfort on the reliability that the foreign substance has not adhered to the jig | tool.

異物除去部は、導電性を有する研磨シートと、前記治具を当該研磨シートで研磨するために、当該治具を研磨シート上で移動させる駆動部とを有するものを挙げられる。治具の研磨シート上での移動は、例えば往復運動を挙げられる。   Examples of the foreign matter removing unit include a conductive polishing sheet and a drive unit that moves the jig on the polishing sheet in order to polish the jig with the polishing sheet. An example of the movement of the jig on the polishing sheet is a reciprocating motion.

また、本発明は、半導体ウェーハ上に形成された半導体素子の電気測定を行う治具を前記半導体素子に接触させた状態で、この治具に通電することにより、前記半導体素子の導通を検査する半導体試験方法でもある。   Further, the present invention inspects the continuity of the semiconductor element by energizing the jig in contact with the semiconductor element in a state where the jig for performing electrical measurement of the semiconductor element formed on the semiconductor wafer is in contact with the semiconductor element. It is also a semiconductor test method.

本発明の半導体試験方法は、前記治具に付着する異物の除去処理を実施する。そして、
除去処理が実施された治具に対して通電し、当該通電時の前記治具における抵抗値、または前記抵抗値の電流または電圧への換算値が、前記所定の条件を満足するときは、前記異物が前記治具から除去されたと判定する。
In the semiconductor test method of the present invention, the foreign matter adhering to the jig is removed. And
When the jig subjected to the removal process is energized, and when the resistance value in the jig at the time of energization, or the converted value to the current or voltage of the resistance value satisfies the predetermined condition, It is determined that the foreign matter has been removed from the jig.

本発明の半導体試験方法は、半導体ウェーハ上に形成された半導体素子の電気測定を行う治具を前記半導体素子に接触させた状態で、この治具に通電する半導体試験装置を制御するコンピュータが、前記治具に付着して導通の妨げとなる異物の有無を判断する半導体試験方法でもある。   In the semiconductor test method of the present invention, a computer that controls a semiconductor test apparatus that energizes the jig in a state where the jig for performing electrical measurement of the semiconductor element formed on the semiconductor wafer is in contact with the semiconductor element. It is also a semiconductor test method for determining the presence or absence of foreign matter that adheres to the jig and hinders conduction.

本発明の半導体試験方法では、次の工程をコンピュータが実行する。
すなわち、(イ)前記治具に通電する工程、(ロ)当該通電時における治具の抵抗値、または前記抵抗値の電流または電圧への換算値が、前記所定の条件を満足するときは、前記異物が前記治具から除去されたと判定する工程である。
In the semiconductor test method of the present invention, the computer executes the following steps.
That is, (a) a step of energizing the jig, (b) when the resistance value of the jig at the time of the energization, or the converted value of the resistance value into a current or voltage satisfies the predetermined condition, It is a step of determining that the foreign matter has been removed from the jig.

また、本発明は、半導体ウェーハ上に形成された半導体素子の電気測定を行う治具を前記半導体素子に接触させた状態で、この治具に通電する半導体試験装置をコンピュータに制御させ、前記治具に付着して導通の妨げとなる異物の有無をコンピュータに判断させるプログラムでもある。   In addition, the present invention allows a computer to control a semiconductor test apparatus that energizes the jig in a state where the jig for performing electrical measurement of the semiconductor element formed on the semiconductor wafer is in contact with the semiconductor element, and thereby It is also a program that causes a computer to determine the presence or absence of a foreign substance that adheres to a tool and hinders conduction.

本発明のプログラムは、前記コンピュータを次の各手段として機能させる。
すなわち、(イ)異物の除去処理が実施された前記治具に通電する手段、(ロ)当該通電時における治具の抵抗値、または前記抵抗値の電流または電圧への換算値が、前記所定の条件を満足するときは、前記異物が前記治具から除去されたと判定する手段である。
The program of the present invention causes the computer to function as the following means.
That is, (a) a means for energizing the jig that has been subjected to the foreign matter removal process, (b) a resistance value of the jig at the time of the energization, or a converted value of the resistance value into a current or voltage When the above condition is satisfied, it is means for determining that the foreign matter has been removed from the jig.

さらに、本発明は、上記課題を達成するため、上記プログラムを記録したコンピュータ読み取り可能な記録媒体でもある。   Furthermore, the present invention is also a computer-readable recording medium on which the above program is recorded in order to achieve the above-described object.

本発明によれば、研磨されたプローブ針に切削滓が付着しているか否かを確認でき、付着していた場合は、当該切削滓を除去する。この結果、信頼性の高いプローブ試験を実現することができ、半導体素子の歩留まりを高めることができる。   According to the present invention, it is possible to confirm whether or not a cutting stick is attached to the polished probe needle, and when it is attached, the cutting stick is removed. As a result, a highly reliable probe test can be realized and the yield of semiconductor elements can be increased.

以下、本発明を実施するための最良の形態(以下、実施形態)を実施例に基づいて説明する。但し、この実施形態の構成は例示であり、本発明の範囲をそれらに限定する趣旨ではない。したがって、本発明の要旨を逸脱しない範囲内において種種変更を加え得ることは勿論である。
<装置の概要>
Hereinafter, the best mode for carrying out the present invention (hereinafter referred to as an embodiment) will be described based on examples. However, the configuration of this embodiment is an exemplification, and is not intended to limit the scope of the present invention. Accordingly, it goes without saying that various changes can be made without departing from the scope of the present invention.
<Outline of device>

半導体試験装置は、半導体ウェーハ上に形成されたICやLSIなどの半導体素子の電気測定を行う治具であるプローブ針を、半導体素子に接触させた状態で、当該プローブ針に通電することによって、半導体素子の導通検査を行う装置である。
導通検査によって、半導体素子の電気的接触不良の有無を判定する。
<半導体試験装置の全体説明>
The semiconductor test apparatus is configured such that a probe needle, which is a jig for performing an electrical measurement of a semiconductor element such as an IC or LSI formed on a semiconductor wafer, is energized to the probe needle while being in contact with the semiconductor element. This is an apparatus for conducting a continuity test of a semiconductor element.
The continuity test determines the presence or absence of electrical contact failure of the semiconductor element.
<Overview of semiconductor test equipment>

図1は、そのような半導体試験装置の概念図である。
半導体試験装置1は、プローブ試験を実施するための検査機であるプローバ2と、プローバ2と接続され、半導体素子の電気測定を行うための半導体テスタ3と、装置全体を制御するためのコンピュータであるワークステーション4とを有する。
FIG. 1 is a conceptual diagram of such a semiconductor test apparatus.
The semiconductor test apparatus 1 is a prober 2 that is an inspection machine for performing a probe test, a semiconductor tester 3 that is connected to the prober 2 and performs electrical measurements of semiconductor elements, and a computer that controls the entire apparatus. A workstation 4.

以下、半導体試験装置1の各構成機器について説明する。
<プローバ>
Hereinafter, each component apparatus of the semiconductor test apparatus 1 will be described.
<Prober>

プローバ2は、図2に示すようにプローブ針213を有するプローブカード21と、被験体である半導体素子5が多数形成された半導体ウェーハ51が載置されるウェーハ・ステージ6と、プローブ針213を研磨する研磨シート7と、ウェーハ・ステージ6及び研磨シート7の間でプローブカード21を移動させる移動装置8(図2の両矢印及び図4参照)とを有する。
<プローブカード>
As shown in FIG. 2, the prober 2 includes a probe card 21 having a probe needle 213, a wafer stage 6 on which a semiconductor wafer 51 on which a large number of semiconductor elements 5 as test subjects are formed, and a probe needle 213. A polishing sheet 7 to be polished and a moving device 8 (see a double-headed arrow in FIG. 2 and FIG. 4) for moving the probe card 21 between the wafer stage 6 and the polishing sheet 7 are provided.
<Probe card>

プローブカード21は、カード部211と、このカード部211に配列された多数のプローブ針213とを有する。
<カード部>
カード部211は、多数のプローブ針213を支える基板である。
<プローブ針>
The probe card 21 includes a card unit 211 and a large number of probe needles 213 arranged on the card unit 211.
<Card part>
The card unit 211 is a substrate that supports a large number of probe needles 213.
<Probe needle>

プローブ針213は、タングステンやニッケルでできている。
プローブ針213の数は、ウェーハ・ステージ6に裁置されている半導体ウェーハ51に形成された多数の半導体素子5に合わせて決定され、数百に及ぶ場合もある。
The probe needle 213 is made of tungsten or nickel.
The number of probe needles 213 is determined in accordance with a large number of semiconductor elements 5 formed on the semiconductor wafer 51 placed on the wafer stage 6 and may reach several hundreds.

プローブ針213は、半導体素子5のボンディングパッド511と接触する(図3,4参照)。当該接触したときの押圧力により、プローブ針213にはボンディングパッド511の形成材料その他の異物511aが付着する。   The probe needle 213 contacts the bonding pad 511 of the semiconductor element 5 (see FIGS. 3 and 4). Due to the pressing force at the time of the contact, the forming material of the bonding pad 511 and other foreign matters 511 a adhere to the probe needle 213.

プローブ針213とボンディングパッド511との一回当たりの接触で、プローブ針に付着する異物511aの量はわずかである。しかし、プローブ針213をボンディングパッド511に当接させる回数が多いほど、付着量は増大する。異物511aの付着量が多いと、異物511aは、プローブ針213の導通の妨げとなる。
<ウェーハ・ステージ>
The amount of foreign matter 511a adhering to the probe needle is small due to the contact between the probe needle 213 and the bonding pad 511 once. However, the amount of adhesion increases as the number of times the probe needle 213 is brought into contact with the bonding pad 511 increases. If the amount of foreign matter 511a attached is large, the foreign matter 511a obstructs the conduction of the probe needle 213.
<Wafer stage>

ウェーハ・ステージ6は、この実施例では、半導体ウェーハ51の外形に合わせてその形状は丸形である。ウェーハ・ステージ6から幾分離れた箇所には、研磨シート7が設置されている(図2,4参照)。
<研磨シート>
In this embodiment, the wafer stage 6 has a round shape in accordance with the outer shape of the semiconductor wafer 51. A polishing sheet 7 is installed at a location slightly separated from the wafer stage 6 (see FIGS. 2 and 4).
<Polished sheet>

研磨シート7は、プローブ針213に付着する異物511aの除去処理を研磨によって実施するためのものである。よって、研磨シート7は、プローブ針213から異物511aを除去する異物除去部といえる。研磨シート7は、導電性を有する研磨材からなるものであれば何でもよい。この実施例では、シート状をした薄肉のものを例示する。
<移動装置>
The polishing sheet 7 is for carrying out the removal process of the foreign matter 511a adhering to the probe needle 213 by polishing. Therefore, the polishing sheet 7 can be said to be a foreign matter removing unit that removes the foreign matter 511a from the probe needle 213. The polishing sheet 7 may be anything as long as it is made of a conductive abrasive. In this embodiment, a thin sheet-like material is illustrated.
<Moving device>

移動装置8は、図2及び4に両矢印で示すように、プローブカード21を、ウェーハ・ステージ6及び研磨シート7の間で移動する。   The moving device 8 moves the probe card 21 between the wafer stage 6 and the polishing sheet 7 as indicated by double arrows in FIGS.

具体的には、例えば、プローブカード21を把持した状態で、ウェーハ・ステージ6及び研磨シート7の間を自在に動く搬送アームを挙げられる。その他に、ウェーハ・ステージ6及び研磨シート7の間に敷設された搬送レールと、搬送レールに沿って移動するようになっている前記搬送アームとの組み合わせ機構を例示できる。   Specifically, for example, a transfer arm that freely moves between the wafer stage 6 and the polishing sheet 7 while holding the probe card 21 can be used. In addition, a combination mechanism of a transfer rail laid between the wafer stage 6 and the polishing sheet 7 and the transfer arm configured to move along the transfer rail can be exemplified.

移動装置8により、プローブカード21は、上下・前後に自在に可動できるものが好ま
しい(図2参照)。なお上とは図面に正対した場合の上方であり、下とは同じく下方である。また前後とは、ウェーハ・ステージ6及び研磨シート7を結ぶ直線方向における前方向及び後ろ方向であり、便宜上、この明細書では、ウェーハ・ステージ6のある側を前方といい、研磨シート7のある側を前方ということにする。
It is preferable that the probe card 21 be movable up and down and front and rear by the moving device 8 (see FIG. 2). Note that the upper side is the upper side when facing the drawing, and the lower side is the lower side. Further, the front and rear are the front direction and the rear direction in the linear direction connecting the wafer stage 6 and the polishing sheet 7. For convenience, in this specification, the side with the wafer stage 6 is referred to as the front, and the polishing sheet 7 is present. Let's call the side forward.

また、移動装置8によってプローブカード21が研磨シート7上に移動された場合において、移動装置8は、異物511aの付着したプローブ針213を研磨シート7に当接させた状態で、プローブカード21を往復動させる。これにより、プローブ針213に付着した異物を研磨シート7によって除去する。   When the probe card 21 is moved onto the polishing sheet 7 by the moving device 8, the moving device 8 moves the probe card 21 in a state where the probe needle 213 to which the foreign material 511 a is attached is in contact with the polishing sheet 7. Reciprocate. Thereby, the foreign material adhering to the probe needle 213 is removed by the polishing sheet 7.

よって移動装置8は、プローブ針213を研磨シート7で研磨するために、プローブ針213を研磨シート上で移動させるプローブ針駆動部ということもできる。なお、研磨シート7をプローブカード21に対して往復動するようにしてもよい。
<半導体テスタ>
Therefore, the moving device 8 can also be referred to as a probe needle driving unit that moves the probe needle 213 on the polishing sheet in order to polish the probe needle 213 with the polishing sheet 7. Note that the polishing sheet 7 may reciprocate with respect to the probe card 21.
<Semiconductor tester>

半導体テスタ3は、被検体と電気的に接続され、被検体に通電する。そして被検体に通電された時の電流値,電圧値,抵抗値の測定を行う。本実施形態で被検体は、半導体素子5又はプローブ針213である。   The semiconductor tester 3 is electrically connected to the subject and energizes the subject. The current value, voltage value, and resistance value when the subject is energized are measured. In this embodiment, the subject is the semiconductor element 5 or the probe needle 213.

半導体テスタ3は、被検体である半導体素子5やプローブ針213が、正常に作動できるか否かをテストするために使用される。当該テストの実施にあたり、半導体テスタ3から半導体素子5やプローブ針213に通電される。当該通電は、ワークステーション4が、半導体テスタ3に対し、半導体素子5やプローブ針213に通電するように指令することで実現する。
<ワークステーション>
The semiconductor tester 3 is used to test whether or not the semiconductor element 5 and the probe needle 213 that are the subject can operate normally. In carrying out the test, power is supplied from the semiconductor tester 3 to the semiconductor element 5 and the probe needle 213. The energization is realized by the workstation 4 instructing the semiconductor tester 3 to energize the semiconductor element 5 and the probe needle 213.
<Workstation>

ワークステーション4は、半導体試験装置1の全体を制御する。
また、ワークステーション4は、プローブ針213と半導体素子5との接触回数をカウントする。よって、ワークステーション4は、カウント手段ということができる。なお、ワークステーション4がカウントした上記接触回数をカウント数という。
The workstation 4 controls the entire semiconductor test apparatus 1.
Further, the workstation 4 counts the number of contact between the probe needle 213 and the semiconductor element 5. Therefore, it can be said that the workstation 4 is a counting means. The number of contacts counted by the workstation 4 is referred to as a count number.

当該接触回数の増加に連れ、プローブ針213に付着する異物511aの堆積量は増大し、接触抵抗も増大する。そして、堆積量がある臨界点に達すると、半導体素子が接触不良を起こすほどに接触抵抗が増大するため、プローブ試験を実施しても正確な導通検査ができなくなってしまう。   As the number of contacts increases, the amount of foreign matter 511a adhering to the probe needle 213 increases, and the contact resistance also increases. When the deposition amount reaches a certain critical point, the contact resistance increases to such an extent that the semiconductor element causes a contact failure. Therefore, an accurate continuity test cannot be performed even if the probe test is performed.

堆積量に起因して正確な導通検査ができなくなってしまうか否かの臨界点は、プローブ針213と半導体素子5との接触回数から推測できる。   The critical point as to whether or not an accurate continuity test cannot be performed due to the amount of deposition can be estimated from the number of contact between the probe needle 213 and the semiconductor element 5.

接触回数は、次第に増加する。そして、プローブ針213と半導体素子5との接触回数の多寡により、プローブ針213に付着した異物511aの量が、半導体素子5の接触不良を惹起するに足る量に相当すると判断可能な所定のカウント数にやがて達する。接触回数が所定のカウント数以内であるときを、本明細書では、接触回数基準内という。   The number of contact increases gradually. Then, a predetermined count that can be determined that the amount of foreign matter 511 a attached to the probe needle 213 corresponds to an amount sufficient to cause a contact failure of the semiconductor element 5 due to the number of times of contact between the probe needle 213 and the semiconductor element 5. The number will eventually be reached. When the number of times of contact is within a predetermined number of counts, in this specification, it is referred to as within the number of times of contact.

当該所定のカウント数は、経験値によるところが大きい。また、当該カウント数は、ワークステーション4のメモリに記憶される。   The predetermined count is largely based on experience values. The count number is stored in the memory of the workstation 4.

カウント数が当該所定回数に達すると、ワークステーション4は、移動装置8により、プローブ針213を研磨シート7に向けて移動させる。そして、プローブ針213を研磨シート7で研磨できるように、研磨シート7に対するプローブ針213の位置決め制御を
行う。
When the count reaches the predetermined number, the workstation 4 causes the moving device 8 to move the probe needle 213 toward the polishing sheet 7. Then, the positioning of the probe needle 213 relative to the polishing sheet 7 is controlled so that the probe needle 213 can be polished by the polishing sheet 7.

そして、既述したように、研磨シート7に異物511aの付着したプローブ針213を当接させた状態で、搬送アームに把持されたプローブカード21を往復動させることにより、プローブ針213に付着し、導通の妨げとなっていた異物511aの除去処理を実施する。   As described above, the probe card 21 held by the transport arm is reciprocated in a state where the probe needle 213 to which the foreign material 511a is attached is brought into contact with the polishing sheet 7, thereby attaching to the probe needle 213. Then, a removal process of the foreign matter 511a that has hindered conduction is performed.

なお接触回数の代わりに、半導体試験装置1の稼働時間でプローブ針213を研磨するようにしてもよい。   Note that the probe needle 213 may be polished by the operating time of the semiconductor test apparatus 1 instead of the contact count.

また、ワークステーション4は、上記除去処理の実施により、プローブ針213から異物が十分に除去されたか否かを判定する判定部としての機能も有する。   The workstation 4 also has a function as a determination unit that determines whether or not foreign matter has been sufficiently removed from the probe needle 213 by performing the above-described removal process.

ワークステーション4が判定部として機能するために、ワークステーション4は、異物の除去処理が実施されたプローブ針213に通電する。そして、当該通電時におけるプローブ針213の抵抗値、または前記抵抗値を電流または電圧に換算した値が、所定の条件を満足するか否かを判定する。   In order for the workstation 4 to function as a determination unit, the workstation 4 energizes the probe needle 213 that has been subjected to the foreign matter removal process. Then, it is determined whether or not the resistance value of the probe needle 213 during the energization or a value obtained by converting the resistance value into a current or a voltage satisfies a predetermined condition.

ここで所定の条件を満足する場合とは、抵抗値、または前記抵抗値の電流または電圧への換算値が、プローブ針213から異物が除去されたと判断できる所定の範囲内における値であるということである。   Here, the case where a predetermined condition is satisfied means that the resistance value or a converted value of the resistance value into a current or voltage is a value within a predetermined range where it can be determined that foreign matter has been removed from the probe needle 213. It is.

例えば抵抗値、またはその抵抗値を電流または電圧に換算した値が、当該所定の範囲内における値であるときは、異物がプローブ針213から除去されたという判定をする。また、抵抗値Rを電流に換算した値とは、例えば定電圧Vをプローブ針に加えたときに、電流値Iが測定され、R=V/Iである電流値である。また、抵抗値Rを電圧に換算した値とは、例えば定電流Iをプローブ針に通電したときに、電圧降下Vが測定され、R=V/Iである電圧降下の値をいう。   For example, when the resistance value or a value obtained by converting the resistance value into a current or voltage is a value within the predetermined range, it is determined that the foreign matter has been removed from the probe needle 213. The value obtained by converting the resistance value R into a current is a current value when the current value I is measured when a constant voltage V is applied to the probe needle and R = V / I. Further, the value obtained by converting the resistance value R into a voltage refers to a value of the voltage drop when the voltage drop V is measured when the constant current I is applied to the probe needle and R = V / I.

反対に、前記通電時における電流値,電圧値及び抵抗値のうちの少なくとも一つの値も、前記所定の範囲内の値でないときは、再度、研磨シート7によって、プローブ針213に付着する異物の除去処理を実施する。   On the other hand, when at least one of the current value, voltage value, and resistance value at the time of energization is not a value within the predetermined range, the foreign material adhering to the probe needle 213 again by the polishing sheet 7 is used. Perform the removal process.

抵抗値、またはその抵抗値を電流または電圧に換算した値が、前記所定の条件を満足するときを異物511aによる接触抵抗が基準値内(以下、接触抵抗基準値内)にあるという。例えば、抵抗値が所定抵抗未満、電流値が所定電流以上、あるいは電圧降下が所定電圧未満の場合である。また、当該抵抗値、電流値及び電圧値を測定することを接触抵抗測定という。   When the resistance value or a value obtained by converting the resistance value into current or voltage satisfies the predetermined condition, the contact resistance due to the foreign matter 511a is within the reference value (hereinafter referred to as the contact resistance reference value). For example, the resistance value is less than a predetermined resistance, the current value is greater than or equal to a predetermined current, or the voltage drop is less than a predetermined voltage. Measuring the resistance value, current value, and voltage value is called contact resistance measurement.

測定された抵抗値、電流値及び電圧値が、接触抵抗基準値内か否かの判断の基準となる抵抗値、電流値及び電圧値の各値は、ワークステーション4の図示しないメモリに記憶される。   Each value of the resistance value, the current value, and the voltage value, which is a criterion for determining whether or not the measured resistance value, current value, and voltage value are within the contact resistance reference value, is stored in a memory (not shown) of the workstation 4. The

なお、ワークステーション4は、半導体素子5が製品としての基準をクリアしているか否かを判定する判定部としての機能も有するのは勿論である。しかし、当該機能は、本発明の本質ではないので、説明を省略する。
<電気回路>
Of course, the workstation 4 also has a function as a determination unit for determining whether or not the semiconductor element 5 satisfies the standard as a product. However, since this function is not the essence of the present invention, description thereof is omitted.
<Electric circuit>

図4は、半導体試験装置1の電気回路図である。この図4は、ワークステーション4によって制御されるプローバ2に供給される電源Vとプローブ針213とが電気的に接続さ
れ、研磨シート7が抵抗Rを介在させて接地され、移動装置8によって、プローブ針213を研磨シート7に当接させている状態を示す。
FIG. 4 is an electric circuit diagram of the semiconductor test apparatus 1. In FIG. 4, the power supply V supplied to the prober 2 controlled by the workstation 4 and the probe needle 213 are electrically connected, the polishing sheet 7 is grounded via a resistor R, and the moving device 8 A state in which the probe needle 213 is in contact with the polishing sheet 7 is shown.

また、移動装置8は、ワークステーション4によってその動きが制御される。
図4に示されている丸記号A,V及びΩは、半導体テスタ3によって電流,電圧及び抵抗が測定されるものであることを意味する。
The movement of the mobile device 8 is controlled by the workstation 4.
The circle symbols A, V, and Ω shown in FIG. 4 mean that the current, voltage, and resistance are measured by the semiconductor tester 3.

次に図5を参照して、本実施例の半導体試験装置1による一連の作業を説明する。
図5の各工程は、符合Sに番号を付して示す。
Next, with reference to FIG. 5, a series of operations by the semiconductor test apparatus 1 of the present embodiment will be described.
Each step in FIG. 5 is shown by adding a number to the symbol S.

S1:半導体素子の導通検査である試験が半導体試験装置1によって開始された後、ワークステーション4は、プローブ針213と半導体素子5との接触回数が、接触回数基準値内か否かを判定する。肯定判定すればS2に進み、否定判定すればS3に進む。   S1: After a test that is a continuity test of a semiconductor element is started by the semiconductor test apparatus 1, the workstation 4 determines whether or not the number of contact between the probe needle 213 and the semiconductor element 5 is within a contact number reference value. . If a positive determination is made, the process proceeds to S2. If a negative determination is made, the process proceeds to S3.

S2:ワークステーション4からの指令により半導体テスタ3は、接触抵抗測定を行い、プローブ針213の抵抗値、電流値または電圧値のうちの少なくとも一つを測定する。   S2: The semiconductor tester 3 performs contact resistance measurement according to a command from the workstation 4 and measures at least one of the resistance value, current value, and voltage value of the probe needle 213.

S3:ワークステーション4からの指令により、研磨シート7でプローブ針213を研磨する。そのためプローブ針213を移動装置8で研磨シート7に移動する。研磨シート7に移動したら、研磨シート7にプローブ針213の先端部分を当接し、研磨を開始する。これをプローブ針研磨という。プローブ針研磨をどの程度行うかは研磨を徐々に進めてゆくに従い、その都度、接触抵抗測定を行って判断する。この判断はS4で実施する。   S3: The probe needle 213 is polished with the polishing sheet 7 in accordance with a command from the workstation 4. Therefore, the probe needle 213 is moved to the polishing sheet 7 by the moving device 8. After moving to the polishing sheet 7, the tip of the probe needle 213 is brought into contact with the polishing sheet 7 and polishing is started. This is called probe needle polishing. The extent to which probe needle polishing is performed is determined by measuring contact resistance each time polishing is gradually advanced. This determination is performed in S4.

S4:接触抵抗測定の結果、プローブ針213の抵抗値、または前記抵抗値の電流または電圧への換算値が、接触抵抗基準値内にあるか否かを判定する。肯定判定すればS5に進み、否定判定すればS3に戻り、プローブ針研磨を再び実施する。   S4: As a result of the contact resistance measurement, it is determined whether or not the resistance value of the probe needle 213 or the converted value of the resistance value into the current or voltage is within the contact resistance reference value. If a positive determination is made, the process proceeds to S5, and if a negative determination is made, the process returns to S3 and the probe needle polishing is performed again.

S5では、S1と同様プローブ針213と半導体素子5との接触回数が接触回数基準値内か否かを判定する。肯定判定すれば、半導体素子5の導通検査のため半導体テスタ3による電気測定を開始し、否定判定すればS3に戻り、プローブ針研磨を再び実施する。   In S5, as in S1, it is determined whether or not the number of contacts between the probe needle 213 and the semiconductor element 5 is within the contact count reference value. If an affirmative determination is made, electrical measurement by the semiconductor tester 3 is started to check the continuity of the semiconductor element 5, and if a negative determination is made, the process returns to S3 and probe needle polishing is performed again.

<作用・効果>
次に、半導体試験装置1の作用効果を説明する。
半導体試験装置1にあっては、異物511aの付着したプローブ針213を研磨シート7に接触させた状態で通電する。そして、その際に、プローブ針213の抵抗値、または前記抵抗値の電流または電圧への換算値が前記接触抵抗基準値内の値でないときは、研磨シート7によって、プローブ針213から異物511aを除去する除去処理を行う。
<Action and effect>
Next, functions and effects of the semiconductor test apparatus 1 will be described.
In the semiconductor test apparatus 1, the probe needle 213 to which the foreign material 511 a is attached is energized while being in contact with the polishing sheet 7. At that time, when the resistance value of the probe needle 213 or the converted value of the resistance value into the current or voltage is not a value within the contact resistance reference value, the foreign material 511a is removed from the probe needle 213 by the polishing sheet 7. The removal process to remove is performed.

除去処理は、プローブ針213の抵抗値、または前記抵抗値の電流または電圧への換算値が、接触抵抗基準値内の値になるまで何回か続けられる。   The removal process is continued several times until the resistance value of the probe needle 213 or the converted value of the resistance value into a current or voltage becomes a value within the contact resistance reference value.

このため、プローブ針213から異物511aが除去される確実性が増す。したがって、異物511aがプローブ針213に付着していないという信頼性のもとで、安心して導通検査を実施できる。これは延いては、半導体素子の歩留まりを高めることになる。   For this reason, the certainty that the foreign material 511a is removed from the probe needle 213 increases. Therefore, the continuity test can be performed with confidence under the reliability that the foreign matter 511a is not attached to the probe needle 213. This in turn increases the yield of the semiconductor element.

<コンピュータ読み取り可能な記録媒体> <Computer-readable recording medium>

コンピュータその他の機械、装置(以下、コンピュータ等)に上記いずれかの機能を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録することができる。そして、コンピュータ等に、この記録媒体のプログラムを読み込ませて実施させること
により、その機能を提供させることができる。
A program for causing a computer or other machine or device (hereinafter referred to as a computer or the like) to realize any of the above functions can be recorded on a recording medium that can be read by the computer or the like. The function can be provided by causing a computer or the like to read and execute the program of the recording medium.

ここで、コンピュータ等が読み取り可能な記録媒体とは、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータ等から読み取ることができる記録媒体をいう。   Here, a computer-readable recording medium is a recording medium that stores information such as data and programs by electrical, magnetic, optical, mechanical, or chemical action and can be read from a computer or the like. Say.

このような記録媒体のうちコンピュータ等から取り外し可能なものとしては、例えばフレキシブルディスク、光磁気ディスク、CD−ROM、CD−R/W、DVD、DAT、8mmテープ、メモリカード等がある。   Examples of such a recording medium that can be removed from a computer or the like include a flexible disk, a magneto-optical disk, a CD-ROM, a CD-R / W, a DVD, a DAT, an 8 mm tape, and a memory card.

また、コンピュータ等に固定された記録媒体としてハードディスクやROM(リードオンリーメモリ)等がある。   In addition, as a recording medium fixed to a computer or the like, there are a hard disk, a ROM (read only memory), and the like.

本発明に係る半導体試験装置の概念図である。1 is a conceptual diagram of a semiconductor test apparatus according to the present invention. 本発明に係るプローバの概念図である。It is a conceptual diagram of the prober which concerns on this invention. 本発明に係るプローブ針の先端部が、半導体素子の所定場所であるボンディングパッドに接触している状態を示す部分拡大断面図である。It is a partial expanded sectional view which shows the state which the front-end | tip part of the probe needle which concerns on this invention is contacting the bonding pad which is a predetermined place of a semiconductor element. 本発明に係る半導体試験装置の電気回路を説明するための図である。It is a figure for demonstrating the electric circuit of the semiconductor test apparatus which concerns on this invention. 本発明に係る半導体試験装置を用いてプローブ針に異物が付着しているか否かの検査について、その手順を示すためのフローチャートである。It is a flowchart for showing the procedure about the test | inspection whether the foreign material has adhered to the probe needle using the semiconductor testing apparatus which concerns on this invention.

符号の説明Explanation of symbols

1 半導体試験装置
2 プローバ
21 プローブカード
211 カード部
213 プローブ針(治具)
3 半導体テスタ
4 ワークステーション(判定部,カウント手段)
5 半導体素子
51 半導体ウェーハ
511 ボンディングパッド
511a 異物
6 ウェーハ・ステージ
7 研磨シート(異物除去部)
8 移動装置(プローブ針駆動部)
DESCRIPTION OF SYMBOLS 1 Semiconductor testing apparatus 2 Probe 21 Probe card 211 Card part 213 Probe needle (jig)
3 Semiconductor tester 4 Workstation (determination unit, counting means)
5 Semiconductor element 51 Semiconductor wafer 511 Bonding pad 511a Foreign matter 6 Wafer stage 7 Polishing sheet (foreign matter removing part)
8 Moving device (probe needle drive unit)

Claims (8)

半導体ウェーハ上に形成された半導体素子の電気測定を行う治具を前記半導体素子に接触させた状態で、この治具に通電することにより、前記半導体素子の導通検査を実施する半導体試験装置であって、
前記治具に付着した異物の除去処理を実施する異物除去部と、
前記治具に通電し、当該通電時における治具の抵抗値、または前記抵抗値の電流または電圧への換算値が、所定の条件を満足するか否か判定する判定部と、を備えたことを特徴とする半導体試験装置。
A semiconductor test apparatus for conducting a continuity test of a semiconductor element by energizing the jig while the jig for performing electrical measurement of the semiconductor element formed on the semiconductor wafer is in contact with the semiconductor element. And
A foreign matter removing unit that performs a removal process of the foreign matter adhered to the jig;
A determination unit that energizes the jig and determines whether or not a resistance value of the jig at the time of energization or a converted value of the resistance value to a current or a voltage satisfies a predetermined condition; A semiconductor test apparatus characterized by
前記治具の前記半導体素子との接触回数をカウントするカウント手段を有し、
カウント数が、所定の回数に達した場合は、前記治具を前記異物除去部に移動して、前記除去処理を実施することを特徴とする請求項1に記載の半導体試験装置。
Having a counting means for counting the number of times the jig contacts the semiconductor element;
2. The semiconductor test apparatus according to claim 1, wherein when the count number reaches a predetermined number, the jig is moved to the foreign substance removing unit and the removing process is performed.
前記所定の条件を満足しないときは、前記異物除去部によって、前記治具から前記異物を再度除去する請求項1又は2に記載の半導体試験装置。   3. The semiconductor test apparatus according to claim 1, wherein when the predetermined condition is not satisfied, the foreign matter is removed from the jig again by the foreign matter removing unit. 前記異物除去部は、
導電性を有する研磨シートと、
前記治具を当該研磨シートで研磨するために、当該治具を研磨シート上で移動させる駆動部と、を有することを特徴とする請求項1〜3のいずれか1項に記載の半導体試験装置。
The foreign matter removing unit is
A conductive abrasive sheet;
The semiconductor test apparatus according to claim 1, further comprising: a driving unit that moves the jig on the polishing sheet in order to polish the jig with the polishing sheet. .
半導体ウェーハ上に形成された半導体素子の電気測定を行う治具を前記半導体素子に接触させた状態で、この治具に通電することにより、前記半導体素子の導通を検査する半導体試験方法であって、
前記治具に付着する異物の除去処理を実施し、
除去処理が実施された治具に対して通電し、
当該通電時の前記治具における抵抗値、または前記抵抗値の電流または電圧への換算値が、所定の条件を満足するときは、前記異物が前記治具から除去されたと判定する半導体試験方法。
A semiconductor test method for inspecting the continuity of a semiconductor element by energizing the jig in a state where a jig for performing electrical measurement of a semiconductor element formed on a semiconductor wafer is in contact with the semiconductor element. ,
Performing the removal process of foreign matter adhering to the jig,
Energize the jig that has been removed,
A semiconductor test method for determining that the foreign matter has been removed from the jig when a resistance value in the jig at the time of energization or a converted value of the resistance value into a current or voltage satisfies a predetermined condition.
半導体ウェーハ上に形成された半導体素子の電気測定を行う治具を前記半導体素子に接触させた状態で、この治具に通電する半導体試験装置を制御するコンピュータが、前記治具に付着して導通の妨げとなる異物の有無を判断する半導体試験方法であって、
前記治具に通電する工程と、
当該通電時における治具の抵抗値、または前記抵抗値の電流または電圧への換算値が、所定の条件を満足するときは、前記異物が前記治具から除去されたと判定する工程と、をコンピュータが実行する半導体試験方法。
A computer that controls a semiconductor test apparatus that energizes the jig in a state where a jig for electrical measurement of the semiconductor element formed on the semiconductor wafer is in contact with the semiconductor element is attached to the jig and is electrically connected. A semiconductor test method for determining the presence or absence of foreign matter that hinders
Energizing the jig;
A step of determining that the foreign matter has been removed from the jig when the resistance value of the jig at the time of energization or the converted value of the resistance value into a current or voltage satisfies a predetermined condition; Semiconductor test method performed by.
半導体ウェーハ上に形成された半導体素子の電気測定を行う治具を前記半導体素子に接触させた状態で、この治具に通電する半導体試験装置をコンピュータに制御させ、前記治具に付着して導通の妨げとなる異物の有無をコンピュータに判断させるプログラムであり、
前記コンピュータを、
異物の除去処理が実施された前記治具に通電する手段、
当該通電時における治具の抵抗値、または前記抵抗値の電流または電圧への換算値が、所定の条件を満足するときは、前記異物が前記治具から除去されたと判定する手段、として機能させるためのプログラム。
In a state where a jig for electrical measurement of a semiconductor element formed on a semiconductor wafer is in contact with the semiconductor element, a semiconductor test apparatus for energizing the jig is controlled by a computer, and attached to the jig for conduction. Is a program that lets a computer determine the presence or absence of foreign objects
The computer,
Means for energizing the jig that has been subjected to the foreign matter removal process;
When the resistance value of the jig at the time of energization or the converted value of the resistance value into a current or voltage satisfies a predetermined condition, the jig functions as means for determining that the foreign matter has been removed from the jig. Program for.
半導体ウェーハ上に形成された半導体素子の電気測定を行う治具を前記半導体素子に接触させた状態で、この治具に通電する半導体試験装置をコンピュータに制御させ、
前記治具に付着して導通の妨げとなる異物の有無を、コンピュータに判断させるプログラムを記録したコンピュータ読み取り可能な記録媒体であり、
前記コンピュータに、
異物の除去処理が実施された前記治具に通電する手段、
当該通電時における治具の抵抗値、または前記抵抗値の電流または電圧への換算値が、所定の条件を満足するときは、前記異物が前記治具から除去されたと判定する手段、として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
In a state in which a jig for electrical measurement of a semiconductor element formed on a semiconductor wafer is in contact with the semiconductor element, the computer controls a semiconductor test apparatus that energizes the jig,
A computer-readable recording medium that records a program that causes a computer to determine the presence or absence of foreign matter that adheres to the jig and hinders conduction,
In the computer,
Means for energizing the jig that has been subjected to the foreign matter removal process;
When the resistance value of the jig at the time of energization or the converted value of the resistance value into a current or voltage satisfies a predetermined condition, the jig functions as means for determining that the foreign matter has been removed from the jig. A computer-readable recording medium on which a program for recording is recorded.
JP2007158508A 2007-06-15 2007-06-15 Semiconductor test device, semiconductor test method, program and recording medium Withdrawn JP2008311469A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007158508A JP2008311469A (en) 2007-06-15 2007-06-15 Semiconductor test device, semiconductor test method, program and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007158508A JP2008311469A (en) 2007-06-15 2007-06-15 Semiconductor test device, semiconductor test method, program and recording medium

Publications (1)

Publication Number Publication Date
JP2008311469A true JP2008311469A (en) 2008-12-25

Family

ID=40238817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007158508A Withdrawn JP2008311469A (en) 2007-06-15 2007-06-15 Semiconductor test device, semiconductor test method, program and recording medium

Country Status (1)

Country Link
JP (1) JP2008311469A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908524A (en) * 2010-06-30 2010-12-08 上海华岭集成电路技术有限责任公司 Antioxidation method for finishing fuse
JP2015141036A (en) * 2014-01-27 2015-08-03 九州エレクトロン株式会社 Probe testing apparatus, and method and program for the same
CN108100991A (en) * 2017-11-29 2018-06-01 北京航天控制仪器研究所 Chip quality detection method, apparatus and system on a kind of MEMS air flow meters wafer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908524A (en) * 2010-06-30 2010-12-08 上海华岭集成电路技术有限责任公司 Antioxidation method for finishing fuse
CN101908524B (en) * 2010-06-30 2012-08-08 上海华岭集成电路技术有限责任公司 Antioxidation method for finishing fuse
JP2015141036A (en) * 2014-01-27 2015-08-03 九州エレクトロン株式会社 Probe testing apparatus, and method and program for the same
CN108100991A (en) * 2017-11-29 2018-06-01 北京航天控制仪器研究所 Chip quality detection method, apparatus and system on a kind of MEMS air flow meters wafer

Similar Documents

Publication Publication Date Title
KR100841263B1 (en) Wire bonding apparatus, bonding control program and bonding methdo
JP2929948B2 (en) Probe type test handler and IC testing method using the same
US11340259B2 (en) Probe card management system and probe card management method
US7202683B2 (en) Cleaning system, device and method
US6906341B2 (en) Probe needle test apparatus and method
JP2008311469A (en) Semiconductor test device, semiconductor test method, program and recording medium
JP2007227840A (en) Cleaning device for probe needle
JP2009543052A (en) Cleaning system and method for contactor device
KR101785820B1 (en) Probe device
JP2009204491A (en) Method of monitoring probe pin wear
JP2001326258A (en) Cleaning method of probe in probe card
CN117405954B (en) Method for removing oxide layer of probe card, cleaning and testing system
US20060065290A1 (en) Working surface cleaning system and method
JP3061619B1 (en) How to measure probe contact resistance
JP2016146416A (en) Method and system for substrate processing
TW201833562A (en) Prober and method for positioning probe tip and obtaining probe and polishing sheet contact data
JP2009162723A (en) Testing device and testing method
CN104821284B (en) It is removed using the superficial layer of programming executor
JP2006128452A (en) Probe card and prober, process for fabricating semiconductor device
JP2007071765A (en) Probe control apparatus and probe control method for measuring probe position
JP2006128451A (en) Prober and its probe maintenance method, process for fabricating semiconductor device
JP2006237413A (en) Method for cleaning probe needle and wafer and wafer prober equipment to be used therefor
JP2007003252A (en) Probe card and method for testing semiconductor integrated circuit
JP5798447B2 (en) First contact detection system and polishing apparatus
JP2004342676A (en) Method and device for inspecting semiconductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100128

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101208