JP2008311430A - Semiconductor chip detection device, and semiconductor chip detection method using it - Google Patents
Semiconductor chip detection device, and semiconductor chip detection method using it Download PDFInfo
- Publication number
- JP2008311430A JP2008311430A JP2007157840A JP2007157840A JP2008311430A JP 2008311430 A JP2008311430 A JP 2008311430A JP 2007157840 A JP2007157840 A JP 2007157840A JP 2007157840 A JP2007157840 A JP 2007157840A JP 2008311430 A JP2008311430 A JP 2008311430A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- image data
- wafer
- detection device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明は、ウェハ上の分離された個々の半導体チップを検出する半導体チップ検出装置及び半導体チップ検出方法に関する。 The present invention relates to a semiconductor chip detection apparatus and a semiconductor chip detection method for detecting individual semiconductor chips separated on a wafer.
従来、半導体チップ(以下、チップともいう)の実装工程では、良品の半導体チップを実装するために、あらかじめ良品の半導体チップの位置を認識してから実装を行う技術が利用されている。 Conventionally, in the mounting process of a semiconductor chip (hereinafter also referred to as a chip), in order to mount a non-defective semiconductor chip, a technique for performing mounting after recognizing the position of the non-defective semiconductor chip in advance is used.
例えば特許文献1には、半導体チップ及び不良マークの有無を検出するとともに、良品であれば実装するための位置補正を行う半導体チップ検出装置が記載されている。この半導体チップ検出装置は、シート上に半導体チップ位置検出用の基準線を設け、チップ上面にカメラを、下面にセンサを配置し、チップの配列をアドレス化して、誤認識を防止するものである。これにより、指定した半導体チップ以外の半導体チップの認識をなくし、実装のスループットを向上させるとともに、不連続な半導体チップや、歯抜け状態の半導体チップであっても実装が可能になる。 For example, Patent Document 1 describes a semiconductor chip detection device that detects the presence / absence of a semiconductor chip and a defective mark, and performs position correction for mounting if it is a non-defective product. In this semiconductor chip detection device, a reference line for detecting a position of a semiconductor chip is provided on a sheet, a camera is provided on the upper surface of the chip, a sensor is provided on the lower surface, and the chip arrangement is addressed to prevent erroneous recognition. . This eliminates recognition of a semiconductor chip other than the designated semiconductor chip, improves the mounting throughput, and enables mounting even a discontinuous semiconductor chip or a semiconductor chip in a tooth-missed state.
また、特許文献2には、ピックアップ時の不具合を未然に防止するボンディング装置が記載されている。このボンディング装置は、ウェハ上に整列されたチップより同行でX方向に離間した異なるチップが位置する第一基準ポイント及び第二基準ポイントを設定するとともに、第一基準ポイントのチップと同列でY方向に離間したチップが位置する第三基準ポイント、及び該第三基準ポイントのチップと同行であって、第二基準ポイントのチップと同列に配置されたチップが位置する第四基準ポイントを設定する基準ポイント設定手段と、ウェハシート拡張前後における基準ポイント間でのX方向及びY方向への拡張率に応じて各基準ポイント間に配置されたチップの各々の位置を算出して前記ウェハマップデータの前記位置情報を補正する手段と、を備えている。 Further, Patent Document 2 describes a bonding apparatus that prevents problems during pickup. The bonding apparatus sets a first reference point and a second reference point where different chips located in the same row and spaced apart in the X direction from the chips aligned on the wafer, and in the same direction as the first reference point chip in the Y direction. A reference point for setting a fourth reference point where a chip located in the same row as the chip of the second reference point is located, and a third reference point where the chip spaced apart from the third reference point is located The position of the chip arranged between each reference point is calculated according to the point setting means and the expansion rate in the X direction and Y direction between the reference points before and after the wafer sheet expansion, and the wafer map data Means for correcting the position information.
図4は、非特許文献1に記載された半導体チップ検出装置を説明する図である。図4において、半導体チップ82は、ウェハリング92上に貼着されたシート84上に貼り付けられている。この半導体チップ検出装置は、半導体チップ82の垂直方向に対し、光源80及びカメラ86を備える。光源80は、半導体チップ82に対して光を照射し、カメラ86は半導体チップ82を撮像する。認識部90は、得られた画像データから二値化や多値化処理し、パターンマッチング方式により予め登録した外観良品若しくはターゲットチップ又はこれらの周辺をも含むチップ群のパターンまたは構成(外観不良(非成形)外観良品の構成)と、ウェハ上の基準チップであろうチップまたは、その周辺も含むチップ群と比較し、半導体チップ82の位置認識を行なう。
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
特許文献1に記載の半導体チップ検出装置は、シート上にチップ位置検出用の基準線を設けてラインセンサで配列をアドレス化している。この装置は、シート上に基準線を設けることが前提となり、手間を要する。
However, the prior art described in the above literature has room for improvement in the following points.
In the semiconductor chip detection device described in Patent Document 1, a reference line for chip position detection is provided on a sheet, and the array is addressed by a line sensor. This apparatus is based on the premise that a reference line is provided on the sheet, and requires time and effort.
また、特許文献2に記載のボンディング装置は、ウェハ上の4基準ポイントを認識することが前提となる。したがって、確実にその4ポイントを認識できなければ、チップ位置を誤認識してしまう。 Further, the bonding apparatus described in Patent Document 2 is premised on recognizing four reference points on the wafer. Therefore, if the four points cannot be recognized reliably, the chip position is erroneously recognized.
また、非特許文献1記載の半導体チップ検出装置は、パターンマッチング認識は、ロットバラツキ、ウェハ面内バラツキ、といった影響を受けやすく、回避するためにマッチング率(しきい値)を下げなければならないが、しきい値を下げると誤認識の可能性が高くなる。また、小チップ(例えば1mm角程度)や、ウェハの大口径化で、1ウェハあたりのチップ取数が多くなるほど、予め登録したチップ(ターゲットチップ)を見つけ出すのが困難で、実チップとウェハマップの位置が数行ずれていても認識してしまい、チップ位置の誤認識を起こす可能性が高い。これらの誤認識を防ぐ手段としては、オペレータによる確認が必須であり、小チップや大口径製品では至難の業を要する。
上記のことは、直径300mmウェハ対応のチップソータにおけるパターンマッチングによるチップ位置認識においても認められた。
Further, in the semiconductor chip detection device described in Non-Patent Document 1, pattern matching recognition is easily affected by lot variation and wafer in-plane variation, and the matching rate (threshold value) must be lowered to avoid it. If the threshold value is lowered, the possibility of erroneous recognition increases. In addition, as the number of chips per wafer increases as the size of a small chip (for example, about 1 mm square) or a wafer increases, it becomes more difficult to find a pre-registered chip (target chip). Even if the position of is shifted by several lines, it is recognized, and there is a high possibility of erroneous recognition of the chip position. As a means for preventing such misrecognition, confirmation by an operator is indispensable, and it is extremely difficult for small chips and large-diameter products.
The above is also recognized in chip position recognition by pattern matching in a chip sorter for 300 mm diameter wafers.
本発明は上記事情に鑑みてなされたものであり、誤認識なく容易にウェハ上の半導体チップの有無を検出する。 The present invention has been made in view of the above circumstances, and easily detects the presence or absence of a semiconductor chip on a wafer without erroneous recognition.
本発明によれば、
ウェハ上の分離された個々の半導体チップを検出する半導体チップ検出装置であって、
光源と、
半導体チップが貼着されたシートを挟んで光源と対向し、光源によって光を照射された半導体チップを前記光の照射面と反対する面から撮像して画像データを取得するカメラと、
画像データを二値化処理する処理部と、
処理部により二値化処理された画像データから半導体チップの有無を認識する認識部と、
を有することを特徴とする半導体チップ検出装置
が提供される。
According to the present invention,
A semiconductor chip detection device for detecting individual semiconductor chips separated on a wafer,
A light source;
A camera that opposes the light source across the sheet on which the semiconductor chip is attached, captures the semiconductor chip irradiated with light from the light source from a surface opposite to the light irradiation surface, and acquires image data;
A processing unit for binarizing image data;
A recognition unit that recognizes the presence or absence of a semiconductor chip from the image data binarized by the processing unit;
There is provided a semiconductor chip detection device characterized by comprising:
また、本発明によれば、
上記の半導体チップ検出装置を用いた半導体チップの検出方法であって、
半導体チップに光を照射するステップと、
光を照射された半導体チップを撮像して画像データを取得するステップと、
画像データを二値化処理するステップと、
二値化処理された画像データから半導体チップの有無を認識するステップと、
を有することを特徴とする半導体チップの検出方法
が提供される。
Moreover, according to the present invention,
A method of detecting a semiconductor chip using the semiconductor chip detection device described above,
Irradiating the semiconductor chip with light; and
Imaging a semiconductor chip irradiated with light to obtain image data;
A step of binarizing the image data;
Recognizing the presence or absence of a semiconductor chip from the binarized image data;
A method for detecting a semiconductor chip is provided.
この発明によれば、半導体チップを挟んで光源と対向するカメラで半導体チップを撮像し、二値化処理する。これにより、半導体チップがある箇所が黒く、半導体チップがない箇所は白く映し出すことができ、容易に半導体チップの有無を把握することができる。 According to the present invention, the semiconductor chip is imaged by the camera facing the light source across the semiconductor chip and binarized. As a result, the portion with the semiconductor chip can be displayed in black, and the portion without the semiconductor chip can be displayed in white, and the presence or absence of the semiconductor chip can be easily grasped.
本発明によれば、誤認識なく容易にウェハ上の半導体チップの有無を検出することができる。 According to the present invention, it is possible to easily detect the presence or absence of a semiconductor chip on a wafer without erroneous recognition.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。さらに、本発明では前後左右上下の方向を規定しているが、これは本発明の構成要素の相対関係を簡単に説明するために便宜的に規定したものであり、本発明を実施する場合の製造時や使用時の方向を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate. Furthermore, in the present invention, the front / rear, left / right, and upper / lower directions are defined, but this is defined for convenience in order to briefly explain the relative relationship of the components of the present invention. The direction at the time of manufacture and use is not limited.
図1は、本実施形態の半導体チップ検出装置を示す模式図である。この半導体チップ検出装置は、ウェハ上の分離された個々の半導体チップ12を検出する。光源10と、半導体チップ12が貼着されたダイシングシート14を挟んで光源10と対向し、光源10によって光を照射された半導体チップ12を光の照射面と反対する面から撮像して画像データを取得するカメラ16と、画像データを二値化処理する処理部18と、処理部18により二値化処理された画像データから半導体チップの有無を認識する認識部20と、を有する。
ウェハリング22は、ウエハーをダイシングする工程で使われる治具である。ウェハリング22は、ダイシングシート14を介してウェハ15を保持する。
FIG. 1 is a schematic diagram showing the semiconductor chip detection device of the present embodiment. This semiconductor chip detection device detects
The wafer ring 22 is a jig used in the process of dicing the wafer. The wafer ring 22 holds the
本実施形態の装置は、半導体チップの位置情報と良不良情報とを含むウェハマッピングデータと二値化処理された画像データとを照合し、良品の半導体チップのピックアップを確認することを可能とする。 The apparatus according to the present embodiment makes it possible to check wafer pickup data including position information of semiconductor chips and good / bad information and binarized image data and confirm pickup of good semiconductor chips. .
本実施形態の装置は、具体的には、光源10と、カメラ16と、処理部18と、認識部20と、出力部24と、読取部23とを有する。
Specifically, the apparatus according to the present embodiment includes a
カメラ16は、光源10によって光を照射された半導体チップ12を撮像する。
The
処理部18は、カメラ16で撮像したウェハの全面像を二値化処理して画像データを生成する。
The
読取部23は、ウェハマッピングデータを読み取る。ウェハマッピングデータは外部の装置と接続して外部の装置が備える記憶部(図示せず)から読み取ってもよい。また、フレキシブルディスクなどの記憶ディスクから読み取ってもよい。
The
認識部20は、処理部18で二値化処理した画像データから半導体チップ12の位置を認識する。また、読取部23が読み取ったウェハマッピングデータを受け付け、ウェハマッピングデータと画像データとを照合する。
The
出力部24は、認識部20が認識した半導体チップの位置や数に関する情報を出力する。また、認識部20がウェハマッピングデータと画像データとを照合した結果を出力する。
The
ウェハ15は、公知の半導体チップ製造工程の前工程を経て製造される。このウェハ15は、ダイシングの下準備としてウェハリング22に貼着されたダイシングシート14上に貼り付けられ、その後、ダイシング・ソーにより切断し、ダイシングシート14を拡張することにより、個々の半導体チップ12に分離される。
The
ウェハマッピングデータは、ウェハリング22に設けられた半導体チップ12の位置を座標で示す位置情報と、各位置情報に設けられた半導体チップ12が良品であるか不良品であるかを示す良不良情報とが関連付けて記憶されている。このウェハマッピングデータを読み込むことによって、どの位置の半導体チップ12が良品チップであるかを把握できるように構成される。図2は、ウェハマッピングデータを説明する図である。図2(a)は、図2(b)の拡大図である。図2(b)は、ウェハ全体を示す図である。ウェハ15上に半導体チップ12が配列され、個々の半導体チップ12は、良不良の区別がなされている。図2(a)においては、説明のため、NGを示す半導体チップ12が不良品であること、OKを示す半導体チップ12は良品であることが示されている。
The wafer mapping data includes position information indicating the position of the
図3は、処理部18が生成した画像データの一例を示す図である。図3は、ウェハ15の全体像を示している。ウェハマウント(図示せず)上のダイシング済みのウェハ15の表面から光源10をあて、光源10とはダイシングシート14を挟んで反対側(言い換えるとウェハ15の裏面側)に設置したカメラ16によりウェハ15の全体像を撮像し、処理部18により、二値化処理して画像データを得る(図3(a))。
また、ピックアップ後カメラ16によりウェハ15の全体像を撮像し、処理部18により、二値化処理して画像データを得る(図3(b))。この画像において、実際には半導体チップ12があるところが黒く、ないところが白く映し出されることとなる。処理部18は、得られた画像データを認識部20に送出する。
FIG. 3 is a diagram illustrating an example of image data generated by the
Further, the entire image of the
認識部20には、予め基準となるチップサイズ情報が格納されている。認識部20は、このチップサイズ情報に基づいて処理部18から受け付けた画像データから成型チップである矩形の半導体チップ12を認識する。したがって、これにより成型チップと非成型チップを区別することができ、成型チップの位置や数を認識することができる。(図3(a))。
The
また、認識部20は、ウェハマッピングデータの位置情報と画像データから認識した位置情報とを比較し、ウェハマッピングデータの位置情報と画像データから認識した位置情報とが一致するか否かを判断する。これにより、既にピックアップを行なった歯抜けウェハの場合でも、成形チップの位置、数量を認識することが可能となる(図3(b))。
また、この画像データとウェハマッピングデータを照らし合わせて、ウェハマップと実ウェハの位置を確実に認識することが可能となる。たとえば、図2及び図3(b)と照合すると、良品の半導体チップがピックアップされたことが確認できる。
The recognizing
Further, the position of the wafer map and the actual wafer can be surely recognized by comparing the image data and the wafer mapping data. For example, comparing with FIG. 2 and FIG. 3B, it can be confirmed that a good semiconductor chip has been picked up.
以下に本実施形態の装置の使用方法について説明する。
ダイシングシート14に貼り付けられたウェハ15を、ダイシング・ソーでチップ単位に切断した後、本実施形態の装置にセットし、個々の半導体チップに分離する。分離後の半導体チップ14を示す画像データを取得し、別の装置を使用して各半導体チップ14の良不良を判別し、ウェハマッピングデータを作成する。作成されたウェハマッピングデータを本実施形態の装置に読み込み、ウェハマッピングデータを参照して真空チャック等を用いて良品の半導体チップ14をピックアップする。ピックアップ後、本実施形態の装置を使用して、半導体チップに光を照射し、光を照射された半導体チップを撮像して画像データを取得し、これを二値化処理する。本実施形態の装置は、ピックアップ前の画像データで黒く映し出された箇所が、ピックアップ後の画像データでは白く映し出されていることを認識し、ウェハマッピングデータと照合する。この照合結果を出力させることにより、良品がピックアップされていることを確認する。
Hereinafter, a method of using the apparatus of this embodiment will be described.
The
つづいて本実施形態の効果について説明する。
従来のダイシング後のウェハとウェハマップデータとを照合する技術においては、パターンマッチング等を採用したチップの正確な認識は非常に困難であった。特に、サイズの小さいチップやウェハの大口径化によって1ウェハあたりのチップ取数が多くなるほど、誤認識を起こす可能性が高かった。
本実施形態においては、ウェハ表面側から光を当て、ウェハ裏面からカメラで認識し、二値化処理することにより、ダイシング済みウェハの個片化されたチップの形状とその構成からなるダイシング済みウェハの全体像を捉えることができる。また、二値化処理した画像データとウェハマッピングデータとを比較することにより、ウェハマップデータ通りに良品(あるいは不良品)をピックアップしていることを確認することが可能となる。また、良品ピックアップ毎に、マップデータとの比較を行うことで、不良品を誤マウントすることを防止可能となる。
Next, the effect of this embodiment will be described.
In the conventional technique for collating wafers after dicing and wafer map data, it is very difficult to accurately recognize chips that employ pattern matching or the like. In particular, the larger the number of chips per wafer due to the smaller size of the chip or the larger diameter of the wafer, the higher the possibility of erroneous recognition.
In this embodiment, a dicing wafer consisting of the shape and configuration of individual chips of a diced wafer by applying light from the front side of the wafer, recognizing with a camera from the back side of the wafer, and performing binarization processing Can capture the whole picture. Further, by comparing the binarized image data with the wafer mapping data, it is possible to confirm that a non-defective product (or defective product) is picked up according to the wafer map data. In addition, it is possible to prevent a defective product from being erroneously mounted by comparing it with map data for each good pickup.
また、この装置によれば、実ウェハとウェハマップとの確実な照合が可能となり、処理能力及び半導体チップの歩留が向上する。また、パターンマッチングによる誤認識がないため、処理能力及び半導体チップ歩留が向上する。また、ウェハロット間のばらつき及びウェハ面内バラツキの影響を受けないため、処理能力及び歩留が向上する。さらに、半導体チップのパターン認識(登録作業)がない為、オペレータの熟練度等による認識結果の優劣の排除及び人為的ミスの撲滅が図れる。 Further, according to this apparatus, it is possible to reliably check the actual wafer and the wafer map, and the processing capability and the yield of the semiconductor chips are improved. Further, since there is no erroneous recognition due to pattern matching, the processing capability and the semiconductor chip yield are improved. In addition, since it is not affected by variations between wafer lots and variations in the wafer surface, the processing capability and yield are improved. Furthermore, since there is no pattern recognition (registration work) of the semiconductor chip, it is possible to eliminate the superiority or inferiority of the recognition result due to the skill level of the operator and to eliminate human error.
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、装置構成により、ウェハ裏面にカメラ設置ができない場合に、カメラ位置をウェハ表面にすることにより、その制限を回避することが可能となる。この場合、得られる画像データは、半導体チップがあるところが黒く、ないところが白く映し出される、
As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.
For example, when the camera cannot be installed on the back surface of the wafer due to the apparatus configuration, the restriction can be avoided by setting the camera position on the wafer surface. In this case, the obtained image data is projected black where the semiconductor chip is, and white where there is no semiconductor chip.
10 光源
12 半導体チップ
14 ダイシングシート
15 ウェハ
16 カメラ
18 処理部
20 認識部
22 ウェハリング
23 読取部
24 出力部
10
14
Claims (5)
光源と、
半導体チップが貼着されたシートを挟んで前記光源と対向し、前記光源によって光を照射された前記半導体チップを前記光の照射面と反対する面から撮像して画像データを取得するカメラと、
前記画像データを二値化処理する処理部と、
前記処理部により二値化処理された前記画像データから半導体チップの有無を認識する認識部と、
を有することを特徴とする半導体チップ検出装置。 A semiconductor chip detection device for detecting individual semiconductor chips separated on a wafer,
A light source;
A camera that captures image data from a surface opposite to the light irradiation surface by capturing the semiconductor chip irradiated with light from the light source, facing the light source across a sheet on which a semiconductor chip is attached,
A processing unit for binarizing the image data;
A recognition unit for recognizing the presence or absence of a semiconductor chip from the image data binarized by the processing unit;
A semiconductor chip detection device comprising:
半導体チップに光を照射するステップと、
光を照射された前記半導体チップを撮像して画像データを取得するステップと、
前記画像データを二値化処理するステップと、
二値化処理された前記画像データから半導体チップの有無を認識するステップと、
を有することを特徴とする半導体チップの検出方法。 A method for detecting a semiconductor chip using the semiconductor chip detection device according to claim 1,
Irradiating the semiconductor chip with light; and
Imaging the semiconductor chip irradiated with light to obtain image data;
Binarizing the image data; and
Recognizing the presence or absence of a semiconductor chip from the binarized image data;
A method for detecting a semiconductor chip, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157840A JP2008311430A (en) | 2007-06-14 | 2007-06-14 | Semiconductor chip detection device, and semiconductor chip detection method using it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157840A JP2008311430A (en) | 2007-06-14 | 2007-06-14 | Semiconductor chip detection device, and semiconductor chip detection method using it |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008311430A true JP2008311430A (en) | 2008-12-25 |
Family
ID=40238789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007157840A Pending JP2008311430A (en) | 2007-06-14 | 2007-06-14 | Semiconductor chip detection device, and semiconductor chip detection method using it |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008311430A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014096524A (en) * | 2012-11-12 | 2014-05-22 | Canon Machinery Inc | Pickup method and pickup device |
JP2018093042A (en) * | 2016-12-02 | 2018-06-14 | 株式会社ディスコ | Wafer processing device and wafer processing method |
JPWO2021095221A1 (en) * | 2019-11-14 | 2021-05-20 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722475A (en) * | 1993-06-29 | 1995-01-24 | Oki Electric Ind Co Ltd | Die bonding method and die bonder |
JPH11345865A (en) * | 1998-06-01 | 1999-12-14 | Sony Corp | Semiconductor manufacturing device |
JP2002076031A (en) * | 2000-08-25 | 2002-03-15 | Shibaura Mechatronics Corp | Apparatus for manufacturing semiconductor |
JP2006013012A (en) * | 2004-06-24 | 2006-01-12 | Nidec Tosok Corp | Bonding device |
JP2007322425A (en) * | 2006-05-29 | 2007-12-13 | Samsung Electronics Co Ltd | Shape sensing system of chip, and sensing method using this |
-
2007
- 2007-06-14 JP JP2007157840A patent/JP2008311430A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722475A (en) * | 1993-06-29 | 1995-01-24 | Oki Electric Ind Co Ltd | Die bonding method and die bonder |
JPH11345865A (en) * | 1998-06-01 | 1999-12-14 | Sony Corp | Semiconductor manufacturing device |
JP2002076031A (en) * | 2000-08-25 | 2002-03-15 | Shibaura Mechatronics Corp | Apparatus for manufacturing semiconductor |
JP2006013012A (en) * | 2004-06-24 | 2006-01-12 | Nidec Tosok Corp | Bonding device |
JP2007322425A (en) * | 2006-05-29 | 2007-12-13 | Samsung Electronics Co Ltd | Shape sensing system of chip, and sensing method using this |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014096524A (en) * | 2012-11-12 | 2014-05-22 | Canon Machinery Inc | Pickup method and pickup device |
JP2018093042A (en) * | 2016-12-02 | 2018-06-14 | 株式会社ディスコ | Wafer processing device and wafer processing method |
JPWO2021095221A1 (en) * | 2019-11-14 | 2021-05-20 | ||
WO2021095221A1 (en) * | 2019-11-14 | 2021-05-20 | 株式会社Fuji | Component mounter |
CN114642090A (en) * | 2019-11-14 | 2022-06-17 | 株式会社富士 | Component mounting machine |
JP7261314B2 (en) | 2019-11-14 | 2023-04-19 | 株式会社Fuji | Parts mounting machine |
CN114642090B (en) * | 2019-11-14 | 2023-09-19 | 株式会社富士 | Component assembling machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7723211B2 (en) | Method for joining adhesive tape to semiconductor wafer and method for separating protective tape from semiconductor wafer | |
JP4946668B2 (en) | Substrate position detection device and substrate position detection method | |
JP4896136B2 (en) | Pick and place machine with improved component pick image processing | |
JP2011061069A (en) | Method for manufacturing semiconductor device | |
KR20180103701A (en) | Die bonding device and method of manufacturing semiconductor device | |
US20080188016A1 (en) | Die detection and reference die wafermap alignment | |
CN111656504A (en) | Die picking method and device | |
JP2008311430A (en) | Semiconductor chip detection device, and semiconductor chip detection method using it | |
US20100166290A1 (en) | Die defect inspecting system with a die defect inspecting function and a method of using the same | |
JP4823996B2 (en) | Outline detection method and outline detection apparatus | |
JP4314021B2 (en) | Wafer center detection method, and semiconductor chip pickup method and apparatus | |
JP2012199321A (en) | Chip sorter and chip transfer method | |
JP6042175B2 (en) | Pickup method and pickup device | |
JP2017034202A (en) | Inspection device, mounting device, inspection method and program | |
JP4768477B2 (en) | Image acquisition method of semiconductor chip | |
CN111725086B (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
JP4106301B2 (en) | Component recognition method and apparatus | |
JP2006041090A (en) | Bonding apparatus | |
JP6182248B2 (en) | Die bonder | |
JP2007142009A (en) | Bonding apparatus | |
JP2007047933A (en) | Method and device for image recognition of rectangular component | |
JPH10122832A (en) | Detecting method and equipment of superfluous balls | |
JP2006112930A (en) | Object-shape discriminating method and apparatus | |
JP4215302B2 (en) | Recognition method of machining results | |
JPH0875432A (en) | Cutting line measuring device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |