JP2008310361A - 電気光学装置、及び電子機器 - Google Patents
電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2008310361A JP2008310361A JP2008229872A JP2008229872A JP2008310361A JP 2008310361 A JP2008310361 A JP 2008310361A JP 2008229872 A JP2008229872 A JP 2008229872A JP 2008229872 A JP2008229872 A JP 2008229872A JP 2008310361 A JP2008310361 A JP 2008310361A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- electro
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【解決手段】本発明の画素回路10は、電流出力端子に接続された有機EL素子12に駆動電流を供給する駆動トランジスタTr5と、駆動トランジスタTr5の電流制御端子へ蓄積電荷に対応した所定の電圧を印加する保持キャパシタCrと、可変電圧源Vddから供給された電圧変化を容量カップリングを介して電流制御端子に伝達する容量素子Csとを備える。保持キャパシタCrは、蓄積電荷に対応した所定の電圧を電流制御端子に印加することによって駆動トランジスタTr5を駆動し、階調表示に対応して予め時間長が定められた発光期間を通じて有機EL素子12への駆動電流の供給を促す一方、容量素子Csは、発光期間経過後において、可変電源Vddから出力された電圧変化を容量カップリングを介して電流制御端子に印加することで、有機EL素子12への駆動電流の供給を停止する。
【選択図】図1
Description
Vr=Vcc―Vth―CS・ΔVdd/(Cs+Cr+Cg) …(1)
一方、駆動トランジスタTr5のチャネルを流れる駆動電流Idは下式のように記述できることが知られている。
Id=α(Vgs−Vth)2 …(2)
ここで、α=(WμCox)/(2L)であり、Wはチャネル幅、Lはチャネル長、μは移動度、Coxは単位面積当たりのゲート酸化膜容量、Vgsはゲート/ソース間の電圧であり、その向きは同図に示す通りである。Vr=−Vgsであるから、(2)式に(1)式を代入することにより、Vgsを消去し、β=Cs/(Cs+Cr+Cg)とすれば、下式が得られる。
Id=α(βΔVdd−Vcc)2 …(3)
ここで、ΔVdd=Vcc/βとすれば、駆動電流Idを0にすることができ、有機EL素子12の発光を停止することができる。つまり、発光期間においては、ΔVdd=0とする一方、非発光期間においては、ΔVdd=Vcc/βとすることで、駆動トランジスタTr5による駆動電流Idの供給をオン/オフ制御することができる。
発明の実施の形態2.
図6は第2の実施形態における画素回路10の回路構成図である。同図において、トランジスタTr5及びTr6は各々のゲート電極同士及びソース電極同士が相互に接続しており、カレントミラー回路を構成している。カレントミラー回路においては、各々のトランジスタを流れる電流比は利得係数の比に等しい。このため、トランジスタTr5及びTr6のチャネル長、チャネル幅、ゲート酸化膜容量等のデバイスパラメータを適当に設計することで、両者の電流比をk:1とすることができる。図中、スイッチングトランジスタTr1〜Tr4、キャパシタCs、及び保持キャパシタCrの各々の動作は実施形態1と同様であり、詳細な説明は省略する。また、トランジスタTr5及びTr6はpチャンネル型FETである。上記の構成において、プログラミング期間における画素回路10の等価回路は 図2と同じ構成になり、発光期間及び非発光期間における画素回路10の等価回路は図3と同じ構成になる(但し、本実施形態においては、図3に記載のトランジスタTr5をトランジスタTr6に置き換えた構成となる。)。ここで、k>1となるようにトランジスタTr5及びTr6の利得係数を設定すれば、プログラミング期間におけるトランジスタTr5による保持キャパシタCrへの電荷の蓄積を高速に行うことができ、プログラミング期間を短縮することができる。
11…アレイ基板
20…データ線ドライバ
21…定電流源
30…走査線ドライバ
Tr1〜Tr4…スイッチングトランジスタ
Tr5…駆動トランジスタ
Cr…保持キャパシタ
Cs…キャパシタ
Claims (43)
- 電子素子に電流を供給するトランジスタと、前記トランジスタのゲート端子に印加する電圧値に対応した電荷量を保持する電荷保持手段とを備え、前記電荷保持手段は第1の容量素子を含み、前記第1の容量素子は可変電圧供給手段に接続可能である、電子回路。
- 前記第1の容量素子は前記可変電圧供給手段から供給される電圧変化を前記ゲート端子に伝達することで、前記トランジスタの導通状態を制御する、請求項1に記載の電子回路。
- 前記第1の容量素子の一方の電極は前記トランジスタのゲート端子に接続され、他方の電極は少なくとも1つのスイッチング素子を介して前記可変電圧供給手段に接続可能である、請求項1又は請求項2に記載の電子回路。
- 前記電荷保持手段は、さらに第2の容量素子を含み、前記第2の容量素子の一方の電極は前記ゲート端子に接続され、他方の電極は電源線に接続可能である、請求項1乃至請求項3のうち何れか1項に記載の電子回路。
- 前記トランジスタは、少なくとも1つのスイッチング素子を介して電流出力回路に接続することが可能である、請求項1乃至請求項4のうち何れか1項に記載の電子回路。
- 前記第2の容量素子は、前記トランジスタを通過して前記電流出力回路から出力される出力電流に応じた電荷を保持する一方、前記トランジスタのドレイン端子若しくはソース端子から前記出力電流と同程度の電流を出力させるために前記ゲート端子に印加される電圧を調整する、請求項5に記載の電子回路。
- 前記電子素子は電気光学素子である、請求項1乃至請求項6のうち何れか1項に記載の電子回路。
- 前記電子素子は電流駆型発光素子である、請求項1乃至請求項6のうち何れか1項に記載の電子回路。
- 前記電子素子は有機EL素子である、請求項1乃至請求項6のうち何れか1項に記載の電子回路。
- 前記出力電流の値は前記電子素子の発光階調に対応して設定される、請求項7乃至請求項9のうち何れか1項に記載の電子回路。
- 電子素子と、前記電子素子に供給する電流量を、導通状態に応じて制御するトランジスタと、少なくとも前記トランジスタを通過する電流を電圧に変換して、前記トランジスタのゲート端子に印加される電圧値の初期値を設定するための電流−電圧変換を行う電流−電圧変換手段と、前記電流−電圧変換後において、前記ゲート端子に印加される電圧値を調整する電圧調整手段とを備える、電子回路。
- 前記電流−電圧変換時に前記トランジスタを通過する電流はデータ信号に基づいて設定される電流値である、請求項11に記載の電子回路。
- 前記電圧調整手段は、前記電流−電圧変換時における前記トランジスタの導通状態を減ずるように前記トランジスタのゲート端子に印加される電圧値を調整する、請求項11又は請求項12に記載の電子回路。
- 前記電圧調整手段は、可変電圧供給手段から供給される電圧変化を容量カップリングを通じて前記ゲート端子に印加し、前記トランジスタの導通状態を制御する、請求項11乃至請求項13のうち何れか1項に記載の電子回路。
- 前記電子素子は電気光学素子である、請求項11乃至請求項14のうち何れか1項に記載の電子回路。
- 前記電子素子は電流駆型発光素子である、請求項11乃至請求項14のうち何れか1項に記載の電子回路。
- 前記電子素子は有機EL素子である、請求項11乃至請求項14のうち何れか1項に記載の電子回路。
- 請求項1乃至請求項17のうち何れか1項に記載の電子回路を備えた電子装置。
- 複数のデータ線と複数の走査線との交差部に対応して配置された複数の単位回路を含む電気光学装置であって、前記複数のデータ線を介して前記単位回路に供給するデータ信号の送出を制御するデータ線駆動回路と、前記複数の走査線を介して前記単位回路に供給する走査信号の送出を制御する走査線駆動回路とを備え、前記単位回路は、電気光学素子と、前記電気光学素子に駆動電流を供給する駆動トランジスタと、前記単位回路に供給された前記データ信号を電荷量として保持する機能を少なくとも有する電荷保持手段とを備え、前記電荷保持手段は、第1の容量素子を含み、前記第1の容量素子の一方の電極は前記駆動トランジスタのゲート端子に接続され、他方の電極は可変電圧供給手段に接続可能である、電気光学装置。
- 前記可変電圧供給手段から出力された電圧の値の変化を、前記第1の容量素子を介して前記ゲート端子に伝達可能である、請求項19に記載の電気光学装置。
- 前記第1の容量素子は少なくとも1つのスイッチング素子を介して前記可変電圧供給手段に接続可能である、請求項19又は請求項21に記載の電気光学装置。
- 前記電荷保持手段は、さらに第2の容量素子を含み、前記第2の容量素子の一方の電極は前記ゲート端子に接続され、他方の電極は電源線に接続可能である、請求項19乃至請求項21のうち何れか1項に記載の電気光学装置。
- 前記トランジスタは、少なくとも1つのスイッチング素子を介してデータ線駆動回路に接続することが可能である、請求項19乃至請求項22のうち何れか1項に記載の電気光学装置。
- 前記第2の容量素子は、前記トランジスタを通過して前記データ線駆動回路から出力される出力電流に応じた電荷を保持する一方、前記トランジスタのドレイン端子若しくはソース端子から前記出力電流と同程度の電流を出力させるために前記ゲート端子に印加される電圧を調整する、請求項23に記載の電気光学装置。
- 前記データ信号としての電流を出力する電流出力回路を備える、請求項19乃至請求項24のうち何れか1項に記載の電気光学装置。
- 前記電子素子は電気光学素子である、請求項19乃至請求項25のうち何れか1項に記載の電気光学装置。
- 前記電子素子は電流駆型発光素子である、請求項19乃至請求項25のうち何れか1項に記載の電気光学装置。
- 前記電子素子は有機EL素子である、請求項19乃至請求項25のうち何れか1項に記載の電気光学装置。
- 複数のデータ線と複数の走査線との交差部に対応して配置された複数の単位回路を含む電気光学装置であって、前記複数のデータ線を介して前記単位回路に供給するデータ信号の送出を制御するデータ線駆動回路と、前記複数の走査線を介して前記単位回路に供給する走査信号の送出を制御する走査線駆動回路とを備え、前記単位回路は、電子素子と、前記電子素子に供給する電流量を、導通状態に応じて制御するトランジスタと、少なくとも前記トランジスタを通過する電流を電圧に変換して、前記トランジスタのゲート端子に印加される電圧値の初期値を設定するための電流−電圧変換を行う電流−電圧変換手段と、前記電流−電圧変換後において、前記ゲート端子に印加される電圧値を調整する電圧調整手段とを備える、電気光学装置。
- 前記電流−電圧変換時に前記トランジスタを通過する電流は、前記データ信号に基づいて設定される電流値である、請求項29に記載の電気光学装置。
- 前記電圧調整手段は、前記電流−電圧変換時における前記トランジスタの導通状態を減ずるように前記トランジスタのゲート端子に印加される電圧値を調整する、請求項29又は請求項30に記載の電気光学装置。
- 前記電圧調整手段は、可変電圧供給手段から供給される電圧変化を容量カップリングを通じて前記ゲート端子に印加し、前記トランジスタの導通状態を制御する、請求項29乃至請求項31のうち何れか1項に記載の電気光学装置。
- 前記電子素子は電気光学素子である、請求項29乃至請求項32のうち何れか1項に記載の電気光学装置。
- 前記電子素子は電流駆型発光素子である、請求項29乃至請求項32のうち何れか1項に記載の電気光学装置。
- 前記電子素子は有機EL素子である、請求項29乃至請求項32のうち何れか1項に記載の電気光学装置。
- 請求項19乃至請求項35のうち何れか1項に記載の電気光学装置を備えた電子機器。
- 保持キャパシタの一方の電極をトランジスタのゲート端子に接続した状態で、データ線を介して供給されるデータ信号を当該トランジスタのドレイン端子とソース端子間を通過させることにより前記保持キャパシタに電荷を蓄積し、前記データ信号を前記ゲート端子に印加されるべき電圧の初期値に変換する変換ステップと、前記保持キャパシタに充電された電圧により前記ゲート端子の印加電圧を調整し、前記トランジスタから出力される電流を電子素子に供給する供給ステップと、可変電圧供給手段の電圧変化を容量カップリングを介して前記ゲート端子に伝達し、前記トランジスタの導通状態を調整する調整ステップとを含む、電子回路の駆動方法。
- 前記データ信号は電流である、請求項37に記載の電子回路の駆動方法。
- 前記調整ステップにおいて、前記ゲート端子に一方の電極が接続する容量素子の他方の電極に可変電圧供給手段からの電圧変化を供給する、請求項37又は請求項38に記載の電子回路の駆動方法。
- 前記電子素子は電気光学素子である、請求項37乃至請求項39のうち何れか1項に記載の電子回路の駆動方法。
- 前記電子素子は電流駆型発光素子である、請求項37乃至請求項39のうち何れか1項に記載の電子回路の駆動方法。
- 前記電子素子は有機EL素子である、請求項37乃至請求項39のうち何れか1項に記載の電子回路の駆動方法。
- 前記調整ステップにおいて、表示階調に対応した発光期間経過後、前記トランジスタの導通状態をオフに調整する、請求項40乃至請求項42のうち何れか1項に記載の電子回路の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008229872A JP4930799B2 (ja) | 2008-09-08 | 2008-09-08 | 電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008229872A JP4930799B2 (ja) | 2008-09-08 | 2008-09-08 | 電気光学装置、及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007128426A Division JP2007264647A (ja) | 2007-05-14 | 2007-05-14 | 電子回路、電気光学装置、電子装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008310361A true JP2008310361A (ja) | 2008-12-25 |
JP4930799B2 JP4930799B2 (ja) | 2012-05-16 |
Family
ID=40237939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008229872A Expired - Fee Related JP4930799B2 (ja) | 2008-09-08 | 2008-09-08 | 電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4930799B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015021721A1 (zh) * | 2013-08-16 | 2015-02-19 | 京东方科技集团股份有限公司 | 像素电路驱动电压调节方法及其调节装置、显示设备 |
US9620057B2 (en) | 2013-08-16 | 2017-04-11 | Boe Technology Group Co., Ltd. | Method and apparatus for adjusting driving voltage for pixel circuit, and display device |
CN113053301A (zh) * | 2021-03-23 | 2021-06-29 | 京东方科技集团股份有限公司 | 像素驱动电路、像素驱动方法、显示面板及显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10319908A (ja) * | 1997-04-14 | 1998-12-04 | Sarnoff Corp | アクティブマトリックス有機発光ダイオード(amoled)の表示ピクセル構造とそのためのデータロード/発光回路 |
WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
JP2001060076A (ja) * | 1999-06-17 | 2001-03-06 | Sony Corp | 画像表示装置 |
JP2002006808A (ja) * | 2000-04-19 | 2002-01-11 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
JP2003140612A (ja) * | 2001-11-02 | 2003-05-16 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
JP2003295824A (ja) * | 2002-04-03 | 2003-10-15 | Seiko Epson Corp | 電子回路及びその駆動方法、電子装置、電気光学装置、及び電子機器 |
-
2008
- 2008-09-08 JP JP2008229872A patent/JP4930799B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10319908A (ja) * | 1997-04-14 | 1998-12-04 | Sarnoff Corp | アクティブマトリックス有機発光ダイオード(amoled)の表示ピクセル構造とそのためのデータロード/発光回路 |
JP2001060076A (ja) * | 1999-06-17 | 2001-03-06 | Sony Corp | 画像表示装置 |
WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
JP2002006808A (ja) * | 2000-04-19 | 2002-01-11 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
JP2003140612A (ja) * | 2001-11-02 | 2003-05-16 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
JP2003295824A (ja) * | 2002-04-03 | 2003-10-15 | Seiko Epson Corp | 電子回路及びその駆動方法、電子装置、電気光学装置、及び電子機器 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015021721A1 (zh) * | 2013-08-16 | 2015-02-19 | 京东方科技集团股份有限公司 | 像素电路驱动电压调节方法及其调节装置、显示设备 |
US9620057B2 (en) | 2013-08-16 | 2017-04-11 | Boe Technology Group Co., Ltd. | Method and apparatus for adjusting driving voltage for pixel circuit, and display device |
CN113053301A (zh) * | 2021-03-23 | 2021-06-29 | 京东方科技集团股份有限公司 | 像素驱动电路、像素驱动方法、显示面板及显示装置 |
US11694597B2 (en) | 2021-03-23 | 2023-07-04 | Boe Technology Group Co., Ltd. | Pixel driving circuit, pixel driving method, display panel and display device |
US12073762B2 (en) | 2021-03-23 | 2024-08-27 | Boe Technology Group Co., Ltd. | Pixel driving circuit, pixel driving method, display panel and display device |
Also Published As
Publication number | Publication date |
---|---|
JP4930799B2 (ja) | 2012-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6768909B2 (ja) | 表示装置 | |
JP3925435B2 (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
JP3972359B2 (ja) | 表示装置 | |
JP5106617B2 (ja) | 半導体装置及び電子機器 | |
EP1170718B1 (en) | Current sampling circuit for organic electroluminescent display | |
US7411318B2 (en) | Digital circuit having correcting circuit and electronic apparatus thereof | |
JP5604563B2 (ja) | 半導体装置 | |
US9825624B2 (en) | Semiconductor device and driving method of the same | |
US20080225027A1 (en) | Pixel circuit, display device, and driving method thereof | |
JP4069408B2 (ja) | 電子回路及びその駆動方法、及び電子装置 | |
JP5514389B2 (ja) | 半導体装置及び表示装置 | |
JP4930799B2 (ja) | 電気光学装置、及び電子機器 | |
KR20090033017A (ko) | 표시장치 및 그 구동방법과 전자기기 | |
CN101140733A (zh) | 有机电激发光二极体的驱动电路及其驱动方法 | |
JP2004361935A (ja) | 半導体装置およびその駆動方法 | |
JP4639674B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2009098430A (ja) | 表示装置と電子機器 | |
JP2007264647A (ja) | 電子回路、電気光学装置、電子装置、及び電子機器 | |
JP2008233124A (ja) | 表示装置、表示装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |