JP2008306378A - Data processing device and method - Google Patents
Data processing device and method Download PDFInfo
- Publication number
- JP2008306378A JP2008306378A JP2007150599A JP2007150599A JP2008306378A JP 2008306378 A JP2008306378 A JP 2008306378A JP 2007150599 A JP2007150599 A JP 2007150599A JP 2007150599 A JP2007150599 A JP 2007150599A JP 2008306378 A JP2008306378 A JP 2008306378A
- Authority
- JP
- Japan
- Prior art keywords
- data
- calculation
- accuracy
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
本発明は、入力データの精度よりも高い演算精度を有する演算手段の出力データを記憶手段で読み書きするデータ処理装置及びデータ処理方法に関し、特に、記憶手段へのアクセス量を削減しつつ、演算手段の性能の低下を防止したものに関する。 The present invention relates to a data processing apparatus and a data processing method for reading and writing output data of a calculation means having higher calculation accuracy than the accuracy of input data with a storage means, and more particularly, to a calculation means while reducing the access amount to the storage means. It relates to the thing which prevented the performance fall of.
テレビジョン受信機などの映像表示装置には、デジタル信号処理によって映像信号のノイズ除去を行う演算回路を搭載しているものが存在している。図1は、そうしたノイズ除去演算回路を搭載した従来の映像表示装置の構成例を示すブロック図である。この映像表示装置には、ノイズ除去演算回路21と、解像度変換回路22と、高画質化回路23と、映像表示デバイス24と、メモリコントローラ25と、フレームメモリ26とが設けられている。
Some video display devices such as television receivers are equipped with an arithmetic circuit for removing noise from a video signal by digital signal processing. FIG. 1 is a block diagram showing a configuration example of a conventional video display device equipped with such a noise removal arithmetic circuit. This video display device is provided with a noise removal
ノイズ除去演算回路21には、映像表示装置に設けられたチューナーまたは外部入力信号用インターフェース(図示略)から映像信号が入力される。ノイズ除去演算回路21は、メモリコントローラ25を介してフレームメモリ26への演算結果の書込みやフレームメモリ26からの過去のフレームの演算結果の読み出しを行いながら映像信号のノイズを除去する。
The noise removal
解像度変換回路22は、入力映像信号がインターレース方式の映像信号である場合にプログレシブ方式の映像信号への変換を行うIP変換回路や、映像表示デバイス24が固定画素方式のデバイスである場合に映像信号の水平方向及び垂直方向の画素数を映像表示デバイス24の画素数と一致させるように変換するスケーリング回路などで構成されている。解像度変換回路22は、ノイズ除去演算回路21の演算結果である映像信号をメモリコントローラ25を介してフレームメモリ26から読み出して処理し、処理を終えた映像信号をメモリコントローラ25を介してフレームメモリ26に書き込む。
The
高画質化回路23は、シャープネス回路などの映像信号の品位を改善する回路や、ガンマ補正回路などの映像表示デバイス24の特性に応じた補正回路で構成されている。高画質化回路23は、解像度変換回路22での処理を終えた映像信号を、メモリコントローラ25を介してフレームメモリ26から読み出す。高画質化回路23で処理を終えた映像信号は、高画質化回路23から映像表示デバイス24に送られて、映像表示デバイス24に表示される。
The image
図2は、ノイズ除去演算回路21が高性能なノイズ除去を行うために必要な演算精度を、図1の一部分を用いて示した図である。Mは、ノイズ除去演算回路21に入力する映像信号の信号精度ビット数を表している。M+Nは、ノイズ除去演算回路21がMビットの映像信号に対して高性能なノイズ除去を行うために必要な演算精度ビット数を表している。
FIG. 2 is a diagram showing the calculation accuracy necessary for the noise
ノイズ除去演算回路21がこのM+Nビットの演算精度を有する場合、ノイズ除去演算回路21の演算結果であるM+Nビットの映像信号が、メモリコントローラ25を介してフレームメモリ26に書き込まれることになる。そして、ノイズ除去演算回路21,解像度変換回路22(図1),高画質化回路23(図1)は、それぞれメモリコントローラ25を介してフレームメモリ26からこのM+Nビットの映像信号を読み出して処理を行うことになる。
When the noise
このように、従来の映像表示装置では、ノイズ除去演算回路21がM+Nビットの演算精度(入力映像信号の精度よりも高い演算精度)を有する場合、解像度変換回路22や高画質化回路23も、M+Nビットの映像信号を読み出して処理することになる。
As described above, in the conventional video display device, when the noise removal
しかし、元々の入力映像信号の精度がMビットであるから、解像度変換回路22や高画質化回路23が読み出すM+Nビットの映像信号のうち、Mビットは映像信号の階調表現力に寄与するが、Nビットは階調表現力に寄与しない。一定時間内にフレームメモリ26にアクセス可能なデータ量はメモリコントローラ25やフレームメモリ26の仕様によって制約されるので、階調表現力に寄与しないNビットを解像度変換回路22や高画質化回路23が読み出すと、その分、階調表現力に寄与するMビットの読み出しのために解像度変換回路22や高画質化回路23に割り振られるメモリアクセス量が少なくなってしまう。
However, since the accuracy of the original input video signal is M bits, among the M + N bit video signals read by the
その結果、図1に示した映像表示装置全体で考えると、解像度変換回路22や高画質化回路23の性能が低下して、映像表示デバイス24に表示される映像が劣化することがある。また、こうした解像度変換回路22や高画質化回路23の性能の低下を防止するためにフレームメモリ26のメモリバンド幅を大きくしたりメモリコントローラ25を高性能化しようとすると、映像表示装置の製造コストが増大してしまう。
As a result, when considering the entire video display apparatus shown in FIG. 1, the performance of the
なお、従来から、データの演算結果をメモリに書き込む際に四捨五入することは一般的に行われており、また、四捨五入した際の桁溢れを防止するようにした技術も提案されている(特許文献1参照)。 Conventionally, rounding off the operation result of data when writing to the memory is generally performed, and a technique for preventing overflow when rounding is also proposed (Patent Literature). 1).
しかし、図2に示した場合において、そうした技術によってノイズ除去演算回路21の演算結果をMビットに四捨五入した映像信号をフレームメモリ26に書き込んだとすると、解像度変換回路22や高画質化回路23はフレームメモリ26からMビットの映像信号(全ビットが階調表現力に寄与している映像信号)を読み出せるようになるが、ノイズ除去演算回路21のほうは、過去のフレームの演算結果であるM+Nビットの映像信号をフレームメモリ26から読み出せなくなるので、ノイズ除去性能が低下してしまう。
However, in the case shown in FIG. 2, if the video signal obtained by rounding the calculation result of the noise
本発明は、上述の点に鑑み、図2を用いて説明した演算精度を有するノイズ除去演算回路21のような、入力データの精度よりも高い演算精度を有する演算手段の出力データを、フレームメモリ26のような記憶手段で読み書きするデータ処理装置,データ処理方法であって、記憶手段へのアクセス量を削減しつつ、演算手段の性能の低下を防止したものを提供することを課題とする。
In view of the above-mentioned points, the present invention outputs the output data of a calculation means having a calculation accuracy higher than the accuracy of the input data, such as the noise
上記課題を解決するため、本発明は、
入力データの精度よりも高い演算精度を有する演算手段の出力データの、記憶手段への書き込み及び該記憶手段からの読み出しを行うデータ処理装置において、
前記演算手段の出力データを、前記入力データの精度に四捨五入したデータと、該四捨五入したデータよりも下位の桁のデータとの2つのデータに分離する分離処理手段と、
前記分離処理手段で分離された前記2つのデータを前記記憶手段に書き込む処理と、前記記憶手段から前記2つのデータを読み出す処理と、前記記憶手段から前記2つのデータのうちの前記四捨五入されたデータのみを読み出す処理とを行う記憶制御手段と、
前記記憶制御手段によって前記記憶手段から読み出された前記2つのデータを1つのデータに結合し、該1つのデータから前記演算手段の演算精度のデータを復元する復元処理手段と
を備えたことを特徴とする。
In order to solve the above problems, the present invention provides:
In a data processing apparatus that writes output data of a calculation means having a calculation accuracy higher than the accuracy of input data to a storage means and reads from the storage means,
Separation processing means for separating the output data of the arithmetic means into two data, data rounded to the accuracy of the input data and data of a lower digit than the rounded data;
A process of writing the two data separated by the separation processing means into the storage means, a process of reading the two data from the storage means, and the rounded data of the two data from the storage means Storage control means for performing a process of reading out only,
A restoration processing unit that combines the two data read from the storage unit by the storage control unit into one data and restores the data of the calculation accuracy of the calculation unit from the one data. Features.
また本発明は、
入力データの精度よりも高い演算精度を有する演算手段の出力データの、記憶手段への書き込み及び該記憶手段からの読み出しを行うデータ処理方法において、
前記演算手段の出力データを、前記入力データの精度に四捨五入したデータと、該四捨五入したデータよりも下位の桁のデータとの2つのデータに分離する分離ステップと、
前記分離ステップで分離した前記2つのデータを前記記憶手段に別々のデータとして書き込む書込みステップと、
前記書込みステップで前記記憶手段に書き込んだ前記2つのデータを前記記憶手段から読み出して、該2つのデータを1つのデータに結合し、該1つのデータから前記演算手段の演算精度のデータを復元する復元ステップと、
前記書込みステップで前記記憶手段に書き込んだ前記2つのデータのうち、前記四捨五入されたデータのみを前記記憶手段から読み出す読出しステップと
を有することを特徴とする。
The present invention also provides
In the data processing method for writing the output data of the calculation means having higher calculation accuracy than the accuracy of the input data to the storage means and reading from the storage means,
A separation step of separating the output data of the arithmetic means into two data, data rounded to the accuracy of the input data and data of a lower digit than the rounded data;
A writing step of writing the two data separated in the separation step into the storage means as separate data;
The two data written to the storage means in the writing step are read from the storage means, the two data are combined into one data, and the calculation accuracy data of the calculation means is restored from the one data. A restore step,
And a reading step of reading out only the rounded data out of the two data written in the storage means in the writing step from the storage means.
このデータ処理装置,データ処理方法によれば、入力データの精度よりも高い演算精度を有する演算手段の出力データが、図1及び図2に例示したようにそのまま記憶手段に書き込まれるのではなく、また、特許文献1に記載の技術のようにこの演算手段の出力データを四捨五入したデータだけが記憶手段に書き込まれるのでもなく、この演算手段の出力データが、入力データの精度に四捨五入したデータと、この四捨五入したデータよりも下位の桁のデータとの2つのデータに分離されて、この2つのデータが記憶手段に書き込まれる。
According to this data processing apparatus and data processing method, the output data of the arithmetic means having an arithmetic accuracy higher than the accuracy of the input data is not directly written in the storage means as illustrated in FIGS. Further, not only the data rounded off the output data of this computing means is written in the storage means as in the technique described in
記憶手段からは、この2つのデータの読み出しと、この2つのデータのうちの四捨五入されたデータのみの読み出しとがそれぞれ行われる。そして、記憶手段から読み出されたこの2つのデータは1つのデータに結合され、この1つのデータから演算手段の演算精度のデータが復元される。 From the storage means, reading of the two data and reading of only the rounded data of the two data are performed. Then, the two data read from the storage means are combined into one data, and the calculation accuracy data of the calculation means is restored from the one data.
したがって、演算手段が過去の演算結果を用いながら演算を行う場合にも、この復元されたデータを演算手段に入力させれば、演算結果をそのまま記憶手段で読み書きする場合と同じ精度の過去の演算結果を用いることができるので、性能を低下させることなく演算を行うことができる。 Therefore, even when the calculation means performs calculation using the past calculation result, if the restored data is input to the calculation means, the past calculation with the same accuracy as the case where the calculation result is directly read and written by the storage means. Since the result can be used, the calculation can be performed without degrading the performance.
そして、記憶手段からは四捨五入されたデータのみの読み出しも行われるので、演算手段での演算以外の用途ではこの四捨五入されたデータを用いれば、記憶手段へのアクセス量を削減することができる。 Since only the rounded data is read from the storage means, the amount of access to the storage means can be reduced by using the rounded data for purposes other than the calculation in the calculation means.
本発明に係るデータ処理装置,データ処理方法によれば、入力データの精度よりも高い演算精度を有する演算手段の出力データを記憶手段で読み書きする際に、記憶手段へのアクセス量を削減しつつ、演算手段の性能の低下を防止することができるという効果が得られる。 According to the data processing device and the data processing method of the present invention, when the output data of the arithmetic means having an arithmetic accuracy higher than the accuracy of the input data is read / written by the storage means, the access amount to the storage means is reduced. As a result, it is possible to prevent the performance of the computing means from being lowered.
以下、本発明の実施の形態を、図面を用いて具体的に説明する。なお、ここでは、映像信号のノイズ除去を行うために本発明を適用した実施の形態について説明する。 Embodiments of the present invention will be specifically described below with reference to the drawings. Here, an embodiment in which the present invention is applied to remove noise from a video signal will be described.
図3は、本発明を適用したノイズ除去装置の構成例を示すブロック図である。このノイズ除去装置は、ノイズ除去演算回路1と、加算器2と、リミッタ回路3、分離回路4と、メモリコントローラ5と、フレームメモリ6と、結合回路7と、減算器8とで構成されている。
FIG. 3 is a block diagram showing a configuration example of a noise removing device to which the present invention is applied. This noise elimination apparatus is composed of a noise elimination
ノイズ除去演算回路1の入力端子1aは、このノイズ除去装置の外部から、Mビット(Mは1以上の任意の整数であってよいが、以下では一例としてM=8であるとして説明する)の精度の映像信号を入力するための入力端子である。ノイズ除去演算回路1の入力端子1cには、減算器8の減算結果を示す信号が入力される。
The input terminal 1a of the noise removal
ノイズ除去演算回路1は、M+Nビット(Nも1以上の任意の整数であってよいが、以下では一例としてN=2であるとして説明する)の演算精度を有している。ノイズ除去演算回路1の演算結果であるM+Nビット(すなわち10ビット)の映像信号は、ノイズ除去演算回路1の出力端子1bから出力されて、加算器2に送られる。
The noise removal
加算器2は、M+N+1ビット幅の加算器であり、このM+Nビットの映像信号に2(N−1)乗の値(すなわち2)を加算する。加算器2の加算結果である映像信号は、リミッタ回路3で上限をM+Nビットの最大値(すなわち1023)に制限された後、分離回路4に送られる。 The adder 2 is an M + N + 1 bit wide adder, and adds a value of 2 (N−1) power (ie, 2) to the M + N bit video signal. The video signal that is the addition result of the adder 2 is sent to the separation circuit 4 after the limiter circuit 3 limits the upper limit to the maximum value of M + N bits (that is, 1023).
分離回路4は、リミッタ回路3からのM+Nビットの映像信号を、上位Mビット(8ビット)の信号と、下位Nビット(2ビット)の信号との2つの信号に分離する。この上位8ビットの信号は、ノイズ除去演算回路1の演算結果である10ビットの映像信号を、ノイズ除去演算回路1への入力映像信号の精度である8ビットに四捨五入したものに相当する。分離回路4からは、このMビット,Nビットの2つの信号が、メモリコントローラ5に送られる。
The separation circuit 4 separates the M + N-bit video signal from the limiter circuit 3 into two signals of an upper M bit (8 bits) signal and a lower N bits (2 bits) signal. This upper 8-bit signal corresponds to a 10-bit video signal that is the calculation result of the noise removal
メモリコントローラ5は、分離回路4からのこのMビット,Nビットの2つの信号を、フレームメモリ6の別々のアドレスに書き込む。また、メモリコントローラ5は、各フレーム毎に、1フレーム前にフレームメモリ6に書き込んだ2つの信号をフレームメモリ6から読み出して結合回路7に送る。
The
また、メモリコントローラ5は、各フレーム毎に、1フレーム前にフレームメモリ6に書き込んだ2つの信号のうちのMビットの信号のみを、フレームメモリ6から読み出して外部出力用の出力端子5aからこのノイズ除去装置の外部に出力する。なお、図3の例ではメモリコントローラ5に1つの外部出力用の出力端子5aを設けているが、メモリコントローラ5に2つ以上の外部出力用の出力端子を設けてそれらの出力端子からそれぞれMビットの信号を出力してもよい。
Further, the
結合回路7は、メモリコントローラ5からのこのMビット,Nビットの2つの信号を、Mビットの信号を上位ビットとしNビットの信号を下位ビットとしたM+Nビット(10ビット)の1つの信号に結合して、このM+Nビットの信号を減算器8に送る。
The combining circuit 7 converts the two M-bit and N-bit signals from the
減算器8は、このM+Nビットの信号から2(N−1)乗の値(すなわち2)を減算する。この減算器8の減算結果であるM+Nビット(10ビット)の信号と、1フレーム前にノイズ除去演算回路1から加算器2に送られたM+Nビットの映像信号とは、リミッタ回路3でオーバーフロー分が制限された場合を除いては、完全に一致する。
The
減算器8からは、このM+Nビットの信号(すなわち1フレーム前のノイズ除去演算回路1の演算結果であるM+Nビットの映像信号)が、ノイズ除去演算回路1の入力端子1cに入力される。
From the
図4は、ノイズ除去演算回路1の構成例を示すブロック図である。ノイズ除去演算回路1は、Nビット左シフト回路11と、減算器12と、補正量算出回路13と、減算器14と、リミッタ回路15とで構成されている。
FIG. 4 is a block diagram illustrating a configuration example of the noise removal
入力端子1aに入力したMビット(8ビット)の映像信号は、Nビット左シフト回路11でNビット(2ビット)左方向にシフトされることにより、2のN乗倍されて、ノイズ除去演算回路1の演算精度であるM+Nビット(10ビット)の映像信号に変換される。このM+Nビットに変換された入力映像信号は、減算器12に送られるとともに、減算器14に送られる。
The M-bit (8-bit) video signal input to the input terminal 1a is shifted N bits (2 bits) leftward by the N-bit
図3の減算器8から入力端子1cに入力したM+Nビットの信号(1フレーム前のノイズ除去演算回路1の演算結果)は、減算器12に送られる。減算器12は、Nビット左シフト回路11でM+Nビットに変換された入力映像信号と、この1フレーム前のノイズ除去演算回路1の演算結果であるM+Nビットの映像信号との差分を、1画素毎に求める。減算器12で求められた差分であるM+Nビットの信号は、補正量算出回路13に送られる。
The M + N-bit signal (calculation result of the noise removal
補正量算出回路13は、減算器12で求められた差分の大きさに応じて、入力映像信号に対する補正量を1画素毎に算出する回路である。図5は、補正量算出回路13における、減算器12で求められた差分と、算出する補正量との関係を概念的に示す図である。減算器12で求められた差分がゼロである場合には、入力映像信号にノイズは含まれていないと看做して、補正量をゼロとする。
The correction
また、減算器12で求められた差分がゼロではなくその絶対値が比較的小さい値である場合には、その差分は入力映像信号に含まれているノイズであると看做して、その差分を打ち消すような値の補正量を算出する。
If the difference obtained by the
また、減算器12で求められた差分の絶対値が或る程度上大きい値である場合には、その差分はノイズではなく入力映像信号と1フレーム前の映像信号との間での映像の動きであると看做して、補正量をゼロとする。
If the absolute value of the difference obtained by the
補正量算出回路13は、この図5に示すような差分の大きさと補正量とを対応させたルックアップテーブルを用いて構成してもよいし、あるいは、差分の大きさからこの図5に示すような補正量を計算する演算回路で構成してもよい。
The correction
補正量算出回路13で算出された補正量を示すM+Nビットの信号は、減算器14に送られる。減算器14は、M+N+1ビット幅の減算器であり、Nビット左シフト回路11でM+Nビットに変換された入力映像信号から、1画素毎に、この補正量を示すM+Nビットの信号を減算する。
An M + N-bit signal indicating the correction amount calculated by the correction
減算器14の減算結果である映像信号は、リミッタ回路15で上限をM+Nビットの最大値(すなわち1023)に制限された後、ノイズ除去演算回路1の演算結果として出力端子1bから出力されて、図3に示したように加算器2に送られる。
The video signal which is the subtraction result of the
以上のような構成のノイズ除去装置によれば、入力映像信号の精度(8ビット)よりも高い演算精度(10ビット)を有するノイズ除去演算回路1の出力映像信号が、入力映像信号の精度(8ビット)に四捨五入した映像信号と、この四捨五入した映像信号よりも下位の桁(2ビット)の信号との2つの信号に分離され、この2つの信号がフレームメモリ6の別々のアドレスに書き込まれる。
According to the noise removal device having the above-described configuration, the output video signal of the noise removal
フレームメモリ6からは、各フレーム毎に、1フレーム前に書き込んだこの2つの信号
の読み出しと、1フレーム前に書き込んだこの2つの信号のうちの四捨五入された8ビット映像信号のみの読み出しとがそれぞれ行われる。そして、フレームメモリ6から読み出されたこの2つの信号は1つの信号に結合され、この1つの信号からノイズ除去演算回路1の演算精度である10ビットの映像信号が復元されて、その映像信号がノイズ除去演算回路1に再び入力される。
From the
したがって、1フレーム前の演算結果を用いながらノイズ除去のための演算を行うノイズ除去演算回路1では、演算結果である10ビットの映像信号をそのままフレームメモリ6で読み書きする場合と同じく1フレーム前の10ビットの演算結果を用いることができるので、性能を低下させることなくノイズ除去のための演算を行うことができる。
Therefore, in the noise elimination
そして、フレームメモリ6からは四捨五入された8ビット映像信号のみの読み出しも行われて、この8ビット映像信号が外部に出力されるので、ノイズ除去演算回路1での演算以外の用途ではこの8ビット映像信号を用いれば、フレームメモリ6へのアクセス量を削減することができる。
Then, only the 8-bit video signal rounded off is read out from the
図6は、このノイズ除去装置をテレビジョン受信機などの映像表示装置に搭載した例を示す図であり、図1と共通する部分には同一符号を付して重複説明を省略する。ノイズ除去演算回路1には、映像表示装置に設けられたチューナーまたは外部入力信号用インターフェース(図示略)からMビット(8ビット)の映像信号が入力される。
FIG. 6 is a diagram showing an example in which the noise removing device is mounted on a video display device such as a television receiver. The same reference numerals are given to the same parts as those in FIG. An M-bit (8-bit) video signal is input to the noise removal
この図6の例では、メモリコントローラ5に2つの外部出力用の出力端子5a,5a’を設けており、この出力端子5a,5a’から出力されたそれぞれMビットの映像信号(ノイズ除去演算回路1の演算結果である10ビットの映像信号を、ノイズ除去演算回路1への入力映像信号の精度である8ビットに四捨五入したもの)が、解像度変換回路22,高画質化回路23に供給される。また、解像度変換回路22での処理を終えたMビットの映像信号は、メモリコントローラ5に設けた外部入力用の入力端子5bに入力して、フレームメモリ26に書き込まれる。
In the example of FIG. 6, the
このように、解像度変換回路22や高画質化回路23での処理のためには、階調表現力に寄与するMビット(8ビット)の映像信号のみが読み出され、階調表現力に寄与しないNビット(2ビット)の信号は読み出されない。
As described above, for the processing in the
一定時間内にフレームメモリ6にアクセス可能なデータ量はメモリコントローラ5やフレームメモリ6の仕様によって制約されるが、このように階調表現力に寄与しないNビットを解像度変換回路22や高画質化回路23での処理のために読み出さないことにより、階調表現力に寄与するMビットの読み出しのために解像度変換回路22や高画質化回路23に割り振るメモリアクセス量を多くすることができる。
The amount of data that can be accessed in the
これにより、フレームメモリ6のメモリバンド幅を大きくしたりメモリコントローラ5を高性能化することによるコスト高を招くことなく、解像度変換回路22や高画質化回路23の性能の低下を防止することが可能になる。
Thus, it is possible to prevent the performance of the
なお、以上の実施の形態では一例としてM=8,N=2であるとして説明を行ったが、M,Nの値がそれぞれ1以上のどのような整数であっても、図3の分離回路4で分離された上位Mビットの信号は、ノイズ除去演算回路1の演算結果であるM+Nビットの映像信号を、ノイズ除去演算回路1への入力映像信号の精度であるMビットに四捨五入した信号になる。
In the above embodiment, the description has been made assuming that M = 8 and N = 2 as an example. However, the separation circuit of FIG. 4 is a signal obtained by rounding the M + N-bit video signal, which is the calculation result of the noise removal
また、図6には映像表示装置への搭載例を示したが、本発明を適用したノイズ除去装置は、映像記録装置や撮像装置などにも搭載してよい。 6 shows an example of mounting on a video display device, a noise removing device to which the present invention is applied may be mounted on a video recording device, an imaging device, or the like.
また、以上の実施の形態では加算器2,リミッタ回路3,分離回路4,結合回路7,減算器8といったハードウェア回路を設けているが、これらのハードウェア回路の機能の一部または全部を、マイクロプロセッサのソフトウェア処理によって実現してもよい。
In the above embodiment, hardware circuits such as an adder 2, a limiter circuit 3, a separation circuit 4, a coupling circuit 7, and a
また、以上の実施の形態では映像信号のノイズを除去する演算を行うために本発明を適用したが、本発明は、映像信号以外のデータ(例えば音声信号)のノイズを除去する演算や、ノイズ除去以外を目的とする演算を行うために適用してもよい。 In the above embodiments, the present invention is applied to perform an operation for removing noise of a video signal. However, the present invention is not limited to an operation for removing noise of data other than a video signal (for example, an audio signal), noise You may apply in order to perform the calculation for the purpose other than removal.
1 ノイズ除去演算回路、 2 加算器、 3 リミッタ回路、 4 分離回路、 5メモリコントローラ、 6 フレームメモリ、 7 結合回路、 8 減算器、 11 Nビット左シフト回路、 12 減算器、 13 補正量算出回路、 14 減算器、 15 リミッタ回路
DESCRIPTION OF
Claims (5)
前記演算手段の出力データを、前記入力データの精度に四捨五入したデータと、該四捨五入したデータよりも下位の桁のデータとの2つのデータに分離する分離処理手段と、
前記分離処理手段で分離された前記2つのデータを前記記憶手段に書き込む処理と、前記記憶手段から前記2つのデータを読み出す処理と、前記記憶手段から前記2つのデータのうちの前記四捨五入されたデータのみを読み出す処理とを行う記憶制御手段と、
前記記憶制御手段によって前記記憶手段から読み出された前記2つのデータを1つのデータに結合し、該1つのデータから前記演算手段の演算精度のデータを復元する復元処理手段と
を備えたことを特徴とするデータ処理装置。 In a data processing apparatus that writes output data of a calculation means having a calculation accuracy higher than the accuracy of input data to a storage means and reads from the storage means,
Separation processing means for separating the output data of the arithmetic means into two data, data rounded to the accuracy of the input data and data of a lower digit than the rounded data;
A process of writing the two data separated by the separation processing means into the storage means, a process of reading the two data from the storage means, and the rounded data of the two data from the storage means Storage control means for performing a process of reading out only,
A restoration processing unit that combines the two data read from the storage unit by the storage control unit into one data and restores the data of the calculation accuracy of the calculation unit from the one data. Characteristic data processing device.
前記復元処理手段で復元された前記演算手段の演算精度のデータが、前記入力データを演算処理するためのデータとして前記演算手段に再び入力されることを特徴とするデータ処理装置。 The data processing apparatus according to claim 1,
The data processing apparatus according to claim 1, wherein the calculation accuracy data of the calculation means restored by the restoration processing means is input again to the calculation means as data for calculating the input data.
前記入力データは映像信号であり、
前記演算手段は、各フレーム毎に、前記入力データを該演算手段の演算精度と同じ精度のデータに変換し、該変換した入力データと前記復元処理手段から入力されたデータとの差分を求め、該差分に応じた補正量を前記変換した入力データに加えることにより映像信号のノイズ除去を行い、
前記記憶制御手段は、各フレーム毎に、前記2つのデータを前記記憶手段に書き込むとともに、1フレーム前に書き込んだ前記2つのデータを前記記憶手段から読み出す
ことを特徴とするデータ処理装置。 The data processing apparatus according to claim 2, wherein
The input data is a video signal;
The arithmetic means converts the input data into data having the same accuracy as the arithmetic precision of the arithmetic means for each frame, and obtains a difference between the converted input data and the data input from the restoration processing means, By adding a correction amount according to the difference to the converted input data, noise removal of the video signal is performed,
The storage control means writes the two data to the storage means for each frame and reads the two data written one frame before from the storage means.
前記分離処理手段は、
前記入力データの精度をMビット、前記演算手段の演算精度をM+Nビット(M,Nはそれぞれ1以上の整数)として、前記演算手段のM+Nビットの出力データに2の(N−1)乗の値を加算する加算手段と、
前記加算手段の加算結果をM+Nビットの最大値に制限する制限手段と、
前記制限手段の制限結果を、上位Mビットのデータと、下位Nビットのデータとの2つのデータに分離する分離手段と
で構成され、
前記復元処理手段は、
前記記憶制御手段によって前記記憶手段から読み出されたMビットのデータとNビットのデータとをM+Nビットのデータに結合する結合手段と、
前記結合手段で結合されたM+Nビットのデータから2の(N−1)乗の値を減算する減算手段と
で構成されることを特徴とするデータ処理装置。 The data processing apparatus according to claim 1,
The separation processing means includes
Assuming that the accuracy of the input data is M bits and the calculation accuracy of the calculation means is M + N bits (M and N are integers of 1 or more, respectively), the M + N bit output data of the calculation means is a power of 2 to (N−1). Adding means for adding values;
Limiting means for limiting the addition result of the adding means to a maximum value of M + N bits;
Separating means for separating the restriction result of the restriction means into two data, upper M bit data and lower N bit data;
The restoration processing means includes
Coupling means for coupling M-bit data and N-bit data read from the storage means by the storage control means to M + N-bit data;
A data processing apparatus comprising: subtracting means for subtracting a value of (N-1) to the power of 2 from the M + N bit data combined by the combining means.
前記演算手段の出力データを、前記入力データの精度に四捨五入したデータと、該四捨五入したデータよりも下位の桁のデータとの2つのデータに分離する分離ステップと、
前記分離ステップで分離した前記2つのデータを前記記憶手段に別々のデータとして書き込む書込みステップと、
前記書込みステップで前記記憶手段に書き込んだ前記2つのデータを前記記憶手段から読み出して、該2つのデータを1つのデータに結合し、該1つのデータから前記演算手段の演算精度のデータを復元する復元ステップと、
前記書込みステップで前記記憶手段に書き込んだ前記2つのデータのうち、前記四捨五入されたデータのみを前記記憶手段から読み出す読出しステップと
を有することを特徴とするデータ処理方法。 In the data processing method for writing the output data of the calculation means having higher calculation accuracy than the accuracy of the input data to the storage means and reading from the storage means,
A separation step of separating the output data of the arithmetic means into two data, data rounded to the accuracy of the input data and data of a lower digit than the rounded data;
A writing step of writing the two data separated in the separation step into the storage means as separate data;
The two data written to the storage means in the writing step are read from the storage means, the two data are combined into one data, and the calculation accuracy data of the calculation means is restored from the one data. A restore step,
A data processing method comprising: a reading step of reading only the rounded data out of the two data written to the storage means in the writing step from the storage means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150599A JP5056179B2 (en) | 2007-06-06 | 2007-06-06 | Data processing apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150599A JP5056179B2 (en) | 2007-06-06 | 2007-06-06 | Data processing apparatus and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008306378A true JP2008306378A (en) | 2008-12-18 |
JP5056179B2 JP5056179B2 (en) | 2012-10-24 |
Family
ID=40234723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007150599A Expired - Fee Related JP5056179B2 (en) | 2007-06-06 | 2007-06-06 | Data processing apparatus and method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5056179B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750808A (en) * | 1993-08-04 | 1995-02-21 | Victor Co Of Japan Ltd | Video signal processing circuit |
JPH09185490A (en) * | 1995-12-29 | 1997-07-15 | Sony Corp | Device and method for numerical operation |
JP2000224443A (en) * | 1999-01-29 | 2000-08-11 | Matsushita Electric Ind Co Ltd | Noise reduction device, noise reduction method and recording medium recorded with noise reduction program |
JP2002094833A (en) * | 2000-09-13 | 2002-03-29 | Nikon Corp | Method and apparatus for reducing noise |
JP2006287634A (en) * | 2005-03-31 | 2006-10-19 | Pioneer Electronic Corp | Signal processing apparatus, signal processing method, and noise reduction apparatus |
-
2007
- 2007-06-06 JP JP2007150599A patent/JP5056179B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750808A (en) * | 1993-08-04 | 1995-02-21 | Victor Co Of Japan Ltd | Video signal processing circuit |
JPH09185490A (en) * | 1995-12-29 | 1997-07-15 | Sony Corp | Device and method for numerical operation |
JP2000224443A (en) * | 1999-01-29 | 2000-08-11 | Matsushita Electric Ind Co Ltd | Noise reduction device, noise reduction method and recording medium recorded with noise reduction program |
JP2002094833A (en) * | 2000-09-13 | 2002-03-29 | Nikon Corp | Method and apparatus for reducing noise |
JP2006287634A (en) * | 2005-03-31 | 2006-10-19 | Pioneer Electronic Corp | Signal processing apparatus, signal processing method, and noise reduction apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5056179B2 (en) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4221434B2 (en) | Outline correction method, image processing apparatus, and display apparatus | |
JP5529685B2 (en) | Image encoding method, image decoding method, image encoding device, and image decoding device | |
US7738042B2 (en) | Noise reduction device for a video signal and noise reduction method for a video signal | |
JP2009273035A (en) | Image compression apparatus, image decompression apparatus, and image processor | |
US20080123979A1 (en) | Method and system for digital image contour removal (dcr) | |
US20110200263A1 (en) | Image encoder and image decoder | |
JP2010041327A (en) | Noise reduction apparatus and noise reduction method | |
JP6354586B2 (en) | Noise removal system, noise removal method and program | |
US10764632B2 (en) | Video signal processing apparatus, video signal processing method, and program | |
JP5056179B2 (en) | Data processing apparatus and method | |
JP2010135885A (en) | Image coding apparatus and method | |
JP5213604B2 (en) | Imaging device | |
WO2010150327A1 (en) | Image processing device | |
JP5024112B2 (en) | Image signal processing apparatus and image signal processing program | |
US20050052555A1 (en) | Signal processing apparatus, signal processing method, program, and storage medium | |
WO2008036267A2 (en) | Method and/or apparatus for implementing reduced bandwidth high performance vc1 intensity compensation | |
JP4710823B2 (en) | Signal processing circuit | |
JP2001086366A (en) | Digital filter and processing method thereof | |
JP2005051337A (en) | Image processing method, image processing apparatus, and program | |
JPH1056639A (en) | Image coder and image decoder | |
WO2011001483A1 (en) | Video signal conversion device and video signal output device | |
JP6667349B2 (en) | Image processing device and imaging device | |
JP2008301395A (en) | Video signal processing circuit and solid-state imaging apparatus | |
JP2534358B2 (en) | TV signal noise suppressor | |
JP4983380B2 (en) | Tone correction device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |