JP2008300621A - Semiconductor light-emitting element and its manufacturing method - Google Patents

Semiconductor light-emitting element and its manufacturing method Download PDF

Info

Publication number
JP2008300621A
JP2008300621A JP2007144960A JP2007144960A JP2008300621A JP 2008300621 A JP2008300621 A JP 2008300621A JP 2007144960 A JP2007144960 A JP 2007144960A JP 2007144960 A JP2007144960 A JP 2007144960A JP 2008300621 A JP2008300621 A JP 2008300621A
Authority
JP
Japan
Prior art keywords
semiconductor layer
insulating film
layer
support substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007144960A
Other languages
Japanese (ja)
Inventor
Masanori Satoki
正典 里木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2007144960A priority Critical patent/JP2008300621A/en
Publication of JP2008300621A publication Critical patent/JP2008300621A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting element avoiding problems, such as the leakage, absorption, heat generation or the like of a light resulting from a sapphire board, while being capable of amply extracting the light generated from a light-emitting layer effectively, and to provide a manufacturing method for the semiconductor light-emitting element. <P>SOLUTION: The semiconductor light-emitting element is constituted of a support board, a semiconductor layer arranged on the support board via at least a first insulating film, a reflecting section formed in the side-face direction of the semiconductor layer and a sealing member coating the semiconductor layer on the support board. In the semiconductor light-emitting element, the top face of the first insulating film is arranged at a location nearer to the support board than to the base of the semiconductor layer on the outer periphery of the semiconductor layer. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は半導体発光素子及びその製造方法に関し、より詳細には、光の取り出し効率を向上させることができる半導体発光素子及びその製造方法に関する。   The present invention relates to a semiconductor light emitting device and a manufacturing method thereof, and more particularly to a semiconductor light emitting device capable of improving light extraction efficiency and a manufacturing method thereof.

窒化物半導体は直接遷移型半導体である有望な半導体材料でありながら、バルク単結晶の製造が難しい。したがって、現状ではサファイア、SiC等の異種基板の上に有機金属気相成長法(MOCVD)を利用してGaNを成長させるヘテロエピタキシ技術が汎用されている。なかでもサファイアは、高効率の窒化物半導体による発光素子を成長させるために広範に用いられており、通常、600℃程度の低温でバッファ層を介して窒化物半導体層を成長させている。   Although a nitride semiconductor is a promising semiconductor material that is a direct transition semiconductor, it is difficult to manufacture a bulk single crystal. Therefore, at present, a hetero epitaxy technique for growing GaN on a heterogeneous substrate such as sapphire or SiC by using metal organic chemical vapor deposition (MOCVD) is widely used. Among them, sapphire is widely used to grow a light-emitting element made of a highly efficient nitride semiconductor, and a nitride semiconductor layer is usually grown via a buffer layer at a low temperature of about 600 ° C.

しかし、サファイアは絶縁体であるため、その上に積層される半導体層の上面(同一面)に2つの電気接触部を設ける必要があり、導電体基板に比べて同一基板面積における有効発光面積を狭めるとともに、同一面に両電極を有するため、電流密度が局部的に高くなり、発熱に起因して素子の劣化を招くなどの課題がある。   However, since sapphire is an insulator, it is necessary to provide two electrical contact portions on the upper surface (same surface) of the semiconductor layer stacked thereon, and the effective light emitting area in the same substrate area compared to the conductor substrate In addition to narrowing and having both electrodes on the same surface, there is a problem that the current density is locally increased and the element is deteriorated due to heat generation.

そこで、半導体層を支持基板に貼り合わせることにより、サファイア基板を除去する技術が提案されている。
また、サファイア基板上に積層された発光層からの横方向の光を効率よく取り出す方法として、反射面を設けたり、半導体層からサファイア基板に至る溝を設け、その溝の外側の壁を反射面とする技術が提案されている(特許文献1)。
特開2001−332760号公報
Therefore, a technique for removing the sapphire substrate by bonding the semiconductor layer to the support substrate has been proposed.
In addition, as a method for efficiently extracting the lateral light from the light emitting layer laminated on the sapphire substrate, a reflective surface is provided, or a groove from the semiconductor layer to the sapphire substrate is provided, and the outer wall of the groove is formed on the reflective surface. (Patent Document 1).
JP 2001-332760 A

しかし、サファイア基板は透光性であるため、それにより発光層からの光を吸収し、あるいは漏れを生じさせるとともに、横方向へ放出する光を十分効果的に取り出すには至っていないのが現状である。   However, since the sapphire substrate is translucent, it has not yet absorbed light from the light emitting layer or caused leakage, and has not been able to extract light emitted laterally sufficiently effectively. is there.

本発明は上記課題に鑑みなされたものであり、サファイア基板に起因する光の漏れ、吸収、発熱等の課題を回避するとともに、発光層から発生する光を十分効果的に取り出すことができる半導体発光素子及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and avoids problems such as light leakage, absorption, and heat generation caused by the sapphire substrate, and can emit light generated from the light emitting layer sufficiently effectively. An object is to provide an element and a method for manufacturing the element.

本発明の半導体発光素子は、支持基板と、少なくとも第1の絶縁膜を介して前記支持基板上に配置された半導体層と、該半導体層の側面方向に設けられた反射部と、前記支持基板上で半導体層を被覆する封止部材とからなる半導体発光素子であって、
第1の絶縁膜は、半導体層の外周において、その上面が、半導体層の底面より支持基板に近い位置に配置されてなることを特徴とする。
The semiconductor light emitting device of the present invention includes a support substrate, a semiconductor layer disposed on the support substrate through at least a first insulating film, a reflective portion provided in a side surface direction of the semiconductor layer, and the support substrate A semiconductor light emitting device comprising a sealing member covering the semiconductor layer,
The first insulating film is characterized in that the upper surface of the first insulating film is disposed closer to the support substrate than the bottom surface of the semiconductor layer on the outer periphery of the semiconductor layer.

この半導体発光素子は、第1の絶縁膜が、半導体層の外周を取り囲む溝の形状を有することが好ましい。
また、封止部材が、半導体層の側面と、半導体層の外周において、第1の絶縁膜上面と、第1の絶縁膜上面よりも外側に配置された反射部とを被覆し、反射部の支持基板からの高さが、半導体層より高い又は同一であることが好ましい。
さらに、封止部材が、透光性であり、半導体層の上面を被覆し、第1の絶縁膜が、透光性であり、封止部材より屈折率が小さいことが好ましい。
さらに、半導体層の支持基板側表面に第1の電極、その表面に対向する半導体層表面に第2の電極、がそれぞれ設けられ、第1の電極が支持基板に電気的に接続され、第1の絶縁膜が、半導体層の支持基板側表面において、第1の電極から素子外周まで延在されていることが好ましい。
また、封止部材が蛍光体を含有してなることが好ましい。
さらに、第1の絶縁膜が酸化シリコンであり、封止部材が酸化シリコンよりも屈折率が大きい材料により構成されてなることが好ましい。
反射部が、少なくともその一部に金属を備えることが好ましい。
封止部材が、第1の封止部材と該第1の封止部材の外側を被覆する第2の封止部材とからなるか、第1の封止部材と第2の封止部材とは、屈折率が異なる材料から構成されるか、第2の封止部材が蛍光体を含有してなることが好ましい。
In this semiconductor light emitting device, it is preferable that the first insulating film has a shape of a groove surrounding the outer periphery of the semiconductor layer.
In addition, the sealing member covers the side surface of the semiconductor layer and the outer surface of the semiconductor layer, the first insulating film upper surface, and the reflective portion disposed outside the first insulating film upper surface, The height from the support substrate is preferably higher or the same as that of the semiconductor layer.
Further, it is preferable that the sealing member is light-transmitting, covers the upper surface of the semiconductor layer, and the first insulating film is light-transmitting and has a refractive index smaller than that of the sealing member.
Furthermore, a first electrode is provided on the surface of the semiconductor layer on the side of the support substrate, and a second electrode is provided on the surface of the semiconductor layer opposite to the surface, and the first electrode is electrically connected to the support substrate. The insulating film preferably extends from the first electrode to the outer periphery of the element on the support substrate side surface of the semiconductor layer.
Moreover, it is preferable that the sealing member contains a phosphor.
Furthermore, it is preferable that the first insulating film is silicon oxide and the sealing member is made of a material having a higher refractive index than silicon oxide.
It is preferable that the reflection portion includes a metal at least in part.
The sealing member includes a first sealing member and a second sealing member that covers the outside of the first sealing member, or the first sealing member and the second sealing member are It is preferable that the second sealing member is made of a material having a different refractive index or contains a phosphor.

また、本発明の半導体発光素子の製造方法は、支持基板上に、少なくとも第1の絶縁膜、半導体層がこの順に積層され、該半導体層の側面方向に反射部が設けられ、前記半導体層が封止部材により被覆されてなる半導体発光素子の製造方法であって、
成長用基板上に半導体層を成長させ、
前記半導体層の上面を、少なくとも第1の絶縁膜を介して支持基板に貼り合わせ、
前記成長用基板及び半導体層の一部を除去することにより支持基板上に複数の半導体層を分離形成し、
前記支持基板上に、各半導体層を囲む枠体を形成し、
少なくとも半導体層の外周における第1の絶縁膜を膜厚方向の一部において除去して、その露出面を半導体層底面より支持基板に近づけ、
前記支持基板上の前記枠体内における前記半導体層と前記第1の絶縁膜の露出面とを封止部材により被覆する工程を含むことを特徴とする。
In the method for manufacturing a semiconductor light emitting device according to the present invention, at least a first insulating film and a semiconductor layer are stacked in this order on a support substrate, a reflective portion is provided in a side surface direction of the semiconductor layer, and the semiconductor layer is A method for manufacturing a semiconductor light emitting device covered with a sealing member,
Growing a semiconductor layer on the growth substrate,
The upper surface of the semiconductor layer is bonded to the support substrate through at least the first insulating film,
A plurality of semiconductor layers are separately formed on a supporting substrate by removing a part of the growth substrate and the semiconductor layer,
Forming a frame surrounding each semiconductor layer on the support substrate;
Removing at least a part of the first insulating film on the outer periphery of the semiconductor layer in the film thickness direction and bringing the exposed surface closer to the support substrate than the bottom surface of the semiconductor layer;
A step of covering the semiconductor layer and the exposed surface of the first insulating film in the frame on the support substrate with a sealing member;

この半導体発光素子の製造方法では、半導体層底面に第1の電極を有し、貼り合わせを、共晶接合によって導電層を形成することによって行い、第1の電極と支持基板を電気的に接続する及び/又は加熱圧着によって行うことが好ましい。
さらに、枠体及び支持基板を切断して半導体発光素子を得る工程をさらに含むことが好ましい。
In this method of manufacturing a semiconductor light emitting device, the first electrode is provided on the bottom surface of the semiconductor layer, and bonding is performed by forming a conductive layer by eutectic bonding, and the first electrode and the support substrate are electrically connected. It is preferable to do this and / or by thermocompression bonding.
Furthermore, it is preferable to further include a step of cutting the frame body and the support substrate to obtain a semiconductor light emitting element.

本発明の半導体発光素子によれば、サファイア基板に起因する光の漏れ、吸収、発熱等を回避するとともに、発光層から発生する光を十分効果的に取り出すことができる半導体発光素子及びその製造方法を提供することができる。   According to the semiconductor light emitting device of the present invention, it is possible to avoid light leakage, absorption, heat generation and the like caused by the sapphire substrate, and to sufficiently extract light generated from the light emitting layer, and a method for manufacturing the same. Can be provided.

本発明の半導体発光素子は、図1に示すように、主として、支持基板10、第1の絶縁膜17、半導体層12、反射部18、封止部材19を含んで形成されている。   As shown in FIG. 1, the semiconductor light emitting device of the present invention is mainly formed including a support substrate 10, a first insulating film 17, a semiconductor layer 12, a reflection portion 18, and a sealing member 19.

半導体層は、通常、第1導電型半導体層、発光層及び第2導電型半導体層を含んで構成される。第1導電型又は第2導電型半導体層のいずれも、発光素子の光取り出し面としてよいが、通常、n型半導体層は抵抗が低く、電極サイズを小さくすることが可能であり、電極の配置により光を遮ることを防止することができるため、n型半導体層を光取り出し面とすることが好ましい。従って、支持基板に近いほうから、第1導電型半導体層、活性層、第2導電型半導体層がこの順に積層されているとすると、n型半導体層は、第2導電型半導体層とすることが好ましい。   The semiconductor layer is usually configured to include a first conductivity type semiconductor layer, a light emitting layer, and a second conductivity type semiconductor layer. Either the first conductivity type or the second conductivity type semiconductor layer may be used as the light extraction surface of the light-emitting element. However, the n-type semiconductor layer generally has a low resistance, and the electrode size can be reduced. Therefore, it is preferable to use an n-type semiconductor layer as a light extraction surface. Therefore, if the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are stacked in this order from the side closer to the support substrate, the n-type semiconductor layer is the second conductive semiconductor layer. Is preferred.

半導体層は、特に限定されるものではないが、例えば、窒化ガリウム系化合物半導体が好適に用いられる。特に、In、Ga、Al等の3族元素との化合物半導体を用いることで、近紫外及び可視光域、具体的には紫外領域を含めた短波長領域(波長300nm〜550nm)での発光素子、特に蛍光体との組合せに好適な素子を提供することができる。具体的な組成は、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化物半導体が挙げられる。半導体層は、単層構造でもよいが、MIS接合、PIN接合又はPN接合を有したホモ構造、ヘテロ構造又はダブルへテロ構造等の積層構造であってもよく、超格子構造や、量子効果が生ずる薄膜を積層した単一量子井戸構造又は多重量子井戸構造であってもよい。また、半導体多層膜を用いた分布帰還レーザとしてもよい。この場合、可視光又は青色用に好適に用いることができる。 The semiconductor layer is not particularly limited. For example, a gallium nitride compound semiconductor is preferably used. In particular, by using a compound semiconductor with a Group 3 element such as In, Ga, Al, etc., a light emitting device in the near ultraviolet and visible light regions, specifically in the short wavelength region (wavelength 300 nm to 550 nm) including the ultraviolet region In particular, an element suitable for combination with a phosphor can be provided. Specific compositions, In X Al Y Ga 1- XY N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) include a nitride semiconductor such as. The semiconductor layer may have a single layer structure, but may have a laminated structure such as a homo structure, a hetero structure, or a double hetero structure having a MIS junction, a PIN junction, or a PN junction, and has a superlattice structure or a quantum effect. It may be a single quantum well structure or a multiple quantum well structure in which the resulting thin films are stacked. Alternatively, a distributed feedback laser using a semiconductor multilayer film may be used. In this case, it can be suitably used for visible light or blue light.

特に、発光層としては、AlInGa1−a−bN(0≦a≦1、0≦b≦1、a+b≦1)からなる井戸層と、AlInGa1−c−dN(0≦c≦1、0≦d≦1、c+d≦1)からなる障壁層と、好ましくはInGa1−bN(0<b<1)の井戸層とAlGa1−cN(0≦c<1)若しくはInGa1−dN(0≦d<1)の障壁層を少なくとも含む量子井戸構造であることが好ましい。量子井戸構造は、単一量子井戸構造であってもよく、多重量子井戸構造であってもよい。発光層に用いられる半導体層は、ノンドープ、n型不純物ドープ、p型不純物ドープのいずれでもよいがノンドープ又はn型不純物ドープであること好ましく、さらに、井戸層をアンドープとし、障壁層をn型不純物ドープとすることが好ましい。これにより、発光素子の出力と発光効率を高めることができる。井戸層及び障壁層の膜厚は、それぞれ、例えば、1nm〜30nm程度が挙げられる。 In particular, as the light emitting layer, a well layer made of Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, a + b ≦ 1), and Al c In d Ga 1-c— d N (0 ≦ c ≦ 1,0 ≦ d ≦ 1, c + d ≦ 1) and consisting of a barrier layer, preferably in b Ga 1-b N well layer (0 <b <1) and Al c Ga 1- A quantum well structure including at least a barrier layer of c N (0 ≦ c <1) or In d Ga 1-d N (0 ≦ d <1) is preferable. The quantum well structure may be a single quantum well structure or a multiple quantum well structure. The semiconductor layer used for the light emitting layer may be any of non-doped, n-type impurity doped, and p-type impurity doped, but is preferably non-doped or n-type impurity doped, and the well layer is undoped and the barrier layer is n-type impurity doped. Doping is preferable. Thereby, the output and luminous efficiency of a light emitting element can be improved. As for the film thickness of a well layer and a barrier layer, 1 nm-about 30 nm are mentioned, for example, respectively.

第1導電型半導体層は、複数層で形成されていることが好ましい。例えば、発光層に近いほうから、p型クラッド層、p型コンタクト層を積層したものが挙げられる。
p型クラッド層は、発光層のバンドギャップエネルギーより大きくなる組成であり、発光層へのキャリアの閉じ込めができるものであれば特に限定されず、例えば、AlGa1−kN(0≦k<1)が用いられる。膜厚は、例えば、0.01〜1.0μm程度が挙げられる。p型不純物濃度は、1×1018〜1×1021/cm、1×1019〜5×1020cmである。これにより、結晶性を低下させることなくバルク抵抗を低下させることができる。
p型コンタクト層は、例えば、AlGa1−fN(0≦f<1)、InGa1−lN(0≦l<1)が用いられる。p型不純物濃度は1×1017/cm以上が好ましい。これにより、オーミック電極である第1の電極と良好なオーミックコンタクトが可能となる。膜厚は、例えば、1〜100nm程度が挙げられる。
The first conductivity type semiconductor layer is preferably formed of a plurality of layers. For example, a laminate in which a p-type cladding layer and a p-type contact layer are stacked from the side closer to the light emitting layer.
The p-type cladding layer has a composition larger than the band gap energy of the light emitting layer and is not particularly limited as long as it can confine carriers in the light emitting layer. For example, Al k Ga 1-k N (0 ≦ k <1) is used. The film thickness is, for example, about 0.01 to 1.0 μm. The p-type impurity concentration is 1 × 10 18 to 1 × 10 21 / cm 3 and 1 × 10 19 to 5 × 10 20 cm 3 . Thereby, bulk resistance can be reduced without reducing crystallinity.
For example, Al f Ga 1-f N (0 ≦ f <1) and In l Ga 1-l N (0 ≦ l <1) are used for the p-type contact layer. The p-type impurity concentration is preferably 1 × 10 17 / cm 3 or more. Thereby, good ohmic contact with the first electrode, which is an ohmic electrode, is possible. The film thickness is, for example, about 1 to 100 nm.

第2導電型半導体層としては、複数層で形成されていることが好ましく、例えば、n型コンタクト層、n型クラッド層を積層したものが挙げられる。
n型クラッド層又はn型コンタクト層と発光層との間の中間層は、省略してもよく、中間層を設ける場合には発光層のバンドギャップエネルギーより大きくなる組成であり、InGa1−mN(0≦m<1)が好ましく、AlGa1−jN(0<j<0.3)としてもよい。その膜厚は特に限定されないが、10nm以上0.5μm以下の範囲が具体例に挙げられる。n型コンタクト層は、AlGa1−nN(0≦n<1)、特にGaNが好ましく、その膜厚は、例えば、1μm以上5μm以下の範囲が挙げられる。各層のn型不純物濃度は、例えば、5×1018〜5×1021/cmの範囲が挙げられる。
The second conductive semiconductor layer is preferably formed of a plurality of layers, and examples thereof include a laminate of an n-type contact layer and an n-type cladding layer.
an intermediate layer between the n-type cladding layer or an n-type contact layer and the light-emitting layer may be omitted, a larger composition than the band gap energy of the light emitting layer in the case of providing an intermediate layer, an In m Ga 1 −m N (0 ≦ m <1) is preferable, and Al j Ga 1-j N (0 <j <0.3) may be used. Although the film thickness is not particularly limited, a specific example is a range of 10 nm to 0.5 μm. The n-type contact layer is preferably Al n Ga 1-n N (0 ≦ n <1), particularly GaN, and the film thickness is, for example, in the range of 1 μm to 5 μm. Examples of the n-type impurity concentration of each layer include a range of 5 × 10 18 to 5 × 10 21 / cm 3 .

第1の絶縁膜は、通常、第1導電型半導体層の露出面を保護するための膜である。第1の絶縁膜は、特に限定されないが、例えば、SiO、Al、ZrO、TiO等の酸化物、AlN、SiN等の窒化物の単層膜または多層膜によって形成することができる。絶縁性の保護膜を用いることにより、発光素子のショート等を防ぎ、歩留まりや信頼性を向上することができる。また、透光性であることで、半導体層からの光が到達した場合に、光損失を抑えることができ好ましい。膜厚は、例えば、0.3μm〜1μm程度が挙げられる。
なお、第1の絶縁膜は、第1の導電型半導体層に後述する第1の電極が形成されている場合には、通常、その露出面、つまり、第1の電極の周辺に形成される。この場合の第1の絶縁膜の膜厚は、第1の電極と略同程度であることが、支持基板との貼り合わせの際に、平坦な貼り合わせの面が形成され、半導体層、成長基板の反りなどによる接合不良などを防止でき好ましい。
The first insulating film is usually a film for protecting the exposed surface of the first conductivity type semiconductor layer. The first insulating film is not particularly limited. For example, the first insulating film is formed of a single layer film or a multilayer film of an oxide such as SiO 2 , Al 2 O 3 , ZrO 2 , or TiO 2 , or a nitride such as AlN or SiN. Can do. By using an insulating protective film, a short circuit or the like of a light emitting element can be prevented, and yield and reliability can be improved. Further, the light-transmitting property is preferable because light loss can be suppressed when light from the semiconductor layer arrives. The film thickness is, for example, about 0.3 μm to 1 μm.
The first insulating film is usually formed on the exposed surface, that is, around the first electrode when the first electrode described later is formed on the first conductive semiconductor layer. . In this case, the thickness of the first insulating film is approximately the same as that of the first electrode. When the substrate is bonded to the supporting substrate, a flat bonding surface is formed, and the semiconductor layer and the growth are formed. This is preferable because it can prevent bonding failure due to warpage of the substrate.

第1の絶縁膜は、図1に示すように、半導体層12の外周において、その上面17aが、半導体層12の底面12aよりも支持基板10に近い位置に配置されている。つまり、貼り合わせ前に半導体層上に同一膜厚で設けられた第1の絶縁膜が、半導体層の少なくとも外周領域において、第1の絶縁膜の膜厚が半導体層底面のものより薄く形成されている。第1の絶縁膜の薄膜部分は、半導体層の外周を取り囲む溝の形態であってもよいし、図2に示すように、半導体層の直下以外の領域において、全体的に薄膜であってもよい。このような薄膜部分、すなわち半導体層底面より凹んだ第1の絶縁膜表面を半導体層の外周に設けることにより、発光層から側下方に放出される光は、第1の絶縁膜の表面、厳密には、後述する封止部材と第1の絶縁膜との界面で効果的に反射させることができ、有効に光を取り出すことができる。いいかえると、薄膜状の第1の絶縁膜が形成された部分で、発光層から側下方に放出される光を、一旦封止部材に取り込むことができ、その光を封止部材と第1の絶縁膜との界面で全反射させることにより、より光の取り出し効率を向上させることができる。
なお、第1絶縁膜が溝状に形成されている場合には、溝の底面全面に必ずしも第1の絶縁膜が残存していなくてもよく、溝の底面の一部又は全部において支持基板が露出していてもよい。また、第1の絶縁膜を第1の電極よりも高い位置で、例えば、別の絶縁膜、第1の電極を介して設ける構造、第1の電極が設けられる半導体層表面より突出した半導体層表面上に設ける構造とすることで、半導体層とその外周領域における膜厚を同一とすることもできる。好適には製造上、薄膜部又は溝部を設けるとよい。
As shown in FIG. 1, the upper surface 17 a of the first insulating film is disposed on the outer periphery of the semiconductor layer 12 at a position closer to the support substrate 10 than the bottom surface 12 a of the semiconductor layer 12. That is, the first insulating film provided with the same film thickness on the semiconductor layer before bonding is formed so that the thickness of the first insulating film is thinner than that of the bottom surface of the semiconductor layer in at least the outer peripheral region of the semiconductor layer. ing. The thin film portion of the first insulating film may be in the form of a groove surrounding the outer periphery of the semiconductor layer, or may be a thin film as a whole in a region other than directly below the semiconductor layer as shown in FIG. Good. By providing such a thin film portion, that is, the first insulating film surface recessed from the bottom surface of the semiconductor layer on the outer periphery of the semiconductor layer, the light emitted from the light emitting layer to the lower side is strictly on the surface of the first insulating film. Therefore, the light can be effectively reflected at the interface between the sealing member and the first insulating film, which will be described later, and light can be extracted effectively. In other words, the light emitted downward from the light emitting layer at the portion where the thin film-like first insulating film is formed can be once taken into the sealing member, and the light is taken into the sealing member and the first member. By making total reflection at the interface with the insulating film, the light extraction efficiency can be further improved.
In the case where the first insulating film is formed in a groove shape, the first insulating film does not necessarily remain on the entire bottom surface of the groove, and the support substrate is formed on a part or all of the bottom surface of the groove. It may be exposed. In addition, the first insulating film is provided at a position higher than the first electrode, for example, another insulating film, a structure provided via the first electrode, or a semiconductor layer protruding from the surface of the semiconductor layer provided with the first electrode With the structure provided on the surface, the semiconductor layer and the outer peripheral region can have the same film thickness. Preferably, a thin film portion or a groove portion is provided for manufacturing.

これらの半導体層、第1の絶縁膜は、支持基板上に配置される。
支持基板は、通常、不透明であるが、導電性であることが好ましく、さらに、半導体、金属又は金属複合体であることがより好ましい。このように、支持基板が導電性を示すことで対向電極構造を有する半導体発光素子を実現することができる。特に、金属又は金属複合体は、導電性が良好であるだけでなく、熱伝導率に優れるため、半導体発光素子の放熱性を向上することができる。また、支持基板は、高導電性金属及び高硬度の金属を含むことが好ましい。高導電性で熱膨張係数の大きな金属材料と、高硬度で熱膨張係数の小さな金属材料とを複合することによって、高導電性でかつ窒化物半導体層よりも熱膨張係数の大きな基板を構成することができる。高硬度で熱膨張係数の大きな金属材料として、例えば、Ag、Cu、Au、Pt、Ge等が挙げられる。高硬度で熱膨張係数の小さな金属材料として、例えば、W、Mo、Cr、Ni等が挙げられる。半導体として、Si、SiC、GaAs等が挙げられる。金属複合体としては、相互に非固溶であるか、固溶限界の小さい2種以上の金属の複合体、具体的には、Cu−W、Cu−Moがあり、Cu−ダイヤ等の金属とセラミックスとの複合体等も挙げられる。
These semiconductor layers and the first insulating film are disposed on the support substrate.
The support substrate is usually opaque, but is preferably conductive, and more preferably a semiconductor, a metal, or a metal composite. Thus, a semiconductor light-emitting element having a counter electrode structure can be realized when the support substrate exhibits conductivity. In particular, the metal or the metal composite not only has good conductivity, but also has excellent thermal conductivity, and thus can improve the heat dissipation of the semiconductor light emitting device. The support substrate preferably contains a highly conductive metal and a high hardness metal. Combining a metal material having a high conductivity and a large thermal expansion coefficient with a metal material having a high hardness and a low coefficient of thermal expansion constitutes a substrate having a high conductivity and a coefficient of thermal expansion larger than that of the nitride semiconductor layer. be able to. Examples of the metal material having a high hardness and a large thermal expansion coefficient include Ag, Cu, Au, Pt, and Ge. Examples of the metal material having a high hardness and a small thermal expansion coefficient include W, Mo, Cr, and Ni. Examples of the semiconductor include Si, SiC, and GaAs. Examples of metal composites include composites of two or more metals that are insoluble in each other or have a low solid solubility limit, specifically, Cu-W, Cu-Mo, and metals such as Cu-diamonds. And a composite of ceramics and ceramics.

また、支持基板は、4〜10(×10−6/K)程度の線熱膨張係数を有していることが好ましい。これにより、半導体層との間に歪が生じず、支持基板、半導体の割れ等を防止することができる。支持基板の厚さは、放熱性を高めるため、例えば、50〜500μm程度が好ましい。 Moreover, it is preferable that the support substrate has a linear thermal expansion coefficient of about 4 to 10 (× 10 −6 / K). Thereby, distortion does not arise between the semiconductor layers, and cracks of the support substrate and the semiconductor can be prevented. The thickness of the support substrate is preferably about 50 to 500 μm, for example, in order to improve heat dissipation.

通常、支持基板と少なくとも第1の絶縁膜とは、接合層を介して接着され、半導体層の電極(第1の電極)と支持基板とを電気的に接続する場合は、導電性の導電層を用いる。ここで、導電層としては共晶金属が挙げられる。なお、共晶金属以外に、反射、密着、バリア機能等を有した導電性の層が1層以上形成されていてもよい。非導電性の接合層としては、樹脂などが用いられる。   Usually, the support substrate and at least the first insulating film are bonded via a bonding layer, and when electrically connecting the electrode of the semiconductor layer (first electrode) and the support substrate, a conductive conductive layer Is used. Here, eutectic metal is mentioned as a conductive layer. In addition to the eutectic metal, one or more conductive layers having reflection, adhesion, barrier function, and the like may be formed. As the non-conductive bonding layer, a resin or the like is used.

封止部材は、半導体層を被覆する部材であって、耐光性、透光性に優れた材料であることが好ましく、特に、半導体層の周辺部分において、第1の絶縁膜よりも屈折率が高い材料からなることが好ましい。ここでの屈折率差は、例えば、0.2〜1.0程度が挙げられる。例えば、酸化ニオブ(2.4)又は窒化ケイ素(2.0)とエポキシ樹脂(1.4)の屈折率差約1.0又は0.6、と、酸化アルミニウム(1.7)とシリコーン樹脂(1.5)の屈折率差約0.2などがある(括弧内は各材料の波長460nmにおける屈折率を示す)。これにより、発光層から支持基板側に放射する光を、第1の絶縁膜表面、つまり、第1の絶縁膜と封止部材との界面で、屈折率差による全反射が得られて、適切に反射させることができ、光の取り出し効率を向上することができる。また、透光性の第1の絶縁膜と封止部材との界面による反射で、第1の絶縁膜中に入射した光は、第1の絶縁膜と支持基板との間に設けられた接合層などの別の部材により、反射される。このため、接合層の半導体層側の表面又は第1の絶縁膜の支持基板側表面に、反射膜を設けて、その入射光を反射させる構造を付加することもできき、これにより反射率を高めることができ好ましい。具体的には、透光性部材では、第1の絶縁膜の多層構造又はDBR若しくは誘電体多層膜の反射膜があり、それに代えて又はそれに積層して、あるいは接合層の半導体層側表面の膜として、反射金属膜、例えば、Al、Ag、Rhなどの高反射率の金属膜を設けることができる。また、封止部材自体が適当な形状に自立成形される場合には、その外表面が発光層から出射した光を反射、屈折させることができ、金属などの反射部材料による光損失を抑えて、光を光取り出し面に効率的に取り出すために、後述する反射部として機能させることができる。   The sealing member is a member that covers the semiconductor layer, and is preferably a material excellent in light resistance and translucency. In particular, in the peripheral portion of the semiconductor layer, the refractive index is higher than that of the first insulating film. It is preferably made of a high material. As for the refractive index difference here, about 0.2-1.0 is mentioned, for example. For example, the refractive index difference between niobium oxide (2.4) or silicon nitride (2.0) and epoxy resin (1.4) is about 1.0 or 0.6, and aluminum oxide (1.7) and silicone resin. (1.5) includes a refractive index difference of about 0.2 (in parentheses indicate the refractive index of each material at a wavelength of 460 nm). As a result, the light radiated from the light emitting layer to the support substrate side is totally reflected by the difference in refractive index at the surface of the first insulating film, that is, at the interface between the first insulating film and the sealing member. The light extraction efficiency can be improved. Further, the light incident on the first insulating film due to the reflection at the interface between the light-transmitting first insulating film and the sealing member is a junction provided between the first insulating film and the support substrate. Reflected by another member, such as a layer. For this reason, it is possible to add a structure for reflecting the incident light by providing a reflective film on the surface of the bonding layer on the semiconductor layer side or on the support substrate side surface of the first insulating film. It is possible to increase. Specifically, in the translucent member, there is a multilayer structure of the first insulating film or a reflective film of DBR or a dielectric multilayer film, which is replaced or laminated thereon, or on the semiconductor layer side surface of the bonding layer. As the film, a reflective metal film, for example, a highly reflective metal film such as Al, Ag, or Rh can be provided. In addition, when the sealing member itself is self-supportingly molded into an appropriate shape, the outer surface can reflect and refract the light emitted from the light emitting layer, suppressing light loss due to the reflective part material such as metal. In order to efficiently extract light to the light extraction surface, it can function as a reflection portion described later.

封止部材は、具体的には、エポキシ樹脂、アクリル樹脂、イミド樹脂、シリコーン樹脂などの有機物質や硝子など無機物質が挙げられる。また、発光素子からの発光波長によって励起され、蛍光を発する蛍光体を含有させてもよい。これにより、所望の波長光を取り出すことができるとともに、色むらを防止することもできる。また、封止部材の内部応力を緩和させ、光を拡散させるために、フィラー等を含有させてもよい。同様に外来光や発光素子からの不要な波長をカットするフィルター効果を持たすために各種着色剤を添加してもよい。   Specific examples of the sealing member include organic substances such as epoxy resin, acrylic resin, imide resin, and silicone resin, and inorganic substances such as glass. Moreover, you may contain the fluorescent substance which is excited by the light emission wavelength from a light emitting element, and emits fluorescence. As a result, it is possible to extract light of a desired wavelength and to prevent color unevenness. Moreover, in order to relieve the internal stress of the sealing member and diffuse light, a filler or the like may be contained. Similarly, various colorants may be added in order to have a filter effect of cutting unnecessary wavelengths from extraneous light and light emitting elements.

封止部材は、半導体層に接するように第1の封止部材が配置し、その外側を、いわゆるパッケージとして封止するための第2の封止部材とから構成されていてもよい。この場合、第1の封止部材及び第2の封止部材のいずれか又は双方に蛍光体等を混在させることができる。これにより、光の取り出し効率を向上させ、所望の混色光又は白色光を得ることができる。
封止部材の上面は、半導体層よりも幅広の平坦面とすることができるが、例えば、所望の加工を施してもよいし、レンズ状、マイクロレンズ(表面凹凸)形状としてもよい。このような加工は、金型を用いた成形、型押し、エンボス加工等、若しくはドライ又はウェットエッチング等によって実現することができる。第1の封止部材を覆う第2の封止部材にそのような加工形状を有することで、好ましく製造できる。また、複数の半導体層を封止する形態、すなわち高出力、集積された光源の素子とする形態でもよい。例えば、第1の封止部材で分離された複数の半導体層の領域を第2の封止部材で覆って、例えば、第1の封止部材の上面で光学的に接続して、1つの素子とすることもでき、高出力の光源とできる。
The sealing member may be composed of a first sealing member disposed so as to be in contact with the semiconductor layer and a second sealing member for sealing the outside as a so-called package. In this case, a phosphor or the like can be mixed in either or both of the first sealing member and the second sealing member. Thereby, the light extraction efficiency can be improved, and desired color mixture light or white light can be obtained.
Although the upper surface of the sealing member can be a flat surface wider than the semiconductor layer, for example, desired processing may be performed, or a lens shape or a microlens (surface irregularity) shape may be used. Such processing can be realized by molding using a mold, embossing, embossing, or dry or wet etching. It can manufacture preferably by having such a processed shape in the 2nd sealing member which covers a 1st sealing member. Further, a form in which a plurality of semiconductor layers are sealed, that is, a form of a high-power, integrated light source element may be used. For example, the region of the plurality of semiconductor layers separated by the first sealing member is covered with the second sealing member, and optically connected, for example, on the upper surface of the first sealing member. And can be a high output light source.

蛍光体としては、特に限定されず、当該分野で公知のいずれを用いてもよい。緑色系発光蛍光体として、SrAl:Eu、YSiO:Ce,Tb、MgAl1119:Ce,Tb、SrAl1225:Eu、(Mg、Ca、Sr、Baのうち少なくとも1以上)Ga:Eu、青色系発光蛍光体として、Sr(POCl:Eu、(SrCaBa)(POCl:Eu、(BaCa)(POCl:Eu、(Mg、Ca、Sr、Baのうち少なくとも1以上)Cl:Eu,Mn、(Mg、Ca、Sr、Baのうち少なくとも1以上)(POCl:Eu,Mn、赤色系発光蛍光体として、YS:Eu、LaS:Eu、Y:Eu、GdS:Eu等が挙げられる。特にYAGを含有させることで、白色光を発光することができ、照明用光源など用途も格段に広がる。YAGは、(Y1−xGd(Al1−yGa12:R(Rは、Ce、Tb、Pr、Sm、Eu、Dy、Hoから選ばれる少なくとも1以上である。0<R<0.5である。)、例えば、(Y0.8Gd0.2Al12:Ce、Y(Al0.8Ga0.212:Ceである。蛍光体の粒径は、中心粒径が例えば、6μm〜50μmの範囲が挙げられる。このような粒径を有する蛍光体は光の吸収率及び変換効率が高く、励起波長の幅が広い。粒径とは、例えば、WO2003−65464号公報に記載されたように、体積基準粒度分布曲線により得られる値であり、体積基準粒度分布曲線は、レーザ回折・散乱法により蛍光物質の粒度分布を測定し得られるものとする。なお、蛍光体の封止部材中の分布は、半導体層、支持基板側に分布した沈降分布、封止部材に分散した分散状態とすることができる。 The phosphor is not particularly limited, and any known phosphor in the art may be used. As green light emitting phosphors, SrAl 2 O 4 : Eu, Y 2 SiO 5 : Ce, Tb, MgAl 11 O 19 : Ce, Tb, Sr 7 Al 12 O 25 : Eu (Mg, Ca, Sr, Ba) Ga 2 S 4 : Eu, as a blue light emitting phosphor, Sr 5 (PO 4 ) 3 Cl: Eu, (SrCaBa) 5 (PO 4 ) 3 Cl: Eu, (BaCa) 5 (PO 4 ) ) 3 Cl: Eu, (at least one of Mg, Ca, Sr, Ba) 2 B 5 O 9 Cl: Eu, Mn, (at least one of Mg, Ca, Sr, Ba) (PO 4 ) 6 Examples of the Cl 2 : Eu, Mn and red light emitting phosphor include Y 2 O 2 S: Eu, La 2 O 2 S: Eu, Y 2 O 3 : Eu, Gd 2 O 2 S: Eu, and the like. In particular, by containing YAG, white light can be emitted, and uses such as a light source for illumination are greatly expanded. YAG is, (Y 1-x Gd x ) 3 (Al 1-y Ga y) 5 O 12: is R (R is, Ce, Tb, Pr, Sm , Eu, Dy, at least 1 or more selected from Ho 0 <R <0.5.) For example, (Y 0.8 Gd 0.2 ) 3 Al 5 O 12 : Ce, Y 3 (Al 0.8 Ga 0.2 ) 5 O 12 : Ce It is. As for the particle size of the phosphor, the center particle size is, for example, in the range of 6 μm to 50 μm. A phosphor having such a particle size has a high light absorption rate and conversion efficiency, and a wide excitation wavelength range. The particle size is a value obtained by a volume-based particle size distribution curve as described in, for example, WO2003-65464, and the volume-based particle size distribution curve is obtained by measuring the particle size distribution of a fluorescent substance by a laser diffraction / scattering method. It shall be measurable. In addition, the distribution in the sealing member of a fluorescent substance can be made into the dispersion state distributed to the semiconductor layer, the sedimentation distribution distributed to the support substrate side, and the sealing member.

フィラーとしては、例えば、酸化アルミニウム、酸化バリウム、チタン酸バリウム、酸化珪素等が挙げられる。
封止部材、蛍光体及びフィラー等は、例えば、WO2006/43422号公報、WO2003/65464号公報、特開2004−266240号公報等に記載されてたものなど、当該分野で公知の種々の蛍光体を用いることができる。
Examples of the filler include aluminum oxide, barium oxide, barium titanate, and silicon oxide.
Sealing members, phosphors, fillers, and the like include various phosphors known in the art such as those described in WO2006 / 43422, WO2003 / 65464, JP-A-2004-266240, etc. Can be used.

反射部は、少なくとも半導体層の側面方向に、つまり、半導体層を取り囲むように、半導体層の外周に配置されている。また、その側面方向に反射面を備えて構成される。反射部の材料は特に限定されるものではなく、当該分野で公知のものを用いることができる。例えば、少なくとも、発光素子から出射した光が照射される部位、つまり反射面は、上述した封止樹脂の外表面の一部であってもよいし、金属等による反射膜からなることが好ましい。これにより、発光素子の横方向から出射した光を、光取り出し面側に有効に導くことが可能となる。光が照射される部位は、傾斜した平面であってもよいし、湾曲面であってもよい。また、それらの角度又は曲率は、特に限定されるものではなく、得ようとする発光素子等の特性によって適宜調整することができる。半導体層表面、第1の絶縁膜の表面などに対して傾斜した反射部を設けることで、半導体層上面からの出射方向側に好適に光反射できる。本発明のように、反射部と、半導体と反射部間の上記第1の絶縁膜の上面による複合的な反射構造が形成されることで、半導体層上面の上方へ好適な光出射が実現できる。すなわち、半導体層側面から横方向の光は反射部により、支持基板への下方向の光は第1の絶縁膜により反射する反射構造により、半導体層側面で上方以外の光を好適に上方へ反射する構造とできる。
反射膜は、例えば、銀又は銀合金、金又は金合金等により形成することが好ましい。なお、反射膜は、反射部の表面のみならず、第1の絶縁膜に溝が形成されている場合には、反射部の表面から、溝の外周側面及び底面に渡って形成されていてもよい。
反射部の支持基板からの高さは特に限定されないが、半導体層の発光部、例えば、発光層、活性層の高さと同じかそれよりも高く、好適には半導体層よりも高くすることで、横方向で広がる光を好適に上方へ反射させることができ好ましい。また、封止部材は、上記発光部の高さかそれよりも高く、好ましくは半導体層側面を少なくとも被覆し、半導体層の高さと同じかそれよりも高くすることで、上記側面からの光を好適に封止部材へ取り出すことができ好ましく、半導体層上面を覆って、半導体層よりも高く設けることで、半導体層上面からの光と側面の光を結合した光を好適に封止部材から取り出すことができ好ましい。
The reflecting portion is disposed at least in the lateral direction of the semiconductor layer, that is, on the outer periphery of the semiconductor layer so as to surround the semiconductor layer. Moreover, it comprises a reflective surface in the side surface direction. The material of the reflection part is not particularly limited, and those known in the art can be used. For example, at least a portion irradiated with light emitted from the light emitting element, that is, the reflective surface may be a part of the outer surface of the sealing resin described above, or preferably a reflective film made of metal or the like. Thereby, the light emitted from the lateral direction of the light emitting element can be effectively guided to the light extraction surface side. The portion irradiated with light may be an inclined plane or a curved surface. Moreover, those angles or curvatures are not particularly limited, and can be appropriately adjusted depending on the characteristics of the light emitting element to be obtained. By providing a reflective portion that is inclined with respect to the surface of the semiconductor layer, the surface of the first insulating film, etc., light can be reflected favorably on the emission direction side from the upper surface of the semiconductor layer. As in the present invention, a complex reflection structure is formed by the upper surface of the first insulating film between the reflective portion and the semiconductor and the reflective portion, so that suitable light emission can be realized above the upper surface of the semiconductor layer. . That is, light from the side of the semiconductor layer is reflected by the reflecting portion, and light from the lower side to the support substrate is reflected by the first insulating film, so that light other than the upper side is preferably reflected upward by the side of the semiconductor layer. It is possible to make a structure.
The reflective film is preferably formed of, for example, silver or a silver alloy, gold or a gold alloy. In addition, when the groove | channel is formed not only on the surface of a reflection part but the 1st insulating film, a reflection film may be formed over the outer peripheral side surface and bottom face of a groove | channel from the surface of a reflection part. Good.
The height of the reflective portion from the support substrate is not particularly limited, but the height of the light emitting portion of the semiconductor layer, for example, the height of the light emitting layer and the active layer is higher than that, preferably higher than the semiconductor layer, The light spreading in the lateral direction can be suitably reflected upward, which is preferable. Further, the sealing member preferably has a height equal to or higher than the height of the light emitting part, preferably covers at least the side surface of the semiconductor layer, and is preferably equal to or higher than the height of the semiconductor layer to favor the light from the side surface. It is preferable to take out light that combines light from the upper surface of the semiconductor layer and light from the side surface from the sealing member by covering the upper surface of the semiconductor layer and providing it higher than the semiconductor layer. This is preferable.

また、本発明の半導体発光素子の製造方法においては、まず、成長用基板上に半導体層を成長させる。
成長用基板としては、上述した半導体、特に窒化物半導体をエピタキシャル成長させることができる基板であればよい。例えば、C面、R面、及びA面のいずれかを主面とするサファイア、スピネル(MgAl)等の絶縁性基板、炭化珪素(6H、4H、3C)、シリコン、ZnS、ZnO、Si、GaAs、ダイヤモンド及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板等が挙げられる。また、デバイス加工ができる程度の厚膜(数十μm以上)であれば、GaN、AlN等の窒化物半導体基板を用いてもよい。この基板は、オフアングルしていてもよく、サファイアC面を用いる場合には、0.1°〜0.5°、好ましくは0.05°〜0.2°の範囲が適当である。
成長用基板は、予め半導体層の成長面に、例えば、一般式AlGa1−aN(0≦a≦0.8)で表される窒化物半導体等による低温成長及び/又は高温成長のバッファ層を形成しておくことが好ましい。
In the method for manufacturing a semiconductor light emitting device of the present invention, first, a semiconductor layer is grown on a growth substrate.
The growth substrate may be any substrate that can epitaxially grow the above-described semiconductor, particularly a nitride semiconductor. For example, an insulating substrate such as sapphire or spinel (MgAl 2 O 4 ) having any one of the C-plane, R-plane, and A-plane as a principal plane, silicon carbide (6H, 4H, 3C), silicon, ZnS, ZnO, Examples thereof include oxide substrates such as lithium niobate and neodymium gallate that are lattice-bonded to Si, GaAs, diamond, and nitride semiconductors. In addition, a nitride semiconductor substrate such as GaN or AlN may be used as long as it is thick enough to allow device processing (several tens of μm or more). This substrate may be off-angle, and when a sapphire C-plane is used, a range of 0.1 ° to 0.5 °, preferably 0.05 ° to 0.2 ° is appropriate.
The growth substrate is formed on the growth surface of the semiconductor layer in advance by, for example, low-temperature growth and / or high-temperature growth using a nitride semiconductor represented by the general formula Al a Ga 1-a N (0 ≦ a ≦ 0.8) It is preferable to form a buffer layer.

このような成長用基板上に、第2導電型半導体層、発光層、第1導電型半導体層をこの順に形成する。ここでの半導体層の形成は、上述した半導体層を、当該分野において公知の方法、例えば、有機金属化学気相成長(MOCVD)法、ハライド気相エピタキシャル成長(HVPE)法、分子線エピタキシー(MBE)法等の気相成長法、スパッタ法、イオンプレーティング法、電子シャワー法等のいずれによっても製造することができる。
また、各層の膜厚等は、用いる材料、得ようとする発光素子の性能等によって適宜調整することができる。
On such a growth substrate, the second conductive semiconductor layer, the light emitting layer, and the first conductive semiconductor layer are formed in this order. Here, the semiconductor layer is formed by using a method known in the art such as metal organic chemical vapor deposition (MOCVD), halide vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE). It can be produced by any of the vapor phase epitaxy method, the sputtering method, the ion plating method, the electron shower method and the like.
In addition, the film thickness and the like of each layer can be adjusted as appropriate depending on the material used and the performance of the light-emitting element to be obtained.

この半導体層の上面、つまり第1導電型半導体層上に、第1の絶縁膜を形成する。第1の絶縁膜の形成方法は、当該分野で公知、例えば、スパッタ法、CVD法、蒸着等の方法のいずれによっても形成することができる。
なお、第1導電型半導体層上に、第1の電極が電気的に接続される場合には、第1導電型半導体層上に、当該分野で公知の方法により第1の電極を形成し、その後、第1の絶縁膜を、第1の電極を取り囲むように形成することが好ましい。
A first insulating film is formed on the upper surface of the semiconductor layer, that is, on the first conductivity type semiconductor layer. The first insulating film can be formed by any method known in the art, for example, sputtering, CVD, vapor deposition, or the like.
In the case where the first electrode is electrically connected to the first conductive type semiconductor layer, the first electrode is formed on the first conductive type semiconductor layer by a method known in the art, Thereafter, the first insulating film is preferably formed so as to surround the first electrode.

続いて、半導体層の上面に、少なくとも第1の絶縁膜を介して、支持基板を貼り合わせる。
貼り合わせは、通常、予め第1の絶縁膜の上に、第1の接合層を形成し、この第1の接合層を、支持基板に貼り合わせることにより行う。なお、支持基板の表面には、予め、第2の接合層が形成されていることが好ましい。従って、第1の接合面を、支持基板における第2の接合層に貼り合わせてもよい。第1の接合層によって、または第1の接合層と第2の接合層とによって、導電層を形成し、半導体層と支持基板とを貼り合わせることができる。
Subsequently, a support substrate is bonded to the upper surface of the semiconductor layer through at least the first insulating film.
The bonding is usually performed by forming a first bonding layer in advance on the first insulating film and bonding the first bonding layer to the support substrate. Note that a second bonding layer is preferably formed in advance on the surface of the support substrate. Therefore, the first bonding surface may be bonded to the second bonding layer in the support substrate. A conductive layer can be formed by the first bonding layer or the first bonding layer and the second bonding layer, and the semiconductor layer and the supporting substrate can be bonded to each other.

第1及び第2の接合層は、接合時に、任意に互いに拡散して、共晶を形成することができる材料によって形成していればよく、それぞれ、Au、Sn、Pd、In、Ti、Ni、W、Mo、Au−Sn、Sn−Pd、In−Pd、Ti−Pt−Au、Ti−Pt−Sn、Ni−Ti−Pt−Sn、Ni−Ti−Pt−Au、Ti−Pt−Au−AuSn−Pt−TiSi等を用いることが好ましい。ただし、第1の接合層と第2の接合層とは異なる材料であることが好ましい。低温で共晶が可能で、共晶後の融点を上昇させるためである。より具体的には、第1の接合層にSnを、第2の接合層にAuを用いる組合せ等が挙げられる。導電層に共晶材料を用いることにより、低温での層形成が可能となり、低温で貼り付けることによって反り等を防止することができる。   The first and second bonding layers may be formed of a material that can arbitrarily diffuse to each other and form a eutectic at the time of bonding. Au, Sn, Pd, In, Ti, Ni, respectively. , W, Mo, Au—Sn, Sn—Pd, In—Pd, Ti—Pt—Au, Ti—Pt—Sn, Ni—Ti—Pt—Sn, Ni—Ti—Pt—Au, Ti—Pt—Au -AuSn-Pt-TiSi or the like is preferably used. However, the first bonding layer and the second bonding layer are preferably made of different materials. This is because eutectic is possible at a low temperature and the melting point after eutectic is increased. More specifically, a combination using Sn for the first bonding layer and Au for the second bonding layer can be used. By using a eutectic material for the conductive layer, a layer can be formed at a low temperature, and warping or the like can be prevented by sticking at a low temperature.

なお、第1の絶縁膜と、第1の接合層との間に、第1の絶縁膜側から、密着層、バリア層等を設けることが好ましい。密着層は第1の電極との間に高い密着性を確保する層であり、Ti、Ni、W、Mo等により形成することができる。バリア層は、第1の接合層を構成する金属が密着層へ拡散するのを防止する層であり、Pt、W等により形成することができる。また、第1の接合層の金属が密着層へ拡散するのをさらに防止するため、バリア層と第1の接合層との間に、Au膜を形成してもよい。第2の接合層と支持基板との間にも、支持基板側から、密着層、バリア層及びAu膜を設けることが好ましい。
密着層、バリア層、接合層の組合せとして、例えば、Ti−Pt−Au、Ti−Pt−Sn、Ti−Pt−Pd、Ti−Pt−Pd−Sn、Ti−Pt−AuSn、W−Pt−Sn、RhO−Pt−Sn、RhO−Pt−Au、RhO−Pt−(Au、Sn)等を挙げることができる。
これら第1の接合層及び第2の接合層の膜厚は特に限定されるものではなく、支持基板と半導体層との貼り合わせの後、導電層として、例えば、2〜3μm程度となるような膜厚に設定することが好ましい。
Note that an adhesion layer, a barrier layer, or the like is preferably provided from the first insulating film side between the first insulating film and the first bonding layer. The adhesion layer is a layer that ensures high adhesion with the first electrode, and can be formed of Ti, Ni, W, Mo, or the like. The barrier layer is a layer that prevents the metal constituting the first bonding layer from diffusing into the adhesion layer, and can be formed of Pt, W, or the like. In order to further prevent the metal of the first bonding layer from diffusing into the adhesion layer, an Au film may be formed between the barrier layer and the first bonding layer. It is preferable that an adhesion layer, a barrier layer, and an Au film are provided between the second bonding layer and the support substrate from the support substrate side.
As a combination of the adhesion layer, the barrier layer, and the bonding layer, for example, Ti—Pt—Au, Ti—Pt—Sn, Ti—Pt—Pd, Ti—Pt—Pd—Sn, Ti—Pt—AuSn, and W—Pt— Sn, RhO-Pt-Sn, RhO-Pt-Au, RhO-Pt- (Au, Sn), etc. can be mentioned.
The film thicknesses of the first bonding layer and the second bonding layer are not particularly limited. After the bonding between the support substrate and the semiconductor layer, the conductive layer is, for example, about 2 to 3 μm. It is preferable to set the film thickness.

貼り合わせは、加熱圧接を利用することが好ましい。加熱圧接の温度は、例えば、150℃〜350℃が挙げられる。これにより、導電層の金属の拡散が促進され、均一な密度分布の共晶が形成され、半導体層と支持基板との密着性を向上させることができる。   The bonding is preferably performed using heat pressure welding. As for the temperature of heating press-fit, 150 degreeC-350 degreeC is mentioned, for example. Thereby, the diffusion of the metal in the conductive layer is promoted, a eutectic with a uniform density distribution is formed, and the adhesion between the semiconductor layer and the support substrate can be improved.

支持基板を貼り合わせた後、上述した成長用基板と、半導体層の一部を除去する。これにより、半導体層の一面、つまり、第2導電型半導体層の表面を露出させるとともに、その側面も露出させることにより、支持基板上に複数の半導体層を分離形成する。   After bonding the supporting substrate, the above-described growth substrate and a part of the semiconductor layer are removed. Thus, one surface of the semiconductor layer, that is, the surface of the second conductivity type semiconductor layer is exposed, and the side surfaces thereof are also exposed, so that a plurality of semiconductor layers are formed separately on the support substrate.

ここで、成長用基板は、例えば、成長用基板側からエキシマレーザを照射するか、研磨することにより除去することができる。ここでの除去は、成長用基板のみならず、バッファ層、半導体層の一部をともに除去してもよい。なお、除去後、露出した半導体層の露出面を、CMP(ケミカル・メカニカル・ポリッシュ)処理することが好ましい。これにより、ダメージ層等の除去、半導体層の厚みの調整、表面粗さの調整等を行うことができる。半導体層の露出した表面は、例えば、凹凸を設けることにより、光の取り出し効率を高めることができる。半導体表面への凹凸は、例えば、マスクパターンを利用してRIE法等のエッチングにより形成することができる。また、所望のエッチャント(例えば、熱水酸化カリウム、熱燐酸等)を用いたエッチングで形成してもよい。   Here, the growth substrate can be removed by, for example, irradiating or polishing an excimer laser from the growth substrate side. In this removal, not only the growth substrate but also a part of the buffer layer and the semiconductor layer may be removed. Note that after the removal, the exposed surface of the exposed semiconductor layer is preferably subjected to a CMP (Chemical Mechanical Polishing) treatment. Thereby, removal of a damage layer etc., adjustment of the thickness of a semiconductor layer, adjustment of surface roughness, etc. can be performed. The exposed surface of the semiconductor layer can increase the light extraction efficiency, for example, by providing unevenness. The unevenness on the semiconductor surface can be formed by etching such as RIE using a mask pattern, for example. Alternatively, it may be formed by etching using a desired etchant (for example, hot potassium hydroxide, hot phosphoric acid, etc.).

半導体層は、例えば、RIE等のドライエッチング又はウェットエッチング等により、その一部を除去し、半導体層を複数の領域に分離形成することができる。   A part of the semiconductor layer can be removed by dry etching such as RIE or wet etching, and the semiconductor layer can be separated into a plurality of regions.

続いて、支持基板上、つまり、第1の絶縁膜上に各半導体層を囲む枠体を形成する。ここでの枠体は、後に、発光素子から出射した光を反射させるために用いることができ、その場合には所定の反射面を備えるように形成することが好ましい。
枠体の形成方法は、特に限定されるものではなく、例えば、無電解めっき、蒸着法、スパッタ法等の公知の方法により、ほぼ全面に金属膜を形成し、フォトリソグラフィ及びエッチング工程を利用して、半導体層間に枠体を残存させるように、金属膜をエッチング等により除去する方法が挙げられる。枠体の反射面の形状及び傾斜角又は曲率等は、金属の種類、エッチング方法又はエッチャントの組み合わせによって、適宜調整することができる。例えば、金属膜としてAu膜を用いた場合には、王水を利用して、傾斜角を約40〜80°程度の傾斜面として形成することができる。また、このような材料のエッチング特性を利用しない方法として、異方性、等方性エッチング、例えばRIEを用いることにより、所望の湾曲面なども形成することができる。反射部を湾曲させることで、パラボリックな面などにより、光を集光させる反射構造とすることもできる。
Subsequently, a frame surrounding each semiconductor layer is formed on the supporting substrate, that is, on the first insulating film. The frame here can be used later to reflect light emitted from the light emitting element, and in that case, the frame is preferably formed to have a predetermined reflecting surface.
The method for forming the frame is not particularly limited. For example, a metal film is formed on almost the entire surface by a known method such as electroless plating, vapor deposition, or sputtering, and photolithography and etching processes are used. Then, a method of removing the metal film by etching or the like so as to leave the frame body between the semiconductor layers can be mentioned. The shape, inclination angle, curvature, etc. of the reflecting surface of the frame can be adjusted as appropriate depending on the type of metal, etching method, or etchant combination. For example, when an Au film is used as the metal film, it can be formed as an inclined surface having an inclination angle of about 40 to 80 ° using aqua regia. Further, as a method not using the etching characteristics of such a material, a desired curved surface can be formed by using anisotropic or isotropic etching, for example, RIE. By bending the reflecting portion, a reflecting structure that collects light by a parabolic surface or the like can be provided.

枠体を形成した後、少なくとも半導体層の外周における第1の絶縁膜を厚膜方向に除去する。ここでの除去は、例えば、適当なマスクパターン及び/又は枠体をマスクとして用いて、ウェットエッチ又はドライエッチにより行うことができる。除去の程度は特に限定されず、意図する発光素子の大きさ等によって適宜調整することができる。通常、半導体層と支持基板とを貼り合わせた際、第1の絶縁膜の上面位置は、半導体層の底面の位置に一致する。従って、ここでの除去により、例えば、その底面から0.1μm程度、さらに0.2μm程度、第1の絶縁膜の上面位置が支持基板に近づく程度、若しくは、上記第1の絶縁膜の薄膜部、溝部の膜厚を0.1μm程度以下、0.2μm程度以下とすることが適している。つまり、0.1〜0.4μm程度、さらに0.2〜0.3μm程度、第1絶縁膜を掘り下げることが好ましい。また、例えば、溝形状とするように、第1の絶縁膜を半導体層の外縁から5μm程度以上の幅で除去することが好ましい。なお、エッチングが等方的に行われる場合には、必ずしも半導体層の外周のみならず、外周の第1の絶縁膜から延在する半導体層の直下部分を若干除去することもあるが、本発明では、このようなエッチングの半導体層直下への回りこみによる除去も許容され、このような半導体層の領域の空隙に封止部材が延設されることでその部分において好適な光取り出しが実現できる。他方、第1の絶縁膜の半導体層領域における凹部が多くなると、密着性が低下する傾向があるため、凹部からの残し部があることが好ましい。   After forming the frame, at least the first insulating film on the outer periphery of the semiconductor layer is removed in the thick film direction. The removal here can be performed, for example, by wet etching or dry etching using an appropriate mask pattern and / or frame as a mask. The degree of removal is not particularly limited and can be appropriately adjusted depending on the intended size of the light-emitting element. Usually, when the semiconductor layer and the supporting substrate are bonded to each other, the upper surface position of the first insulating film matches the position of the bottom surface of the semiconductor layer. Therefore, by the removal here, for example, about 0.1 μm from the bottom surface, further about 0.2 μm, the upper surface position of the first insulating film approaches the support substrate, or the thin film portion of the first insulating film It is suitable that the film thickness of the groove is about 0.1 μm or less and about 0.2 μm or less. That is, it is preferable that the first insulating film is dug down to about 0.1 to 0.4 μm, and further about 0.2 to 0.3 μm. For example, it is preferable to remove the first insulating film with a width of about 5 μm or more from the outer edge of the semiconductor layer so as to have a groove shape. When etching is isotropically performed, not only the outer periphery of the semiconductor layer but also the portion immediately below the semiconductor layer extending from the first insulating film on the outer periphery may be slightly removed. In such a case, removal of the etching by wrapping directly under the semiconductor layer is allowed, and a suitable light extraction can be realized at the portion by extending the sealing member in the gap in the region of the semiconductor layer. . On the other hand, if the number of recesses in the semiconductor layer region of the first insulating film increases, the adhesiveness tends to decrease. Therefore, it is preferable that there is a remaining portion from the recess.

この第1の絶縁膜の膜厚方向の除去は、枠体を形成する前、枠体を形成した後の任意の段階のいずれにおいて行ってもよい。従って、枠体は、第1の絶縁膜の一部が除去された領域を取り囲むように配置していてもよいし、第1の絶縁膜が膜厚方向に除去された領域内に配置していてもよい。
また、枠体を形成する前、枠体を形成した後のいずれにおいても、枠体及び/又は適当なマスクパターンを用いてエッチングすることにより、第1の絶縁膜の膜厚方向の除去を行うことができる。さらに半導体層をマスクとして利用することもできる。また、このマスクパターンを残存させたまま利用して、反射部及び第1の絶縁膜の薄膜領域(溝内)に、反射膜を形成することもできる。例えば、半導体層を分離形成する際のマスクを用いて、第1の絶縁膜をエッチングすることで、半導体層側面から外周方向に伸びる凹部が形成でき、また半導体層と枠体をマスクとして、所望のエッチャントでエッチングすることにより、枠体(反射部)と半導体層間の凹部が形成できる。半導体層と反射部との間の凹部が、図1に示すように、半導体層から反射部に離間したところまで設けられると半導体層近接の光を好適に反射し、図3〜6に示すように、半導体層から伸びる凹部の端部が反射部まで設けられると好適に封止部材が設けられ、また、図2に示すように、第1の絶縁膜の凹部に反射部が設けられると、半導体層からの光をその底面より低い位置の反射部で好適に反射できる。
The removal of the first insulating film in the film thickness direction may be performed at any stage before forming the frame body and after forming the frame body. Therefore, the frame body may be disposed so as to surround the region where a part of the first insulating film is removed, or may be disposed within the region where the first insulating film is removed in the film thickness direction. May be.
In addition, the first insulating film is removed in the film thickness direction by etching using the frame and / or an appropriate mask pattern both before and after the frame is formed. be able to. Further, the semiconductor layer can be used as a mask. Further, the reflective film can be formed in the thin film region (in the groove) of the reflective portion and the first insulating film by using the mask pattern as it is. For example, by etching the first insulating film using a mask for separating and forming the semiconductor layer, a recess extending in the outer peripheral direction from the side surface of the semiconductor layer can be formed, and the semiconductor layer and the frame body can be used as a mask. Etching with this etchant can form a recess between the frame (reflecting part) and the semiconductor layer. As shown in FIG. 1, when the recess between the semiconductor layer and the reflecting portion is provided as far as the distance from the semiconductor layer to the reflecting portion, light in the vicinity of the semiconductor layer is suitably reflected, as shown in FIGS. In addition, when the end portion of the recess extending from the semiconductor layer is provided to the reflection portion, a sealing member is preferably provided, and as shown in FIG. 2, when the reflection portion is provided in the recess of the first insulating film, The light from the semiconductor layer can be favorably reflected by the reflecting portion at a position lower than the bottom surface.

続いて、半導体層を封止部材により被覆する。ここでの被覆は、例えば、印刷法、枠体を利用した射出法等、当該分野で公知の方法によって形成することができる。なお、封止部材を被覆する際、上述した枠体を利用してその内側に封止部材を配置させることができる。ただし、封止樹脂が自立成形された後に、この枠体を除去してもよい。
封止部材の上面の厚みは、蛍光体を添加する場合は、その粒径、混合量、配置箇所、半導体層からの発熱量等を考慮して決定することができる。具体的には封止部材の上面の厚みを10μm〜100μmとすることにより、蛍光体の種類や配置位置の自由度が広がるため好ましい。ここで、封止部材は、少なくとも一部の傾斜面が、支持基板内に内包されていることが好ましく、さらに半導体層の高さ分の封止部材が、支持基板に内包されるように構成することが好ましい。これによりダイスサイズの光源として好適に用いられる。支持基板は、例えば、半導体層面積の103%〜120%、半導体層の露出領域の面積で3〜20%、例えば、□1mmの半導体層に対して20〜50μmとする。また、封止部材の上面の面積は、半導体層の上面に比して、+10〜100%(110〜200%)にすると好適な光源とでき好ましい。
Subsequently, the semiconductor layer is covered with a sealing member. The coating here can be formed by a method known in the art, such as a printing method or an injection method using a frame. In addition, when coat | covering a sealing member, a sealing member can be arrange | positioned inside using the frame mentioned above. However, the frame body may be removed after the sealing resin is self-supported.
When the phosphor is added, the thickness of the upper surface of the sealing member can be determined in consideration of the particle size, the mixing amount, the arrangement location, the amount of heat generated from the semiconductor layer, and the like. Specifically, it is preferable to set the thickness of the upper surface of the sealing member to 10 μm to 100 μm because the degree of freedom of the type and arrangement position of the phosphors is increased. Here, it is preferable that at least a part of the inclined surface is included in the support substrate, and the sealing member corresponding to the height of the semiconductor layer is included in the support substrate. It is preferable to do. Thereby, it is suitably used as a dice size light source. The supporting substrate is, for example, 103% to 120% of the semiconductor layer area, 3 to 20% of the exposed area of the semiconductor layer, for example, 20 to 50 μm for a semiconductor layer of 1 mm. Further, the area of the upper surface of the sealing member is preferably +10 to 100% (110 to 200%) as compared to the upper surface of the semiconductor layer, which is preferable because a suitable light source can be obtained.

さらに、枠体及び支持基板を切断して半導体発光素子を得る。枠体及び支持基板の切断は、当該分野で公知の方法にいずれを用いて行ってもよい。なお、1単位の半導体層ごとに枠体及び支持基板を分割してもよいが、複数の半導体層及び枠体を備えるように支持基板を分割してもよい。この場合、個々の半導体層ごとに封止部材で封止してもよいし、複数の半導体領域を一体的に封止部材で被覆してもよいし、個々の半導体層ごとに第1の封止部材で封止し、かつ複数の半導体領域を一体的に第2の封止部材で被覆するなどしてもよい。   Further, the frame and the support substrate are cut to obtain a semiconductor light emitting element. The frame body and the support substrate may be cut using any method known in the art. In addition, although a frame and a support substrate may be divided | segmented for every semiconductor layer of 1 unit, you may divide a support substrate so that a several semiconductor layer and frame may be provided. In this case, each semiconductor layer may be sealed with a sealing member, a plurality of semiconductor regions may be integrally covered with the sealing member, or the first sealing may be performed for each individual semiconductor layer. It may be sealed with a stop member, and a plurality of semiconductor regions may be integrally covered with a second sealing member.

本発明の半導体発光素子及びその製造方法では、通常、第1導電型半導体層及び第2導電型半導体層には、それぞれ、電気的に接続された第1の電極及び第2の電極が形成されている。これらの電極は、半導体層を挟んで対向するように、各層の上に形成されていてもよいし、支持基板側に第1の電極及び第2の電極を取り出す形態(図4参照)、半導体層側に第1の電極及び第2の電極を取り出す形態のいずれであってもよい。   In the semiconductor light emitting device and the method for manufacturing the same according to the present invention, the first and second conductive semiconductor layers are usually formed with electrically connected first and second electrodes, respectively. ing. These electrodes may be formed on each layer so as to be opposed to each other with the semiconductor layer interposed therebetween, or the first electrode and the second electrode are taken out to the support substrate side (see FIG. 4), the semiconductor Any of the forms in which the first electrode and the second electrode are taken out to the layer side may be used.

第1の電極は、例えば、Ag、Rh、Ni、Au、Pd、Ir、Ti、Pt、W、Al及びこれらの合金からなる群から選択することができる。これらは単層でもよいし、積層構造でもよい。また、第1の電極は、第1導電型半導体層の全面に形成してもよいし、部分的に形成してもよい。例えば、第1の電極は、半導体層と略同じ大きさの又はそれより小さい矩形状、縞状、正方形、格子状、ドット状、菱形、平行四辺形、メッシュ形状、ストライプ形状、1つから複数に分岐した枝状等のパターンに形成することができる。なかでも、半導体層よりもそのサイズが小さいことが好ましい。第1の電極の膜厚は、例えば、0.1〜1.5μm程度が挙げられる。   For example, the first electrode can be selected from the group consisting of Ag, Rh, Ni, Au, Pd, Ir, Ti, Pt, W, Al, and alloys thereof. These may be a single layer or a laminated structure. The first electrode may be formed on the entire surface of the first conductivity type semiconductor layer or may be formed partially. For example, the first electrode has a rectangular shape, stripe shape, square shape, lattice shape, dot shape, rhombus shape, parallelogram shape, mesh shape, stripe shape, or one or more than the semiconductor layer. It can be formed into a pattern such as a branched branch. Especially, it is preferable that the size is smaller than a semiconductor layer. The film thickness of the first electrode is, for example, about 0.1 to 1.5 μm.

第2の電極は、例えば、Ti−Al−Ni−Au、W−Al−W−Pt−Au、Al−Pt−Au、Ti−Pt−Au等を、0.1〜1.5μm程度の膜厚で形成することができる。第1の電極とは半導体層を挟んで対向して配置される構造が好ましい。その場合、図5に示すように、各電極に対向する半導体層表面が、他方の電極から露出される構造であると、図3、4のように相互に一部が重なって配置されるよりも、電流拡散、発光取り出しが向上する。第1の電極は、支持基板側に設けられ、光取り出し側表面と対向する半導体層表面に設けられるため、光の反射に好適な高反射膜、例えば、Rh、Ag等の電極が好ましく、その他に透光性電極、例えば、ITOを介して高反射膜、例えば、Al、Rh、Ag等を設ける構造とすることもできる。   The second electrode is made of, for example, Ti—Al—Ni—Au, W—Al—W—Pt—Au, Al—Pt—Au, Ti—Pt—Au, etc. It can be formed with a thickness. A structure in which the first electrode is disposed to face the semiconductor layer is preferable. In that case, as shown in FIG. 5, when the surface of the semiconductor layer facing each electrode is exposed from the other electrode, as shown in FIGS. Also, current diffusion and emission extraction are improved. Since the first electrode is provided on the support substrate side and is provided on the surface of the semiconductor layer opposite to the light extraction side surface, a highly reflective film suitable for light reflection, for example, an electrode such as Rh or Ag is preferable. A highly reflective film such as Al, Rh, Ag, or the like may be provided via a translucent electrode such as ITO.

なお、第2の電極を、成長用基板を除去した半導体層表面に形成する場合には、第2の電極を形成した後、半導体層の露出表面となる第2導電型半導体層上に、第2の絶縁膜を形成することが好ましい。これにより、チップ化の際のダイシング等によるチッピング時のショートを防止できる。この第2の絶縁膜は、第1の絶縁膜と同様の材料を用いることができる。また、第2の絶縁膜の表面、第2導電型層表面など、第2の電極側の光取り出し表面には、凹凸構造を形成してもよい。このような凹凸を形成することにより、光の乱反射等を利用することにより、光の取り出し効率を向上することができる。   Note that in the case where the second electrode is formed on the surface of the semiconductor layer from which the growth substrate is removed, after the second electrode is formed, the second electrode is formed on the second conductive type semiconductor layer that becomes the exposed surface of the semiconductor layer. It is preferable to form two insulating films. Thereby, it is possible to prevent a short circuit at the time of chipping due to dicing or the like at the time of chip formation. The second insulating film can be made of the same material as the first insulating film. In addition, an uneven structure may be formed on the light extraction surface on the second electrode side, such as the surface of the second insulating film or the surface of the second conductivity type layer. By forming such irregularities, light extraction efficiency can be improved by utilizing irregular reflection of light or the like.

また、第2の電極上に、ワイヤボンディングする外部接続用の導電層を形成する場合、枠体を形成する際に、図3に示すように、第2の電極20上にも枠体18aと同様の枠体18bを残存させ、これを外部接続用の導電層として利用してもよい。
ここで、この枠体18bは、封止部材19を塗布する際のマスク、第2の電極に外部接続用の開口部を設ける際のマスクとしても利用することができる。
また、図4に示すように、枠体18bは、第2の封止部材24を形成する際にも、第2の封止部材24のマスクとして利用することができる。ただし、必ずしも枠体をマスクとして兼用せずに、別途マスクパターンを設けてもよいし、特に、封止部材として、予め所望の領域に開口をパターニングした印刷法などにより樹脂層等を利用してもよい。
Further, when a conductive layer for external connection for wire bonding is formed on the second electrode, when the frame is formed, the frame 18a and the second electrode 20 are also formed on the second electrode 20 as shown in FIG. A similar frame 18b may be left and used as a conductive layer for external connection.
Here, the frame body 18b can also be used as a mask for applying the sealing member 19 and a mask for providing an opening for external connection in the second electrode.
As shown in FIG. 4, the frame body 18 b can also be used as a mask for the second sealing member 24 when forming the second sealing member 24. However, a mask pattern may be provided separately without necessarily using the frame as a mask. In particular, as a sealing member, a resin layer or the like is used by a printing method in which openings are patterned in a desired region in advance. Also good.

さらに、図5に示すように、枠体18bを適当な形状及び大きさにエッチングすることにより、外部接続用の導電部材(例えば、ボール、バンプ)27として利用してもよい。なお、この際、枠体18bのエッチングと同時に、枠体18aもエッチングすると、封止部材19の外表面自体を、反射部として利用でき、第2の電極20に外部接続用の開口部を設けることが可能となる。
また、第2の電極20を、支持基板10側に設ける場合には、図6に示したように、支持基板10の表面又は内部に配線層25を設け、横方向に外部接続用の導電層27を形成してもよい。
さらに、図1〜5の構造では、支持基板と第1の電極を電気的に接続でき、支持基板の裏面に電極を設けて(図示せず)、第1の電極の外部取り出し電極とできる。また、図6に示したように、第1及び第2の電極を支持基板に貼り合わせて、各電極に対応して、支持基板10内に配線用ビアホール、配線構造など(図示せず)を設け、支持基板10裏面側に各電極の電極層26を設けてもよい。これにより、ワイヤボンディングを外側に形成する必要がなくなるため、ワイヤによる光の遮光・吸収を防止することができるとともに、ワイヤの不良発生を回避することができる。
なお、光出力に対しては、半導体層を挟んで相互に対向して配置される構造であることが好ましい。
別の形態では、図6に示したように、支持基板10上の導電層を、第1及び第2電極に対応して相互に分離して設けることで、支持基板上で、さらに、反射部の外側で、外部接続する構造とすることができ、ワイヤによる遮光を防止することができる。
Further, as shown in FIG. 5, the frame 18b may be used as a conductive member (for example, a ball or a bump) 27 for external connection by etching the frame 18b into an appropriate shape and size. At this time, if the frame 18a is also etched at the same time as the etching of the frame 18b, the outer surface of the sealing member 19 can be used as a reflection portion, and an opening for external connection is provided in the second electrode 20. It becomes possible.
Further, when the second electrode 20 is provided on the support substrate 10 side, as shown in FIG. 6, a wiring layer 25 is provided on the surface or inside of the support substrate 10, and a conductive layer for external connection in the lateral direction. 27 may be formed.
Furthermore, in the structure of FIGS. 1-5, a support substrate and a 1st electrode can be electrically connected, and an electrode can be provided in the back surface of a support substrate (not shown), and it can become an external extraction electrode of a 1st electrode. Also, as shown in FIG. 6, the first and second electrodes are bonded to the support substrate, and wiring via holes, wiring structures, etc. (not shown) are formed in the support substrate 10 corresponding to the respective electrodes. The electrode layer 26 of each electrode may be provided on the back side of the support substrate 10. This eliminates the need to form wire bonding on the outside, thereby preventing light from being blocked and absorbed by the wire and avoiding the occurrence of wire defects.
In addition, it is preferable that the optical output has a structure in which the semiconductor layers are disposed to face each other with the semiconductor layer interposed therebetween.
In another form, as shown in FIG. 6, the conductive layer on the support substrate 10 is provided separately from each other corresponding to the first and second electrodes. It is possible to provide a structure for external connection on the outside of the wire, and light shielding by the wire can be prevented.

その後、発光デバイスを形成することが好ましい。
まず、得られた発光素子をリードフレームを備えたヒートシンクに実装し、発光素子からリードフレームに導電性ワイヤをボンディングする。その後、上述した封止部材と同様の材料により、被覆することにより、発光デバイスを形成することができる。
その他の発光デバイスの例としては、ヒートシンクを有するパッケージ樹脂を準備し、ヒートシンク上に発光素子を搭載し、発光素子からリードフレームに導電性ワイヤをボンディングする。その後、シリコーン等の封止樹脂を発光素子上に塗布する。さらに、その上にレンズ等形成して発光デバイスとすることができる。
なお、発光デバイスには、静電気から半導体発光装置を保護するための保護装置を備えていることが好ましい。また、支持基板をそのような保護素子、例えば、ツェナーダイオードとすることもできる。
Thereafter, it is preferable to form a light emitting device.
First, the obtained light emitting element is mounted on a heat sink provided with a lead frame, and a conductive wire is bonded from the light emitting element to the lead frame. Then, the light emitting device can be formed by covering with the same material as the sealing member described above.
As another example of the light emitting device, a package resin having a heat sink is prepared, a light emitting element is mounted on the heat sink, and a conductive wire is bonded from the light emitting element to the lead frame. Thereafter, a sealing resin such as silicone is applied on the light emitting element. Furthermore, a lens or the like can be formed thereon to form a light emitting device.
Note that the light emitting device is preferably provided with a protective device for protecting the semiconductor light emitting device from static electricity. The supporting substrate can also be such a protective element, for example, a Zener diode.

以下、本発明の半導体発光素子及びその製造方法を詳細に説明する。
実施例1
この実施例の発光素子は、図1に示すように、支持基板10と、第1の電極13及びその周辺に配置されたSiOからなる第1の絶縁膜17(屈折率:約1.4)を介して配置され、第1導電型半導体層14、発光層15及び第2導電型半導体層16からなる半導体層12と、半導体層12の側面方向に設けられた反射部18と、支持基板10上で半導体層12を被覆する封止部材19とを有して構成されている。
第1の絶縁膜17は、半導体層12の外周において、その上面17aが、半導体層12の底面12aより支持基板10側に近い位置に配置される、溝形状を有している。この場合の溝は、幅5μm程度、例えば2〜50μmの範囲、深さ0.2μm程度である。
また、封止部材19は、蛍光体(例えば、YAG)をどの程度10〜40%含有されたシリコーン樹脂(屈折率:約1.5)によって形成されている。
また、反射部18は、Auによって形成されており、反射面が略平面で、傾斜角が、支持基板10表面から約66°の傾斜角を有している。
Hereinafter, the semiconductor light emitting device and the method for manufacturing the same according to the present invention will be described in detail.
Example 1
As shown in FIG. 1, the light-emitting element of this embodiment includes a support substrate 10, a first electrode 13 and a first insulating film 17 (refractive index: about 1.4) made of SiO 2 disposed in the periphery thereof. ), The semiconductor layer 12 including the first conductive type semiconductor layer 14, the light emitting layer 15, and the second conductive type semiconductor layer 16, the reflective portion 18 provided in the side surface direction of the semiconductor layer 12, and the support substrate 10 and a sealing member 19 that covers the semiconductor layer 12.
The first insulating film 17 has a groove shape in which the upper surface 17 a is disposed on the outer periphery of the semiconductor layer 12 at a position closer to the support substrate 10 side than the bottom surface 12 a of the semiconductor layer 12. In this case, the groove has a width of about 5 μm, for example, a range of 2 to 50 μm and a depth of about 0.2 μm.
Further, the sealing member 19 is formed of a silicone resin (refractive index: about 1.5) containing 10 to 40% of a phosphor (for example, YAG).
The reflecting portion 18 is made of Au, has a substantially flat reflecting surface, and an inclination angle of about 66 ° from the surface of the support substrate 10.

この発光素子は、以下の製造方法により形成することができる。
まず、図7(a)に示すように、成長用基板21として、サファイア(C面)基板をMOVPEの反応容器内にセットし、基板のクリーニングを行った後、温度を510℃に設定し、キャリアガスに水素、原料ガスにアンモニア、TMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)を用い、基板上にGaNよりなるバッファ層(膜厚:約20nm)を成長させる。
This light emitting element can be formed by the following manufacturing method.
First, as shown in FIG. 7A, as a growth substrate 21, a sapphire (C-plane) substrate is set in a MOVPE reaction vessel, and after cleaning the substrate, the temperature is set to 510 ° C., A buffer layer (thickness: about 20 nm) made of GaN is grown on a substrate using hydrogen as a carrier gas and ammonia, TMG (trimethylgallium), and TMA (trimethylaluminum) as source gases.

その後、第2導電型半導体層として、n型半導体層を以下のように形成する。
まず、TMGのみを止めて、温度を1050℃まで上昇させ原料ガスにTMG、アンモニアガスを用い、アンドープGaN層(膜厚:1.5μm)、不純物ガスにシランガスを用い、Siを4.5×1018/cmドープしたGaNよりなるn型コンタクト層(膜厚:2.25μm)、アンドープGaN層(膜厚:300nm)、Siを4.5×1018/cmドープしたGaN層(膜厚:30nm)を成長させ、アンドープGaN層(膜厚:5nm)を成長させ、3層からなる総膜厚3350オングストロームの半導体層を形成する。
Thereafter, an n-type semiconductor layer is formed as a second conductive semiconductor layer as follows.
First, only TMG is stopped, the temperature is raised to 1050 ° C., TMG and ammonia gas are used as source gas, undoped GaN layer (film thickness: 1.5 μm), silane gas is used as impurity gas, Si is 4.5 × An n-type contact layer (film thickness: 2.25 μm) made of GaN doped with 10 18 / cm 3 , an undoped GaN layer (film thickness: 300 nm), and a GaN layer doped with Si of 4.5 × 10 18 / cm 3 (film) (Thickness: 30 nm) is grown, and an undoped GaN layer (film thickness: 5 nm) is grown to form a semiconductor layer having a total thickness of 3350 angstroms consisting of three layers.

その後、アンドープGaNよりなる障壁層(膜厚:20nm)、アンドープIn0.3Ga0.7Nよりなる井戸層を3nmの膜厚で成長させる。そして障壁+井戸+障壁+井戸・・・・+障壁の順で障壁層を5層、井戸層を4層、交互に積層して、総膜厚112nmの多重量子井戸構造よりなる発光層を成長させる。 Thereafter, a barrier layer (thickness: 20 nm) made of undoped GaN and a well layer made of undoped In 0.3 Ga 0.7 N are grown to a thickness of 3 nm. Then, 5 layers of barrier layers and 4 layers of well layers are stacked alternately in the order of barrier + well + barrier + well .... + barrier to grow a light-emitting layer having a multiple quantum well structure with a total thickness of 112 nm. Let

次いで、第1導電型半導体としてp型半導体層を以下のように形成する。
Mgを1×1020/cmドープしたp型Al0.2Ga0.8N層(膜厚:4nm)、Mgを1×1020/cmドープしたIn0.03Ga0.97N層(膜厚:2.5nm)、を繰り返し、交互に5層ずつ積層し、最後にp型Al0.2Ga0.8N層(膜厚:4nm)を成長させた超格子構造の多層膜(膜厚:36.5nm)、1Mgを1×1020/cmドープしたp型GaNよりなるp型コンタクト層(膜厚:120nm)で成長させる。
これにより、半導体層12を形成する。
Next, a p-type semiconductor layer is formed as a first conductivity type semiconductor as follows.
Mg and 1 × 10 20 / cm 3 doped with p-type Al 0.2 Ga 0.8 N layer (thickness: 4nm), 1 × a Mg 10 20 / cm 3 doped with an In 0.03 Ga 0.97 N Layer (film thickness: 2.5 nm) is repeated, 5 layers are alternately stacked, and finally a p-type Al 0.2 Ga 0.8 N layer (film thickness: 4 nm) is grown. A film (film thickness: 36.5 nm) is grown on a p-type contact layer (film thickness: 120 nm) made of p-type GaN doped with 1Mg at 1 × 10 20 / cm 3 .
Thereby, the semiconductor layer 12 is formed.

反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウェハを反応容器内において、700℃でアニーリングを行い、p型層をさらに低抵抗化する。   After completion of the reaction, the temperature is lowered to room temperature, and the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer.

アニーリング後、ウェハを反応容器から取り出し、第1の電極13としてp電極を形成する。p電極(膜厚:約0.3μm)には、Ni/Ag/Ni/Ti/Ptを0.6nm−100nm−100nm−100nmと、第1の絶縁膜17としてSiO(膜厚:約0.3μm)とを、図5に示すように、p型コンタクト層上に相互に隣接して交互に配置して形成する。さらに電極の熱処理アニールを施す。
導電層を形成するために、第1の接合層11aとして、密着層、バリア層、共晶層を、第1の電極13及び第1の絶縁膜17上に、Ti−Pt−Au−Sn−Auの順に膜厚200nm−300nm−300nm−3000nm−100nmで形成する。
After annealing, the wafer is taken out of the reaction vessel, and a p-electrode is formed as the first electrode 13. For the p-electrode (film thickness: about 0.3 μm), Ni / Ag / Ni / Ti / Pt is 0.6 nm-100 nm-100 nm-100 nm, and the first insulating film 17 is SiO 2 (film thickness: about 0). 3 μm) are alternately arranged adjacent to each other on the p-type contact layer as shown in FIG. Further, heat treatment annealing of the electrode is performed.
In order to form the conductive layer, as the first bonding layer 11a, an adhesion layer, a barrier layer, and a eutectic layer are formed on the first electrode 13 and the first insulating film 17, and Ti—Pt—Au—Sn—. The layers are formed in the order of Au with a film thickness of 200 nm-300 nm-300 nm-3000 nm-100 nm.

また、これとは別に、Siからなる支持基板(膜厚:200μm)10を準備する。この支持基板10は、Au膜の上に、TiSi−Pt−Au(膜厚:200nm−300nm−1200nm)が順形成された第2の接合層(図示せず)を有している(図7(b)参照)。   Separately, a support substrate (film thickness: 200 μm) 10 made of Si is prepared. The support substrate 10 has a second bonding layer (not shown) in which TiSi—Pt—Au (film thickness: 200 nm-300 nm-1200 nm) is sequentially formed on the Au film (FIG. 7). (See (b)).

次に、図7(b)に示すように、第1の電極13及び第1の絶縁膜17上に形成された第1の接合層11aと支持基板10の第2の接合層とを貼り合わせ、ヒーター設定温度を280℃とし、プレス圧力をかけ、共晶金属からなる導電層11を形成する。   Next, as shown in FIG. 7B, the first bonding layer 11 a formed on the first electrode 13 and the first insulating film 17 and the second bonding layer of the support substrate 10 are bonded together. Then, the heater set temperature is set to 280 ° C., press pressure is applied, and the conductive layer 11 made of eutectic metal is formed.

その後、LLO(レーザリフトオフ)によって成長用基板21であるサファイア基板、任意にバッファ層(図示せず)を除去し、半導体層12の露出面であるn型コンタクト層を研磨する。
さらに、RIE法により、半導体層12をLEDチップの単位に区画されるように、第1の絶縁膜17に至るまでエッチングし、複数の半導体層12に分離する。この時に、第1の絶縁膜に溝部を設けてもよい。
Thereafter, the sapphire substrate which is the growth substrate 21 and optionally a buffer layer (not shown) are removed by LLO (laser lift-off), and the n-type contact layer which is the exposed surface of the semiconductor layer 12 is polished.
Further, by RIE, the semiconductor layer 12 is etched to reach the first insulating film 17 so as to be partitioned into LED chip units, and separated into a plurality of semiconductor layers 12. At this time, a groove may be provided in the first insulating film.

続いて、n型コンタクト層上に第2の電極(図示せず)であるn電極を、Ti−Al−Ti−Pt−Auの順に膜厚10nm−250nm−100nm−200nm−600nmで形成する。また、第2の電極から露出された半導体層上面に、ウェットエッチング、RIEなどのエッチング手段により、n型層の一部を除去する深さで、凹凸加工を施し、さらに、SiOの保護膜を電極露出上面に形成する(図示せず)。 Subsequently, an n electrode which is a second electrode (not shown) is formed on the n-type contact layer in the order of Ti—Al—Ti—Pt—Au with a film thickness of 10 nm-250 nm-100 nm-200 nm-600 nm. Further, the upper surface of the semiconductor layer exposed from the second electrode is subjected to uneven processing at a depth to remove a part of the n-type layer by an etching means such as wet etching or RIE, and further, a protective film of SiO 2 Is formed on the upper surface of the exposed electrode (not shown).

次に、図7(c)に示すように、半導体層12間の第1の絶縁膜17上に、半導体層12(この例では□約1mmの正方形状)を取り囲むように、Au膜からなる枠体18a(この例では升内に上記矩形状に分離された半導体層を排した格子状の枠体)を形成する。この枠体18aは、無電解めっきによりほぼ全面にAu膜を形成し、その上にマスクパターン23を形成し、このマスクパターン23を用いて、ヨウ素ヨウ化カリウムによってウェットエッチングすることにより、傾斜角約66°に形成することができる。ここで、半導体層間は、幅約100μm、枠体の幅は約70μm、枠体と半導体層との間隔は約15μm、枠体の高さは半導体層よりも高く、約30μm程度とする。   Next, as shown in FIG. 7C, an Au film is formed on the first insulating film 17 between the semiconductor layers 12 so as to surround the semiconductor layer 12 (square shape of about 1 mm in this example). A frame body 18a (in this example, a lattice-shaped frame body in which the semiconductor layer separated into the rectangular shape is removed) is formed in a basket. The frame body 18a is formed by forming an Au film on almost the entire surface by electroless plating, forming a mask pattern 23 thereon, and performing wet etching with potassium iodine iodide using the mask pattern 23, so that the inclination angle is increased. It can be formed at about 66 °. Here, the width between the semiconductor layers is about 100 μm, the width of the frame body is about 70 μm, the distance between the frame body and the semiconductor layer is about 15 μm, and the height of the frame body is higher than the semiconductor layer, about 30 μm.

その後、マスクパターン23を残存させたまま、第1の絶縁膜17を膜厚方向に掘り下げることにより、半導体層12の外周において、第1の絶縁膜17に溝を形成する。この場合の溝の幅は10μm、深さは0.2μm程度とする。   Thereafter, the first insulating film 17 is dug in the film thickness direction while leaving the mask pattern 23, thereby forming a groove in the first insulating film 17 on the outer periphery of the semiconductor layer 12. In this case, the groove width is about 10 μm and the depth is about 0.2 μm.

次いで、枠体18aで囲われた空間に、封止部材19として、蛍光体含有の樹脂を塗布し、半導体層12を封止する。ここで封止部材は半導体層からの高さが約20μm程度とする。
続いて、枠体18a及び支持基板10をダイシングして、半導体層12ごとに分割し、封止部材19で封止された半導体発光素子を形成する。
得られた半導体発光素子では、図1に示すように、発光層の横方向から出射される光が反射部に反射され、上面に効率的に光を取り出すことができるとともに、下横方向に出射される光は、直接封止部材19に入射し、封止部材19と第1の絶縁膜17との界面で反射して上方向に向い、効率的に上面に光を取り出すことができる。
また、半導体層の極近傍の外周部分で、第1の絶縁膜17の上面が、半導体層の底面よりもさらに支持基板側に下がっているために、発光層から半導体層内部を通って、下横方向に出射される光に対して、より効率的に封止部材と第1の絶縁膜との屈折率差によって反射させることができ、素子からの出光を無駄なく主面側から取り出すことが可能となる。
Next, a phosphor-containing resin is applied as a sealing member 19 to the space surrounded by the frame 18 a to seal the semiconductor layer 12. Here, the height of the sealing member from the semiconductor layer is about 20 μm.
Subsequently, the frame body 18 a and the support substrate 10 are diced and divided for each semiconductor layer 12 to form a semiconductor light emitting device sealed with a sealing member 19.
In the obtained semiconductor light emitting device, as shown in FIG. 1, the light emitted from the lateral direction of the light emitting layer is reflected by the reflecting portion, and the light can be efficiently extracted to the upper surface and emitted in the lower lateral direction. The incident light directly enters the sealing member 19, is reflected at the interface between the sealing member 19 and the first insulating film 17, is directed upward, and light can be efficiently extracted to the upper surface.
Further, since the upper surface of the first insulating film 17 is further lowered to the support substrate side than the bottom surface of the semiconductor layer at the outer peripheral portion in the very vicinity of the semiconductor layer, the lower surface passes through the semiconductor layer from the light emitting layer. The light emitted in the lateral direction can be more efficiently reflected by the refractive index difference between the sealing member and the first insulating film, and the light emitted from the element can be extracted from the main surface side without waste. It becomes possible.

本発明の半導体発光素子及びその製造方法は、LED、LD等の発光素子、太陽電池、光センサー等の受光素子、トランジスタ、パワーデバイス等の電子デバイス、これらを用いたフルカラーディスプレイ、信号表示機、イメージスキャナー、光ディスク用光源等大容量の情報を記憶するDVD等のメディアや通信用の光源、印刷機器、照明用光源等に好適に利用できる。   The semiconductor light-emitting device of the present invention and the manufacturing method thereof include a light-emitting device such as LED and LD, a light-receiving device such as a solar cell and an optical sensor, an electronic device such as a transistor and a power device, a full-color display using these, a signal display, It can be suitably used for media such as image scanners, optical disc light sources such as DVDs that store large amounts of information, communication light sources, printing equipment, illumination light sources, and the like.

本発明の半導体発光素子の概略断面図である。It is a schematic sectional drawing of the semiconductor light-emitting device of this invention. 本発明の半導体発光素子の製造工程を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing process of the semiconductor light-emitting device of this invention. 本発明の別の半導体発光素子の製造工程を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing process of another semiconductor light-emitting device of this invention. 本発明の別の半導体発光素子の製造工程を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing process of another semiconductor light-emitting device of this invention. 本発明の別の半導体発光素子の製造工程を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing process of another semiconductor light-emitting device of this invention. 本発明の別の半導体発光素子の概略断面図である。It is a schematic sectional drawing of another semiconductor light-emitting device of this invention. 本発明の半導体発光素子の製造工程を説明する模式断面図である。It is a schematic cross section explaining the manufacturing process of the semiconductor light emitting element of this invention.

符号の説明Explanation of symbols

10 支持基板
11 導電層
11a 第1の接合層
12 半導体層
13 第1の電極
14 第1導電性半導体層
15 発光層
16 第2導電型半導体層
17 第1の絶縁膜
18 反射部
18a、18b 枠体
19 封止部材
20 第2の電極
21 成長用基板
23 マスクパターン
24 第2の封止部材
25 配線層
26 電極層
27 外部接続用の導電部材
DESCRIPTION OF SYMBOLS 10 Support substrate 11 Conductive layer 11a 1st joining layer 12 Semiconductor layer 13 1st electrode 14 1st conductive semiconductor layer 15 Light emitting layer 16 2nd conductivity type semiconductor layer 17 1st insulating film 18 Reflecting part 18a, 18b Frame Body 19 Sealing member 20 Second electrode 21 Growth substrate 23 Mask pattern 24 Second sealing member 25 Wiring layer 26 Electrode layer 27 Conductive member for external connection

Claims (14)

支持基板と、少なくとも第1の絶縁膜を介して前記支持基板上に配置された半導体層と、該半導体層の側面方向に設けられた反射部と、前記支持基板上で半導体層を被覆する封止部材とからなる半導体発光素子であって、
第1の絶縁膜は、半導体層の外周において、その上面が、半導体層の底面より支持基板に近い位置に配置されてなることを特徴とする半導体発光素子。
A support substrate; a semiconductor layer disposed on the support substrate with at least a first insulating film interposed therebetween; a reflective portion provided in a side surface direction of the semiconductor layer; and a seal that covers the semiconductor layer on the support substrate. A semiconductor light emitting device comprising a stop member,
The first insulating film is a semiconductor light emitting element characterized in that the upper surface of the first insulating film is disposed closer to the support substrate than the bottom surface of the semiconductor layer on the outer periphery of the semiconductor layer.
第1の絶縁膜が、半導体層の外周を取り囲む溝の形状を有する請求項1に記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein the first insulating film has a shape of a groove surrounding the outer periphery of the semiconductor layer. 封止部材が、半導体層の側面と、半導体層の外周において、第1の絶縁膜上面と、第1の絶縁膜上面よりも外側に配置された反射部とを被覆し、
反射部の支持基板からの高さが、半導体層より高い又は同一である請求項1記載の半導体発光素子。
The sealing member covers the side surface of the semiconductor layer, the outer periphery of the semiconductor layer, the upper surface of the first insulating film, and the reflective portion disposed outside the upper surface of the first insulating film;
The semiconductor light emitting element according to claim 1, wherein a height of the reflecting portion from the support substrate is higher than or equal to that of the semiconductor layer.
封止部材が、透光性であり、半導体層の上面を被覆し、
第1の絶縁膜が、透光性であり、封止部材より屈折率が小さい請求項3記載の半導体発光素子。
The sealing member is translucent and covers the upper surface of the semiconductor layer;
The semiconductor light emitting element according to claim 3, wherein the first insulating film is translucent and has a refractive index smaller than that of the sealing member.
半導体層の支持基板側表面に第1の電極、その表面に対向する半導体層表面に第2の電極、がそれぞれ設けられ、
第1の電極が支持基板に電気的に接続され、
第1の絶縁膜が、半導体層の支持基板側表面において、第1の電極から素子外周まで延在してなる請求項4記載の半導体発光装置。
A first electrode on the support substrate side surface of the semiconductor layer, a second electrode on the surface of the semiconductor layer facing the surface, respectively,
The first electrode is electrically connected to the support substrate;
The semiconductor light emitting device according to claim 4, wherein the first insulating film extends from the first electrode to the outer periphery of the element on the surface of the semiconductor layer on the support substrate side.
封止部材が蛍光体を含有してなる請求項1に記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein the sealing member contains a phosphor. 第1の絶縁膜が酸化シリコンであり、封止部材が酸化シリコンよりも屈折率が大きい材料により構成されてなる請求項1に記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein the first insulating film is silicon oxide, and the sealing member is made of a material having a refractive index larger than that of silicon oxide. 反射部が、少なくともその一部に傾斜又は湾曲した金属膜からなる反射面を備える請求項1に記載の半導体発光素子。   The semiconductor light-emitting element according to claim 1, wherein the reflection portion includes a reflection surface made of a metal film that is inclined or curved at least in part. 反射部が、封止樹脂の少なくとも一部の表面からなる反射面を備える請求項1に記載の半導体発光素子。   The semiconductor light-emitting element according to claim 1, wherein the reflection portion includes a reflection surface made of at least a part of the surface of the sealing resin. 封止部材が、第1の封止部材と該第1の封止部材の外側を被覆する第2の封止部材とからなる請求項1に記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein the sealing member includes a first sealing member and a second sealing member that covers the outside of the first sealing member. 第2の封止部材が蛍光体を含有してなる請求項10に記載の半導体発光素子。   The semiconductor light emitting element according to claim 10, wherein the second sealing member contains a phosphor. 支持基板上に、少なくとも第1の絶縁膜、半導体層がこの順に積層され、該半導体層の側面方向に反射部が設けられ、前記半導体層が封止部材により被覆されてなる半導体発光素子の製造方法であって、
成長用基板上に半導体層を成長させ、
前記半導体層の上面を、少なくとも第1の絶縁膜を介して支持基板に貼り合わせ、
前記成長用基板及び半導体層の一部を除去することにより支持基板上に複数の半導体層を分離形成し、
前記支持基板上に、各半導体層を囲む枠体を形成し、
少なくとも半導体層の外周における第1の絶縁膜を膜厚方向の一部において除去して、その露出面を半導体層底面より支持基板に近づけ、
前記支持基板上の前記枠体内における前記半導体層と前記第1の絶縁膜の露出面とを封止部材により被覆する工程を含むことを特徴とする半導体発光素子の製造方法。
Manufacturing of a semiconductor light emitting device in which at least a first insulating film and a semiconductor layer are stacked in this order on a support substrate, a reflective portion is provided in a side surface direction of the semiconductor layer, and the semiconductor layer is covered with a sealing member. A method,
Growing a semiconductor layer on the growth substrate,
The upper surface of the semiconductor layer is bonded to the support substrate through at least the first insulating film,
A plurality of semiconductor layers are separately formed on a supporting substrate by removing a part of the growth substrate and the semiconductor layer,
Forming a frame surrounding each semiconductor layer on the support substrate;
Removing at least a part of the first insulating film on the outer periphery of the semiconductor layer in the film thickness direction and bringing the exposed surface closer to the support substrate than the bottom surface of the semiconductor layer;
A method of manufacturing a semiconductor light emitting element, comprising: covering the semiconductor layer and the exposed surface of the first insulating film in the frame on the support substrate with a sealing member.
半導体層底面に第1の電極を有し、
貼り合わせを、共晶接合によって導電層を形成することによって行い、第1の電極と支持基板を電気的に接続する請求項12に記載の半導体発光素子の製造方法。
Having a first electrode on the bottom surface of the semiconductor layer;
The method for manufacturing a semiconductor light-emitting element according to claim 12, wherein the bonding is performed by forming a conductive layer by eutectic bonding, and the first electrode and the support substrate are electrically connected.
枠体及び支持基板を切断して半導体発光素子を得る工程をさらに含む請求項12に記載の半導体発光素子の製造方法。   The method for manufacturing a semiconductor light emitting element according to claim 12, further comprising a step of cutting the frame and the support substrate to obtain a semiconductor light emitting element.
JP2007144960A 2007-05-31 2007-05-31 Semiconductor light-emitting element and its manufacturing method Pending JP2008300621A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007144960A JP2008300621A (en) 2007-05-31 2007-05-31 Semiconductor light-emitting element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007144960A JP2008300621A (en) 2007-05-31 2007-05-31 Semiconductor light-emitting element and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2008300621A true JP2008300621A (en) 2008-12-11

Family

ID=40173841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007144960A Pending JP2008300621A (en) 2007-05-31 2007-05-31 Semiconductor light-emitting element and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2008300621A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182083A (en) * 2008-01-30 2009-08-13 Kyocera Corp Light emitting device
JP2009182085A (en) * 2008-01-30 2009-08-13 Kyocera Corp Light emitting device
EP2103989A2 (en) 2008-03-10 2009-09-23 Victor Company of Japan Ltd. Display module, display-module fixing structure and liquid crystal display apparatus
KR100966744B1 (en) 2007-12-14 2010-06-29 유니썸테크놀로지 주식회사 Ceramic package and method for manufacturing the same
WO2010092741A1 (en) * 2009-02-10 2010-08-19 昭和電工株式会社 Light-emitting diode, and light-emitting diode lamp
WO2010119701A1 (en) * 2009-04-16 2010-10-21 日亜化学工業株式会社 Light-emitting device
CN102194986A (en) * 2010-03-09 2011-09-21 株式会社东芝 Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP2012129249A (en) * 2010-12-13 2012-07-05 Showa Denko Kk Light-emitting diode, light-emitting diode lamp, and method for manufacturing light-emitting diode
JP2014220533A (en) * 2014-08-26 2014-11-20 株式会社東芝 Semiconductor light-emitting element and semiconductor light-emitting device
EP2362451A3 (en) * 2010-02-18 2015-04-01 LG Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system
US10153413B2 (en) 2015-09-30 2018-12-11 Nichia Corporation Light-emitting device
JP2019017734A (en) * 2017-07-18 2019-02-07 新日本無線株式会社 Light-emitting device and manufacturing method thereof

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966744B1 (en) 2007-12-14 2010-06-29 유니썸테크놀로지 주식회사 Ceramic package and method for manufacturing the same
JP2009182085A (en) * 2008-01-30 2009-08-13 Kyocera Corp Light emitting device
JP2009182083A (en) * 2008-01-30 2009-08-13 Kyocera Corp Light emitting device
EP2103989A2 (en) 2008-03-10 2009-09-23 Victor Company of Japan Ltd. Display module, display-module fixing structure and liquid crystal display apparatus
WO2010092741A1 (en) * 2009-02-10 2010-08-19 昭和電工株式会社 Light-emitting diode, and light-emitting diode lamp
KR101318492B1 (en) * 2009-02-10 2013-10-16 쇼와 덴코 가부시키가이샤 Light-emitting diode and light-emitting diode lamp
US8674387B2 (en) 2009-04-16 2014-03-18 Nichia Corporation Light emitting device
WO2010119701A1 (en) * 2009-04-16 2010-10-21 日亜化学工業株式会社 Light-emitting device
JP2010267949A (en) * 2009-04-16 2010-11-25 Nichia Corp Light emitting device
US9136450B2 (en) 2009-04-16 2015-09-15 Nichia Corporation Light emitting device
EP2362451A3 (en) * 2010-02-18 2015-04-01 LG Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system
EP3361520A1 (en) * 2010-02-18 2018-08-15 LG Innotek Co., Ltd. Light emitting device
EP3570335A1 (en) * 2010-02-18 2019-11-20 LG Innotek Co., Ltd. Light emitting device
CN102194986A (en) * 2010-03-09 2011-09-21 株式会社东芝 Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP2012129249A (en) * 2010-12-13 2012-07-05 Showa Denko Kk Light-emitting diode, light-emitting diode lamp, and method for manufacturing light-emitting diode
JP2014220533A (en) * 2014-08-26 2014-11-20 株式会社東芝 Semiconductor light-emitting element and semiconductor light-emitting device
US10153413B2 (en) 2015-09-30 2018-12-11 Nichia Corporation Light-emitting device
JP2019017734A (en) * 2017-07-18 2019-02-07 新日本無線株式会社 Light-emitting device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5151301B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2008300621A (en) Semiconductor light-emitting element and its manufacturing method
JP4882792B2 (en) Semiconductor light emitting device
KR100909739B1 (en) Nitride semiconductor device having opposed terminal structure
JP5000612B2 (en) Gallium nitride light emitting diode
JP5186800B2 (en) Nitride semiconductor light emitting device, light emitting device including the same, and method for manufacturing nitride semiconductor light emitting device
JP4572597B2 (en) Nitride semiconductor device
JP6419077B2 (en) Wavelength conversion light emitting device
JP2008192710A (en) Semiconductor light-emitting element
JP2009088299A (en) Light-emitting element and light-emitting device provided with the element
JP2010171142A (en) Semiconductor light emitting element, and semiconductor light emitting device
US8395173B2 (en) Semiconductor light-emitting element, method of manufacturing same, and light-emitting device
KR20070094047A (en) Led having vertical structure
US20130113005A1 (en) Semiconductor light emitting device and fabrication method thereof
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101746002B1 (en) Light emitting device
JP5319820B2 (en) Semiconductor light emitting diode element and semiconductor light emitting device
JP4543621B2 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
KR20090109598A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR20090111889A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101526566B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101499953B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101062754B1 (en) Semiconductor light emitting device
KR20090032212A (en) Nitride semiconductor light emitting device for flip-chip
KR20090115903A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods