KR20070094047A - Led having vertical structure - Google Patents
Led having vertical structure Download PDFInfo
- Publication number
- KR20070094047A KR20070094047A KR20060024152A KR20060024152A KR20070094047A KR 20070094047 A KR20070094047 A KR 20070094047A KR 20060024152 A KR20060024152 A KR 20060024152A KR 20060024152 A KR20060024152 A KR 20060024152A KR 20070094047 A KR20070094047 A KR 20070094047A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- metal
- emitting device
- light emitting
- Prior art date
Links
Images
Abstract
Description
도 1은 종래의 수직형 발광 소자 구조에서 기판을 분리하는 상태를 나타내는 개략도이다.1 is a schematic diagram showing a state of separating a substrate in a conventional vertical light emitting device structure.
도 2는 종래의 수직형 발광 소자 구조에서 기판을 분리한 면을 나타내는 사진이다.2 is a photograph showing a surface separated from a substrate in a conventional vertical light emitting device structure.
도 3은 종래의 반도체 웨이퍼를 본딩하여 수직형 발광 소자를 분리하는 상태를 나타내는 단면도이다.3 is a cross-sectional view illustrating a state in which a vertical light emitting device is separated by bonding a conventional semiconductor wafer.
도 4는 종래의 금속 지지판을 본딩하여 수직형 발광 소자를 분리하는 상태를 나타내는 단면도이다.4 is a cross-sectional view illustrating a state in which a vertical light emitting device is separated by bonding a conventional metal support plate.
도 5는 본 발명의 수직형 발광 소자의 제 1실시예의 제조 과정을 나타내는 단면도이다.5 is a cross-sectional view showing the manufacturing process of the first embodiment of the vertical light-emitting device of the present invention.
도 6은 본 발명의 수직형 발광 소자의 제 1실시예를 나타내는 단면도이다.6 is a cross-sectional view showing a first embodiment of the vertical light emitting device of the present invention.
도 7은 본 발명의 수직형 발광 소자의 제 2실시예의 제조 과정을 나타내는 단면도이다.7 is a cross-sectional view showing the manufacturing process of the second embodiment of the vertical light-emitting device of the present invention.
도 8은 본 발명의 수직형 발광 소자의 제 2실시예를 나타내는 단면도이다.8 is a cross-sectional view showing a second embodiment of the vertical light-emitting device of the present invention.
도 9는 본 발명의 수직형 발광 소자의 제 3실시예의 제조 과정을 나타내는 단면도이다.9 is a cross-sectional view showing the manufacturing process of the third embodiment of the vertical light-emitting device of the present invention.
도 10은 본 발명의 수직형 발광 소자의 제 3실시예를 나타내는 단면도이다.10 is a cross-sectional view showing a third embodiment of the vertical light-emitting device of the present invention.
도 11은 본 발명의 수직형 발광 소자의 제 4실시예의 제조 과정을 나타내는 단면도이다.11 is a cross-sectional view showing the manufacturing process of the fourth embodiment of the vertical light-emitting device of the present invention.
도 12는 본 발명의 수직형 발광 소자의 제 4실시예를 나타내는 단면도이다.12 is a cross-sectional view showing a fourth embodiment of the vertical light-emitting device of the present invention.
<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
10 : 기판 20 : 반도체층10: substrate 20: semiconductor layer
30 : 제1전극 40 : 결합금속30: first electrode 40: bonding metal
50 : 충격 완화층 60 : 금속 지지부50: shock absorbing layer 60: metal support
70 : 제2전극 80 : 패시베이션층70
본 발명은 수직형 발광 소자에 관한 것으로 특히, 기판을 분리하는 과정에서 발생하는 충격을 완화할 수 있는 구조를 가지는 수직형 발광 소자에 관한 것이다.The present invention relates to a vertical light emitting device, and more particularly, to a vertical light emitting device having a structure that can mitigate the impact generated in the process of separating the substrate.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.Light Emitting Diodes (LEDs) are well-known semiconductor devices that convert current into light.In 1962, red LEDs using GaAsP compound semiconductors were commercialized. It has been used as a light source for display images of electronic devices.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대 (conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다. The wavelength of light emitted by such LEDs depends on the semiconductor material used to make the LEDs. This is because the wavelength of the emitted light depends on the band-gap of the semiconductor material, which represents the energy difference between valence band electrons and conduction band electrons.
질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 많은 주목을 받아왔다. 이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.Gallium Nitride (GaN) semiconductors have received a lot of attention. One reason for this is that GaN can be combined with other elements (indium (In), aluminum (Al), etc.) to produce semiconductor layers that emit green, blue and white light.
이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다. In this way, the emission wavelength can be adjusted to match the material's characteristics to specific device characteristics. For example, GaN can be used to create white LEDs that can replace incandescent and blue LEDs that are beneficial for optical recording.
또한, 종래의 녹색 LED의 경우에는 처음에는 GaP로 구현이 되었는데, 이는 간접 천이형 재료로서 효율이 떨어져서 실용적인 순녹색 발광을 얻을 수 없었으나, InGaN 박박성장이 성공함에 따라 고휘도 녹색 LED 구현이 가능하게 되었다.In addition, in the case of the conventional green LED, it was initially implemented as GaP, which was inefficient as an indirect transition type material, and thus practical pure green light emission could not be obtained. However, as InGaN thin film growth succeeded, high brightness green LED could be realized. It became.
이와 같은 이점 및 다른 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다. Because of these and other benefits, the GaN series LED market is growing rapidly. Therefore, since commercial introduction in 1994, GaN-based optoelectronic device technology has rapidly developed.
GaN 발광 다이오드의 효율은 백열등의 효율을 능가하였고, 현재는 형광등의 효율에 필적하기 때문에, GaN 계열의 LED 시장은 급속한 성장을 계속할 것으로 예상된다. Since the efficiency of GaN light emitting diodes outperformed the efficiency of incandescent lamps and is now comparable to that of fluorescent lamps, the GaN LED market is expected to continue to grow rapidly.
상기와 같은, GaN 소자 기술의 급속한 발전에도 불구하고, GaN 소자의 제작에는 비용이 큰 단점을 지닌다. 이는 GaN 박막(epitaxial layers)을 성장시키고 연이어 완성된 GaN 계열의 소자들을 절단하는 어려움과 관련된다. Despite the rapid development of GaN device technology as described above, the manufacturing of GaN device has a large cost disadvantage. This is related to the difficulty of growing GaN epitaxial layers and subsequently cutting the finished GaN-based devices.
GaN 계열의 소자들은 일반적으로 사파이어(Al2O3) 기판상에 제조된다. 이는 사파이어 웨이퍼가 GaN 계열의 장치들을 대량 생산하는데 적합한 크기로 상용으로 이용가능하고, 비교적 고품질의 GaN 박막 성장을 지지하며, 광범위한 온도처리 능력 때문이다. GaN-based devices are typically fabricated on sapphire (Al 2 O 3 ) substrates. This is because sapphire wafers are commercially available in sizes suitable for mass production of GaN-based devices, support relatively high quality GaN thin film growth, and have a wide range of temperature processing capabilities.
또한, 사파이어는 화학적으로 그리고 열적으로 안정적이며, 고온 제조공정을 가능하게 하는 고융점을 가지고, 높은 결합 에너지(122.4 Kcal/mole)와 높은 유전상수를 갖는다. 화학적으로, 사파이어는 결정성 알루미늄 산화물(Al2O3)이다. In addition, sapphire is chemically and thermally stable, has a high melting point to enable high temperature manufacturing processes, high binding energy (122.4 Kcal / mole) and high dielectric constant. Chemically, sapphire is crystalline aluminum oxide (Al 2 O 3 ).
한편, 사파이어는 절연체이기 때문에 사용한 사파이어 기판(또는 다른 절연체 기판)을 사용하는 경우 이용가능한 LED 소자의 형태는, 실제로, 수평(lateral) 또는 수직(vertical) 구조로 제한된다. On the other hand, since the sapphire is an insulator, the shape of the LED element available when using the used sapphire substrate (or other insulator substrate) is, in fact, limited to a lateral or vertical structure.
상기 수평구조에서는, LED로의 전류를 주입하는데 사용되는 금속 접점(contact)은 상단면에(또는 기판의 동일면상에) 모두 위치한다. 반면, 수직구조에서는 한 금속 접점은 상단면상에 있고, 다른 접점은 사파이어(절연) 기판이 제거된 후 하단면상에 위치된다. In this horizontal structure, the metal contacts used to inject current into the LED are all located on the top surface (or on the same side of the substrate). In the vertical structure, on the other hand, one metal contact is on the top face and the other contact is located on the bottom face after the sapphire (insulation) substrate is removed.
또한, LED 칩을 제조한 이후에 이 칩을 열전도도가 우수한 실리콘 웨이퍼나 세라믹 기판 등의 서브마운트에 뒤집에 부착시키는 플립칩 본딩 방식도 많이 이용되고 있다.In addition, a flip chip bonding method in which the chip is attached upside down to a submount such as a silicon wafer or a ceramic substrate having excellent thermal conductivity after the manufacture of the LED chip is also widely used.
그러나 상기와 같은 수평구조나 플립칩 방식은, 사파이어 기판의 열전도도가 약 27W/mK로서 열저항이 매우 크기 때문에 열방출 효율에 있어서 문제가 되며, 상 기 플립칩 방식은 많은 단계의 포토리소그라피 공정을 필요로 하여 제작 공정이 복잡한 단점이 있었다.However, the above-described horizontal structure or flip chip method is a problem in heat dissipation efficiency because the thermal conductivity of the sapphire substrate is about 27 W / mK and the heat resistance is very large. The flip chip method is a photolithography process of many stages. There was a disadvantage in that the manufacturing process was complicated.
이러한 문제점들과 관련하여 사파이어 기판을 제거하는 LED의 수직구조가 크게 주목받고 있다. In connection with these problems, the vertical structure of the LED for removing the sapphire substrate has attracted much attention.
이와 같은 수직구조의 LED에서는 사파이어 기판의 상기와 같은 문제점을 해결하기 위해 레이저 리프트 오프(LLO: Laser Lift Off) 방법을 이용하여 사파이어 기판을 제거하고 소자를 제작하게 된다. In order to solve the above problems of the sapphire substrate in the vertical LED, the sapphire substrate is removed by using a laser lift off (LLO) method to manufacture the device.
레이저 리프트 오프 방법을 적용하는데 있어 레이저 빔의 크기와 균일함의 한계로 인하여 사파이어 기판 전면을 한번에 제거할 수 없기 때문에 균일하게 제작된 작은 사이즈의 빔을 사파이어 기판에 일부분씩 조사하여 사파이어 전체를 제거하게 된다.In applying the laser lift-off method, the front surface of the sapphire substrate cannot be removed at once because of the size and uniformity of the laser beam. .
이때, 레이저 입사시 GaN 박막에는 레이저에 의한 스트레스(Stress)가 가해지게 되는데, 도 1에서 볼 수 있듯이, 사파이어 기판(1)과 GaN 박막(2)을 분리 하기 위해서는 높은 에너지 밀도를 갖는 레이저 빔을 사용하여야 하며, 이 레이저 빔에 의하여 금속 Ga과 기체 질소(N2)로 분해하게 된다. In this case, a stress caused by a laser is applied to the GaN thin film when the laser is incident. As shown in FIG. 1, in order to separate the
이러한 분해된 질소 가스는 그 팽창력이 상당히 크므로 GaN 박막(2) 뿐만 아니라 그 지지층 및 소자 제작을 위한 각 금속층에도 상당한 충격을 주어 일차적으로 그 접착도를 악화시키며 더 나아가 전기적 특성을 해치게 된다. Since the decomposed nitrogen gas has a great expansion force, not only the GaN
이러한 결과는 도 2에서 관찰할 수 있는데, 이와 같은 LLO 공정 후의 GaN 박 막은 테두리 부위에 굴곡을 갖는 것처럼 보이는 물결무니가 발생할 수 있다. 또한 LLO공정 중에 이러한 박막의 접착도가 불량인 부분을 많이 관찰 할 수 있다.This result can be observed in FIG. 2, where the GaN thin film after the LLO process may appear to have ripples appearing to have curvature at the edge portion. In addition, during the LLO process, it is possible to observe a lot of the poor adhesion of these thin films.
또한, 이러한 방법은 빔이 겹쳐지는 부분에서 LED를 이루는 GaN 층의 뒷 표면이 손상되는 문제가 발생하게 되며 GaN 층의 일부 막질이 좋지 못한 부분에서 발생할 수 있는 크랙이 다른 부분으로 전파되는 현상이 발생하게 된다. In addition, this method causes a problem that the back surface of the GaN layer constituting the LED is damaged at overlapping beams, and cracks may be propagated to other parts of the GaN layer, which may occur at some poor quality areas. Done.
이와 같은 현상을 막기 위하여, GaN 층의 일부 막을 에칭하여 소자 각각을 분리한 후, 도 3에서와 같이, Si, GaAs 등의 반도체 웨이퍼(5)를 본딩(Bonding)하거나 도 4와 같이, Cu, Au, Ni 등의 메탈을 이용한 도금의 방법으로 금속 지지부(7)를 만들어 준 후 사파이어 기판(1)를 분리시키는 방법을 사용하게 된다. In order to prevent such a phenomenon, each of the elements of the GaN layer is etched to separate the elements, and then, as shown in FIG. 3, the
즉, 도 3의 방법에 있어서의 특징은 기판(1)에 형성된 GaN 박막(2)에, GaN 물질과 열팽창계수가 상당한 차이를 갖는 웨이퍼(5)을 전극(3)에 결합되는 본딩물질(4)에 의하여 본딩하므로 본딩 후 웨이퍼(5)의 큰 휘어짐과 동시에 본딩 계면상의 불량인 다수의 빈공간을 관찰 할 수 있다.That is, the characteristic feature of the method of FIG. 3 is a
이때, 본딩 후에 각 소자와 소자사이의 트렌치(Trench)의 빈 공간에 공기가 잔존하게 될 경우가 발생하게 되는데, 이러한 공기는 레이저(Laser)의 강한 열에너지로 인해 팽창되어 주위의 GaN 박막(2)에 크랙을 발생시키는 원인이 된다. At this time, after bonding, air may remain in the empty space of each device and the trench between the devices, and this air is expanded due to the strong thermal energy of the laser, thereby surrounding the GaN
한편, 도 4와 같이, Cu, Au, Ni 등의 금속 지지부(7)를 이용한 도금에 의한 지지기판 제작 형태는 도 3과 같은 본딩 공정에 비해 열을 가하지 않으므로 열적 안정을 갖고 도금 후 금속 지지부(7)의 휨 정도 또한 본딩에 비해 현저히 적다. On the other hand, as shown in Figure 4, the support substrate manufacturing form by the plating using the metal support 7, such as Cu, Au, Ni, etc., since it does not apply heat compared to the bonding process as shown in Figure 3 has a thermal stability and after the metal support ( The degree of warpage of 7) is also significantly less than that of bonding.
그러나 이러한 도금 공정에 있어서도 레이저에 의한 스트레스로 인한 GaN 박 막(2)과 전극(3), 결합금속(6)과 같은 막들과의 접촉도가 악화되며 GaN 층을 이용한 소자제작을 위해 사용된 금속층(3, 6)들의 전기적 특성에도 나쁜 영향을 미치고, GaN 박막(2)의 전기적인 전극 물질인 오믹(Ohmic) 금속과의 전기적 특성이 악화되는 문제를 야기한다. However, even in this plating process, the contact between the GaN
위와 같은 이유로 레이저를 이용한 기판 분리시 레이저에 의한 충격을 최소화 하여야 할 필요성이 대두된다.For the above reasons, the necessity of minimizing the impact of the laser when the substrate is separated using the laser is emerging.
본 발명이 이루고자 하는 기술적 과제는, 레이저 리프트 오프 공정을 수행하여 기판을 분리하는 과정에서 발생하는 충격을 완화시켜 GaN 박막에서 발생할 수 있는 크랙을 최소화하여 소자의 안정성을 확보하며, 전극의 오믹 특성을 유지할 수 있는 수직형 발광 소자를 제공하는 데 있다.The technical problem to be achieved by the present invention is to reduce the impact generated in the process of separating the substrate by performing a laser lift off process to minimize the cracks that may occur in the GaN thin film to secure the stability of the device, and to improve the ohmic characteristics of the electrode It is to provide a vertical light emitting device that can be maintained.
상기 기술적 과제를 이루기 위하여, 본 발명은, 복수의 반도체층과; 상기 반도체층의 일측면에 위치하는 제1전극과; 상기 반도체층의 타측면에 위치하는 제2전극과; 상기 제1전극에 부착되는 충격 완화층과; 상기 충격 완화층에 부착되는 금속 지지부를 포함하여 구성되는 것이 바람직하다.In order to achieve the above technical problem, the present invention, a plurality of semiconductor layers; A first electrode on one side of the semiconductor layer; A second electrode on the other side of the semiconductor layer; An impact mitigating layer attached to the first electrode; It is preferably configured to include a metal support attached to the impact mitigating layer.
상기 충격 완화층은 상기 금속 지지부로 이용되는 금속보다 연성이 큰 금속이며, In, Sn, Ag, Au, Pt, Al 중 적어도 어느 하나를 이용하여 형성하는 것이 바람직하다.The shock absorbing layer is a metal having a higher ductility than the metal used as the metal support, and is preferably formed using at least one of In, Sn, Ag, Au, Pt, and Al.
상기 제1전극과 충격 완화층 사이, 또는 상기 충격 완화층과 금속 지지부 사 이에는 금속간의 결합을 용이하게 하는 결합금속이 구성될 수 있다.A coupling metal may be formed between the first electrode and the shock alleviation layer or between the impact alleviation layer and the metal support to facilitate coupling between metals.
상기 기술적 과제를 이루기 위한 다른 관점으로서, 본 발명은, 복수의 반도체층과; 상기 반도체층의 일측면에 위치하는 제1전극과; 상기 반도체층의 타측면에 위치하는 제2전극과; 상기 제1전극과 반도체층의 측면에 위치하는 패시베이션층과; 상기 제1전극에 부착되는 충격 완화층과; 상기 충격 완화층에 부착되는 금속 지지부를 포함하여 구성되는 것이 바람직하다.As another aspect for achieving the above technical problem, the present invention, a plurality of semiconductor layers; A first electrode on one side of the semiconductor layer; A second electrode on the other side of the semiconductor layer; A passivation layer positioned on side surfaces of the first electrode and the semiconductor layer; An impact mitigating layer attached to the first electrode; It is preferably configured to include a metal support attached to the impact mitigating layer.
또한, 상기 기술적 과제를 이루기 위한 다른 관점으로서, 복수의 반도체층과; 상기 반도체층의 일측면에 위치하는 제1전극과; 상기 반도체층의 타측면에 위치하는 제2전극과; 상기 제1전극과 반도체층의 측면에 위치하는 패시베이션층과; 상기 제1전극에 부착되는 충격 완화층과; 상기 충격완화층과 패시베이션층을 덮는 결합금속과; 상기 결합금속을 덮는 구조로 상기 복수의 반도체층을 지지하는 금속 지지부를 포함하여 구성되는 것이 바람직하다.In addition, as another aspect for achieving the above technical problem, a plurality of semiconductor layers; A first electrode on one side of the semiconductor layer; A second electrode on the other side of the semiconductor layer; A passivation layer positioned on side surfaces of the first electrode and the semiconductor layer; An impact mitigating layer attached to the first electrode; A bonding metal covering the impact buffer layer and the passivation layer; It is preferable to include a metal support portion for supporting the plurality of semiconductor layers in a structure covering the bonding metal.
본 발명의 목적을 이루기 위한 다른 관점으로서, 복수의 반도체층과; 상기 반도체층의 일측면에 위치하는 제1전극과; 상기 반도체층의 타측면에 위치하는 제2전극과; 상기 제1전극과 반도체층의 측면에 위치하는 패시베이션층과; 상기 제1전극과 패시베이션층을 덮는 결합금속과; 상기 결합금속에 상기 제1전극과 대향하여 위치하는 충격 완화층과; 상기 충격 완화층과 결합금속을 덮는 구조로 상기 복수의 반도체층을 지지하는 금속 지지부를 포함하여 구성되는 것이 바람직하다.As another aspect for achieving the object of the present invention, a plurality of semiconductor layers; A first electrode on one side of the semiconductor layer; A second electrode on the other side of the semiconductor layer; A passivation layer positioned on side surfaces of the first electrode and the semiconductor layer; A bonding metal covering the first electrode and the passivation layer; An impact mitigating layer disposed on the bonding metal so as to face the first electrode; It is preferable that the structure includes a metal support for supporting the plurality of semiconductor layers in a structure covering the impact alleviating layer and the bonding metal.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 5에서 도시하는 바와 같이, 수직형 발광 소자의 제작에 있어서, 먼저, 사파이어 기판(10) 위에 복수의 반도체층들(20)을 성장시킨다.As shown in FIG. 5, in manufacturing a vertical light emitting device, first, a plurality of semiconductor layers 20 are grown on a
이러한 GaN 반도체층(20)은 상기 기판(10) 위에 형성되는 n형 GaN층과, 이 n형 GaN층 위에 형성되는 활성층과, 이 활성층 위에 형성되는 p형 GaN층으로 구성되며, 상기 n형 GaN층과 기판(10) 사이에는 별도의 버퍼층이 형성될 수도 있다.The
또한, 상기와 반대로, 기판(10) 위에 p형 GaN층이 형성되고, 그 위에 활성층과 n형 GaN층이 차례로 위치할 수도 있다.Contrary to the above, a p-type GaN layer may be formed on the
상기 활성층(22)은 GaN 계열 단일 양자 우물구조(SQW: single quantum well)나 다중 양자 우물구조(MQW: multi quantum well)일 수 있으며, 또한 이들의 초격자(SL: supper lattice) 등의 양자구조일 수도 있다.The active layer 22 may be a GaN-based single quantum well structure (SQW) or a multi quantum well structure (MQW), or a quantum structure such as a supper lattice (SL). It may be.
이와 같은 활성층(22)의 양자구조는 GaN 계열의 다양한 물질을 조합하여 이루어질 수 있고, 그 예로 AlInGaN, InGaN 등이 사용될 수 있다.The quantum structure of the active layer 22 may be formed by combining various GaN-based materials, and for example, AlInGaN, InGaN, or the like may be used.
이때, 상기 반도체층(20)은 식각을 통하여 단위 소자 영역으로 구분된다.In this case, the
이러한 식각은 이른바 트렌치 식각이라 하여, 기판(10)이 드러날때까지 수행하게 된다.This etching is called trench etching, and is performed until the
이후에, 도 5에서 도시하는 바와 같이, 상기 GaN 반도체층(20) 위에 제1전극(30)을 형성하고, 위와 같은 식각에 의하여 드러난 공간에는 에폭시 등과 같이 용이하게 제거가 가능한 물질이 채워지게 된다Subsequently, as shown in FIG. 5, the
상기 제1전극(30)은 오믹(ohmic)전극과 반사전극을 포함할 수 있으며, 이때 상기 오믹전극은 투명전극이 사용되는데, 루테늄/금(Ru/Au), 니켈/금(Ni/Au) 또는 인듐-주석-산화물(indium-tin-oxide, ITO)와 같은 임의의 적절한 재료로 제조될 수 있다. The
이러한 제1전극(30)은 p형 전극일 수 있으나, 상기 반도체층(20)의 배치에 따라 n형 전극이 될 수도 있다.The
상기 반사전극은 반도체층(20)에서 발생된 빛이 효과적으로 발산될 수 있도록 반사하는 역할을 하며, 은(Ag) 또는 알루미늄(Al)과 기타 높은 반사도를 가지는 물질을 이용하여 형성한다.The reflective electrode serves to reflect the light emitted from the
상기 제1전극(30)의 상측에는 이후 적층될 금속층(50, 60)의 결합을 용이하게 하기 위한 결합금속(seed metal: 40)이 적층된다.On the upper side of the
상기 결합금속(40)은 티타늄(Ti), 백금(Pt), 금(Au), 니켈(Ni), 알루미늄(Al) 중 어느 하나를 이용하거나, 또는 이들의 합금을 이용한다.The
그런 후에, 상기 결합금속(40) 위에 이후에 수행될 레이저 리프트 오프 공정에 의하여 전해지는 충격을 완화하기 위한 충격 완화층(50)이 형성된다.Thereafter, an
이러한 충격 완화층(50)은 도 7에서 도시하는 바와 같이, 상기 결합금속(40)과 순서를 달리하여 형성될 수도 있다. 즉, 제1전극(30) 위에 충격 완화층(50)이 형성되고, 그 위에 결합금속(40)이 층으로 형성될 수 있는 것이다.As shown in FIG. 7, the
다시 도 5의 경우로 설명하면, 이후에 상기 충격 완화층(50) 위에 금속 지지부(60)를 형성한다. 이러한 금속 지지부(60)는 Cu, Ni, Au와 같은 금속을 이용하여 도금(electro plating)과 같은 방법으로 형성한다.Referring back to the case of FIG. 5, a
상기 충격 완화층(50)은 상기 금속 지지부(60)로 사용되는 금속보다 연성이 우수하여 레이저 리프트 오프 공정에서 발생하는 충격을 흡수하여, 이러한 충격이 반도체층(20)에 영향을 미치거나, 금속층 간의 결합에 손상이 발생하는 것을 방지한다.The
이러한 충격 완화층(50)은 In, Sn, Ag, Au, Pt, Al 등과 같은 금속이나, 이들의 합금을 이용할 수 있으며, 그 두께는 대략 1 ~ 10㎛ 정도면 적당할 것이다.The
이와 같이, 발광 소자 구조가 완성되면, 레이저 리프트 오프 공정을 통하여 기판(10)을 분리한다.As such, when the light emitting device structure is completed, the
이때, 상기한 바와 같이, 레이저 리프트 오프 공정에서 발생하는 열적 스트레스나, 질소 가스의 유입 등에 의한 충격은 상기 충격 완화층(50)에서 흡수하게 된다.In this case, as described above, the impact caused by the thermal stress generated in the laser lift-off process, the inflow of nitrogen gas, or the like is absorbed by the
따라서, 이러한 충격이 제1전극(30), 결합금속(40), 금속 지지부(60) 간의 결합에 손상이 가해지는 것을 방지하고, 또한 충격이 반도체층(20)에 전달되는 것을 방지하는 것이다.Therefore, the impact is prevented from damaging the coupling between the
이와 같이, 기판(10)이 분리되면, 이 기판(10)이 분리된 반도체층(20)의 면에 제2전극(70)을 형성하고, 개개의 소자로 분리하여 도 6과 같은 상태가 된다.As described above, when the
상기 제2전극(70)은 n형 전극일 수 있으나, 상기 반도체층(20)의 배치에 따라 p형 전극이 될 수도 있다.The
이와 같은 개개의 소자를 패키징하면 발광 소자가 완성되는 것이다.When such individual elements are packaged, the light emitting element is completed.
도 7의 경우는 상기한 바와 같이, 충격 완화층(50)이 제1전극(30)에 결합된 상태를 도시하고 있으며, 이때, 충격 완화층(50)은 상기 제1전극(30)과 동일한 폭 으로 형성될 수 있다.In the case of FIG. 7, the
그 외의 공정은 상기 도 5의 경우와 동일하며, 이후에 레이저 리프트 공정을 통하여 기판(10)을 분리하고, 이 기판(10)이 분리된 반도체층(20) 면에 제2전극(70)을 형성하며 도 8과 같은 상태로 개개의 소자가 완성된다.Other processes are the same as those of FIG. 5, after which the
도 9에서는, 기판(10)에 반도체층(20)을 형성하고, 이후 제1전극(30)을 형성한 후에, 패시베이션층(80)을 형성하여 소자를 제작하는 상태를 나타내고 있다.In FIG. 9, the
이러한 패시베이션층(80)은 유전체를 이용하여 형성하며, 반도체층(20)을 보호하고, 이러한 반도체층(20)과 그 외측에 형성되는 결합금속(40)을 절연시키는 역할을 한다.The
상기 제1전극(30)이 형성된 후에, 이러한 제1전극(30)과 패시베이션층(80)의 측부를 덮도록 충격 완화층(50)이 형성되고, 이들 충격 완화층(50)과 패시베이션층(80)을 덮도록 결합금속(40)이 적층된다.After the
그런 후에, 상기 결합금속(40)을 덮도록 금속 지지부(60)를 형성하면 도 9와 같은 상태가 된다.Subsequently, when the
이때, 상기 금속 지지부(60)는 반도체층(20) 사이를 전체적으로 매우게 되며, 이와 같은 경우에는, 상기 금속 지지부(60)를 형성하기 이전에, 트렌치 식각한 부위에 포토 레지스트와 같은 물질로 포스트(도시되지 않음)를 형성하여, 추후에 기판(10)을 분리한 후, 개개의 소자로 분리할 경우에 용이하게 분리할 수 있도록 할수도 있다.In this case, the
이와 같은 방법으로 소자를 제작하면, 도 10과 같은 상태로 개개의 소자가 완성되는 것이다.When the device is manufactured in this manner, the individual devices are completed in the state as shown in FIG.
한편, 도 11과 같이, 충격 완화층(50)을 결합금속(40)의 외측에 형성할 수도 있다. 즉, 상기 충격 완화층(50)은 결합금속(40)과 금속 지지부(60)의 사이에 위치하게 되며, 그 외의 구조는 도 9의 경우와 동일하다.On the other hand, as shown in Figure 11, the
이후에, 위의 경우와 마찬가지로 레이저 리프트 오프 공정을 이용하여 기판(10)을 분리하게 되고, 이 분리된 면에 제2전극(70)을 형성하고, 개개의 소자로 분리하면 도 12와 같은 상태가 되는 것이다.Subsequently, the
상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.The above embodiment is an example for explaining the technical idea of the present invention in detail, and the present invention is not limited to the above embodiment, various modifications are possible, and various embodiments of the technical idea are all protected by the present invention. It belongs to the scope.
이상과 같은 본 발명은 레이저 리프트 오프 공정을 수행하여 기판을 분리하는 과정에서 발생하는 순간적인 충격 및 스트레스를 충격 완화층에서 흡수하여, 이러한 충격 및 스트레스에 의하여 발생하는 GaN 박막에서 발생할 수 있는 크랙을 최소화하고, 금속층간의 접촉성을 개선함으로써, 소자의 안정성을 확보하며, 전극의 오믹 특성을 유지할 수 있고, 금속층과 GaN 박막과의 전기적인 불안정성 요인을 해소하는 효과가 있는 것이다.As described above, the present invention absorbs the instantaneous shock and stress generated in the process of separating the substrate by performing the laser lift-off process in the shock absorbing layer, thereby preventing cracks that may occur in the GaN thin film generated by the shock and stress. By minimizing and improving the contact between the metal layers, it is possible to secure the stability of the device, to maintain the ohmic characteristics of the electrode, and to solve the electrical instability factor between the metal layer and the GaN thin film.
Claims (20)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060024152A KR100774198B1 (en) | 2006-03-16 | 2006-03-16 | LED having vertical structure |
US11/702,679 US7696523B2 (en) | 2006-03-14 | 2007-02-06 | Light emitting device having vertical structure and method for manufacturing the same |
US12/656,612 US8203162B2 (en) | 2006-03-14 | 2010-02-04 | Light emitting device having vertical structrue and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060024152A KR100774198B1 (en) | 2006-03-16 | 2006-03-16 | LED having vertical structure |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070094047A true KR20070094047A (en) | 2007-09-20 |
KR100774198B1 KR100774198B1 (en) | 2007-11-08 |
Family
ID=38687993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060024152A KR100774198B1 (en) | 2006-03-14 | 2006-03-16 | LED having vertical structure |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100774198B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8101958B2 (en) | 2008-11-25 | 2012-01-24 | Lg Innotek Co., Ltd. | Semiconductor light-emitting device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100987986B1 (en) | 2008-07-09 | 2010-10-18 | 서울옵토디바이스주식회사 | Light emitting device and method for fabricating the same |
KR100986963B1 (en) | 2008-07-08 | 2010-10-11 | 서울옵토디바이스주식회사 | Light emitting device and method for fabricating the same |
KR100962898B1 (en) | 2008-11-14 | 2010-06-10 | 엘지이노텍 주식회사 | Semiconductor light emitting device and fabrication method thereof |
USRE48774E1 (en) | 2008-11-14 | 2021-10-12 | Suzhou Lekin Semiconductor Co., Ltd. | Semiconductor light emitting device |
KR101064049B1 (en) | 2010-02-18 | 2011-09-08 | 엘지이노텍 주식회사 | Semiconductor light emitting device and manufacturing method thereof, light emitting device package |
KR101163021B1 (en) | 2010-07-30 | 2012-07-10 | 배정운 | Vertical LED having metal plating layer and manufacturing methode of thesame |
KR20140058020A (en) | 2012-11-05 | 2014-05-14 | 삼성전자주식회사 | Light emitting device and method of fabricating light emitting device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1168158A (en) * | 1997-08-20 | 1999-03-09 | Sanyo Electric Co Ltd | Gallium nitride based compound semiconductor device |
JP3500281B2 (en) | 1997-11-05 | 2004-02-23 | 株式会社東芝 | Gallium nitride based semiconductor device and method of manufacturing the same |
JP3615386B2 (en) | 1998-02-25 | 2005-02-02 | 三洋電機株式会社 | Semiconductor device and manufacturing method thereof |
JP3765457B2 (en) | 1999-01-08 | 2006-04-12 | 豊田合成株式会社 | Semiconductor element |
-
2006
- 2006-03-16 KR KR1020060024152A patent/KR100774198B1/en active IP Right Review Request
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8101958B2 (en) | 2008-11-25 | 2012-01-24 | Lg Innotek Co., Ltd. | Semiconductor light-emitting device |
Also Published As
Publication number | Publication date |
---|---|
KR100774198B1 (en) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9812531B2 (en) | Light emitting device having vertical structure and package thereof | |
US7112456B2 (en) | Vertical GaN light emitting diode and method for manufacturing the same | |
US9324904B2 (en) | Semiconductor light emitting device and light emitting apparatus | |
JP5237570B2 (en) | Vertical light emitting device manufacturing method | |
US7696523B2 (en) | Light emitting device having vertical structure and method for manufacturing the same | |
KR100774198B1 (en) | LED having vertical structure | |
JP2009541989A (en) | Vertical light emitting device and manufacturing method thereof | |
KR20090032207A (en) | Gan type light emitting diode device and method of manufacturing the same | |
JP2012114184A (en) | Light-emitting diode | |
JP2008300621A (en) | Semiconductor light-emitting element and its manufacturing method | |
EP2346096A1 (en) | Semiconductor light-emitting element, manufacturing method, and light-emitting device | |
KR100774196B1 (en) | Method of manufacturing light emitting device having vertical structure | |
KR100638825B1 (en) | Vertical structure semiconductor light emitting device and method for manufacturing the same | |
KR101209026B1 (en) | Method of manufacturing LED having vertical structure | |
KR20090115902A (en) | Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
KR100762093B1 (en) | Method of manufacturing and packaging LED having vertical structure | |
KR100710394B1 (en) | Method of manufacturing led having vertical structure | |
KR101252558B1 (en) | Method for making LED having vertical topology | |
KR20090032212A (en) | Nitride semiconductor light emitting device for flip-chip | |
KR100820822B1 (en) | Method of manufacturing and packaging LED having vertical structure | |
KR20090103217A (en) | Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
J204 | Invalidation trial for patent | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20110930 Effective date: 20121030 |
|
J121 | Written withdrawal of request for trial | ||
FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140924 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 10 |