JP2008294416A - スパッタリング成膜方法、電子デバイスの製造方法及びスパッタリング装置 - Google Patents

Abstract

【課題】基板を回転させながら斜方よりスパッタ成膜するスパッタリング装置において、高精度な設計・制御が要求されるスタック構造を決める作業に適した成膜技術を提供する。より具体的には、基板の一方向で膜厚が一定の傾斜率で分布している堆積膜が得られる成膜技術を提供する。
【解決手段】基板１０の被成膜面に対してターゲット４，５を傾斜して配置し、基板１０を面内で回転させながら成膜するスパッタリング成膜方法は、成膜開始から基板１０が３６０°×ｎ＋１８０°（ｎは０を含む自然数）回転した時点で成膜を終了する。
【選択図】図４

Description

本発明は、半導体装置の製造工程などにおいて薄膜を成膜するためのスパッタリング成膜方法、電子デバイスの製造方法及びスパッタリング装置に関する。

現在、ＬＳＩのさらなる高速化、低消費電力化を実現するため、半導体微細化技術の開発が急激に進められている。従来のトランジスタでは、ゲート絶縁膜にシリコン酸化窒化膜、電極には多結晶シリコン膜が用いられてきた。また、拡散層の低抵抗化やコンタクト抵抗の低減のためにシリコンと金属の化合物であるシリサイドの利用が行われていた。

しかしながら近年、ゲート絶縁膜の薄膜化によるリーク電流増大及び多結晶シリコンのわずかな表面空乏化に起因する電流駆動力低下を抑制するため、メタルゲート電極とＨｉｇｈ−ｋゲート絶縁膜を組み合わせたトランジスタ技術の開発が進められている。また、半導体デバイスの微細化に伴い、新規なシリサイド材料の探索が進められている。

このような状況の中で、主に開発に必要な高精度で設計・制御可能なメタル／Ｈｉｇｈ−ｋゲートスタック作製技術とシリサイド作成技術の確立が望まれていた。

半導体装置等における薄膜の成膜方法としては、例えばスパッタリング装置が挙げられる（特許文献１参照）。従来のマルチカソードタイプのスパッタリング装置の一例を図１に示す。

このような装置を使用して半導体等で膜厚設計を行う場合、傾斜した膜厚を成膜する必要がある。従来において、この傾斜した膜厚を有する成膜を行うため、図１に示す従来の装置を用い、ターゲットを基板と非平行に配置して、基板を固定して、いわゆる斜めスパッタを行うことにより、実現していた。こうして得られたハフニウム膜の積層膜の膜厚分布を、図２に示す。さらに、例えば、異なる二種類の材質からなる積層膜を成膜する場合は、図２に示す一層目の上に、一層目の最も厚い箇所が二層目の最も薄い箇所になるように特定点を決めて二層目を同様に成膜するという手法が採られていた。こうして得られたハフニウム膜とタンタル膜との積層膜の膜厚分布を、図３に示す。
特開２００５−８９４３号公報

しかしながら、このような成膜方法を行った場合、各層の単層での膜厚分布は、図２に示すように、膜厚の等しい箇所を結んだ等高線が弧状となってしまい、一方向のみ一定の膜厚傾斜を持つ膜を得ることが困難であった。従って、図３に示すように、基板平面上の二方向で膜厚の傾斜を有する膜を積層した場合、必然的にその膜厚分布は十分に満足できるものが得られなかった。

このように、例えば、メタル／Ｈｉｇｈ−ｋゲートスタックのような積層膜が数ｎｍオーダーの薄膜作製技術の場合、積層した膜の膜厚制御が不十分であるため、積層した個々の膜厚に不正確さが生じる。その結果、高精度な設計・制御が要求されるスタック構造を決める作業に支障が生じてしまうことがあった。

本発明は、上記の課題を鑑み、基板を回転させながら斜方よりスパッタ成膜するスパッタリング装置において、高精度な設計・制御が要求されるスタック構造を決める作業に適した成膜技術を提供することを目的とする。より具体的には、基板の一方向で膜厚が一定の傾斜率で分布している堆積膜が得られる成膜技術を提供することを目的とする。

上記の目的を達成する本発明に係るスパッタリング成膜方法は、
基板の被成膜面に対してターゲットを傾斜して配置し、該基板を面内で回転させながら成膜するステップと、
成膜開始から所定のタイミングで成膜を終了するステップと、を備え、
前記成膜を終了するステップは、基板が３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）回転したタイミングで成膜を終了することを特徴とする。

あるいは、本発明に係る電子デバイスの製造方法は、
基板の被成膜面に対してターゲットを傾斜して配置し、該基板を面内で回転させながら成膜し、成膜開始から基板が３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）回転したタイミングで成膜を終了する第１のステップと、
前記第１のステップにより成膜された膜を評価する第２のステップと、
前記第２のステップで評価された条件により、電子デバイスを製造する第３のステップと、
を有することを特徴とする。

あるいは、本発明に係るスパッタリング装置は、基板の被成膜面に対してターゲットを傾斜して配置し、該基板を面内で回転させながら成膜するスパッタリング装置であって、
前記基板を回転させる回転駆動手段と、
前記回転駆動手段の回転角度を検出する回転角度検出手段と、
前記回転角度検出手段により成膜開始から３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）の回転を検出した時に、成膜動作を停止する制御手段と、
を有することを特徴とする。

あるいは、本発明に係るスパッタリング装置は、基板の被成膜面に対してターゲットを傾斜して配置し、該基板を面内で回転させながら成膜するスパッタリング装置であって、
前記基板を回転させる回転駆動手段と、
前記ターゲットと前記基板の間に配置されたシャッタと、
前記シャッタを開閉駆動する開閉駆動手段と、
前記回転駆動手段の回転角度を検出する回転角度検出手段と、
前記回転角度検出手段により、成膜開始したときから３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）の回転を検出した時に、前記シャッタ駆動手段を駆動させ、前記シャッタを閉じる制御手段と、
を有することを特徴とする。

本発明によれば、基板の一方向に対して一定の膜厚の傾斜率を持った膜を成膜することができるため、異なる二層の積層体を形成する場合には、膜厚の傾斜方向を調整することで、良好な膜厚分布の積層体を形成することができる。よって、例えば、電子デバイス等で異なる薄膜を積層して最適な膜厚の設計を行う場合でも、各膜厚を一定の傾斜率で制御することができ、信頼性の高い積層体が提供される。

あるいは、本発明の成膜方法によれば、例えば、二元系材料からなるデバイス構造の設計を行う場合でも、信頼性が高く、高精度に設計・制御が可能となる。

あるいは、本発明の製造方法によれば、この一定の傾斜率で分布している堆積膜を使用し、デバイスの薄膜積層構造を決める作業の効率を高め、電子デバイスの生産効率を大幅に改善することが可能になる。

まず、図１を参照して、従来のマルチカソードタイプのスパッタリング装置について説明する。従来の図１の装置において、成膜チャンバ１の真空容器２の天井部３には、二つのターゲット４，５が設けられている。これらのターゲット４，５は、天井部３において傾斜した状態で取り付けられている。成膜チャンバ１の底面部の中央には、回転駆動機構６によって回転自在に設けられた基板ホルダ７が配置され、基板ホルダ７上には基板１０が水平状態を保って搭載されている。従って、基板１０は成膜時に基板ホルダ７の回転によって面内で回転状態となる。

真空容器２の底部には排気ポート８が設けられ、排気ポート８から排気が行われるように、排気ポート８には排気管を介して排気装置９が接続されている。排気装置９による排気動作によって真空容器２の内部は所要の真空状態、好ましくは１０^―６Ｐａ以下の圧力レベルに保持される。排気装置９としては、具体的には、例えば、メインバルブを介して連結されたメインポンプ（クライオポンプもしくはターボ分子ポンプ）と、荒引きバルブを介して連結されたドライポンプを含んだ構成となっている。

成膜チャンバ１の真空容器２の内部では、ターゲット４，５のいずれかを選択的にスパッタリングするために、放電を発生させ、プラズマを生成する。放電を発生させる放電ガス（プロセスガスまたはスパッタガス）として、ガス供給部１１から、例えば、Ａｒガスが導入される。ガス供給部１１の設置箇所は、図示された箇所に限定されるものではない。

真空容器２の天井部３において、ターゲット４，５はそれぞれ、下方で水平に配置された基板１０の上面（被成膜面）に対して所定角度を向く位置に配置されている。

ターゲット４，５は、基板１０の被成膜面に対して傾斜して配置されているため、ターゲット４，５の表面の法線は、基板１０の被成膜面の法線に対して所定の角度だけ傾斜している。即ち、ターゲット４，５から基板１０に向かうスパッタ粒子は基板１０に対して斜方より入射することになる。

図１において、ターゲット４，５の各々にはＤＣ電源１２が接続され、ＤＣ電源１２からターゲット４，５のいずれかに選択的に所定の電圧が印加される。即ち、ターゲット４，５はカソード部を構成している。ターゲット４、５に接続される電源はDC電源に限定されるものではなく、たとえば13.56MHｚを供給するRF電源であっても良い。

さらに、ターゲット４，５の背部には、磁石ユニット１３が配置されている。係る磁石ユニット１３は、電磁石、永久磁石、或いは、これらの組み合わせでも良い。磁石ユニット１３によって、ターゲット４，５の内側表面上に特定の磁界分布が形成される。

二つのターゲット４，５のいずれか一方を用いてスパッタリング成膜を行う時には、ＤＣ電源１２と磁石ユニット１３により、必要なターゲットを所定電圧に保持し、且つ、ターゲット表面上に所定の磁界分布を形成する。これにより、低圧力放電式のスパッタリングを行うことができる。

二つのターゲット４，５と基板１０との間には、回転自在に設けられたシャッタ機構１４が配置され、シャッタ機構１４の開閉動作によって、二つのターゲット４，５のうちスパッタリング成膜に使用されるターゲットが選択される。シャッタ機構１４には、従来より知られた任意の機構を用いることができる。係る構成によって、基板１０に対して、スパッタリングされたターゲット物質（成膜物質）の斜方入射が実現する。

本発明の成膜方法は、図４に示す、マルチカソードタイプのスパッタリング装置を用いて実施することができる。係る装置を用いた場合の本発明の成膜工程を説明する。

図４を参照して、本発明の成膜方法を実施しうるマルチカソードタイプのスパッタリング装置について説明する。

図４は、本発明の成膜方法を実施しうるマルチカソードタイプのスパッタリング装置の概略構成を示す図である。

図４に示すスパッタリング装置は、図１に示す従来のスパッタリング装置に、成膜開始から基板１０が３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）回転したタイミング（時点）で成膜を終了するための制御システムが追加されている。具体的には、図４に示すスパッタリング装置には、基板１０を回転させる回転駆動機構６、シャッタ機構１４を開閉駆動する開閉駆動部２３、回転駆動機構６の回転角度を検出する回転角度検出部２１、回転角度検出部２１により３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）の回転を検出した時に、開閉駆動部２３を駆動させ、シャッタ機構１４を閉じる制御部２２が追加されている。

回転角度検出部２１は、回転駆動機構６の回転軸に等間隔に放射線状に配置されたスリットを光学センサー等で検知する事により、回転角度を高精度に検出し、その検出信号を、コンピュータ等の演算部（制御部２２）に出力する。またシャッタの開閉駆動部２３は、回転角度検出部２１により検出された回転角度が３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）である場合に、サーボモータを駆動して、外部の制御信号によりシャッタを開あるいは閉の位置に駆動する。演算部（制御部２２）が所定の回転を検出した後、シャッタ駆動機構に閉の制御信号を送ることにより、所定の基板回転位置でのシャッタの閉動作を実現する。

なお、制御部２２は、回転角度検出部２１により３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）の回転を検出した時に、成膜動作を停止するように構成してもよい。この場合、具体的には、制御部２２は、ターゲット４，５に接続されたＤＣ電源１２に、ターゲット４，５への電圧印加を停止する。

図４に示す装置において、本発明により成膜を行う場合、成膜チャンバ１の真空容器２内を所定の低圧レベルに減圧し、シャッタ機構１４でターゲット４，５のいずれかを選択し、放電ガスを導入してスパッタリングを行い、基板１０の被成膜面に所定の膜が堆積される。この時、基板１０は成膜開始から終了まで面内で３６０°×ｎ＋１８０°（ｎは０を含む自然数）回転するものとする。具体的には、基板１０の周縁部にスパッタリングの開始点として、例えばノッチを付けておき、ノッチが所定の位置を通過した時点を開始点としてスパッタリングを開始し、ノッチが開始点から１８０°回転した位置を終了点としてスパッタリングを終了する。この場合、基板は１８０°のみ回転した場合でも、また、１周（３６０°）以上、複数回転してから１８０°追加して回転した場合のどちらでもかまわない。

尚、本発明により二層以上の積層膜を成膜する場合には、一層目で得られた膜の最も薄い領域に二層目の膜の最も厚い領域が積層されるように基板１０のノッチ位置を確定して二層目のスパッタリングを行う。いずれのスパッタリングにおいても、スパッタリング開始から終了までの基板の回転は１８０°とする。なお、上述した基板の回転１８０°は、厳密に１８０°を意味するものではなく、実質的に半回転するものを含む。例えば３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）を満たせばよい。

（実施例１）
図４のスパッタリング装置を用いてハフニウムの単層膜を成膜した。

基板ホルダ７に基板１０としてφ２００ｍｍＳｉウエハを搭載し、真空容器２の内部を０．０２Ｐａに減圧する。そして、シャッタ機構１４によりハフニウムターゲットを選択し、放電ガスとしてＡｒガスを４４．６ｍｇ／ｍｉｎで真空容器２内に導入し、スパッタリングを行った。

この時、ウエハの周縁部にノッチを付けて開始点とし、開始点が所定の位置を通過する時点をスパッタリング開始とし、ノッチが位置から周方向に半周した時点でスパッタリングを終了した。ウエハの回転速度は２ｒｐｍであった。また、ハフニウム膜の膜厚は基板１０の中心で１０ｎｍとなるように、ターゲットへの投入電力は１００Ｗとした。

得られたハフニウム膜の膜厚分布を偏光解析法（Ｅｌｉｐｓｏｍｅｔｒｙ）で測定した結果を図５に示す。図中の円の下方周縁部にノッチが形成されており、ノッチを通る基板１０との接線と、基板１０上の平行方向（接線と略直交する方向）に膜厚が一定の傾斜率で堆積し、膜厚の等しい箇所を結んだ等高線が、それぞれ平行な直線になっている状態が確認された。

（実施例２）
図４のスパッタリング装置を用いてハフニウム膜とタンタル膜との積層膜を成膜した。

実施例１で成膜したハフニウム膜の最も膜厚の薄い領域に、タンタル膜の最も厚い領域が積層されるように、ウエハのノッチ位置を確定し、シャッタ機構１４でタンタルターゲットを選択し、Ａｒガスを４４．６ｍｇ／ｍｉｎ導入してスパッタリングを行った。タンタル膜の膜厚はウエハ中心で１０ｎｍとなるように、ターゲットへの投入電力は１００Ｗとした。これにより、ハフニウム膜上にタンタル膜が積層された積層膜が得られた。

得られた積層膜の膜厚分布を偏光解析法で測定した結果を図６に示す。膜厚分布は、ハフニウム膜、タンタル膜共に膜厚に傾斜を持たせて積層しているにも関わらず、±０．４２％と非常に良好な値が得られた。

即ち、ハフニウム膜上のタンタル膜も基板の一方向に対して一定の膜厚の傾斜率を持っているため、ハフニウム膜の上にタンタル膜を積層した場合でも、良好な膜厚分布が得られた。よって、例えば電子デバイス等で異なる薄膜を積層して最適な膜厚の設計を行う場合でも、各膜厚を一定の傾斜率で制御することができ、信頼性の高い積層体が提供される。

（比較例１）
図１に示す従来のスパッタリング装置を用いて、ハフニウムの単層膜及びハフニウム膜とタンタル膜との積層膜を作成した。作成したハフニウム膜と、ハフニウム膜とタンタル膜との積層膜の膜厚分布を偏光解析法で測定した結果を図２，図３に示す。図２に示すように、一層目のハフニウム膜の膜厚分布においては、膜厚が等しい箇所を結んだ等高線が弧状となった。この傾向は二層目のタンタル膜でも同様に現れるため、積層体の膜厚は、図３に示すように、４方向に傾斜を有する複雑な分布となってしまった。また、本例の積層膜の膜厚分布は±３．８０％であった。

（実施例３）
次に、図を参照して、本発明に適用できる電子デバイスの製造方法について説明する。

図７は、実施例３の電子デバイス製造方法を示すフロー図である。図８は、実施例３で用いたMOSトランジスタ７７を示す概略構成図である。図９は、実施例３で用いた各製造工程におけるMOSトランジスタ７７の概略構成図である。

図８に示すMOSトランジスタのゲート電極７３とゲート電極への配線７１との間に、ゲート電極７３と配線７１との接触抵抗を低減するために、Ni、Ptとシリコンの化合物７５（化合物７５を以下、NiPtシリサイド膜７５という）を設ける必要がある。MOSトランジスタ７７上に形成されるNiおよびPtの二層膜（ＮｉＰｔ膜７２）における最適なNiとPtの混合割合は、半導体デバイスの使用温度や動作電圧等の動作環境、あるいはゲート電極の寸法等半導体デバイスの設計要件により異なるため、デバイスにより最適な混合割合を決定する必要がある。この決定を行うにあたり、以下のような手順で行う。

＜第１のステップ＞
図７のステップＳ１０１において、傾斜した膜厚を有する堆積膜を成膜する。まず、半導体ウエハ上に、ポリシリコン電極（ゲート電極）７３とその両側に配置したＳｉＮ膜７４を持つMOSトランジスタ７７を（図９の９Ａ）、６箇所に並べて配置した評価用ウエハＷ（図１０）を準備した。

その後、評価用ウエハ上に、傾斜した膜厚を有するＮｉ膜を堆積させる。この場合、図４に示すスパッタリング製造装置を用いて、評価用ウエハの被成膜面に対してターゲットを傾斜して配置し、基板を面内で回転させながら斜方より成膜して、成膜開始から基板が３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）回転した時点で成膜を終了する。図１１に示す評価用ウエハＷのように、６箇所に配置したMOSトランジスタ７７上にそれぞれ、９．２０、９．１０、９．００、８．９０、８．８０（ｎｍ）と傾斜した膜厚をもつNi薄膜を作成した。

この時、ウエハの回転速度は２ｒｐｍであった。また、Ni膜の膜厚は、基板１０の中心で１０ｎｍとなるように、ターゲットへの投入電力は１００Ｗとした。この際、真空容器２に導入するＡｒガスの流量は、８９．３ｍｇ／ｍｉｎとした。

傾斜した膜厚をもつＮｉ薄膜上にさらにPt薄膜を成膜する。この時、ノッチが、Ｎｉ成膜開始時のさらに180度周方向に回転した時点をスパッタリング開始とし、ノッチが開始位置から周方向に半周した時点でスパッタリングを終了した。この方法によりNi膜の最も膜厚の薄い領域に、Pt膜の最も厚い領域が積層される。つまり、０．８０、０．９０、１．００、１．１０、１．２０（ｎｍ）、傾斜した膜厚をもつＰｔ薄膜を、前述した９．２０、９．１０、９．００、８．９０、８．８０（ｎｍ）と傾斜した膜厚をもつNi薄膜上に積層する。こうして、MOSトランジスタ７７上にNiおよびPtの二層膜（ＮｉＰｔ膜７２）が出来る（図９の９Ｂ）。

＜第２のステップ＞
図７に示すステップＳ１０２において、先のステップＳ１０１で形成されたNiおよびPtの二層膜（ＮｉＰｔ膜７２）に後処理を行う。

具体的には、二層膜（ＮｉＰｔ膜７２）の半導体ウエハをアニール処理し、半導体ウエハ上に成膜されたＮｉＰｔ膜７２及びポリシリコン電極（ゲート電極）７３を化学的に反応させることにより、図９の９Ｃに示すようにNiPtシリサイド膜７５を形成した。

さらに、ＮｉＰｔ膜７２はSiO_２ ７４とは高温環境下であっても化学反応を起こさないことを利用し、図９の９Ｃに示すようにSiO₂ ７４上にあって未反応のＮｉＰｔ膜７２を、図９の９Ｄに示すように硫酸と過酸化水素混合液で除去し、NiPtシリサイド膜７５を作成した。なお、未反応のＮｉＰｔ膜７２を除去する溶液は硫酸と過酸化水素混合液に限定されるものではなく、たとえば硫酸と塩酸の混合液等でも良い。

ステップＳ１０３においては、このようにして出来たNiPtシリサイド膜７５のうち、NiおよびPtの二層膜について、ウエハ面内での膜厚で蛍光X線分析法により測定し、ウエハ面内におけるNiおよびPtの膜厚比、すなわち混合比を測定した。測定した結果を、図１１に示す。

ステップＳ１０４においては、以上の工程により形成されたNiPtシリサイド膜７５上に電極を形成し、各膜厚のトランジスタの接触抵抗を測定・評価した。

この結果、NiPtシリサイド膜７５の接触抵抗は、Ni9nm、Pt1nmの膜厚部分において最低値を示し、他の膜厚部分ではこれより高い抵抗値を示した。上記の評価手順により、半導体デバイスに適用されるNiとPtの混合比は９：１であることが示された。このようにして、MOSトランジスタのゲート電極と、ゲート電極への配線との接触抵抗を低減するために、最適な膜厚比（混合比）を決定することができた。

＜第３のステップ＞
次に、ステップＳ１０５において上記評価工程により決定した、最適な膜厚比でＮｉ膜とＰｔ膜を成膜し、半導体デバイスの作成方法を説明する。

この場合、Ｎｉターゲットを用いて、前述したMOSトランジスタ７７上に９ｎｍの膜厚をスパッタ成膜する。この場合、図４で示すような、基板とターゲットを非平行に配置したスパッタ成膜装置を用いた場合、基板を回転させながら成膜を行い、成膜開始から基板が３６０°×ｎ＋＋α（ｎは０を含む自然数、−１０°＜α＜１０°）回転した時点で成膜を終了する。こうして、９ｎｍのＮｉ平坦膜を作成した。

次に、Ｐｔターゲットを用いて、１ｎｍの膜厚をスパッタ成膜する。この場合、図４で示すように、基板とターゲットを非平行に配置したスパッタ成膜装置を用いた場合、基板を回転させながら成膜を行い、成膜開始から基板が３６０°×ｎ＋α（ｎは０を含む自然数、−１０°＜α＜１０°）回転した時点で成膜を終了する。こうして、１ｎｍのＰｔ平坦膜を作成した。このようにして、９ｎｍのＮｉ平坦膜と１ｎｍのＰｔ平坦膜が積層された、薄膜積層体（電子デバイス）が完成する。

なお、ここで、第３のステップで使用できる条件はこれに限ったものではなく、膜厚分布などの仕様が、必要とされる仕様を満たす条件であれば良い。

また、第３のステップで電子デバイスの製造に使用する装置は、図４に示す装置に限るものではなく、作成する電子デバイスの製造に必要とされる仕様の膜を目的とする基板上に作成することができる装置であれば良い。必要とされる仕様とは、例えば基板面内での膜厚分布、抵抗値分布、不純物密度などのことである。また、半導体デバイスの製造に使用できる図４以外の装置とは、具体的には例えば基板に対してターゲットが平行に設置されているスパッタリング装置を用いても良い。その必要とされる仕様を満たせていれば、基板は成膜中に回転しても良いし、回転していなくても構わない。またさらに、第３のステップで半導体デバイスの製造に使用できる装置は、膜質の違いの観点からはスパッタリング装置を使用することができれば望ましいが、しかし前述のように必要とされる仕様を満たすものであれば良いので、ＡＬＤやＣＶＤ等の成膜メカニズムの異なる装置を使用することも可能である。すなわち、先に説明したように第１のステップで基板に対して傾斜して設置したターゲットを用いて傾斜した分布を持つ薄膜積層体をスパッタリングで形成したのち、第２のステップで決定した条件を用い、第３のステップにおいて半導体デバイスを製造するためにＡＬＤやＣＶＤなど他の方式の装置を使用することも可能である。

このような傾斜した膜厚を、評価し、評価した条件により薄膜を作成するという３つの工程を経て、電子デバイスを作製することにより、スループット、生産効率を大幅に改善することができる。すなわち、傾斜膜を利用することにより、一つの薄膜で、複数の膜厚を評価できるので、膜厚毎に異なる膜を作成し、評価する手間を省略することができる。

図１は、従来のマルチカソードタイプのスパッタリング装置の一例の概略構成図である。 図２は、従来技術及び比較例１で成膜したハフニウム膜の積層膜の膜厚分布を示す図である。 図３は、従来技術及び比較例１で成膜したハフニウム膜のタンタル膜との積層膜の膜厚分布を示す図である。 図４は、本発明の成膜方法を実施しうるマルチカソードタイプのスパッタリング装置の一例の概略構成図である。 図５は、実施例１で成膜したハフニウム膜の膜厚分布を示す図である。 図６は、実施例２で成膜したハフニウム膜とタンタル膜との積層膜の膜厚分布を示す図である。 図７は、実施例３のデバイス製造方法を示すフロー図である。 図８は、実施例３で用いたMOSトランジスタを示す概略構成図である。 図９は、実施例３で用いたMOSトランジスタの製造工程を示す図である。 図１０は、実施例３で用いた評価用ウエハを示す図である。 図１１は、実施例３で用いた評価用ウエハ上に傾斜膜を作成した図である。

符号の説明

１ 成膜チャンバ
２ 容器
３ 天井部
４，５ ターゲット
６ 回転駆動機構
７ 基板ホルダ
８ 排気ポート
９ 排気装置
１０ 基板
１１ ガス供給部
１２ ＤＣ電源
１３ 磁石ユニット
１４ シャッタ機構
２１ 回転角度検出部
２２ 制御部
２３ 開閉駆動部

Claims (8)

1. スパッタリング成膜方法であって、
   基板の被成膜面に対してターゲットを傾斜して配置し、該基板を面内で回転させながら成膜するステップと、
   成膜開始から所定のタイミングで成膜を終了するステップと、を備え、
   前記成膜を終了するステップは、基板が３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）回転したタイミングで成膜を終了することを特徴とするスパッタリング成膜方法。
2. 前記αは、α＝０であることを特徴とする請求項１に記載のスパッタリング成膜方法。
3. 電子デバイスの製造方法であって、
   基板の被成膜面に対してターゲットを傾斜して配置し、該基板を面内で回転させながら成膜し、成膜開始から基板が３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）回転したタイミングで成膜を終了する第１のステップと、
   前記第１のステップにより成膜された膜を評価する第２のステップと、
   前記第２のステップで評価された条件により、電子デバイスを製造する第３のステップと、
   を有することを特徴とする電子デバイスの製造方法。
4. 前記αは、α＝０であることを特徴とする請求項３に記載の電子デバイスの製造方法。
5. 基板の被成膜面に対してターゲットを傾斜して配置し、該基板を面内で回転させながら成膜するスパッタリング装置であって、
   前記基板を回転させる回転駆動手段と、
   前記回転駆動手段の回転角度を検出する回転角度検出手段と、
   前記回転角度検出手段により成膜開始から３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）の回転を検出した時に、成膜動作を停止する制御手段と、
   を有することを特徴とするスパッタリング装置。
6. 前記αは、α＝０であることを特徴とする請求項５に記載のスパッタリング装置。
7. 基板の被成膜面に対してターゲットを傾斜して配置し、該基板を面内で回転させながら成膜するスパッタリング装置であって、
   前記基板を回転させる回転駆動手段と、
   前記ターゲットと前記基板の間に配置されたシャッタと、
   前記シャッタを開閉駆動する開閉駆動手段と、
   前記回転駆動手段の回転角度を検出する回転角度検出手段と、
   前記回転角度検出手段により、成膜開始したときから３６０°×ｎ＋１８０°＋α（ｎは０を含む自然数、−１０°＜α＜１０°）の回転を検出した時に、前記シャッタ駆動手段を駆動させ、前記シャッタを閉じる制御手段と、
   を有することを特徴とするスパッタリング装置。
8. 前記αは、α＝０であることを特徴とする請求項７に記載のスパッタリング装置。

Images