JP2008289136A - Video signal processing device, integrated circuit, and imaging apparatus - Google Patents

Video signal processing device, integrated circuit, and imaging apparatus Download PDF

Info

Publication number
JP2008289136A
JP2008289136A JP2008101795A JP2008101795A JP2008289136A JP 2008289136 A JP2008289136 A JP 2008289136A JP 2008101795 A JP2008101795 A JP 2008101795A JP 2008101795 A JP2008101795 A JP 2008101795A JP 2008289136 A JP2008289136 A JP 2008289136A
Authority
JP
Japan
Prior art keywords
signal processing
analog
video signal
unit
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008101795A
Other languages
Japanese (ja)
Inventor
Keiichi Tsumura
敬一 津村
Shinji Yamamoto
真嗣 山本
Kenji Nakamura
研史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008101795A priority Critical patent/JP2008289136A/en
Priority to US12/103,434 priority patent/US20080259214A1/en
Publication of JP2008289136A publication Critical patent/JP2008289136A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a video signal processing device that can reduce power consumption within an analog signal processing unit, not only during an invalid frame period of a video signal but also during a blanking period within a valid frame period, thus enabling further reduction in power consumption. <P>SOLUTION: The video signal processing device that performs signal processing on an analog video signal inputted from the outside includes an analog signal processing unit 104, including a CDS/AGC unit 101 that samples the analog video signal and amplifies the sampled analog video signal; and an ADC unit 102, that converts the analog video signal outputted from the CDS/AGC unit 101 into a digital video signal, and a timing control unit 105, that controls the analog signal processing unit 104 to switch between operating mode and standby mode. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、アナログ映像信号に対して信号処理を施す映像信号処理装置に関し、特に、デジタルスチルカメラ、ビデオカメラ等の撮像装置における映像信号処理に関する。   The present invention relates to a video signal processing apparatus that performs signal processing on an analog video signal, and more particularly to video signal processing in an imaging apparatus such as a digital still camera or a video camera.

従来、デジタルスチルカメラ、ビデオカメラといった撮像装置において、撮像素子から映像信号が出力される有効フレーム期間には後段のアナログ信号処理部を動作させ、映像信号が出力されない無効フレーム期間にはアナログ信号処理部を停止させることで低消費電力化を図る技術がある(特許文献1参照)。   Conventionally, in an imaging apparatus such as a digital still camera or a video camera, an analog signal processing unit in the subsequent stage is operated during an effective frame period in which a video signal is output from an image sensor, and analog signal processing is performed during an invalid frame period in which no video signal is output. There is a technique for reducing power consumption by stopping the unit (see Patent Document 1).

特許文献1の撮像装置におけるアナログ信号処理部404について、図8を用いて説明する。アナログ信号処理部404は、CDS(相関二重サンプリング)/AGC(アナログ利得制御)部401、ADC部402、アナログクランプ部403を備え、タイミング制御部405から入力される制御信号による制御を受ける。タイミング制御部405は、OB(OpticalBlack;黒基準)期間を示すOBクランプ信号S404とパワー制御信号S406を出力する。撮像素子(図示しない)から出力されたアナログ映像信号S401がCDS/AGC部401に入力されると、アナログクランプ部403は、OBクランプ信号S404が示す期間でのアナログ映像信号のOB値(黒基準レベル)が目標値に合うようにCDS/AGC部401でのアナログ映像信号のレベル制御を行うためのクランプ電圧S405をCDS/AGC部401に出力する。このようにしてOB補正が施されたアナログ映像信号S402は、ADC部402に入力され、デジタル映像信号S403としてアナログ信号処理部404の外部に出力される。タイミング制御部405から出力されるパワー制御信号S406は、有効フレーム期間においてはアナログ信号処理部404の電源をON、無効フレーム期間においてはOFFさせる。このように、アナログ信号処理部404への電源供給を制御することにより低消費電力化を行う。
特開2001−145029号公報
An analog signal processing unit 404 in the imaging apparatus of Patent Document 1 will be described with reference to FIG. The analog signal processing unit 404 includes a CDS (correlated double sampling) / AGC (analog gain control) unit 401, an ADC unit 402, and an analog clamp unit 403, and is controlled by a control signal input from the timing control unit 405. The timing control unit 405 outputs an OB clamp signal S404 and a power control signal S406 indicating an OB (Optical Black; black reference) period. When the analog video signal S401 output from the image sensor (not shown) is input to the CDS / AGC unit 401, the analog clamp unit 403 displays the OB value (black reference) of the analog video signal in the period indicated by the OB clamp signal S404. The clamp voltage S405 for controlling the level of the analog video signal in the CDS / AGC unit 401 is output to the CDS / AGC unit 401 so that the level) matches the target value. The analog video signal S402 subjected to the OB correction in this way is input to the ADC unit 402, and is output to the outside of the analog signal processing unit 404 as a digital video signal S403. The power control signal S406 output from the timing control unit 405 turns on the power of the analog signal processing unit 404 during the valid frame period and turns off during the invalid frame period. In this manner, power consumption is reduced by controlling power supply to the analog signal processing unit 404.
JP 2001-145029 A

特許文献1の撮像装置では無効フレーム期間にアナログ信号処理部404を停止することにより低消費電力化が行える。しかしながら、アナログ信号処理部404の間欠制御はフレーム単位で行われており、有効フレームにおけるアナログ信号処理が不要な期間、例えばブランキング期間(垂直消去期間および水平消去期間)における機能停止/動作の制御は行われていないために、低消費電力化の点で十分ではない。   In the imaging apparatus of Patent Document 1, power consumption can be reduced by stopping the analog signal processing unit 404 during the invalid frame period. However, the intermittent control of the analog signal processing unit 404 is performed in units of frames, and the function stop / operation control in a period in which the analog signal processing in the effective frame is unnecessary, for example, a blanking period (vertical erasing period and horizontal erasing period). Is not sufficient in terms of low power consumption.

ここで、ブランキング期間においてもアナログ信号処理部404への電源供給をOFFすることで、さらなる低消費電力化を図ろうとすることも考え得る。ところが、特許文献1の技術では、アナログ信号処理部404への電源をOFFからONに切り替える際、アナログ信号処理部404が安定して動作させられる電位に回復するまでの予備動作時間が必要である。そのため、ブランキング期間の開始時にアナログ信号処理部404への電源供給を停止すると、アナログ信号処理部404が正常動作を再開させる前にブランキング期間が終了してしまい、次の有効期間が始まってしまうという問題がある。つまり、特許文献1のような電源のON/OFF制御による省電力化では、ブランキング期間における消費電力の削減は困難であり、これ以上の低消費電力化を図ることができないという問題がある。   Here, it may be possible to further reduce power consumption by turning off the power supply to the analog signal processing unit 404 even during the blanking period. However, in the technique of Patent Document 1, when the power to the analog signal processing unit 404 is switched from OFF to ON, a preliminary operation time is required until the analog signal processing unit 404 recovers to a potential at which it can be stably operated. . Therefore, if power supply to the analog signal processing unit 404 is stopped at the start of the blanking period, the blanking period ends before the analog signal processing unit 404 resumes normal operation, and the next effective period begins. There is a problem of end. That is, in the power saving by the power ON / OFF control as in Patent Document 1, it is difficult to reduce the power consumption in the blanking period, and there is a problem that the power consumption cannot be further reduced.

本発明では、映像信号の無効フレーム期間だけでなく、有効フレーム期間内のブランキング期間においてもアナログ信号処理部での消費電力を削減し、これによって更なる低消費電力化を図ることを可能にした低消費電力な映像信号処理装置および撮像装置等を提供することを目的とする。   In the present invention, the power consumption in the analog signal processing unit is reduced not only in the invalid frame period of the video signal but also in the blanking period within the valid frame period, thereby further reducing power consumption. It is an object of the present invention to provide a low power consumption video signal processing device, an imaging device, and the like.

本発明の映像信号処理装置および撮像装置では、アナログ信号処理部の機能停止をパワーダウンではなくスタンバイ状態への切り替えによって実現する。すなわち、アナログ信号処理部に供給される電源電圧やアナログ信号処理部の内部電圧は保持したまま、機能(アナログ信号処理という動作)を停止させることによりアナログ信号処理部で消費する電力を低減させる。これにより、スタンバイ状態/動作状態の遷移は電源ON/OFFの切り替えに比べて高速に行えるため、無効フレーム期間だけでなく、有効フレームのブランキング期間においても遅延を発生させることなくアナログ信号処理部の機能停止/動作の切り替えが可能になり、更なる低消費電力化が図られる。   In the video signal processing device and the imaging device of the present invention, the function stop of the analog signal processing unit is realized by switching to the standby state instead of powering down. That is, the power consumed by the analog signal processing unit is reduced by stopping the function (operation called analog signal processing) while maintaining the power supply voltage supplied to the analog signal processing unit and the internal voltage of the analog signal processing unit. As a result, the transition of the standby state / operation state can be performed at a higher speed than the switching of the power ON / OFF, so that the analog signal processing unit does not generate a delay not only in the invalid frame period but also in the blanking period of the effective frame. It is possible to switch between the function stop / operation and further reduce power consumption.

つまり、本発明に係る映像信号処理装置は、外部から入力されるアナログ映像信号に対して信号処理を施す映像信号処理装置であって、前記アナログ映像信号に対してサンプリングと増幅を行うCDS/AGC部と、前記CDS/AGC部から出力されるアナログ映像信号をデジタル映像信号に変換するAD変換部とを有するアナログ信号処理部と、前記アナログ信号処理部を動作させるかスタンバイ状態にさせるかを切り替える制御を行うタイミング制御部とを備えることを特徴とする。これにより、アナログ信号処理が不要な場合に、アナログ信号処理部への電源をOFFするのではなく、スタンバイ状態にするので、極めて短い時間であるブランキング期間においても電力消費を削減できる。   That is, the video signal processing apparatus according to the present invention is a video signal processing apparatus that performs signal processing on an analog video signal that is input from the outside, and is a CDS / AGC that performs sampling and amplification on the analog video signal. And an analog signal processing unit having an AD conversion unit that converts an analog video signal output from the CDS / AGC unit into a digital video signal, and switching the analog signal processing unit between operating and a standby state And a timing control unit that performs control. Thereby, when the analog signal processing is unnecessary, the power supply to the analog signal processing unit is not turned off but is set in the standby state, so that power consumption can be reduced even in a blanking period which is an extremely short time.

ここで、前記アナログ信号処理部はさらに、前記アナログ映像信号の黒基準レベルを一定にするためのクランプ電圧を出力するアナログクランプ部を有し、前記CDS/AGC部は、前記クランプ電圧に基づいて、前記アナログ映像信号に対してサンプリングと増幅を行う構成としてもよいし、前記アナログ信号処理部はさらに、前記AD変換部から出力されるデジタル映像信号に対して黒基準期間での値をサンプリングすることにより、前記黒基準レベルを一定にするためのデジタル黒基準補正値を求める黒基準補正部を備え、前記アナログ信号処理部はさらに、前記黒基準補正部で求められたデジタル黒基準補正値をアナログ黒基準補正値に変換するDA変換部を有し、前記アナログクランプ部は、前記DA変換部から出力されるデジタル黒基準補正値に基づいて、前記クランプ電圧を出力する構成としてもよい。アナログ信号処理部の構成要素が追加された場合であっても、スタンバイ状態による低消費電力化は可能だからである。   Here, the analog signal processing unit further includes an analog clamp unit that outputs a clamp voltage for making the black reference level of the analog video signal constant, and the CDS / AGC unit is based on the clamp voltage. The analog video signal may be sampled and amplified, and the analog signal processing unit may further sample a value in a black reference period for the digital video signal output from the AD conversion unit. A black reference correction unit for obtaining a digital black reference correction value for making the black reference level constant, and the analog signal processing unit further calculates the digital black reference correction value obtained by the black reference correction unit. A DA converter for converting to an analog black reference correction value, and the analog clamp unit is a digital output from the DA converter. Based on the black reference correction value may be configured to output the clamp voltage. This is because even when components of the analog signal processing unit are added, it is possible to reduce power consumption in the standby state.

より詳しくは、前記アナログ信号処理部は、前記スタンバイ状態においては、内部信号を保持したまま、アナログ信号処理を停止する。そのために、例えば、前記アナログ信号処理部は、前記スタンバイ状態における内部信号の保持として、当該アナログ信号処理部に供給される電源電圧、前記アナログクランプ部から出力されるクランプ電圧、前記AD変換部の内部で発生する参照電圧、および、前記DA変換部の内部で発生する参照電圧の少なくとも一つを保持する。あるいは、前記アナログ信号処理部は、前記スタンバイ状態においては、CDS/AGC部、AD変換部、アナログクランプ部およびDA変換部への電源の供給を切断することなくクロックの供給を切断する。   More specifically, the analog signal processing unit stops the analog signal processing while holding the internal signal in the standby state. For this purpose, for example, the analog signal processing unit holds the internal signal in the standby state, the power supply voltage supplied to the analog signal processing unit, the clamp voltage output from the analog clamp unit, the AD conversion unit At least one of a reference voltage generated inside and a reference voltage generated inside the DA converter is held. Alternatively, in the standby state, the analog signal processing unit cuts off the clock supply without cutting off the power supply to the CDS / AGC unit, the AD conversion unit, the analog clamp unit, and the DA conversion unit.

これにより、前記タイミング制御部は、前記アナログ映像信号の1フレーム期間で複数回、前記アナログ信号処理部がスタンバイ状態となるように、前記制御を行うことができる。また、前記タイミング制御部は、前記アナログ映像信号の無効フレーム期間と、前記アナログ映像信号の有効フレーム期間におけるブランキング期間とにおいて、前記アナログ信号処理部がスタンバイ状態となるように、前記制御を行うこともできる。   Accordingly, the timing control unit can perform the control so that the analog signal processing unit is in a standby state a plurality of times in one frame period of the analog video signal. In addition, the timing control unit performs the control so that the analog signal processing unit is in a standby state during an invalid frame period of the analog video signal and a blanking period in the effective frame period of the analog video signal. You can also.

なお、本発明は、以上のような映像信号処理装置として実現できるだけでなく、以上のような構成を備える映像信号処理装置を搭載したLSI等の半導体集積回路として実現したり、レンズと、前記レンズを透過した光をアナログ映像信号に変換する撮像素子と、前記撮像素子から出力されるアナログ映像信号に対して信号処理を施す上記のような映像信号処理装置とを備えるデジタルカメラ等の撮像装置として実現することもできる。   The present invention can be realized not only as the video signal processing apparatus as described above, but also as a semiconductor integrated circuit such as an LSI or the like equipped with the video signal processing apparatus having the above configuration, the lens, and the lens. As an imaging device such as a digital camera comprising: an image sensor that converts light transmitted through the image sensor into an analog video signal; and a video signal processor as described above that performs signal processing on the analog video signal output from the image sensor It can also be realized.

フレーム単位でのアナログ信号処理部の動作/停止にとどまらず、1フレームよりも短い期間、例えば有効フレームのブランキング期間にもアナログ信号処理部を停止させることにより、さらなる低消費電力を実現した映像信号処理装置を提供できる。また、そのような映像信号処理装置を搭載した低消費電力なLSI、および撮像装置を提供できる。   Not only the operation / stop of the analog signal processing unit in units of frames, but also a video that realizes even lower power consumption by stopping the analog signal processing unit during a period shorter than one frame, for example, a blanking period of an effective frame. A signal processing device can be provided. Further, it is possible to provide a low power consumption LSI and an imaging apparatus equipped with such a video signal processing apparatus.

特に、撮像装置を備える電池駆動の携帯型機器が普及してきた今日において、本発明は、携帯型機器の消費電力をさらに低減することができ、その実用的価値は極めて高い。   In particular, in the present day when battery-driven portable devices equipped with an imaging device have become widespread, the present invention can further reduce the power consumption of portable devices, and its practical value is extremely high.

以下、本発明の実施の形態について図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1の実施の形態)
まず、本発明の第1の実施の形態における映像信号処理装置について説明する。
(First embodiment)
First, the video signal processing apparatus according to the first embodiment of the present invention will be described.

図1は、本実施の形態における映像信号処理装置の構成を表わす図である。この映像信号装置は、外部(撮像素子)から入力されるアナログ映像信号に対してノイズ除去、増幅およびA/D変換等の信号処理を施すLSI等の半導体集積回路であり、アナログ信号処理部404とタイミング制御部405とを備える。   FIG. 1 is a diagram showing a configuration of a video signal processing apparatus according to the present embodiment. This video signal device is a semiconductor integrated circuit such as an LSI that performs signal processing such as noise removal, amplification, and A / D conversion on an analog video signal input from the outside (imaging device). And a timing control unit 405.

アナログ信号処理部104は、CCDやMOSセンサに代表される撮像素子から出力されるアナログ映像信号S101に対して各種信号処理を施してデジタル映像信号S103を出力する回路であり、CDS/AGC部101、ADC部102、アナログクランプ部103を備えている。   The analog signal processing unit 104 is a circuit that performs various kinds of signal processing on an analog video signal S101 output from an image sensor represented by a CCD or MOS sensor and outputs a digital video signal S103. The CDS / AGC unit 101 ADC section 102 and analog clamp section 103 are provided.

CDS/AGC部101は、アナログ映像信号S101に対してサンプリングと増幅を行うための2つの回路、つまり、CDSとAGCからなる。CDSは、入力されたアナログ映像信号S101が示す撮像素子のリセットレベルと画素レベルの差のサンプリングを行うことでリセットノイズの影響を抑える相関二重サンプリング回路である。AGCは、CDSからの出力信号に対して、その大きさに応じた増幅を行う可変ゲインアンプとして機能するアナログゲイン制御回路である。   The CDS / AGC unit 101 includes two circuits for sampling and amplifying the analog video signal S101, that is, CDS and AGC. The CDS is a correlated double sampling circuit that suppresses the influence of reset noise by sampling the difference between the reset level of the image sensor indicated by the input analog video signal S101 and the pixel level. The AGC is an analog gain control circuit that functions as a variable gain amplifier that amplifies the output signal from the CDS according to the magnitude thereof.

タイミング制御部105は、OB期間を示すOBクランプ信号S104と、アナログ信号処理部104を動作させるかスタンバイ状態にさせるかを切り替えるための制御信号である(つまり、スタンバイ期間を示す)スタンバイ信号S106を生成し、各々の信号をアナログ信号処理部104に出力する。なお、スタンバイ期間とは、アナログ信号処理が不要な期間であり、本実施の形態では、撮像素子からアナログ映像信号が出力されないフレーム期間である無効フレーム期間と、撮像素子からアナログ映像信号が出力されているフレーム期間である有効フレーム期間におけるブランキング期間である。無効フレーム期間は、低速フレームレートの映像信号を生成するためにフレームを一定間隔で間引いたり、断続的な撮影をしたり、ユーザに指示されたときにだけ撮影したりするために発生するフレーム期間である。ブランキング期間には、図2に示されるように、垂直ブランキング期間と水平ブランキング期間とが含まれる。また、OB期間は、図2に示されるように、撮像素子から黒基準の信号が出力される期間であり、垂直OB期間と水平OB期間とが含まれる。   The timing control unit 105 receives an OB clamp signal S104 indicating an OB period and a standby signal S106 that is a control signal for switching between operating the analog signal processing unit 104 or setting the standby state (that is, indicating a standby period). And outputs each signal to the analog signal processing unit 104. Note that the standby period is a period in which analog signal processing is not required. In this embodiment, an invalid frame period, which is a frame period in which no analog video signal is output from the image sensor, and an analog video signal is output from the image sensor. It is a blanking period in an effective frame period which is a frame period. The invalid frame period is a frame period that occurs when frames are thinned at regular intervals to generate a video signal with a low frame rate, intermittent shooting is performed, or shooting is performed only when instructed by the user. It is. As shown in FIG. 2, the blanking period includes a vertical blanking period and a horizontal blanking period. Further, as shown in FIG. 2, the OB period is a period in which a black reference signal is output from the image sensor, and includes a vertical OB period and a horizontal OB period.

アナログクランプ部103は、CDS/AGC部101から出力されるアナログ映像信号S102の黒基準レベルを一定にするためのクランプ電圧を出力する回路であり、具体的には、OBクランプ信号S104が示す期間でのOB値が目標値に合うように、CDS/AGC部101でのアナログ映像信号のレベル制御を行うためのクランプ電圧S105をCDS/AGC部101に出力する。これにより、OB補正が施されたアナログ映像信号S102は、ADC部102に入力される。   The analog clamp unit 103 is a circuit that outputs a clamp voltage for making the black reference level of the analog video signal S102 output from the CDS / AGC unit 101 constant, specifically, a period indicated by the OB clamp signal S104. The clamp voltage S105 for controlling the level of the analog video signal in the CDS / AGC unit 101 is output to the CDS / AGC unit 101 so that the OB value at 1 matches the target value. As a result, the analog video signal S102 subjected to the OB correction is input to the ADC unit 102.

ADC部102は、入力されたアナログ映像信号S102をデジタル映像信号S103に変換し、アナログ信号処理部104の外部に出力する。   The ADC unit 102 converts the input analog video signal S102 into a digital video signal S103, and outputs it to the outside of the analog signal processing unit 104.

上記構成の映像信号処理装置において、アナログ信号処理部104の機能停止は次の様に実現される。撮像素子からアナログ映像信号S101が出力されない無効期間、すなわちアナログ信号処理が不要な期間(本実施の形態では、無効フレーム期間と、有効フレーム期間におけるブランキング期間)が開始するタイミングで、スタンバイ信号S106がタイミング制御部105からアナログ信号処理部104に出力される。スタンバイ信号S106を受けて、アナログ信号処理部104の各ブロック、CDS/AGC部101、ADC部102、アナログクランプ部103は、即座に機能(アナログ信号処理という動作)を停止し、スタンバイ状態に切り替わる。   In the video signal processing apparatus having the above configuration, the function stop of the analog signal processing unit 104 is realized as follows. The standby signal S106 is the timing at which an invalid period in which the analog video signal S101 is not output from the image sensor, that is, a period in which analog signal processing is unnecessary (in this embodiment, an invalid frame period and a blanking period in the valid frame period) starts. Is output from the timing control unit 105 to the analog signal processing unit 104. In response to the standby signal S106, each block of the analog signal processing unit 104, the CDS / AGC unit 101, the ADC unit 102, and the analog clamp unit 103 immediately stop their functions (operation called analog signal processing) and switch to the standby state. .

本実施の形態におけるスタンバイ状態とは、アナログ信号処理部104が内部信号を保持したまま、アナログ信号処理を停止することである。ここで、アナログ信号処理部104は、スタンバイ状態における内部信号の保持として、アナログ信号処理部104に供給される電源電圧、アナログクランプ部103から出力されるクランプ電圧、ADC部102の内部で発生する参照電圧の少なくとも一つを保持する。本実施の形態では、アナログ信号処理部104は、アナログ信号処理部104への電源電圧、電源電圧から作られる上記参照電圧、およびクランプ電圧S105を保持させる。   The standby state in this embodiment means that the analog signal processing unit 104 stops the analog signal processing while holding the internal signal. Here, the analog signal processing unit 104 generates the power supply voltage supplied to the analog signal processing unit 104, the clamp voltage output from the analog clamp unit 103, and the ADC unit 102 as holding of the internal signal in the standby state. Hold at least one of the reference voltages. In the present embodiment, the analog signal processing unit 104 holds the power supply voltage to the analog signal processing unit 104, the reference voltage generated from the power supply voltage, and the clamp voltage S105.

図3は、スタンバイ状態の実現手法の一例を示す図である。ここでは、スタンバイ状態においてアナログ信号処理部104が各ブロック101〜103への電源の供給を切断することなくクロックの供給を切断することが示されている。つまり、アナログ信号処理部104は、スタンバイ信号S106がスタンバイ期間を示す期間においては、電源120から各ブロック101〜103への電源電圧VDDの供給を切断することなく、クロック発振部121と各ブロック101〜103との間に接続されたゲート回路等のスイッチ122を切断することで、各ブロック101〜103へのクロック信号の供給を切断する。   FIG. 3 is a diagram illustrating an example of a method for realizing the standby state. Here, it is shown that the analog signal processing unit 104 cuts off the clock supply without cutting off the power supply to each of the blocks 101 to 103 in the standby state. In other words, the analog signal processing unit 104 does not cut off the supply of the power supply voltage VDD from the power supply 120 to each of the blocks 101 to 103 during the period in which the standby signal S106 indicates the standby period. By disconnecting the switch 122 such as a gate circuit connected to the gates 103 to 103, the supply of the clock signal to each of the blocks 101 to 103 is cut off.

図4は、スタンバイ状態の実現手法の他の一例を示す図である。ここでは、スタンバイ状態においてCDS/AGC部101のAGCが機能(ここでは、増幅)を停止することが示されている。つまり、CDS/AGC部101のAGCは、負荷抵抗130aおよびb、ソースが結合された1対のMOSトランジスタ131aおよびb、定電流源132およびスイッチ133からなる差動増幅回路を有する。スイッチ133は、MOSトランジスタ等であり、スタンバイ信号S106がスタンバイ期間を示す期間において、OFFとなる。このようにして、CDS/AGC部101は、内部回路への電源供給を断つことなく、動作を停止する。   FIG. 4 is a diagram illustrating another example of a method for realizing the standby state. Here, it is shown that the AGC of the CDS / AGC unit 101 stops functioning (here, amplification) in the standby state. That is, the AGC of the CDS / AGC unit 101 has a differential amplifier circuit including load resistors 130a and 130b, a pair of MOS transistors 131a and 131b whose sources are coupled, a constant current source 132, and a switch 133. The switch 133 is a MOS transistor or the like, and is turned off during a period when the standby signal S106 indicates a standby period. In this way, the CDS / AGC unit 101 stops its operation without interrupting the power supply to the internal circuit.

その後、無効期間が終了する直前にスタンバイ信号S106が解除され、アナログ信号処理部104は即座にスタンバイ状態から動作状態へと切り替わる。このスタンバイ状態/動作状態の切り替えは高速に行われるため、映像信号が有効期間に切り替わるタイミングでアナログ信号処理部104の動作を遅延無く再開することができる。有効フレームにおいてブランキングが断続的に複数回発生した場合には、その都度スタンバイ状態/動作状態の切り替えを行う。   Thereafter, immediately before the invalid period ends, the standby signal S106 is canceled, and the analog signal processing unit 104 immediately switches from the standby state to the operating state. Since the switching between the standby state and the operation state is performed at high speed, the operation of the analog signal processing unit 104 can be resumed without delay at the timing when the video signal is switched to the valid period. When blanking occurs intermittently multiple times in the effective frame, the standby state / operating state is switched each time.

図5(a)は、本実施の形態における映像信号処理装置のスタンバイ動作を示すタイミングチャートであり、図5(b)は、従来の装置のスタンバイ動作を示すタイミングチャートである。   FIG. 5A is a timing chart showing the standby operation of the video signal processing apparatus according to this embodiment, and FIG. 5B is a timing chart showing the standby operation of the conventional apparatus.

図5(a)に示されるように、タイミング制御部105から出力されるスタンバイ信号S106は、スタンバイ期間として、無効フレーム期間と、有効フレーム期間のブランキング期間とにおいて、Lowとなる。アナログ信号処理部104は、スタンバイ信号の状態(High/Low)に拘わらず、アナログ信号処理部104への電源電圧、電源電圧から作られる参照電圧、およびクランプ電圧S105を保持させるとともに、スタンバイ信号がLowのときだけ、各ブロック101〜103に供給されるクロック信号を切断したり、アンプ回路における定電流源を切断したりすることで、各ブロック101〜103の動作(アナログ信号処理)を停止させる。   As shown in FIG. 5A, the standby signal S106 output from the timing control unit 105 becomes Low during the invalid frame period and the blanking period of the effective frame period as the standby period. The analog signal processing unit 104 holds the power supply voltage to the analog signal processing unit 104, the reference voltage generated from the power supply voltage, and the clamp voltage S105 regardless of the state of the standby signal (High / Low). Only when it is Low, the operation of each block 101 to 103 (analog signal processing) is stopped by cutting the clock signal supplied to each block 101 to 103 or cutting the constant current source in the amplifier circuit. .

一方、従来の装置によれば、図5(b)に示されるように、スタンバイ信号は、スタンバイ期間として、無効フレーム期間だけにおいてだけLowとなり、その期間だけ、アナログ信号処理部への電源供給が停止される。   On the other hand, according to the conventional apparatus, as shown in FIG. 5B, the standby signal becomes Low only during the invalid frame period as the standby period, and power supply to the analog signal processing unit is performed only during that period. Stopped.

以上より、本実施の形態における映像信号処理装置によれば、無効フレームのみならず有効フレームのブランキング期間もアナログ信号処理部104を機能停止させることができ、さらなる低消費電力化が可能になる。   As described above, according to the video signal processing apparatus in the present embodiment, the analog signal processing unit 104 can be stopped during the blanking period of not only the invalid frame but also the valid frame, thereby further reducing power consumption. .

なお、本実施の形態では、アナログ信号処理部104はアナログクランプ部103を備えたが、本発明に係るアナログ信号処理部は、必ずしも、アナログクランプ部を備えていなくてもよい。アナログクランプ部103の存否に拘わらず、無効フレーム期間だけでなく、有効フレーム期間のブランキング期間においてもアナログ信号処理部をスタンバイ状態にすることで低消費電力化を達成することができるからである。   In the present embodiment, the analog signal processing unit 104 includes the analog clamp unit 103, but the analog signal processing unit according to the present invention does not necessarily include the analog clamp unit. This is because, regardless of the presence or absence of the analog clamp unit 103, low power consumption can be achieved by setting the analog signal processing unit in the standby state not only during the invalid frame period but also during the blanking period of the effective frame period. .

(第2の実施の形態)
次に、本発明の第2の実施の形態における映像信号処理装置について説明する。
(Second Embodiment)
Next, a video signal processing apparatus according to the second embodiment of the present invention will be described.

図6は、本実施の形態における映像信号処理装置の構成を表わす図である。この映像信号装置は、外部(撮像素子)から入力されるアナログ映像信号に対してノイズ除去、増幅およびA/D変換等の信号処理を施すLSI等の半導体集積回路であり、アナログ信号処理部204とタイミング制御部205とOB補正部206とを備える。図6に示すような構成の本実施の形態における映像信号処理装置においても、第1の実施の形態と同様の低消費電力化が可能である。   FIG. 6 is a diagram illustrating the configuration of the video signal processing apparatus according to the present embodiment. This video signal device is a semiconductor integrated circuit such as an LSI that performs signal processing such as noise removal, amplification, and A / D conversion on an analog video signal input from the outside (imaging device). And a timing control unit 205 and an OB correction unit 206. Also in the video signal processing apparatus according to the present embodiment configured as shown in FIG. 6, it is possible to reduce the power consumption as in the first embodiment.

アナログ信号処理部204は、CCDやMOSセンサに代表される撮像素子から出力されるアナログ映像信号S201に対して各種信号処理を施してデジタル映像信号S203を出力する回路であり、CDS/AGC部201、ADC部202、アナログクランプ部203、DAC部207を備えている。   The analog signal processing unit 204 is a circuit that performs various kinds of signal processing on the analog video signal S201 output from an image sensor represented by a CCD or a MOS sensor and outputs a digital video signal S203, and the CDS / AGC unit 201. ADC section 202, analog clamp section 203, and DAC section 207.

CDS/AGC部201は、第1の実施の形態におけるCDS/AGC部101と同じ機能を有し、アナログ映像信号S201に対して相関二重サンプリングをした後に、増幅し、増幅後の信号をアナログ映像信号S202として出力する。   The CDS / AGC unit 201 has the same function as the CDS / AGC unit 101 in the first embodiment, and after performing correlated double sampling on the analog video signal S201, the amplified signal is analogized. The video signal S202 is output.

ADC部202は、第1の実施の形態におけるADC部102と同じ機能を有し、CDS/AGC部201から出力されたアナログ映像信号S202をデジタル信号に変換し、デジタル映像信号S203としてOB補正部206に出力する。   The ADC unit 202 has the same function as the ADC unit 102 in the first embodiment, converts the analog video signal S202 output from the CDS / AGC unit 201 into a digital signal, and converts the analog video signal S202 into a digital video signal S203 as an OB correction unit. It outputs to 206.

タイミング制御部205は、第1の実施の形態と同様に、OB期間を示すOBクランプ信号S204とスタンバイ期間を示すスタンバイ信号S206とを生成するが、本実施の形態では、OBクランプ信号S204をOB補正部206に、スタンバイ信号S206をアナログ信号処理部204に出力する。   As in the first embodiment, the timing control unit 205 generates an OB clamp signal S204 indicating an OB period and a standby signal S206 indicating a standby period. In this embodiment, the timing control unit 205 generates an OB clamp signal S204 as an OB. The standby signal S206 is output to the correction unit 206 to the analog signal processing unit 204.

OB補正部206は、ADC部202からのデジタル映像信号S203が入力されると、OBクランプ信号S204が示す期間の映像信号が予め与えられたOBレベル目標値S210が示すOB値に合うようOB補正値を算出し、算出したOB補正値をデジタルOB補正値S208として出力する。   When the digital video signal S203 from the ADC unit 202 is input, the OB correction unit 206 performs OB correction so that the video signal in the period indicated by the OB clamp signal S204 matches the OB value indicated by the OB level target value S210 given in advance. A value is calculated, and the calculated OB correction value is output as a digital OB correction value S208.

DAC部207は、D/A変換器であり、OB補正部206から出力されたデジタルOB補正値S208をアナログOB補正値S209に変換し、アナログクランプ部203にフィードバックさせる。   The DAC unit 207 is a D / A converter, converts the digital OB correction value S208 output from the OB correction unit 206 into an analog OB correction value S209, and feeds it back to the analog clamp unit 203.

アナログクランプ部203は、基本的には第1の実施の形態におけるアナログクランプ部103と同じ機能を有するが、本実施の形態では、DAC部207から出力されたアナログOB補正値S209をもとに、OBクランプ信号S204が示す期間のOB値が目標値に合うようにCDS/AGC部201でのアナログ映像信号のレベル制御を行う。   The analog clamp unit 203 basically has the same function as the analog clamp unit 103 in the first embodiment. However, in this embodiment, the analog clamp unit 203 is based on the analog OB correction value S209 output from the DAC unit 207. The CDS / AGC unit 201 controls the level of the analog video signal so that the OB value in the period indicated by the OB clamp signal S204 matches the target value.

CDS/AGC部201から出力されたアナログ映像信号S202はADC部202でデジタル映像信号S203に変換され、出力される。ADC部202から出力されたデジタル映像信号S203は、OB補正部206介して、補正後のデジタル映像信号S207として出力される。   The analog video signal S202 output from the CDS / AGC unit 201 is converted into a digital video signal S203 by the ADC unit 202 and output. The digital video signal S203 output from the ADC unit 202 is output as a corrected digital video signal S207 via the OB correction unit 206.

上記構成では、OBレベルに対してアナログクランプ部203によるアナログ的調整と、OB補正部206によるデジタルなOBレベル微調整が可能なため、より高精度なOBレベル制御が可能になる。   In the above-described configuration, analog adjustment by the analog clamp unit 203 and digital OB level fine adjustment by the OB correction unit 206 are possible with respect to the OB level, so that OB level control with higher accuracy is possible.

上記構成の映像信号処理装置において、アナログ信号処理部204の機能停止は次の様に実行される。撮像素子からアナログ映像信号S201が出力されない無効期間、すなわちアナログ信号処理が不要な期間(本実施の形態では、無効フレーム期間と、有効フレーム期間におけるブランキング期間)が開始するタイミングで、スタンバイ信号S206がタイミング制御部205からアナログ信号処理部204に出力される。スタンバイ信号S206を受けて、アナログ信号処理部204の各ブロック、CDS/AGC部201、ADC部202、アナログクランプ部203、DAC部207は、即座に機能(アナログ信号処理という動作)を停止し、スタンバイ状態に切り替わる。   In the video signal processing apparatus having the above configuration, the function stop of the analog signal processing unit 204 is executed as follows. The standby signal S206 is the timing at which an invalid period in which the analog video signal S201 is not output from the image sensor, that is, a period in which analog signal processing is unnecessary (in this embodiment, an invalid frame period and a blanking period in the valid frame period) starts. Is output from the timing control unit 205 to the analog signal processing unit 204. In response to the standby signal S206, each block of the analog signal processing unit 204, the CDS / AGC unit 201, the ADC unit 202, the analog clamp unit 203, and the DAC unit 207 immediately stop the function (operation called analog signal processing) Switch to standby mode.

本実施の形態におけるスタンバイ状態とは、第1の実施の形態と同様に、アナログ信号処理部204が内部信号を保持したまま、アナログ信号処理を停止することである。ここで、アナログ信号処理部204は、スタンバイ状態における内部信号の保持として、アナログ信号処理部204に供給される電源電圧、アナログクランプ部203から出力されるクランプ電圧、ADC部202の内部で発生する参照電圧、DAC部207の内部で発生する参照電圧の少なくとも一つを保持する。本実施の形態では、アナログ信号処理部204は、アナログ信号処理部204への電源電圧、電源電圧から作られる上記参照電圧、およびクランプ電圧S205を保持させる。なお、スタンバイ状態の具体的な実現手法は、第1の実施の形態と同様である。   The standby state in the present embodiment is that the analog signal processing unit 204 stops the analog signal processing while holding the internal signal, as in the first embodiment. Here, the analog signal processing unit 204 generates the power supply voltage supplied to the analog signal processing unit 204, the clamp voltage output from the analog clamp unit 203, and the ADC unit 202 as holding of the internal signal in the standby state. At least one of the reference voltage and the reference voltage generated inside the DAC unit 207 is held. In the present embodiment, the analog signal processing unit 204 holds the power supply voltage to the analog signal processing unit 204, the reference voltage generated from the power supply voltage, and the clamp voltage S205. A specific method for realizing the standby state is the same as that in the first embodiment.

その後、無効期間が終了する直前にスタンバイ信号S206が解除され、アナログ信号処理部204は即座にスタンバイ状態から動作状態へと切り替わる。このスタンバイ状態/動作状態の切り替えは高速に行われるため、映像信号が有効期間に切り替わるタイミングでアナログ信号処理部204の動作を遅延無く再開することができる。有効フレームにおいてブランキングが断続的に複数回発生した場合には、その都度スタンバイ状態/動作状態の切り替えを行う。   Thereafter, immediately before the invalid period ends, the standby signal S206 is canceled, and the analog signal processing unit 204 immediately switches from the standby state to the operating state. Since the switching between the standby state and the operation state is performed at high speed, the operation of the analog signal processing unit 204 can be resumed without delay at the timing when the video signal is switched to the valid period. When blanking occurs intermittently multiple times in the effective frame, the standby state / operating state is switched each time.

以上より、本実施の形態における映像信号処理装置によれば、無効フレームのみならず、有効フレームのブランキング期間もアナログ信号処理部204を機能停止させることができ、さらなる低消費電力化が可能になる。   As described above, according to the video signal processing apparatus in the present embodiment, the analog signal processing unit 204 can be stopped during the blanking period of not only the invalid frame but also the valid frame, thereby further reducing power consumption. Become.

なお、前述の実施の形態はあくまで本発明の一例であり、本発明は、第1および第2の実施の形態に限定されるものではない。上記実施の形態に対して各種変形を施して得られる形態や、上記実施の形態における構成要素を任意に組み合わせて実現される形態も、本発明に含まれる。   The above-described embodiment is merely an example of the present invention, and the present invention is not limited to the first and second embodiments. Forms obtained by making various modifications to the above embodiment and forms realized by arbitrarily combining the components in the above embodiment are also included in the present invention.

たとえば、撮像素子の動作モードや種類毎にOBクランプ信号やOBレベル目標値を設定可能にする手段を設けてもよい。また、アナログ信号処理部をスタンバイ状態にする手段についてはどのように実現されてもよいものとする。   For example, a means for enabling setting of an OB clamp signal and an OB level target value for each operation mode and type of the image sensor may be provided. The means for setting the analog signal processing unit to the standby state may be realized in any way.

以上示したように、本発明によれば、スタンバイ状態においてはアナログ信号処理部の内部の電圧を保持し、高速なスタンバイ状態/動作状態の切り替えを行うことにより、無効フレームのみならず、有効フレームのブランキング期間もアナログ信号処理部を機能停止することができ、従来よりも低消費電力化が図られる。   As described above, according to the present invention, in the standby state, the internal voltage of the analog signal processing unit is held, and the standby frame / operation state is switched at high speed. During the blanking period, the function of the analog signal processing unit can be stopped, and power consumption can be reduced as compared with the conventional case.

なお、本発明は、上記実施の形態のような映像信号処理装置として実現されるだけでなく、デジタルカメラ等の撮像装置として実現することもできる。図7は、第1の実施の形態における映像信号処理装置を搭載し、低消費電力を実現する撮像装置300の構成を示す。この撮像装置300は、第1の実施の形態における映像信号処理装置に加えて、レンズ301、撮像素子302、メモリ303、デジタル信号処理部304および表示装置305を備える。   The present invention can be realized not only as a video signal processing apparatus as in the above-described embodiment but also as an imaging apparatus such as a digital camera. FIG. 7 shows a configuration of an imaging apparatus 300 that mounts the video signal processing apparatus according to the first embodiment and realizes low power consumption. The imaging device 300 includes a lens 301, an imaging element 302, a memory 303, a digital signal processing unit 304, and a display device 305 in addition to the video signal processing device in the first embodiment.

レンズ301は、光を集光する光学素子である。撮像素子302は、レンズ301を透過した光をアナログ映像信号に変換するCCDやC−MOSセンサ等である。メモリ303は、画像を保存するDRAM等である。表示装置305は、画像を表示するLCD(液晶表示装置)等である。デジタル信号処理部304は、アナログ信号処理部104から出力されたデジタル映像信号S103に対して色調整や圧縮等の信号処理を施すことによって画像データを生成し、メモリ303に保存したり、表示装置305に出力したりするDSP(デジタルシグナルプロセッサ)304aと、各構成要素を制御するCPU304bとを有する。   The lens 301 is an optical element that collects light. The imaging element 302 is a CCD, C-MOS sensor, or the like that converts light transmitted through the lens 301 into an analog video signal. The memory 303 is a DRAM or the like that stores images. The display device 305 is an LCD (liquid crystal display device) or the like that displays an image. The digital signal processing unit 304 generates image data by performing signal processing such as color adjustment and compression on the digital video signal S103 output from the analog signal processing unit 104, and stores the image data in the memory 303 or a display device It has a DSP (digital signal processor) 304a that outputs to 305, and a CPU 304b that controls each component.

このような撮像装置300は、無効フレームのみならず、有効フレームのブランキング期間もアナログ信号処理部104を機能停止することができ、従来よりも電力消費が低い。   Such an imaging apparatus 300 can stop the function of the analog signal processing unit 104 not only during the invalid frame but also during the blanking period of the effective frame, and consumes less power than the conventional one.

なお、撮像装置に搭載される映像信号処理装置としては、第1の実施の形態における映像信号処理装置に限られず、第2の実施の形態における映像信号処理装置や、その変形例であってもよいのは言うまでもない。   Note that the video signal processing device mounted on the imaging device is not limited to the video signal processing device in the first embodiment, and may be a video signal processing device in the second embodiment or a modification thereof. Needless to say, it is good.

本発明は、アナログ映像信号に対して信号処理を施す映像信号処理装置やその映像信号処理装置を搭載する撮像装置として、例えば、デジタルスチルカメラ、ビデオカメラ、テレビ、医療用カメラ等の撮像装置全般に有用である。特に、断続的な撮影を行う医療用のカプセルカメラなど、映像信号の無効期間が長い装置における消費電力の低減に有効である。   The present invention relates to a video signal processing device that performs signal processing on an analog video signal and an imaging device that includes the video signal processing device, such as a digital still camera, a video camera, a television, a medical camera, etc. Useful for. In particular, it is effective in reducing power consumption in an apparatus having a long video signal invalid period such as a medical capsule camera that performs intermittent imaging.

第1の実施の形態における映像信号処理装置の構成を示す図The figure which shows the structure of the video signal processing apparatus in 1st Embodiment. ブランキング期間とOB期間を説明する図Diagram explaining blanking period and OB period スタンバイ状態の実現手法の一例を示す図A diagram showing an example of a method for realizing the standby state スタンバイ状態の実現手法の他の一例を示す図The figure which shows another example of the implementation | achievement method of a standby state (a)は第1の実施の形態における映像信号処理装置のスタンバイ動作を示すタイミングチャート、(b)は従来の装置のスタンバイ動作を示すタイミングチャート(A) is a timing chart showing the standby operation of the video signal processing apparatus in the first embodiment, (b) is a timing chart showing the standby operation of the conventional apparatus. 第2の実施の形態における映像信号処理装置の構成を示す図The figure which shows the structure of the video signal processing apparatus in 2nd Embodiment. 第2の実施の形態における撮像装置の構成を示す図The figure which shows the structure of the imaging device in 2nd Embodiment 従来技術のアナログ信号処理部の構成を示す図The figure which shows the structure of the analog signal processing part of a prior art

符号の説明Explanation of symbols

101、201、401 CDS/AGC部
102、202、402 ADC部
103、203、403 アナログクランプ部
104、204、404 アナログ信号処理部
105、205、405 タイミング制御部
120 電源
121 クロック発振部
122、133 スイッチ
130a、130b 負荷抵抗
131a、131b MOSトランジスタ
132 定電流源
206 OB補正部
207 DAC部
300 撮像装置
301 レンズ
302 撮像素子
303 メモリ
304 デジタル信号処理部
304a DSP
304b CPU
305 表示装置
S101、S201、S401 アナログ映像信号
S102、S202、S402 アナログ映像信号(CDS/AGC電圧)
S103、S207、S403 デジタル映像信号
S104、S204、S404 OBクランプ信号
S105、S205、S405 クランプ電圧
S106、S206 スタンバイ信号
S203 デジタル映像信号
S208 デジタルOB補正値
S209 アナログOB補正値
S210 OBレベル目標値
S406 パワー制御信号
101, 201, 401 CDS / AGC unit 102, 202, 402 ADC unit 103, 203, 403 Analog clamp unit 104, 204, 404 Analog signal processing unit 105, 205, 405 Timing control unit 120 Power supply 121 Clock oscillation unit 122, 133 Switch 130a, 130b Load resistance 131a, 131b MOS transistor 132 Constant current source 206 OB correction unit 207 DAC unit 300 Imaging device 301 Lens 302 Imaging element 303 Memory 304 Digital signal processing unit 304a DSP
304b CPU
305 Display device S101, S201, S401 Analog video signal S102, S202, S402 Analog video signal (CDS / AGC voltage)
S103, S207, S403 Digital video signal S104, S204, S404 OB clamp signal S105, S205, S405 Clamp voltage S106, S206 Standby signal S203 Digital video signal S208 Digital OB correction value S209 Analog OB correction value S210 OB level target value S406 Power control signal

Claims (10)

外部から入力されるアナログ映像信号に対して信号処理を施す映像信号処理装置であって、
前記アナログ映像信号に対してサンプリングと増幅を行うCDS/AGC部と、前記CDS/AGC部から出力されるアナログ映像信号をデジタル映像信号に変換するAD変換部とを有するアナログ信号処理部と、
前記アナログ信号処理部を動作させるかスタンバイ状態にさせるかを切り替える制御を行うタイミング制御部と
を備えることを特徴とする映像信号処理装置。
A video signal processing apparatus that performs signal processing on an analog video signal input from the outside,
An analog signal processing unit having a CDS / AGC unit that samples and amplifies the analog video signal; and an AD conversion unit that converts the analog video signal output from the CDS / AGC unit into a digital video signal;
A video signal processing apparatus comprising: a timing control unit that performs control to switch between operating the analog signal processing unit or setting the analog signal processing unit to a standby state.
前記アナログ信号処理部はさらに、前記アナログ映像信号の黒基準レベルを一定にするためのクランプ電圧を出力するアナログクランプ部を有し、
前記CDS/AGC部は、前記クランプ電圧に基づいて、前記アナログ映像信号に対してサンプリングと増幅を行う
ことを特徴とする請求項1記載の映像信号処理装置。
The analog signal processing unit further includes an analog clamp unit that outputs a clamp voltage for making the black reference level of the analog video signal constant.
The video signal processing apparatus according to claim 1, wherein the CDS / AGC unit performs sampling and amplification on the analog video signal based on the clamp voltage.
前記映像信号処理装置はさらに、前記AD変換部から出力されるデジタル映像信号に対して黒基準期間での値をサンプリングすることにより、前記黒基準レベルを一定にするためのデジタル黒基準補正値を求める黒基準補正部を備え、
前記アナログ信号処理部はさらに、前記黒基準補正部で求められたデジタル黒基準補正値をアナログ黒基準補正値に変換するDA変換部を有し、
前記アナログクランプ部は、前記DA変換部から出力されるデジタル黒基準補正値に基づいて、前記クランプ電圧を出力する
ことを特徴とする請求項2記載の映像信号処理装置。
The video signal processing apparatus further obtains a digital black reference correction value for making the black reference level constant by sampling a value in a black reference period for the digital video signal output from the AD converter. Equipped with a black reference correction unit
The analog signal processing unit further includes a DA conversion unit that converts the digital black reference correction value obtained by the black reference correction unit into an analog black reference correction value,
The video signal processing apparatus according to claim 2, wherein the analog clamp unit outputs the clamp voltage based on a digital black reference correction value output from the DA conversion unit.
前記アナログ信号処理部は、前記スタンバイ状態においては、内部信号を保持したまま、アナログ信号処理を停止する
ことを特徴とする請求項3記載の映像信号処理装置。
The video signal processing apparatus according to claim 3, wherein the analog signal processing unit stops the analog signal processing while holding the internal signal in the standby state.
前記アナログ信号処理部は、前記スタンバイ状態における内部信号の保持として、当該アナログ信号処理部に供給される電源電圧、前記アナログクランプ部から出力されるクランプ電圧、前記AD変換部の内部で発生する参照電圧、および、前記DA変換部の内部で発生する参照電圧の少なくとも一つを保持する
ことを特徴とする請求項4記載の映像信号処理装置。
The analog signal processing unit generates a power supply voltage supplied to the analog signal processing unit, a clamp voltage output from the analog clamp unit, and a reference generated inside the AD conversion unit as holding of an internal signal in the standby state. The video signal processing apparatus according to claim 4, wherein at least one of a voltage and a reference voltage generated inside the DA converter is held.
前記アナログ信号処理部は、前記スタンバイ状態においては、CDS/AGC部、AD変換部、アナログクランプ部およびDA変換部への電源の供給を切断することなくクロックの供給を切断する
ことを特徴とする請求項4記載の映像信号処理装置。
In the standby state, the analog signal processing unit cuts off the clock supply without cutting off the power supply to the CDS / AGC unit, the AD conversion unit, the analog clamp unit, and the DA conversion unit. The video signal processing apparatus according to claim 4.
前記タイミング制御部は、前記アナログ映像信号の1フレーム期間で複数回、前記アナログ信号処理部がスタンバイ状態となるように、前記制御を行う
ことを特徴とする請求項1記載の映像信号処理装置。
The video signal processing apparatus according to claim 1, wherein the timing control unit performs the control such that the analog signal processing unit is in a standby state a plurality of times in one frame period of the analog video signal.
前記タイミング制御部は、前記アナログ映像信号の無効フレーム期間と、前記アナログ映像信号の有効フレーム期間におけるブランキング期間とにおいて、前記アナログ信号処理部がスタンバイ状態となるように、前記制御を行う
ことを特徴とする請求項1記載の映像信号処理装置。
The timing control unit performs the control so that the analog signal processing unit is in a standby state in an invalid frame period of the analog video signal and a blanking period in the effective frame period of the analog video signal. 2. The video signal processing apparatus according to claim 1, wherein
請求項1記載の映像信号処理装置を搭載した半導体集積回路。   A semiconductor integrated circuit on which the video signal processing apparatus according to claim 1 is mounted. レンズと、
前記レンズを透過した光をアナログ映像信号に変換する撮像素子と、
前記撮像素子から出力されるアナログ映像信号に対して信号処理を施す請求項1記載の映像信号処理装置と
を備えることを特徴とする撮像装置。
A lens,
An image sensor that converts light transmitted through the lens into an analog video signal;
An image pickup apparatus comprising: the image signal processing apparatus according to claim 1, wherein signal processing is performed on an analog image signal output from the image pickup element.
JP2008101795A 2007-04-17 2008-04-09 Video signal processing device, integrated circuit, and imaging apparatus Pending JP2008289136A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008101795A JP2008289136A (en) 2007-04-17 2008-04-09 Video signal processing device, integrated circuit, and imaging apparatus
US12/103,434 US20080259214A1 (en) 2007-04-17 2008-04-15 Video signal processing device, integrated circuit, and imaging apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007107963 2007-04-17
JP2008101795A JP2008289136A (en) 2007-04-17 2008-04-09 Video signal processing device, integrated circuit, and imaging apparatus

Publications (1)

Publication Number Publication Date
JP2008289136A true JP2008289136A (en) 2008-11-27

Family

ID=40148388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008101795A Pending JP2008289136A (en) 2007-04-17 2008-04-09 Video signal processing device, integrated circuit, and imaging apparatus

Country Status (1)

Country Link
JP (1) JP2008289136A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245880A (en) * 2009-04-07 2010-10-28 Canon Inc Imaging apparatus
US8169512B2 (en) 2009-06-19 2012-05-01 Casio Computer Co., Ltd. Video signal processing circuit, imaging device and video signal processing method
JP2013138523A (en) * 2013-04-11 2013-07-11 Canon Inc Imaging apparatus and control method of the same
JPWO2013168583A1 (en) * 2012-05-11 2016-01-07 ソニー株式会社 IMAGING DEVICE, IMAGING METHOD, ELECTRONIC DEVICE, AND PROGRAM
JP2016040905A (en) * 2014-08-11 2016-03-24 キヤノン株式会社 Imaging apparatus, control method thereof, program and recording medium
WO2020080013A1 (en) * 2018-10-16 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 Imaging device, method of controlling imaging device, and electronic apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196947A (en) * 1998-12-28 2000-07-14 Canon Inc Solid-state image pickup device
JP2001145029A (en) * 1999-11-16 2001-05-25 Toshiba Corp Solid-state image pickup device
JP2001211380A (en) * 2000-01-28 2001-08-03 Fuji Photo Film Co Ltd Electronic camera
JP2002300479A (en) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd Integrated circuit for imaging element
JP2006237685A (en) * 2005-02-22 2006-09-07 Olympus Corp Reference voltage circuit, and solid-state imaging apparatus using the reference voltage circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196947A (en) * 1998-12-28 2000-07-14 Canon Inc Solid-state image pickup device
JP2001145029A (en) * 1999-11-16 2001-05-25 Toshiba Corp Solid-state image pickup device
JP2001211380A (en) * 2000-01-28 2001-08-03 Fuji Photo Film Co Ltd Electronic camera
JP2002300479A (en) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd Integrated circuit for imaging element
JP2006237685A (en) * 2005-02-22 2006-09-07 Olympus Corp Reference voltage circuit, and solid-state imaging apparatus using the reference voltage circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245880A (en) * 2009-04-07 2010-10-28 Canon Inc Imaging apparatus
US8872965B2 (en) 2009-04-07 2014-10-28 Canon Kabushiki Kaisha Image pickup apparatus that can reduce power consumption
US8169512B2 (en) 2009-06-19 2012-05-01 Casio Computer Co., Ltd. Video signal processing circuit, imaging device and video signal processing method
JPWO2013168583A1 (en) * 2012-05-11 2016-01-07 ソニー株式会社 IMAGING DEVICE, IMAGING METHOD, ELECTRONIC DEVICE, AND PROGRAM
JP2013138523A (en) * 2013-04-11 2013-07-11 Canon Inc Imaging apparatus and control method of the same
JP2016040905A (en) * 2014-08-11 2016-03-24 キヤノン株式会社 Imaging apparatus, control method thereof, program and recording medium
WO2020080013A1 (en) * 2018-10-16 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 Imaging device, method of controlling imaging device, and electronic apparatus

Similar Documents

Publication Publication Date Title
US20080259214A1 (en) Video signal processing device, integrated circuit, and imaging apparatus
JP2008289136A (en) Video signal processing device, integrated circuit, and imaging apparatus
US8023027B2 (en) Solid-state imaging device and imaging apparatus utilizing a dynamic bias current for reduced power consumption
JP2005175517A (en) Control method and signal processing method of semiconductor device, and semiconductor device and electronic apparatus
JP2008263379A (en) Photoelectric conversion apparatus and image capturing system
KR100411212B1 (en) Charge transfer device
JP2008085861A (en) Photo detector
JP2011124894A (en) Solid-state image pickup device and method of driving the same
JP2009213106A (en) Solid-state image pickup device
JP2008299216A (en) Imaging apparatus with camera shake correction function
KR102544589B1 (en) Solid-state imaging device, control method and driving method thereof, and electronic device
KR101461152B1 (en) Solid-state image pickup device and camera system
JP2000165758A (en) Image pickup device
JP5247299B2 (en) Optical sensor, photometric device and camera system
JP2010259109A (en) Method of controlling semiconductor device
TWI556647B (en) Method of adaptively reducing power consumption and an image sensor thereof
JP2007104278A (en) Solid-state image pickup device
JP4546223B2 (en) Solid-state imaging device and camera using the solid-state imaging device
US7636120B2 (en) Image-data output device and digital camera
JP2007151170A (en) Solid-state imaging apparatus and image input device
JP2011229010A (en) Video signal processing apparatus, semiconductor integrated circuit and imaging apparatus
JP2006261919A (en) Device and method for processing image signal
US20090045320A1 (en) Method, apparatus and system for a low power imager device
JP2004023442A (en) Image pickup device
JP2008147991A (en) Solid-state imaging apparatus, and electronic equipment with it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009