JP2008281897A - 発光素子回路、並びにその発光素子回路を備える表示装置及び露光装置 - Google Patents

Abstract

【課題】 電源電圧変動の影響を抑制することができる発光素子回路、並びにその発光素子回路を備える表示装置及び露光装置を提供する。
【解決手段】
第１のトランジスタ１０１のソースがデータライン１１１に、そのゲートが第１のゲートライン１１０に、第２のトランジスタ１０２のソースが第１の電源ライン１１３に、そのゲートが第１のトランジスタ１０１のドレインに、第３のトランジスタ１０３のドレインが第２の電源ライン１１４に、そのゲートが第１のゲートライン１１０に、第４のトランジスタ１０４のソースが第１の電源ライン１１３に、そのゲートが第２のゲートライン１１２に、有機ＥＬ素子１０５のアノードが第２のトランジスタ１０２のドレインに、そのカソードが第３のトランジスタ１０３のドレインにそれぞれ接続され、容量素子１０６は、第１のトランジスタ１０１のドレインと第４のトランジスタ１０４のドレインとの間に接続されている。
【選択図】 図２

Description

本発明は、例えば有機エレクトロルミネッセンス（ＥＬ）素子などの自発光素子を具備する発光素子回路、並びにその発光素子回路を備える表示装置及び露光装置に関する。

近年では、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）に代わり、ＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）に対する関心が高まってきている。代表的なＦＰＤとしては、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｐｌａｙ）およびＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）が既に実用化されている。しかし、これらのＦＰＤには、次のような問題点があることが指摘されている。

すなわち、ＬＣＤはそれ自体が非発光であるため、高輝度のバックライトを必要とし、その結果、消費電力が高くなる傾向がある。また、視野角および応答速度に関しても、ＣＲＴと比べて、ＬＣＤは劣っている。他方、ＰＤＰは自発光素子を用いており、しかも、視野角および応答速度についてもＣＲＴと同等以上の性能を有している。しかしながら、ＰＤＰの場合、駆動するために高電圧が必要となるため、低消費電力化を実現することが困難であるという問題がある。

ＬＣＤおよびＰＤＰが上記のような問題を有しているのに対して、有機ＥＬデバイスは、これらの問題を解決しうる可能性がある。そのため、次世代のＦＰＤの候補として、有機ＥＬデバイスを備える表示装置が注目されている。

有機ＥＬデバイスは、通常、次のような方法で作成される。まず、洗浄されたガラス、石英、またはプラスティックなどの支持基板上に、陽極（アノード）を形成し、パターニングを行う。一般的に、陽極としては、仕事関数の大きいＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が選ばれるが、その他の金属であってもよい。陽極の形成には、通常、スパッタ法が用いられる。

このようにして陽極を形成した後、有機ＥＬ層の形成を行う。一般的に、低分子有機ＥＬの場合であれば、真空蒸着法により有機ＥＬ層が形成され、他方、高分子有機ＥＬの場合であれば、スピンコート法またはインクジェット法により形成される。ここで、インクジェット法は、有機ＥＬの塗り分けが必要な場合に選択される。

なお、有機ＥＬ層を形成する前後において、発光効率を高めるために、中間層（インターレイヤー）を形成する場合もある。

有機ＥＬ層の形成後、陰極（カソード）を真空蒸着などによって形成し、封止する。これにより、有機ＥＬデバイスが完成する。

このようにして作成される有機ＥＬデバイスを表示装置に適用する場合、一般的には、有機ＥＬデバイスがマトリクス状に配設される。有機ＥＬデバイスとともに薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を形成し、このＴＦＴによって有機ＥＬを駆動するものをアクティブマトリクス駆動型の表示装置と呼び、ＴＦＴを形成せずに電極のみで駆動するものをパッシブマトリクス駆動型の表示装置と呼ぶ。

アクティブマトリクス駆動の場合、各画素に設けられたＴＦＴによりスイッチングを行うため、クロストークが極めて小さいという利点がある。その一方で、アクティブマトリクス駆動の場合、ＴＦＴの閾値及び移動度等のバラツキに起因して輝度ムラが発生するという欠点がある。そのため、良好な画像表示を実現するためには、この輝度ムラの補償を行う必要が生じる。

輝度ムラの補償には、ＴＦＴを用いて構成されるプログラム回路により電圧プログラムを行うことにより補償を行う内部補償方式（例えば、特許文献１を参照。）と、パネルの外部メモリに輝度データを持たせることにより補償を行う外部補償方式（例えば、特許文献２を参照。）とがある。
特開２００４−３４１４４４号公報 特開平９−３０５１４６号公報

しかしながら、特許文献１に開示されている内部補償方式の表示装置の場合、輝度ムラを補償することができるものの、電圧プログラムを行うシーケンスが入ることになるため、データの書き込みから発光までに長時間を要するという問題がある。表示装置が大型化した場合、データの書き込みに割り当て可能な時間はより少なくなるため、この内部補償方式を採用することは困難となる。

また、特許文献２に開示されている外部補償方式の表示装置の場合、外部メモリを用いて輝度ムラの補正を行うため、電源電圧変動に弱いという問題がある。

本発明は斯かる事情に鑑みてなされたものであり、その目的は、電圧プログラムを行うシーケンスを設けることなく、また、外部メモリなどを設けることなく、電源電圧変動に起因する輝度ムラを防止することができる発光素子回路、及びその発光素子回路を備えるアクティブマトリクス駆動型の表示装置を提供することにある。

また、本発明の他の目的は、その発光素子回路を備えることにより、電源電圧変動の影響を抑制することができる露光装置を提供することにある。

上述した課題を解決するために、本発明の発光素子回路は、供給される電流に応じて発光する発光素子と、前記発光素子にデータ信号を供給するデータラインと、第１及び第２の電源電圧をそれぞれ供給する第１及び第２の電源ラインと、ゲート信号を供給する第１及び第２のゲートラインと、データ信号を保持する容量素子と、第１乃至第４のトランジスタとを備え、前記第１のトランジスタのソース及びドレインの一方が前記データラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、前記第２のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第１のトランジスタのソース及びドレインの他方にそれぞれ接続され、前記第３のトランジスタのソース及びドレインの一方が前記第２の電源ラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、前記第４のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第２のゲートラインにそれぞれ接続され、前記発光素子のアノードが前記第２のトランジスタのソース及びドレインの他方に、そのカソードが前記第３のトランジスタのソース及びドレインの他方にそれぞれ接続され、前記容量素子は、前記第１のトランジスタのソース及びドレインの他方と前記第４のトランジスタのソース及びドレインの他方との間に接続されており、所定の期間において、前記第１のゲートラインにゲート信号が出力されることにより、前記第１のトランジスタ及び前記第３のトランジスタが導通状態とされた後に、前記第２のゲートラインにゲート信号が出力されることにより、前記第４のトランジスタが導通状態とされることによって、前記第２のトランジスタを介して前記発光素子にデータ信号に応じた電流が供給されるように構成されている。

このように構成すると、電源電圧に依存することなく所望の電流を発光素子へ供給することができるため、電源電圧変動の影響を抑制することができる。

本発明の表示装置は、互いに交差するように配列された複数のゲートラインおよび複数のデータラインと、当該複数のゲートラインおよび当該複数のデータラインの交点に対応してそれぞれ配設され、供給される電流に応じて発光する発光素子を具備する発光素子回路と、前記発光素子回路に対して第１及び第２の電源電圧をそれぞれ供給する第１及び第２の電源ラインとを備える表示装置において、前記ゲートラインは第１及び第２のゲートラインで構成され、前記発光素子回路のそれぞれは、前記データラインを介して供給されるデータ信号を保持する容量素子と、第１乃至第４のトランジスタとを更に具備し、前記第１のトランジスタのソース及びドレインの一方が前記データラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、前記第２のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第１のトランジスタのソース及びドレインの他方にそれぞれ接続され、前記第３のトランジスタのソース及びドレインの一方が前記第２の電源ラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、前記第４のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第２のゲートラインにそれぞれ接続され、前記発光素子のアノードが前記第２のトランジスタのソース及びドレインの他方に、そのカソードが前記第３のトランジスタのソース及びドレインの他方にそれぞれ接続され、前記容量素子は、前記第１のトランジスタのソース及びドレインの他方と前記第４のトランジスタのソース及びドレインの他方との間に接続されており、１フレーム期間において、前記第１のゲートラインにゲート信号が出力されることにより、前記第１のトランジスタ及び前記第３のトランジスタが導通状態とされた後に、前記第２のゲートラインにゲート信号が出力されることにより、前記第４のトランジスタが導通状態とされることによって、前記第２のトランジスタを介して前記発光素子にデータ信号に応じた電流が供給されるように構成されている。

このように構成すると、電源電圧変動に起因する輝度ムラを防止することが可能となる。

本発明の露光装置は、ゲート信号を供給する第１及び第２のゲートラインと、データ信号を供給するデータラインと、前記第１及び第２のゲートライン並びに前記データラインと接続され、供給される電流に応じて発光する発光素子をそれぞれ具備する複数の発光素子回路と、前記発光素子回路に対して第１及び第２の電源電圧をそれぞれ供給する第１及び第２の電源ラインとを備える露光装置において、前記発光素子回路のそれぞれは、前記データラインを介して供給されるデータ信号を保持する容量素子と、第１乃至第４のトランジスタとを更に具備し、前記第１のトランジスタのソース及びドレインの一方が前記データラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、前記第２のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第１のトランジスタのソース及びドレインの他方にそれぞれ接続され、前記第３のトランジスタのソース及びドレインの一方が前記第２の電源ラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、前記第４のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第２のゲートラインにそれぞれ接続され、 前記発光素子のアノードが前記第２のトランジスタのソース及びドレインの他方に、そのカソードが前記第３のトランジスタのソース及びドレインの他方にそれぞれ接続され、前記容量素子は、前記第１のトランジスタのソース及びドレインの他方と前記第４のトランジスタのソース及びドレインの他方との間に接続されており、所定の期間において、前記第１のゲートラインにゲート信号が出力されることにより、前記第１のトランジスタ及び前記第３のトランジスタが導通状態とされた後に、前記第２のゲートラインにゲート信号が出力されることにより、前記第４のトランジスタが導通状態とされることによって、前記第２のトランジスタを介して前記発光素子にデータ信号に応じた電流が供給されるように構成されている。

このように構成すると、電源電圧の変動が起きたとしても、その変動の影響を抑制することが可能となる。

本発明によれば、電圧プログラムなどの特別なシーケンスを設けることなく、また、外部メモリなどを設けることもなく、電源電圧変動の影響を抑制することができる。

以下、本発明の好ましい実施の形態を、図面を参照しながら、本発明の発光素子回路を備える表示装置及び露光装置の順に説明する。

（実施の形態１）
［表示装置の構成］
図１は、本発明の実施の形態１に係る表示装置の構成を示すブロック図である。図１に示すように、表示装置１は、ＥＬ表示パネル２０と、このＥＬ表示パネル２０を駆動するための制御回路１２、ゲートドライバ１３ａ及び１３ｂ、並びにソースドライバ１４とを備えている。

ＥＬ表示パネル２０は、アクティブマトリクス駆動型の有機ＥＬ表示素子である。このＥＬ表示パネル２０には、互いに平行に配された第１のゲートライン１１０及び第２のゲートライン１１２と、データライン１１１とが、交互に交差するように配設されるとともに、それらの第１のゲートライン１１０及び第２のゲートライン１１２とデータライン１１１との交点に対応して、発光素子回路１０が配設されている。したがって、複数の発光素子回路１０が、マトリクス状に配設されていることになる。

第１のゲートライン１１０及び第２のゲートライン１１２は、ゲートドライバ１３ａ及び１３ｂによってそれぞれ駆動される。また、データライン１１１は、ソースドライバ１４によって駆動される。さらに、これらのゲートドライバ１３ａ及び１３ｂ並びにソースドライバ１４は、制御回路１２によってその動作が制御される。

各発光素子回路１０は、第１の電源回路２１と接続された第１の電源ライン１１３及び第２の電源回路２２と接続された第２の電源ライン１１４にそれぞれ接続されている。なお、表示装置１の動作中、第１の電源回路２１は第１の電源電圧ＶＤＤに、第２の電源回路２２は第２の電源電圧ＶＳＳにそれぞれ設定される。

［発光素子回路の構成］
次に、上述したようにしてマトリクス状に配設されている発光素子回路１０の構成について説明する。

図２は、本発明の実施の形態１に係る表示装置１が備える発光素子回路１０の構成の一例を示す回路図である。図２に示すように、発光素子回路１０は、ダイオード特性を有し、供給される電流に応じて発光する発光素子である有機ＥＬ素子１０５と、前記データライン１１１、第１のゲートライン１１０、第２のゲートライン１１２、第１の電源ライン１１３及び第２の電源ライン１１４と、データライン１１１から供給されるデータ信号を保持する容量素子１０６とを備えている。

また、発光素子回路１０は、ゲート、ソース及びドレインが各要素と後述するように接続された第１のトランジスタ１０１、第２のトランジスタ１０２、第３のトランジスタ１０３、及び第４のトランジスタ１０４を備えている。

本実施の形態において、これらの第１乃至第４のトランジスタ１０１乃至１０４は、ホールがキャリアとなるＰチャネル型のものである。しかし、これに限定されるわけではなく、電子がキャリアとなるＮチャネル型のトランジスタによってこれらのトランジスタ１０１乃至１０４が構成されていてもよい。なお、Ｎチャネル型及びＰチャネル型の両方を用いるＣＭＯＳ（Complementary Metal Oxide Semiconductor）構成よりも、一方のチャネル型のみで構成される場合の方が、プロセスの簡略化及びタクトタイムの短縮化を実現することができ、低コスト化を図ることができるため、好ましい。

第１乃至第４のトランジスタ１０１乃至１０４は、例えばポリシリコン薄膜トランジスタ、単結晶シリコントランジスタ、有機薄膜トランジスタ、又は無機薄膜トランジスタなどから構成される。なお、これらの第１乃至第４のトランジスタ１０１乃至１０４をＮチャネル型とする場合は、例えばアモルファスシリコン薄膜トランジスタなどを用いるようにしてもよい。

図２に示すとおり、第１のトランジスタ１０１は、そのソースがデータライン１１１に、そのゲートが第１のゲートライン１１０にそれぞれ接続されている。また、第２のトランジスタ１０２は、そのソースが第１の電源ライン１１３に、そのゲートが第１のトランジスタ１０１のドレインにそれぞれ接続されている。また、第３のトランジスタ１０３は、そのドレインが第２の電源ライン１１４に、そのゲートが第１のゲートライン１１０にそれぞれ接続されている。更に、第４のトランジスタ１０４は、そのソースが第１の電源ライン１１３に、そのゲートが第２のゲートライン１１２にそれぞれ接続されている。

有機ＥＬ素子１０５のアノードは第２のトランジスタ１０２のドレインに、そのカソードは第３のトランジスタ１０３のドレインにそれぞれ接続されている。また、容量素子１０６の両端は、第１のトランジスタ１０１のドレイン及び第４のトランジスタ１０４のドレインにそれぞれ接続されている。

［表示装置の動作］
以上のように構成された表示装置１において、制御回路１２は、外部の装置から入力される映像信号に基づいて、ソースドライバ１４に対して出力するデータ信号を生成する。そして、制御回路１２は、そのようにして生成されたデータ信号をソースドライバ１４に出力すると共に、ゲートドライバ１３ａ，１３ｂ及びソースドライバ１４に制御信号を出力する。その結果、ゲートドライバ１３ａが、各発光素子回路１０が備える第１のトランジスタ１０１及び第３のトランジスタ１０３をオン（導通状態）にするための電圧に対応するゲート信号を第１のゲートライン１１０に出力する。これにより、第１のトランジスタ１０１及び第３のトランジスタ１０３がオンする。このタイミングに合わせて、ソースドライバ１４が、データライン１１１を介し、各発光素子回路１０にデータ信号を書き込む。他方、ゲートドライバ１３ｂが、各発光素子回路１０が備える第４のトランジスタ１０４をオンにするための電圧に対応するゲート信号を第２のゲートライン１１２に出力する。これにより、第４のトランジスタ１０４がオンとなる。そして、ゲートドライバ１３ａが、第１のトランジスタ１０１及び第３のトランジスタ１０３をオフ（非導通状態）にするための電圧に対応するゲート信号を第１のゲートライン１１０に出力することにより、第１のトランジスタ１０１及び第３のトランジスタ１０３をオフにする。そして、その後に、第２のトランジスタ１０２がオンにされることによって、各発光素子回路１０の有機ＥＬ素子１０５に対し、データ信号に応じた電流が流れる。この電流に応じた輝度で各発光素子回路１０の有機ＥＬ素子１０５が発光することにより、ＥＬ表示パネル２０において、データ信号に対応する画像が表示される。

上記の表示装置１の動作の詳細について、タイミングチャートを参照しながら説明する。図３は、本発明の実施の形態１に係る表示装置１の動作の一例を示すタイミングチャートである。この図３では、第１のゲートライン１１０、第２のゲートライン１１２、データライン１１１、第１の電源ライン１１３、及び第２の電源ライン１１４における電圧値の変化を示すとともに、第１のトランジスタ１０１のドレインと第２のトランジスタ１０２のゲートとの間のノード１１５における電圧値の変化を併せて示している。なお、図３において、Ｐ１乃至Ｐ３は、１フレーム期間を表している。図３に示すように、期間Ｐ１乃至Ｐ３にわたって、第１の電源ライン１１３及び第２の電源ライン１１４は所定の電圧値が保たれている。本実施の形態では、例えば、第１の電源電圧ＶＤＤが１５Ｖに、第２の電源電圧ＶＳＳが０Ｖにそれぞれ設定される。そのため、期間Ｐ１乃至Ｐ３にわたって、第１の電源ライン１１３は１５Ｖに、第２の電源ライン１１４は０Ｖにそれぞれ保たれる。

期間Ｐ１の開始時点において、第１のゲートライン１１０はＨｉｇｈレベル（ＶＤＤ）に、第２のゲートライン１１２はＬｏｗレベル（ＶＳＳ）にそれぞれ設定されている。このとき、ノード１１５は、容量素子１０６に保持されている電圧のまま変化せず、有機ＥＬ素子１０５に流れる電流も変化しない。

次に、この期間Ｐ１において、ゲートドライバ１３ａが第１のゲートライン１１０に対してＬｏｗレベルにするためのゲート信号を出力する一方で、ゲートドライバ１３ｂが第２のゲートライン１１２に対してＨｉｇｈレベルにするためのゲート信号を出力することによって、第１のゲートライン１１０をＬｏｗレベルに、第２のゲートライン１１２をＨｉｇｈレベルにそれぞれ設定する。その結果、第１のゲートライン１１０がＬｏｗレベルとなるため、第１のトランジスタ１０１及び第３のトランジスタ１０３が導通状態となる。このとき、ノード１１５とデータライン１１１とが導通し、容量素子１０６のノード１１５は、ソースドライバ１４によってデータライン１１１に出力されたデータ信号に対応するデータ電圧Ｖｄとなる。他方、第２のゲートライン１１２はＨｉｇｈレベルであるため、第４のトランジスタ１０４は導通状態とはならず、第２の電源ライン１１４と容量素子１０６とが第３のトランジスタ１０３を介して導通する。

その後、同じく期間Ｐ１において、ゲートドライバ１３ａが第１のゲートライン１１０に対してＨｉｇｈレベルにするためのゲート信号を出力する一方で、ゲートドライバ１３ｂが第２のゲートライン１１２に対してＬｏｗレベルにするためのゲート信号を出力することによって、第１のゲートライン１１０をＨｉｇｈレベルに、第２のゲートライン１１２をＬｏｗレベルにそれぞれ設定する。その結果、第１のトランジスタ１０１及び第３のトランジスタ１０３が非導通状態となるとともに、第４のトランジスタ１０４が導通状態となる。これにより、容量素子１０６と第１の電源ライン１１３とが導通するため、ノード１１５は、データ電圧Ｖｄに、第１の電源電圧ＶＤＤ−第２の電源電圧ＶＳＳ（図３における符号ｄ）を加えた電圧値となる。

上述したようにして第１のトランジスタ１０１及び第３のトランジスタ１０３が導通状態となったときに、第２のトランジスタ１０２が導通状態となる。そして、その後に上述したように第４のトランジスタ１０４が導通状態となることによって、第２のトランジスタ１０２を介して、データ信号に応じた電流が有機ＥＬ素子１０５に供給され、有機ＥＬ素子１０５がその供給された電流に応じた輝度で発光する。

このときに第２のトランジスタ１０２を流れる電流について、以下に説明する。

一般的にトランジスタを流れる電流Ｉｄは下記に示す式で表すことができる。

ここで、Ｌはトランジスタのチャネル長、Ｗはトランジスタのチャネル幅、Ｃ_ｏｘはトランジスタのゲート絶縁膜容量、Ｖｔはトランジスタの閾値、Ｖｇｓはゲート−ソース間電圧、Ｖｄｓはドレイン−ソース間電圧である。トランジスタを流れる電流は、Ｖｇｓ−ＶｔがＶｄｓに比べて小さいときには線形領域の式で規定され、大きいときには飽和領域の式で規定される。

本実施の形態において、第２のトランジスタ１０２は飽和領域で動作するように設計されている。第２のトランジスタ１０２を飽和領域で駆動するとき、第２のトランジスタ１０２を流れる電流は上述したようにゲート−ソース間電圧の２乗に比例し、ドレイン−ソース間電圧には実質的に依存しない。この場合、第２のトランジスタ１０２におけるゲート−ソース間電圧は、
（Ｖｄ＋ＶＤＤ−ＶＳＳ）−ＶＤＤ＝Ｖｄ−ＶＳＳ
となり、第１の電源電圧ＶＤＤと無関係のパラメータで表せる。すなわち、第２のトランジスタ１０２を流れる電流の第１の電源電圧ＶＤＤに対する依存性がなくなる。したがって、電源電圧の変動が起こったとしても、これに影響されることなくデータ信号に応じた電流を有機ＥＬ素子１０５へ供給することが可能となる。また、従来技術のように、電圧プログラムなどの特別なシーケンスを設ける必要がないため、データの書き込みから発光までに長時間を要するようなこともない。

ところで、上述した動作例では、図３に示すように、各フレーム期間において、第１のゲートライン１１０をＬｏｗレベルにする期間と第２のゲートライン１１２をＨｉｇｈレベルにする期間とが同一となっている。しかし、本発明はこれに限られるわけではなく、以下に示すように、これらの期間が同一でなくてもよい。

図４は、本発明の実施の形態１に係る表示装置１の動作の他の例を示すタイミングチャートである。図４に示すように、この例では、期間Ｐ１において、第２のゲートライン１１２がＨｉｇｈレベルとなってから所定期間経過後に、第１のゲートライン１１０がＬｏｗレベルとなり、その後第１ゲートライン１１０がＨｉｇｈレベルとなってから所定期間経過後に、第２のゲートライン１１２がＬｏｗレベルとなっている。すなわち、この場合では、第２のゲートライン１１２がＨｉｇｈレベルとなっている期間（第４のトランジスタ１０４が非導通状態となっている期間）が、第１のゲートライン１１０がＬｏｗレベルとなっている期間（第１のトランジスタ１０１及び第３のトランジスタ１０３が導通状態となっている期間）よりも十分長くなるように表示装置１が動作している。このように動作することによって、電圧の書き込みに対してマージンを持たせることが可能となるため、良好な表示動作を安定して行うことができる。

図５は、本発明の実施の形態１に係る表示装置１のＥＬ表示パネル２０の構成を模式的に示した平面図である。なお、図５において、発光素子回路１０に相当する領域を破線で示している。

図５に示すように、第１のゲートライン１１０、第２のゲートライン１１２、データライン１１１、及び第１の電源ライン１１３は、レイアウトの都合上、細長い矩形状の配線となる一方で、第２の電源ライン１１４は、ＥＬ表示パネル２０の全面にわたるような太く短い矩形状の配線となっている。このため、第２の電源ライン１１４による電圧降下による影響は、第１の電源ライン１１３による電圧降下の場合に比べると、無視できる程度に小さいと考えられる。したがって、本実施の形態に係る発光素子回路１０では、最終的にゲート−ソース間電圧に第２の電源電圧ＶＳＳに関する依存性は残っているものの、その影響は無視できる程に小さいといえる。

なお、図３及び図４に示すように、第１のゲートライン１１０がＨｉｇｈレベルからＬｏｗレベルになった後、第２のゲートライン１１２がＨｉｇｈレベルからＬｏｗレベルになるまでの間、すなわち、第１のトランジスタ１０１及び第３のトランジスタ１０３が導通状態となった後、第４のトランジスタ１０４が導通状態になるまでの間、ノード１１５はデータ電圧Ｖｄとなる。この期間中、有機ＥＬ素子１０５は発光するものの、それは所望の輝度での発光ではない。有機ＥＬ素子１０５が所望の輝度での発光を開始するのは、当該期間後に第４のトランジスタ１０４が導通状態となってから（ノード１１５がＶｄ＋ＶＤＤ−ＶＳＳとなってから）である。このように、本実施の形態においては、有機ＥＬ素子１０５が所望の輝度ではない輝度で発光している期間が発生するものの、その期間は、所望の輝度で発光している期間と比べて極めて短いため、特に問題とはならない。図３及び図４においては、便宜上、所望の輝度で発光している期間が所望の輝度ではない輝度で発光している期間の数倍程度となっているが、実際は数百倍乃至千倍程度となる。

（実施の形態２）
次に、本発明に係る発光素子回路を、画像形成装置等が備える露光装置へ適用した例について説明する。

図６は、本発明の発光素子回路を備える露光装置の構成を示す平面図である。図６に示すように、露光装置３００は、第１の電源ライン１１３、第２の電源ライン１１４、データライン１１１、複数の有機ＥＬ素子で構成される有機ＥＬ素子群２０５、複数のソースドライバＩＣ３０１、及びＴＦＴ駆動回路部３０２を備えている。ここで、有機ＥＬ素子群２０５を構成する各有機ＥＬ素子は、実施の形態１における発光素子回路１０が備える有機ＥＬ素子１０５に相当する。また、図示していないが、ＴＦＴ駆動回路部３０２は、実施の形態１における発光素子回路１０が備える第１のゲートライン１１０、第２のゲートライン１１２、複数の容量素子１０６、及び複数の第１乃至第４のトランジスタ１０１乃至１０４を具備している。図６においては、第１の電源ライン１１３と、第２の電源ライン１１４と、データライン１１１と、有機ＥＬ素子群２０５が備える有機ＥＬ素子と、ＴＦＴ駆動回路部３０２が備える第１のゲートライン１１０、第２のゲートライン１１２、容量素子１０６及び第１乃至第４のトランジスタ１０１乃至１０４とを具備する発光素子回路を符号３０により示している。この発光素子回路３０は、実施の形態１における発光素子回路１０に相当する。露光装置３００は、この発光素子回路３０が、その長さ方向に複数配設されることにより構成されている。

第１の電源ライン１１３及び第２の電源ライン１１４は、実施の形態１の場合と同様に第１の電源電圧ＶＤＤ（例えば２５Ｖ）及び第２の電源電圧ＶＳＳ（例えば０Ｖ）にそれぞれ設定される。そして、実施の形態１の場合と同様に、データライン１１１を介してソースドライバＩＣ３０１から出力されるデータ信号に応じた電流が、配線部３０３を介して、有機ＥＬ素子群２０５へ供給される。

図６に示すように、各ソースドライバＩＣ３０１の長さは、そのソースドライバＩＣ３０１から出力されるデータ信号が供給されるＴＦＴ駆動回路部３０２及び有機ＥＬ素子群２０５の長さと比べて短いため、配線部３０３における配線のうち、ソースドライバＩＣ３０１の端に接続された配線とその中央部に接続されている配線とではその長さが異なる。この配線長さの差に起因して、各発光素子回路３０に供給される第１の電源電圧ＶＤＤにも差が生じ得る。

一般的には、露光装置３００の幅はできる限り短くすることが好ましく、したがって、ソースドライバＩＣ３０１とＴＦＴ駆動回路部３０２との間の距離はできる限り短くすることが求められる。この要求を満たすためには、配線部３０３の配線の幅をあまり太くすることができないため、上記の配線長さの差に起因して生じる第１の電源電圧ＶＤＤの差を縮めることは困難である。

他方、第２の電源ライン１１４は、図６に示すように、露光装置３００の全面にわたって形成することが可能であるため、第２の電源ライン１１４にかかる第２の電源電圧ＶＳＳの降下による影響は、第１の電源ライン１１３にかかる第１の電源電圧ＶＤＤの場合と比べると、実質的に無視できる程度となる。

上述したように構成された露光装置３００が備える発光素子回路３０が、実施の形態１の発光素子回路１０と同様に動作した場合、第２のトランジスタ１０２のゲート−ソース間電圧を
（Ｖｄ＋ＶＤＤ−ＶＳＳ）−ＶＤＤ＝Ｖｄ−ＶＳＳ
とすることが可能となる。したがって、実施の形態１の場合と同様に、電源電圧降下の影響を抑制することができる。

なお、上述した各実施の形態においては、発光素子回路が備える発光素子として有機ＥＬ素子を例示したが、本発明はこれに限定されるわけではなく、自発光の素子であればその他の素子を用いることが可能である。そのような発光素子としては、例えば無機ＥＬ素子および発光ダイオード（ＬＥＤ）などを挙げることができる。

本発明の発光素子回路は、電源電圧の変動を抑制することができ、各種の電子機器に用いられる発光素子回路として有用である。また、本発明の発光素子回路を備える表示装置及び露光装置は、電源電圧の変動を抑制することができ、コンピュータ用及び家電用を始めとする種々の表示装置及び画像形成装置が備える露光装置などとしてそれぞれ有用である。

本発明の実施の形態１に係る表示装置の構成を示すブロック図である。 本発明の実施の形態１に係る表示装置が備える発光素子回路の構成の一例を示す回路図である。 本発明の実施の形態１に係る表示装置の動作の一例を示すタイミングチャートである。 本発明の実施の形態１に係る表示装置の動作の他の例を示すタイミングチャートである。 本発明の実施の形態１に係る表示装置のＥＬ表示パネルの構成を模式的に示した平面図である。 本発明の発光素子回路を備える露光装置の構成を示す平面図である。

符号の説明

１ 表示装置
１０ 発光素子回路
１２ 制御回路
１３ａ，１３ｂ ゲートドライバ
１４ ソースドライバ
２０ ＥＬ表示パネル
２１ 第１電源回路
２２ 第２電源回路
３０ 発光素子回路
１１０ 第１のゲートライン
１１１ データライン
１１２ 第２のゲートライン
１１３ 第１の電源ライン
１１４ 第２の電源ライン
２０５ 有機ＥＬ素子群
３００ 露光装置
３０１ ソースドライバＩＣ
３０２ ＴＦＴ駆動回路
３０３ 配線部

Claims (3)

1. 供給される電流に応じて発光する発光素子と、
   前記発光素子にデータ信号を供給するデータラインと、
   第１及び第２の電源電圧をそれぞれ供給する第１及び第２の電源ラインと、
   ゲート信号を供給する第１及び第２のゲートラインと、
   データ信号を保持する容量素子と、
   第１乃至第４のトランジスタとを備え、
   前記第１のトランジスタのソース及びドレインの一方が前記データラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、
   前記第２のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第１のトランジスタのソース及びドレインの他方にそれぞれ接続され、
   前記第３のトランジスタのソース及びドレインの一方が前記第２の電源ラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、
   前記第４のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第２のゲートラインにそれぞれ接続され、
   前記発光素子のアノードが前記第２のトランジスタのソース及びドレインの他方に、そのカソードが前記第３のトランジスタのソース及びドレインの他方にそれぞれ接続され、
   前記容量素子は、前記第１のトランジスタのソース及びドレインの他方と前記第４のトランジスタのソース及びドレインの他方との間に接続されており、
   所定の期間において、前記第１のゲートラインにゲート信号が出力されることにより、前記第１のトランジスタ及び前記第３のトランジスタが導通状態とされた後に、前記第２のゲートラインにゲート信号が出力されることにより、前記第４のトランジスタが導通状態とされることによって、前記第２のトランジスタを介して前記発光素子にデータ信号に応じた電流が供給されるように構成されている、発光素子回路。
2. 互いに交差するように配列された複数のゲートラインおよび複数のデータラインと、当該複数のゲートラインおよび当該複数のデータラインの交点に対応してそれぞれ配設され、供給される電流に応じて発光する発光素子を具備する発光素子回路と、前記発光素子回路に対して第１及び第２の電源電圧をそれぞれ供給する第１及び第２の電源ラインとを備える表示装置において、
   前記ゲートラインは第１及び第２のゲートラインで構成され、
   前記発光素子回路のそれぞれは、
   前記データラインを介して供給されるデータ信号を保持する容量素子と、
   第１乃至第４のトランジスタとを更に具備し、
   前記第１のトランジスタのソース及びドレインの一方が前記データラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、
   前記第２のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第１のトランジスタのソース及びドレインの他方にそれぞれ接続され、
   前記第３のトランジスタのソース及びドレインの一方が前記第２の電源ラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、
   前記第４のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第２のゲートラインにそれぞれ接続され、
   前記発光素子のアノードが前記第２のトランジスタのソース及びドレインの他方に、そのカソードが前記第３のトランジスタのソース及びドレインの他方にそれぞれ接続され、
   前記容量素子は、前記第１のトランジスタのソース及びドレインの他方と前記第４のトランジスタのソース及びドレインの他方との間に接続されており、
   １フレーム期間において、前記第１のゲートラインにゲート信号が出力されることにより、前記第１のトランジスタ及び前記第３のトランジスタが導通状態とされた後に、前記第２のゲートラインにゲート信号が出力されることにより、前記第４のトランジスタが導通状態とされることによって、前記第２のトランジスタを介して前記発光素子にデータ信号に応じた電流が供給されるように構成されていることを特徴とする、表示装置。
3. ゲート信号を供給する第１及び第２のゲートラインと、データ信号を供給するデータラインと、前記第１及び第２のゲートライン並びに前記データラインと接続され、供給される電流に応じて発光する発光素子をそれぞれ具備する複数の発光素子回路と、前記発光素子回路に対して第１及び第２の電源電圧をそれぞれ供給する第１及び第２の電源ラインとを備える露光装置において、
   前記発光素子回路のそれぞれは、
   前記データラインを介して供給されるデータ信号を保持する容量素子と、
   第１乃至第４のトランジスタとを更に具備し、
   前記第１のトランジスタのソース及びドレインの一方が前記データラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、
   前記第２のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第１のトランジスタのソース及びドレインの他方にそれぞれ接続され、
   前記第３のトランジスタのソース及びドレインの一方が前記第２の電源ラインに、そのゲートが前記第１のゲートラインにそれぞれ接続され、
   前記第４のトランジスタのソース及びドレインの一方が前記第１の電源ラインに、そのゲートが前記第２のゲートラインにそれぞれ接続され、
   前記発光素子のアノードが前記第２のトランジスタのソース及びドレインの他方に、そのカソードが前記第３のトランジスタのソース及びドレインの他方にそれぞれ接続され、
   前記容量素子は、前記第１のトランジスタのソース及びドレインの他方と前記第４のトランジスタのソース及びドレインの他方との間に接続されており、
   所定の期間において、前記第１のゲートラインにゲート信号が出力されることにより、前記第１のトランジスタ及び前記第３のトランジスタが導通状態とされた後に、前記第２のゲートラインにゲート信号が出力されることにより、前記第４のトランジスタが導通状態とされることによって、前記第２のトランジスタを介して前記発光素子にデータ信号に応じた電流が供給されるように構成されていることを特徴とする、露光装置。
   

Images