JP2008278005A - シリアル通信制御方法及びシリアル通信制御装置 - Google Patents

Abstract

【課題】シリアルクロック信号の高調波成分も低減させて、シリアルクロック信号配線から放出される輻射ノイズを低減し、かつ確実にシリアル通信制御を行うことを可能とする。
【解決手段】イネーブル信号、データ信号およびシリアルクロック信号を送信するシリアル信号送信装置１と、シリアル信号送信装置から送信された信号から、シリアルクロック信号の立ち上りまたは立ち下りエッジでデータ信号とイネーブル信号とを受け取るシリアル信号受信装置２と、シリアル信号送信装置の近傍に配置され、シリアルクロック信号からその高調波成分を低減させたクロック信号をシリアル信号受信装置側に送り出すローパスフィルター４と、シリアル信号受信装置の近傍に配置され、ローパスフィルターからのシリアルクロック信号を波形成形し矩形波シリアルクロック信号を復元して、シリアル信号受信装置に供給する波形成形装置５とを備える。
【選択図】図１

Description

本発明は、シリアルクロック信号に起因して放出される不要輻射ノイズを低減することが可能なシリアル通信制御方法、及びそれに用いるシリアル通信制御装置に関するものである。

近年、製品システムを構成する電子機器間、特にＬＳＩ、ＩＣ等の半導体集積回路装置間で通信を行い、製品システムを制御し動作させることが当然なこととなっている。この場合、製品システムは、そのシステム制御の中心となってシステム制御をするシステムＬＳＩと、製品システムの可動部または制御部を駆動または制御する複数のＩＣとで構成される。システムＬＳＩは、これらの可動部または制御部を駆動および制御する複数のＩＣに対して制御指令をだしてシステム制御を行うが、今日では製品システムの合理化、コスト合理化の為に、これらのＩＣにたいする制御指令をシリアル通信で行うことが多くなっている。

この技術の潮流に乗って、システムＬＳＩから制御指令を受け製品システムの可動部または制御部を駆動または制御するＩＣについての合理化について考察すると、これらのＩＣは、シリアル通信による制御指令を受けて動くだけでなく、シリアル通信に用いるシリアルクロックに基づいてＩＣ動作をするような設計仕様のＩＣ開発が予想される。このような設計仕様のＩＣは、ＩＣ外部から供給される正確なクロックで動作するため、ＩＣ動作を決めるための正確なクロックをＩＣ内部で生成する必要が無い。従って、ＩＣの構成及び回路が簡単なものとなり、ＩＣ合理化が可能となり、ＩＣコストの低減が可能となる。

このような新たな設計仕様のＩＣ、または従来仕様のＩＣ内部に動作クロックを持つＩＣと、システムＬＳＩとがシリアル通信を行い、製品システムを動作させる時、このシステムＬＳＩとＩＣとの間のシリアル通信の配線から不要輻射ノイズが発生する。特にシリアル信号のうちシリアルクロック信号は規則的な周期のクロック信号であるために、シリアルクロック配線からの不要輻射ノイズが重要な問題なる。

従来のシリアル通信制御システムにおいて、このようなシリアル通信信号配線からの不要輻射を低減させるために、図１３に図示するシリアル通信制御装置により通信制御制御するものが知られている（例えば、特許文献１参照）。すなわち、シリアル信号送信装置１側の出力端子に減衰器３０を接続し、シリアル信号受信装置２側の入力端子に増幅器３１を接続して通信制御制御する。

この装置では、シリアル信号送信装置１から送信されるシリアル信号は、減衰器３０を通して信号振幅が減衰された状態でシリアル信号受信装置２の近くにある増幅器３１まで伝送されるので、この減衰器３０と増幅器３１間のシリアル信号配線からの不要輻射ノイズを低減することが可能となる。また増幅器３１を通して減衰したシリアル信号振幅をシリアル信号送信装置１で出力される信号振幅と同じ大きさに戻すことにより、シリアル信号受信装置２では正確にシリアル信号を受けとることが可能となる。このようにして、シリアル信号の配線から出る不要輻射ノイズを低減し、かつ安定にシリアル通信を行うことが可能となる。
特開平１−１３４５１８号公報

しかしながら、上記従来の技術では、シリアル信号の振幅を小さくする対策のみであるため、シリアルクロック信号などの矩形波が有する高調波成分を十分に除去できない。矩形波のシリアルクロック信号にはクロック周波数の基本周波数成分以外に、矩形波特有の３倍高調波、５倍高調波など奇数倍高調波成分がある。従来の技術ではシリアル信号の振幅を小さくするので、基本周波数成分および奇数倍高調波成分の振幅を一律に低減させることは出来るが、高調波成分を積極的に除去しているわけでない。不要輻射ノイズの問題ではこの高調波成分も問題となるため、上記従来の技術は、不要輻射ノイズの対策として十分でなく、更なる対策が必要となる。

特に上述のとおり、シリアル信号のうちシリアルクロック信号は規則的な周期のクロック信号であるために、シリアルクロック配線からの不要輻射ノイズが重要な問題なる。また、シリアル通信による制御指令を受けて動くだけでなく、シリアル通信に用いるシリアルクロックに基づいてＩＣ動作をするような新たな設計仕様のＩＣを開発する場合では、このＩＣが動作している間、このＩＣは恒常的にシリアルクロックを受けることとなり、シリアルクロック信号配線から出る不要輻射ノイズを低減することが、新たな設計仕様のＩＣを開発する上での大きな課題となる。

上記の課題に鑑み、本発明は、シリアルクロック信号振幅の基本周波数成分だけでなく高調波成分も低減させて、シリアルクロック信号配線から放出される輻射ノイズを低減し、かつ確実にシリアル通信制御を行うことを可能とするシリアル通信制御方法、及びそれに用いるシリアル通信制御装置を提供することを目的とする。

上記課題を解決するために本発明のシリアル通信制御方法は、シリアル信号送信装置からイネーブル信号、データ信号およびシリアルクロック信号を送信し、シリアル信号受信装置により、前記シリアル信号送信装置から送信された前記シリアルクロック信号の立ち上りまたは立ち下りエッジで前記データ信号と前記イネーブル信号とを受け取るシリアル通信制御方法であって、前記シリアル信号送信装置が出力する前記シリアルクロック信号を、その高調波成分を低減させて前記シリアル信号受信装置側に送り出し、前記高調波成分を低減させて送出されたシリアルクロック信号を波形成形し、矩形波シリアルクロック信号を復元して、前記シリアル信号受信装置に供給することを特徴とする。

本発明のシリアル通信制御装置は、イネーブル信号、データ信号およびシリアルクロック信号を送信するシリアル信号送信装置と、前記シリアル信号送信装置から送信された信号から、前記シリアルクロック信号の立ち上りまたは立ち下りエッジで前記データ信号と前記イネーブル信号とを受け取るシリアル信号受信装置と、前記シリアル信号送信装置の近傍に配置され、前記シリアル信号送信装置のシリアルクロック出力端子から出力されるシリアルクロック信号からその高調波成分を低減させたクロック信号を前記シリアル信号受信装置側に送り出すローパスフィルターと、前記シリアル信号受信装置の近傍に配置され、前記ローパスフィルターからのシリアルクロック信号を波形成形し矩形波シリアルクロック信号を復元して、前記シリアル信号受信装置のシリアルクロック入力端子に供給する波形成形装置とを備える。

本発明のシリアル通信制御方法によれば、シリアル信号送信装置が出力するシリアルクロック信号を、基本周波数成分及び高周波成分の信号振幅を低減させてシリアル信号受信装置側に送り出すことにより、シリアル信号受信装置に至るまでのシリアルクロック信号配線から放出される輻射ノイズを低減させることができる。また、シリアル信号受信装置に供給する前に、高調波成分を低減させて送出されたシリアルクロック信号を波形成形することにより、シリアル受信装置はシリアル通信を安定し処理可能である。

また、本発明のシリアル通信制御装置によれば、シリアルクロック信号をローパスフィルターを通してシリアル信号受信装置側に送り出すことにより、ローパスフィルターを通った後のシリアルクロック信号は基本周波数成分及び高周波成分の信号振幅が低減されたクロック信号となり、ローパスフィルターから波形成形装置間のシリアルクロック信号配線から放出される輻射ノイズを低減させることができる。

また、シリアル信号受信装置の近傍に配置された波形成形装置により、ローパスフィルターからのシリアルクロック信号を波形成形し矩形波シリアルクロック信号を復元して、シリアル信号受信装置に供給することにより、シリアル受信装置はシリアル通信を安定し処理可能である。

本発明のシリアル通信制御方法及びシリアル通信制御装置は、上記構成を基本として、以下のような種々の態様をとることができる。

すなわち、上記構成のシリアル通信制御方法において、前記シリアルクロック信号の高調波成分を低減させる処理を１次または２次のローパスフィルターにより行うことができる。ローパスフィルターを１次のローパスフィルターにすれば、簡単な回路構成でシリアル信号送信装置からのシリアルクロック信号から基本周波数成分及び高周波成分の信号振幅を低減させることができる。また、ローパスフィルターを２次のローパスフィルターにすれば、より効果的にシリアル信号送信装置からのシリアルクロック信号から基本周波数成分及び高周波成分の信号振幅を低減させることがでる。

また、前記シリアルクロック信号の高調波成分を低減させる処理に起因する前記シリアルクロック信号の遅延特性に応じて、前記データ信号と前記イネーブル信号を、前記シリアルクロック信号に対する遅延時間を設けて前記シリアル信号送信装置により出力させることにより、前記シリアル信号受信装置によるシリアル通信の処理を安定させることが好ましい。それにより、シリアル信号受信装置は、シリアル信号送信装置の信号出力タイミングにばらつきがある場合でも、より安定にシリアル通信の処理が可能である。

また、前記波形成形により復元された矩形波シリアルクロック信号を平滑化し、その平滑化した信号を、前記高調波成分を低減させて送出されたシリアルクロック信号にフィードバックすることにより、前記シリアルクロック信号の波形成形時のオフセットを補正することが好ましい。それにより、シリアル信号受信装置は、波形成形装置からシリアルクロック信号を正しいエッジタイミングで受け取ることができ、より確かなシリアル通信の処理が可能となる。

上記構成のシリアル通信制御装置において、前記波形成形装置はコンパレータにより構成され、前記コンパレータの非反転入力端子には前記ローパスフィルターから出力された高調波成分を低減させたシリアルクロック信号が入力され、前記コンパレータの反転入力端子には出力信号を矩形波に波形成形するための基準電圧信号が入力され、前記コンパレータの出力端子からは、矩形波に波形成形された前記シリアルクロック信号を出力する構成とすることができる。

あるいは、前記波形成形装置はコンパレータにより構成され、前記コンパレータの反転入力端子には前記ローパスフィルターから出力された高調波成分を低減させたシリアルクロック信号が入力され、前記コンパレータの非反転入力端子には出力信号を矩形波に波形成形するための基準電圧信号が入力され、前記コンパレータの出力端子からは、矩形波に波形成形された前記シリアルクロック信号を出力し、前記シリアル信号送信装置は、前記データ信号と前記イネーブル信号を前記シリアルクロック信号との関係において反転させて出力する構成とすることができる。

また、前記波形成形装置が出力する前記矩形波シリアルクロック信号を平滑化する平滑回路を有するオフセット補正装置を備え、前記オフセット補正装置は、前記平滑回路の出力信号を、前記波形成形装置の入力信号である前記ローパスフィルターからの高調波成分を低減させたシリアルクロック信号にフィードバックするように構成することが好ましい。

本発明のシリアル通信制御方法および装置にオフセット補正を加えることは、以下の点で重要である。すなわち、ローパスフィルターを通った後のシリアルクロック信号は、基本周波数成分及び高周波成分の信号振幅が低減されたクロック信号となり、非常に信号波形の振幅が小さく、また波形が鈍ったものとなる。そのため、この基本周波数成分及び高周波成分の信号振幅を低減したクロック信号を、波形成形装置により波形成形し矩形波クロック信号に戻す際に、波形成形装置自体、又は波形成形装置の入力信号と波形成形装置との間に何らかの偏差が有る場合、波形成形した矩形波クロック信号のＨ−ｄｕｔｙが５０％にならなくなる。

このことは、例えば前記ローパスフィルターが1次のローパスフィルターの場合において、波形成形した矩形波クロック信号の立ち上がりエッジがシリアル信号送信装置から出力される元のシリアルクロック信号の立ち上がりエッジに対して、シリアルクロック信号周期の４分の１周期遅れとならず、シリアル信号受信装置がシリアル通信データを正しく処理できない恐れが発生することを意味する。

なお、この明細書で言う偏差とは、例えば、波形成形装置の入力オフセット、又は入力信号（ローパスフィルターを通った後のシリアルクロック）のバイアス電圧（中心電圧）と波形成形装置（コンパレータ）の基準電圧とがずれてる場合が想定される。

これに対して、上述のようにオフセット補正を加えることにより、波形成形装置自体、又は波形成形装置の入力信号とこの波形成形装置との間に何らかの偏差が有っても、この波形成形装置の矩形波シリアルクロック信号出力のＨ−ｄｕｔｙをほぼ５０％に保つように制御することが可能となる。それにより、例えば前記ローパスフィルターが1次のローパスフィルターの場合において、波形成形した矩形波クロック信号の立ち上がりエッジは、シリアル信号送信装置から出力される元のシリアルクロック信号の立ち上がりエッジに対して、シリアルクロック信号周期の４分の１周期遅れとなり、シリアル信号受信装置にシリアル通信データを正しく処理させることができる。

また、上記構成のシリアル通信制御装置において、前記コンパレータが出力する前記矩形波シリアルクロック信号を平滑化する平滑回路を有するオフセット補正装置を備え、前記オフセット補正装置は、前記平滑回路の出力信号を、前記コンパレータの反転入力端子に入力される前記基準電圧信号にフィードバックするように構成することができる。

あるいは、前記コンパレータが出力する前記矩形波シリアルクロック信号の極性を反転する反転回路と、前記反転回路の出力信号を平滑化する平滑回路とを有するオフセット補正装置を備え、前記オフセット補正装置は、前記平滑回路の出力信号を、前記コンパレータの非反転入力端子に入力される前記基準電圧信号にフィードバックするように構成することができる。

これらの態様の場合に、前記シリアルクロック出力端子の近傍に配置されたローパスフィルターは、抵抗とコンデンサーで構成された１次のローパスフィルターであり、前記オフセット補正装置の平滑回路は抵抗とコンデンサーで構成されたローパスフィルターであり、前記平滑回路の出力電圧と前記の基準電圧信号の電圧とを抵抗分割した電圧が前記コンパレータの入力にフィードバックされる構成とすることができる。

また、前記コンパレータが出力する前記矩形波シリアルクロック信号の極性を反転する反転回路と、前記反転回路の出力信号を平滑化する平滑回路とを有するオフセット補正装置を備え、前記オフセット補正装置は、前記平滑回路の出力信号を、前記コンパレータの非反転入力端子に入力される前記ローパスフィルターからの高調波成分を低減させたシリアルクロック信号にフィードバックするように構成することができる。

あるいは、前記コンパレータが出力する前記矩形波シリアルクロック信号を平滑化する平滑回路を有するオフセット補正装置を備え、前記オフセット補正装置は、前記平滑回路の出力信号を、前記コンパレータの反転入力端子に入力される前記ローパスフィルターから出力された高調波成分を低減させたシリアルクロック信号にフィードバックするように構成することができる。

これらの態様の場合に、前記シリアルクロック出力端子の近傍に配置されたローパスフィルターは、抵抗とコンデンサーで構成された１次のローパスフィルターであり、前記１次のローパスフィルターから出力されたシリアルクロック信号はコンデンサーを通してＡＣカップリングされて前記コンパレータに入力され、前記オフセット補正装置を構成する前記平滑回路は、抵抗とコンデンサーによるローパスフィルターで構成され、前記平滑回路で平滑化された出力電圧を入力用抵抗を介して、前記ＡＣカップリングされたシリアルクロック信号に、前記入力用抵抗と前記ＡＣカップリング用のコンデンサーとで決まる所定の比率で加え合わせて、前記コンパレータに入力するように構成することができる。

また、前記オフセット補正装置を構成する前記平滑回路は、平滑用コンデンサーと、前記平滑用コンデンサーに電荷を充電するための第１電流源と、前記第１電流源と前記平滑用コンデンサーの間に設けられた第１アナログスイッチと、前記平滑用コンデンサーから電荷を放電するための第２電流源と、前記第２電流源と前記平滑用コンデンサーの間に設けられた第２アナログスイッチと、前記第１または第２アナログスイッチのいずれか一方のスイッチ動作を選択するために前記コンパレータの出力を反転させるインバータとを備え、前記平滑回路の入力信号がＨレベル入力であれば前記平滑用コンデンサーには前記第１電流源により電荷が充電され、前記入力信号がＬレベル入力であれば前記平滑用コンデンサーから前記第２電流源により電荷が放電される構成とすることができる。

上記いずれかの構成のシリアル通信制御装置において、前記シリアル信号受信装置と、前記波形成形装置または波形成形装置を構成する前記コンパレータとが、同一半導体チップ内に集積された半導体集積回路の一部である構成とすることができる。

また、上記いずれかの構成のシリアル通信制御装置において、前記シリアル信号受信装置と、前記波形成形装置または波形成形装置を構成する前記コンパレータと、前記平滑回路を構成する前記第１及び第２電流源、第１及び第２アナログスイッチ、及び前記インバータとが、同一半導体チップ内に集積された半導体集積回路の一部である構成とすることができる。

以下、本発明の実施の形態におけるシリアル通信制御方法を実施するためのシリアル通信制御装置について、図面を参照しながら説明する。

（実施の形態１）
図１は、本発明の実施の形態１におけるシリアル通信制御装置の構成の一例を示すブロック図である。

シリアル信号送信装置１は、イネーブル信号出力端子１ａ、データ信号出力端子１ｂ、およびシリアルクロック出力端子１ｃを有する。シリアル信号受信装置２は、イネーブル信号入力端子２ａ、データ信号入力端子２ｂ、およびシリアルクロック入力端子２ｃを有する。イネーブル信号出力端子１ａとイネーブル信号入力端子２ａ、およびデータ信号出力端子１ｂとデータ信号入力端子２ｂは、それぞれシリアル信号配線３ａ、３ｂにより接続されている。

シリアルクロック出力端子１ｃとシリアルクロック入力端子２ｃは、ローパスフィルター４及び波形成形装置５を介してシリアル信号配線３ｃにより接続されている。ローパスフィルター４は、シリアル信号送信装置１のシリアルクロック出力端子１ｃの近傍に配置され、波形成形装置５は、シリアルクロック入力端子２ｃの近傍に配置されている。従ってシリアル信号配線３ｃは、実質的にローパスフィルター４と波形成形装置５の間を接続するものである。

シリアルクロック出力端子１ｃから出力されるシリアルクロック信号は、ローパスフィルター４を経由してシリアル信号受信装置２のシリアルクロック入力端子２ｃ側に転送される。シリアルクロック入力端子２ｃ近傍に配置された波形成形装置５は、ローパスフィルター４を経由したシリアルクロック信号を、矩形波のシリアルクロック信号に波形成形してシリアルクロック入力端子２ｃに供給する。ローパスフィルター４を経由したシリアルクロック信号は高調波成分の少ない周期信号のため、シリアルクロック出力端子１ｃ近傍のローパスフィルター４からシリアルクロック入力端子２ｃ近傍の波形成形装置５までのシリアル信号配線３ｃから放出される不要輻射ノイズを低減することができる。

ローパスフィルター４として１次のローパスフィルターを用いることにより、ローパスフィルターの構成を簡単なものにすることができる。

また、ローパスフィルター４として２次のローパスフィルターを用いることにより、シリアルクロック出力端子１ｃから出力されるシリアルクロックからその高調波成分をより大幅に低減することができ、２次のローパスフィルター４からシリアルクロック入力端子２ｃ近傍の波形成形装置５までのシリアル信号配線３ｃから放出される不要輻射ノイズを、さらに大幅に低減できる。

また、シリアル信号送信装置１は、データ信号とイネーブル信号の各信号を、ローパスフィルター４の遅延特性に応じて、シリアルクロック信号に対する遅延時間を設けて出力するように構成することが望ましい。それによって、シリアル信号受信装置２は、シリアル信号送信装置１の信号出力タイミングにばらつきがある場合でも、より安定にシリアル通信データを処理することが可能になる。

なお、シリアル信号受信装置２は、シリアルクロック信号の立ち上りエッジでデータ信号とイネーブル信号を受け取る構成であっても、あるいは、シリアルクロック信号の立ち下りエッジでデータ信号とイネーブル信号を受け取る構成であっても良い。また、シリアル信号送信装置１は、それに応じたデータ信号とイネーブル信号を出力する装置であっても良い。

上記図１の構成における波形成形装置５としては、図２に図示するようにコンパレータ５ａを用いることができる。コンパレータ５ａの非反転入力端子にはローパスフィルター４から出力された高調波成分の少ないシリアルクロック信号を入力し、反転入力端子には出力信号を矩形波に波形成形するための基準電圧源６からの基準電圧信号を入力する構成とする。コンパレータ５ａの出力端子からは、非反転入力端子の入力信号と反転入力端子の入力信号とを比較し矩形波に波形成形されたシリアルクロック信号が、シリアル信号受信装置２に供給される。

あるいは、波形成形装置５としてコンパレータ５ａを用い、このコンパレータ５ａの反転入力端子にはローパスフィルター４から出力された高調波成分の少ないシリアルクロック信号を入力し、非反転入力端子には出力信号を矩形波に波形成形するための基準電圧信号を入力する構成とすることもできる。コンパレータ５ａの出力端子からは、非反転入力端子の基準電圧信号と反転入力端子のシリアルクロック信号とを比較し矩形波に波形成形されたシリアルクロック信号を出力する。この場合、このコンパレータ５ａによりシリアル信号受信装置２に入力されるシリアルクロック信号が、シリアル信号送信装置１が出力するシリアルクロック信号から反転するのに応じて、シリアル信号送信装置１はデータ信号とイネーブル信号の各信号の極性を反転させて出力するように構成する。

なお、シリアル信号受信装置２と、波形成形装置５は、同一の半導体チップ内に集積された半導体集積回路２０の一部であっても良い。そのようにすることで、部品点数が少なく、より精度良く動作するシリアル通信制御装置を実現できる。

（実施の形態２）
図３は、本発明の実施の形態２におけるシリアル通信制御装置の構成の一例を示すブロック図である。この装置は、上記実施の形態１におけるシリアル通信制御装置の構成に加えて、オフセット補正装置７ａを備えている。

オフセット補正装置７ａは、平滑回路８および入力回路９により構成される。平滑回路８は、波形成形装置５から出力される矩形波シリアルクロック信号を平滑化する。平滑回路８の出力信号は、波形成形装置５の入力信号であるローパスフィルター４から出力されたシリアルクロック信号に、入力回路９により所定の比率で加え合わされる。

この２つの信号の加算は、波形成形装置５の出力の矩形波シリアルクロック信号に対しネガティブ・フィードバックがかかる形で行われる。そのため、波形成形装置５の出力の矩形波シリアルクロック信号の平均値は、矩形波シリアルクロック信号出力のＨ−ｄｕｔｙがほぼ５０％時の平均値となる。

このことを言い換えると、このオフセット補正装置７ａは、波形成形装置５にこのようなフィードバックをかけることにより、この波形成形装置５自体か、又は波形成形装置５の入力信号と波形成形装置５との間に何らかの偏差が有っても、波形成形装置５の矩形波シリアルクロック信号出力のＨ−ｄｕｔｙをほぼ５０％に保つような制御を行うことになる。

さらに言い換えると、波形成形装置５自体か又は波形成形装置５の入力信号と波形成形装置５との間に何らかの偏差が有るような場合でも、オフセット補正装置７ａの機能により、例えば、ローパスフィルター４が1次のローパスフィルターである場合において、波形成形装置５の矩形波シリアルクロック信号の立ち上がりエッジまたは立ち下がりエッジは、シリアル信号送信装置１から出力されるシリアルクロック信号の立ち上がりエッジまたは立ち下がりエッジに対してほぼ４分の１周期遅れで出力される。その結果、波形成形装置５の矩形波シリアルクロック信号のエッジ動作でデータ信号、イネーブル信号を読み込むシリアル信号受信装置２は、正しく安定にこの処理を行うことが可能となる。

（実施の形態３）
図４は、本発明の実施の形態３におけるシリアル通信制御装置の構成の一例を示すブロック図である。本実施の形態では、図３に示したシリアル通信制御装置における波形成形装置５として、図２に示した構成のようにコンパレータ５ａを用いる。

コンパレータ５ａの非反転入力端子には、ローパスフィルター４から出力された高調波成分の少ないシリアルクロック信号が入力される。反転入力端子には、出力信号を矩形波に波形成形するための基準電圧源６からの基準電圧信号が、オフセット補正装置７ａを介して入力される。出力端子からは、非反転入力端子の入力信号と反転入力端子の入力信号とを比較し矩形波に波形成形されたシリアルクロック信号が、シリアル信号受信装置２に出力される。

コンパレータ５ａの出力端子は、オフセット補正装置７ａを構成する平滑回路８にも接続され、平滑回路８はコンパレータ５ａの矩形波シリアルクロック信号を平滑化した信号を出力する。平滑回路８の出力信号は、コンパレータ５ａの反転入力端子に入力される基準電圧信号に所定の比率で加えられる。

したがって、コンパレータ５ａに入力オフセットが有る場合でも、あるいは基準電圧信号とローパスフィルター４から出力された高調波成分の少ないシリアルクロック信号のバイアス電圧との間に偏差が有る場合でも、オフセット補正装置７ａが、平滑回路８の出力信号と基準電圧信号とを所定の比率で加え、コンパレータ５ａの反転入力端子電圧を調整することで、コンパレータ５ａの矩形波シリアルクロック信号出力のＨ−ｄｕｔｙをほぼ５０％に保つような制御が働く。

（実施の形態４）
図５は、本発明の実施の形態４におけるシリアル通信制御装置の構成の一例を示すブロック図である。本実施の形態では、実施の形態３と同様、図３に示したシリアル通信制御装置における波形成形装置５として、図２に示した構成のようにコンパレータ５ａを用いる。

ただし、実施の形態３とは異なり、コンパレータ５ａの反転入力端子に、ローパスフィルター４から出力された高調波成分の少ないシリアルクロック信号が入力される。一方、非反転入力端子には、出力信号を矩形波に波形成形するための基準電圧源６からの基準電圧信号が、オフセット補正装置７ｂの入力回路９を介して入力される。出力端子からは、反転入力端子の入力信号と非反転入力端子の入力信号とを比較し矩形波に波形成形されたシリアルクロック信号が、シリアル信号受信装置２に出力される。

本実施の形態では、オフセット補正装置７ｂは、平滑回路８及び入力回路９に反転回路１０を加えて構成される。コンパレータ５ａの出力端子は、反転回路１０を経由して平滑回路８にも接続される。反転回路１０はコンパレータ５ａの矩形波シリアルクロック信号の極性を反転させた信号を出力し、平滑回路８はその極性反転信号を平滑化した信号を出力する。平滑回路８の出力信号は、コンパレータ５ａの非反転入力端子に入力される基準電圧信号に所定の比率で加えられる。

したがって、コンパレータ５ａに入力オフセットが有る場合でも、あるいは基準電圧信号とローパスフィルター４から出力された高調波成分の少ないシリアルクロック信号のバイアス電圧との間に偏差が有る場合でも、オフセット補正装置７ｂが、平滑回路８の出力信号と基準電圧信号とを所定の比率で加え、コンパレータ５ａの非反転入力端子電圧を調整することで、コンパレータ５ａの矩形波シリアルクロック信号出力のＨ−ｄｕｔｙをほぼ５０％に保つような制御が働く。

なお、このコンパレータ５ａによりシリアル信号受信装置２に入力されるシリアルクロック信号が、シリアル信号送信装置１のシリアルクロック信号から反転したものであるのに対応して、シリアル信号送信装置１は、データ信号とイネーブル信号の各信号の極性を反転させて出力する。

（実施の形態５）
図６は、本発明の実施の形態５におけるシリアル通信制御装置の構成の一例を示すブロック図である。本実施の形態では、実施の形態３と同様、図３に示したシリアル通信制御装置における波形成形装置５として、図２に示した構成のようにコンパレータ５ａを用いる。

コンパレータ５ａの非反転入力端子には、ローパスフィルター４から出力された高調波成分の少ないシリアルクロック信号が、オフセット補正装置７ｂを介して入力される。反転入力端子には、出力信号を矩形波に波形成形するための基準電圧源６からの基準電圧信号が入力される。出力端子からは、非反転入力端子の入力信号と反転入力端子の入力信号とを比較し矩形波に波形成形されたシリアルクロック信号が、シリアル信号受信装置２に出力される。

本実施の形態では、コンパレータ５ａの出力端子は、反転回路１０を経由して平滑回路８にも接続される。反転回路１０はコンパレータ５ａの矩形波シリアルクロック信号の極性を反転させた信号を出力し、平滑回路８はその極性反転信号を平滑化した信号を出力する。平滑回路８の出力信号は、ローパスファイルター２から出力されコンパレータ５ａの非反転入力端子に入力される高調波成分の少ないシリアルクロック信号に、所定の比率で加えられる。

したがって、コンパレータ５ａに入力オフセットが有る場合でも、あるいは基準電圧信号とローパスフィルター４から出力された高調波成分の少ないシリアルクロック信号のバイアス電圧との間に偏差が有る場合でも、オフセット補正装置７ｂが、平滑回路８の出力信号とローパスファイルター２から出力される高調波成分の少ないシリアルクロック信号とをある比率で加え、コンパレータ５ａの非反転入力端子電圧を調整することで、コンパレータ５ａの矩形波シリアルクロック信号出力のＨ−ｄｕｔｙをほぼ５０％に保つような制御が働く。

（実施の形態６）
図７は、本発明の実施の形態６におけるシリアル通信制御装置の構成の一例を示すブロック図である。本実施の形態では、実施の形態３と同様、図３に示したシリアル通信制御装置における波形成形装置５として、図２に示した構成のようにコンパレータ５ａを用いる。

ただし、実施の形態３とは異なりコンパレータ５ａの反転入力端子には、ローパスフィルター４から出力された高調波成分の少ないシリアルクロック信号が、オフセット補正装置７ａを介して入力される。非反転入力端子には、出力信号を矩形波に波形成形するための基準電圧源６からの基準電圧信号が入力される。出力端子からは、非反転入力端子の入力信号と反転入力端子の入力信号とを比較し矩形波に波形成形されたシリアルクロック信号がシリアル信号受信装置２に出力される。

コンパレータ５ａの出力端子は、オフセット補正装置７ａを構成する平滑回路８にも接続され、平滑回路８はコンパレータ５ａの矩形波シリアルクロック信号を平滑化した信号を出力する。平滑回路８の出力信号は、ローパスファイルター２から出力されコンパレータ５ａの反転入力端子に入力される高調波成分の少ないシリアルクロック信号に、所定の比率で加えられる。

したがって、コンパレータ５ａに入力オフセットが有る場合でも、あるいは基準電圧信号とローパスフィルター４から出力された高調波成分の少ないシリアルクロック信号のバイアス電圧との間に偏差が有る場合でも、オフセット補正装置７ａが、平滑回路８の出力信号と基準電圧信号とを所定の比率で加え、コンパレータ５ａの反転入力端子電圧を調整することで、コンパレータ５ａの矩形波シリアルクロック信号出力のＨ−ｄｕｔｙをほぼ５０％に保つような制御が働く。

なお、このコンパレータ５ａによりシリアル信号受信装置２に入力されるシリアルクロック信号が、シリアル信号送信装置１のシリアルクロック信号から反転したものであるのに対応して、シリアル信号送信装置１は、データ信号とイネーブル信号の各信号の極性を反転させて出力する。

（実施の形態７）
図８は、本発明の実施の形態７におけるシリアル通信制御装置の構成の一例を示すブロック図である。本実施の形態は、図４に示した実施の形態３における装置のさらに具体的な構成を示すものである。図８中、各部に示された符号ａ〜ｆは、図９に示される波形に対応する。

シリアル信号送信装置１のシリアルクロック信号出力端子１ｃの近傍に配置されたローパスフィルターは、１次のローパスフィルター４ａであり、抵抗１１とコンデンサー１２で構成される。シリアルクロック信号出力端子１ｃから出力されるシリアルクロック信号ａは、ローパスフィルター４ａにより高調波成分が低減されてシリアルクロック信号ｂとなり、シリアル信号受信装置２側へ送られる。

ローパスフィルター４ａのカットオフ周波数は、シリアルクロック信号ａの周波数に対して十分小さく設定され、例えばシリアルクロック周波数の６分の１以下程度に設定される。そうすることにより、この１次のローパスフィルター４ａから出力される高調波成分の少ないシリアルクロック信号ｂは、図９に図示するような三角波状の信号になる。

平滑回路８ａは、抵抗１３とコンデンサー１４で構成された１次のローパスフィルターにより構成される。このローパスフィルターのカットオフ周波数は、シリアルクロック信号の周波数に対して十分小さく設定される。例えばそのカットオフ周波数はシリアルクロック周波数の６０分の１以下程度に設定され、コンパレータ５ａから出力される矩形波に波形成形されたシリアルクロック信号ｃが十分に平滑されるようにする。

オフセット補正装置７ａは、平滑回路８ａと、抵抗１５及び抵抗１６による抵抗分割回路９ａとで構成される。抵抗分割回路９ａは、上記各実施の形態における入力回路９を構成する。抵抗分割回路９ａにより、平滑回路８ａの出力電圧と基準電圧信号ｄとを所定の比率で加算した電圧ｅが、コンパレータ５ａの反転入力端子に与えられる。

上記構成により、コンパレータ５ａに入力オフセットが有る場合でも、基準電圧信号とローパスフィルター４ａから出力された高調波成分の少ないシリアルクロック信号ｂのバイアス電圧との間に偏差が有る場合でも、オフセット補正装置７ａによってコンパレータ５ａの反転入力端子電圧ｅが調整され、コンパレータ５ａの矩形波シリアルクロック信号出力ｃのＨ−ｄｕｔｙをほぼ５０％に保つような制御が働く。

言いかえると、コンパレータ５ａに入力オフセットが有るでも、基準電圧信号とローパスフィルター４ａから出力された高調波成分の少ないシリアルクロック信号ｂのバイアス電圧との間に偏差が有る場合でも、オフセット補正装置７ａの機能により、図９に図示するようにコンパレータ５ａで波形成形されシリアル信号受信装置２に入力される矩形波シリアルクロック信号ｃの立ち上がりエッジは、シリアル信号送信装置１から出力される元のシリアルクロック信号ａの立ち上がりエッジに対して、シリアルクロック信号周期のほぼ４分の１周期遅れで出力される。

シリアル信号送信装置１は、データ信号ｆとイネーブル信号ｇの各信号を、シリアル信号受信装置２でのシリアルクロック信号ｃの遅れ分であるシリアルクロック信号周期の４分の１周期分の遅れに対応したタイミングで出力する。これにより、図９に示すようにシリアル信号受信装置２は、コンパレータ５ａからの矩形波シリアルクロック信号ｃの立ち上りエッジでデータ信号ｆとイネーブル信号ｇとを最適なタイミングで受け取るため、確実にシリアル通信の処理を行うことができる。

本実施の形態によれば、１次のローパスフィルター４ａにより、シリアル通信のシリアルクロック信号振幅の基本周波数成分だけでなく、高調波成分も減らしたシリアルクロック信号ｂをシリアルクロック受信側の波形成形コンパレータ５ａへ送るので、１次のローパスファイルター２と波形成形コンパレータ５ａの間のシリアルクロック信号配線３ｃから放出される輻射ノイズを低減させることができる。

なお、図８における１次のローパスフィルター４ａを構成するコンデンサー１２を、図１０に図示しているように、２つのコンデンサー１２、１７に分けて、コンデンサー１７の一端をコンパレータ５ａの非反転入力端子の近傍で非反転入力端子に接続し、その他端を低インピーダンスの電源配線１８に接続した構成にしても良い。

このようなコンデンサー１７を配置することにより、１次のローパスフィルター４ａの出力端子である抵抗１１の一端と波形成形装置の入力端子であるコンパレータ５ａの非反転入力端子の間のシリアルクロック信号配線３ｃにノイズが飛び乗っても、コンデンサー１７によりこのノイズを除去することができ、シリアル信号受信装置２はノイズの影響を受け難くすることが出来る。

なおコンパレータ５ａとして、ヒステリシス付コンパレータを用いても良い。そのことにより、シリアルクロック信号配線３ｃにノイズが飛び乗っても、シリアル信号受信装置２はノイズの影響を受け難くすることが出来る。

なお抵抗１１とコンデンサー１２とで構成されている１次のローパスフィルター４ａを２次のローパスフィルター、またはより高次のローパスフィルターの回路構成に変えて、より高調波成分の少ないシリアルクロック信号を波形成形装置のコンパレータ５ａへ送信するようにしても良い。

（実施の形態８）
図１１は、本発明の実施の形態８におけるシリアル通信制御装置の構成の一例を示すブロック図である。本実施の形態は、図６に示した実施の形態５における装置のさらに具体的な構成を示すものである。

シリアル信号送信装置１のシリアルクロック信号出力端子１ｃの近傍に配置されたローパスフィルターは、図８に示した実施の形態７と同じ１次のローパスフィルター４ａである。このローパスフィルター４ａにより高調波成分を低減させたシリアルクロック信号は、コンデンサー１９を通してＡＣカップリングされて波形成形装置のコンパレータ５ａに入力される。コンパレータ５ａは、図６に図示したものと同じ構成である。

オフセット補正装置７ｂが備える平滑回路８ａは、実施の形態７と同様、抵抗１３とコンデンサー１４で構成されたローパスフィルターである。図６における反転回路１０は、本実施の形態ではインバータ１０ａで構成される。

平滑回路８ａのローパスフィルターのカットオフ周波数は、シリアルクロック信号の周波数に対して十分小さい、例えば、シリアルクロック周波数の６０分の１以下程度にする。それにより、平滑回路８ａの入力信号であるコンパレータ５ａから出力される矩形波に波形成形されたシリアルクロック信号をインバータ１０ａによって反転した信号が、十分に平滑されるようにする。

オフセット補正装置７ｂは、平滑回路８ａとインバータ１０ａに加え、コンデンサー１９と抵抗１５により構成された入力回路９ｂを備える。平滑回路８ａからの平滑化された出力電圧と、ローパスフィルター４ａから出力された高調波成分の少ないシリアルクロック信号とは、抵抗１５とコンデンサー１９により所定の比率で加算した電圧となって、コンパレータ５ａの非反転入力端子に入力される。

以上のようにして、コンパレータ５ａに入力オフセットが有る場合でも、あるいは基準電圧信号とローパスフィルター４ａから出力された高調波成分の少ないシリアルクロック信号のバイアス電圧との間に偏差が有る場合でも、オフセット補正装置７ｂによってコンパレータ５ａの非反転入力端子の入力信号のバイアス電圧が調整され、コンパレータ５ａの矩形波シリアルクロック信号出力のＨ−ｄｕｔｙをほぼ５０％に保つような制御が働く。

本実施の形態の構成によれば、実施の形態７と同様に、１次のローパスファイルター２ａと波形成形コンパレータ５ａの間のシリアルクロック信号配線３ｃから放出される輻射ノイズを低減させることができ、かつシリアル信号受信装置２は確実にシリアル通信のデータ信号とイネーブル信号を確実に受け取り、シリアル通信の処理を行うことができる。

（実施の形態９）
図１２は、本発明の実施の形態９におけるシリアル通信制御装置を構成する平滑回路の他の構成の一例を示すブロック図である。すなわち、本実施の形態は、図３から図８、図１０および図１１に示したシリアル通信制御装置における平滑回路８の他の態様を示す。

本実施の形態における平滑回路８ｂは、コンデンサー１４と、このコンデンサー１４に電荷を充電するための電流源２１と、このコンデンサー１４から電荷を放電するための電流源２２と、電流源２１とコンデンサー１４の間に設けられたアナログスイッチ２３と、電流源２２とコンデンサー１４の間に設けられたアナログスイッチ２４と、アナログスイッチ２３とアナログスイッチ２４のどちらか一方のスイッチ動作を選択するためにコンパレータ５ａの出力信号を反転させるインバータ２５とで構成される。

この平滑回路８ｂによれば、入力信号がＨレベル入力であればコンデンサー１４は電流源２１から電荷が充電され、入力信号がＬレベル入力であればコンデンサー１４は電流源２２から電荷が放電されることにより、平滑動作が行われる。

なお、実施の形態１の説明において述べたように、上記実施の形態１から８のシリアル通信制御装置において、シリアル信号受信装置２と、波形成形装置５またはコンパレータ５ａは、同一の半導体チップ内に集積された半導体集積回路２０の一部として構成することができる。また、実施の形態９の平滑回路８ｂを構成する、電流源２１、２２、アナログスイッチ２３、２４、及びインバータ２５も、シリアル信号受信装置２、および波形成形装置５またはコンパレータ５ａとともに、同一の半導体チップ内に集積された半導体集積回路２０の一部として構成することができる。そのようにすることで、部品点数が少なく、より精度良く動作するシリアル通信制御装置を実現できる。

本発明に係る通信制御装置は、シリアルクロック信号振幅の基本周波数成分だけでなく高調波成分も抑制して、シリアルクロック信号配線から放出される輻射ノイズを低減し、かつ確実にシリアル通信制御を行わせることができるため、製品システムを制御し動作させる電子機器間、特にＬＳＩ、ＩＣ等の半導体集積回路装置間のシリアル通信制御方法及びシリアル通信制御装置として有用である。

本発明の実施の形態１におけるシリアル通信制御装置の構成を示すブロック図 同シリアル通信制御装置における波形成形装置を具体例で示したブロック図 本発明の実施の形態２におけるシリアル通信制御装置の構成を示すブロック図 本発明の実施の形態３におけるシリアル通信制御装置の構成を示すブロック図 本発明の実施の形態４におけるシリアル通信制御装置の構成を示すブロック図 本発明の実施の形態５におけるシリアル通信制御装置の構成を示すブロック図 本発明の実施の形態６におけるシリアル通信制御装置の構成を示すブロック図 本発明の実施の形態７におけるシリアル通信制御装置の構成を示すブロック図 図８のシリアル通信制御装置の動作を示す波形図 本発明の実施の形態７におけるシリアル通信制御装置の他の構成を示すブロック図 本発明の実施の形態８におけるシリアル通信制御装置の構成を示すブロック図 本発明の実施の形態９におけるシリアル通信制御装置を構成する平滑回路の構成例を示すブロック図 従来例のシリアル通信制御装置の構成を示すブロック図

符号の説明

１ シリアル信号送信装置
１ａ イネーブル信号出力端子
１ｂ データ信号出力端子
１ｃ シリアルクロック出力端子
２ シリアル信号受信装置
２ａ イネーブル信号入力端子
２ｂ データ信号入力端子
２ｃ シリアルクロック入力端子
３ａ、３ｂ、３ｃ
４ ローパスファイルター
４ａ １次のローパスファイルター
５ 波形成形装置
５ａ コンパレータ
６ 基準電圧源
７ａ、７ｂ オフセット補正装置
８ 平滑回路
９、 入力回路
１０ 反転回路
１０ａ インバータ
１１、１３、１５、１６ 抵抗
１２、１４、１７、１９ コンデンサー
１８ 低インピーダンスの電源配線
２０、２０ａ 半導体集積回路
２１、２２ 電流源
２３、２４ アナログスイッチ
２５ インバータ
３０ 減衰器
３１ 増幅器

Claims (17)

1. シリアル信号送信装置からイネーブル信号、データ信号およびシリアルクロック信号を送信し、
   シリアル信号受信装置により、前記シリアル信号送信装置から送信された前記シリアルクロック信号の立ち上りまたは立ち下りエッジで前記データ信号と前記イネーブル信号とを受け取るシリアル通信制御方法において、
   前記シリアル信号送信装置が出力する前記シリアルクロック信号を、その高調波成分を低減させて前記シリアル信号受信装置側に送り出し、
   前記高調波成分を低減させて送出されたシリアルクロック信号を波形成形し、矩形波シリアルクロック信号を復元して、前記シリアル信号受信装置に供給することを特徴とするシリアル通信制御方法。
2. 前記シリアルクロック信号の高調波成分を低減させる処理を１次または２次のローパスフィルターにより行う請求項１に記載のシリアル通信制御方法。
3. 前記シリアルクロック信号の高調波成分を低減させる処理に起因する前記シリアルクロック信号の遅延特性に応じて、前記データ信号と前記イネーブル信号を、前記シリアルクロック信号に対する遅延時間を設けて前記シリアル信号送信装置により出力させることにより、前記シリアル信号受信装置によるシリアル通信の処理を安定させる請求項１または２に記載のシリアル通信制御方法。
4. 前記波形成形により復元された矩形波シリアルクロック信号を平滑化し、その平滑化した信号を、前記高調波成分を低減させて送出されたシリアルクロック信号にフィードバックすることにより、前記シリアルクロック信号の波形成形時のオフセットを補正する請求項１〜３のいずれか１項に記載のシリアル通信制御方法。
5. イネーブル信号、データ信号およびシリアルクロック信号を送信するシリアル信号送信装置と、
   前記シリアル信号送信装置から送信された信号から、前記シリアルクロック信号の立ち上りまたは立ち下りエッジで前記データ信号と前記イネーブル信号とを受け取るシリアル信号受信装置と、
   前記シリアル信号送信装置の近傍に配置され、前記シリアル信号送信装置のシリアルクロック出力端子から出力されるシリアルクロック信号からその高調波成分を低減させたクロック信号を前記シリアル信号受信装置側に送り出すローパスフィルターと、
   前記シリアル信号受信装置の近傍に配置され、前記ローパスフィルターからのシリアルクロック信号を波形成形し矩形波シリアルクロック信号を復元して、前記シリアル信号受信装置のシリアルクロック入力端子に供給する波形成形装置とを備えたシリアル通信制御装置。
6. 前記波形成形装置はコンパレータにより構成され、
   前記コンパレータの非反転入力端子には前記ローパスフィルターから出力された高調波成分を低減させたシリアルクロック信号が入力され、
   前記コンパレータの反転入力端子には出力信号を矩形波に波形成形するための基準電圧信号が入力され、
   前記コンパレータの出力端子からは、矩形波に波形成形された前記シリアルクロック信号を出力する請求項５に記載のシリアル通信制御装置。
7. 前記波形成形装置はコンパレータにより構成され、
   前記コンパレータの反転入力端子には前記ローパスフィルターから出力された高調波成分を低減させたシリアルクロック信号が入力され、
   前記コンパレータの非反転入力端子には出力信号を矩形波に波形成形するための基準電圧信号が入力され、
   前記コンパレータの出力端子からは、矩形波に波形成形された前記シリアルクロック信号を出力し、
   前記シリアル信号送信装置は、前記データ信号と前記イネーブル信号を前記シリアルクロック信号との関係において反転させて出力する請求項５に記載のシリアル通信制御装置。
8. 前記波形成形装置が出力する前記矩形波シリアルクロック信号を平滑化する平滑回路を有するオフセット補正装置を備え、
   前記オフセット補正装置は、前記平滑回路の出力信号を、前記波形成形装置の入力信号である前記ローパスフィルターからの高調波成分を低減させたシリアルクロック信号にフィードバックするように構成された請求項５に記載のシリアル通信制御装置。
9. 前記コンパレータが出力する前記矩形波シリアルクロック信号を平滑化する平滑回路を有するオフセット補正装置を備え、
   前記オフセット補正装置は、前記平滑回路の出力信号を、前記コンパレータの反転入力端子に入力される前記基準電圧信号にフィードバックするように構成された請求項６に記載のシリアル通信制御装置。
10. 前記コンパレータが出力する前記矩形波シリアルクロック信号の極性を反転する反転回路と、前記反転回路の出力信号を平滑化する平滑回路とを有するオフセット補正装置を備え、
    前記オフセット補正装置は、前記平滑回路の出力信号を、前記コンパレータの非反転入力端子に入力される前記基準電圧信号にフィードバックするように構成された請求項７に記載のシリアル通信制御装置。
11. 前記シリアルクロック出力端子の近傍に配置されたローパスフィルターは、抵抗とコンデンサーで構成された１次のローパスフィルターであり、
    前記オフセット補正装置の平滑回路は抵抗とコンデンサーで構成されたローパスフィルターであり、
    前記平滑回路の出力電圧と前記の基準電圧信号の電圧とを抵抗分割した電圧が前記コンパレータの入力にフィードバックされる請求項８〜１０のいずれか１項に記載のシリアル通信制御装置。
12. 前記コンパレータが出力する前記矩形波シリアルクロック信号の極性を反転する反転回路と、前記反転回路の出力信号を平滑化する平滑回路とを有するオフセット補正装置を備え、
    前記オフセット補正装置は、前記平滑回路の出力信号を、前記コンパレータの非反転入力端子に入力される前記ローパスフィルターからの高調波成分を低減させたシリアルクロック信号にフィードバックするように構成された請求項６に記載のシリアル通信制御装置。
13. 前記コンパレータが出力する前記矩形波シリアルクロック信号を平滑化する平滑回路を有するオフセット補正装置を備え、
    前記オフセット補正装置は、前記平滑回路の出力信号を、前記コンパレータの反転入力端子に入力される前記ローパスフィルターから出力された高調波成分を低減させたシリアルクロック信号にフィードバックするように構成された請求項７に記載のシリアル通信制御装置。
14. 前記シリアルクロック出力端子の近傍に配置されたローパスフィルターは、抵抗とコンデンサーで構成された１次のローパスフィルターであり、
    前記１次のローパスフィルターから出力されたシリアルクロック信号はコンデンサーを通してＡＣカップリングされて前記コンパレータに入力され、
    前記オフセット補正装置を構成する前記平滑回路は、抵抗とコンデンサーによるローパスフィルターで構成され、
    前記平滑回路で平滑化された出力電圧を入力用抵抗を介して、前記ＡＣカップリングされたシリアルクロック信号に、前記入力用抵抗と前記ＡＣカップリング用のコンデンサーとで決まる所定の比率で加え合わせて、前記コンパレータに入力するように構成された請求項８、１２または１３に記載のシリアル通信制御装置。
15. 前記オフセット補正装置を構成する前記平滑回路は、
    平滑用コンデンサーと、
    前記平滑用コンデンサーに電荷を充電するための第１電流源と、
    前記第１電流源と前記平滑用コンデンサーの間に設けられた第１アナログスイッチと、
    前記平滑用コンデンサーから電荷を放電するための第２電流源と、
    前記第２電流源と前記平滑用コンデンサーの間に設けられた第２アナログスイッチと、
    前記第１または第２アナログスイッチのいずれか一方のスイッチ動作を選択するために前記コンパレータの出力を反転させるインバータとを備え、
    前記平滑回路の入力信号がＨレベル入力であれば前記平滑用コンデンサーには前記第１電流源により電荷が充電され、前記入力信号がＬレベル入力であれば前記平滑用コンデンサーから前記第２電流源により電荷が放電される請求項８〜１４のいずれか１項に記載のシリアル通信制御装置。
16. 前記シリアル信号受信装置と、前記波形成形装置または波形成形装置を構成する前記コンパレータとが、同一半導体チップ内に集積された半導体集積回路の一部である請求項５〜１４のいずれか１項に記載のシリアル通信制御装置。
17. 前記シリアル信号受信装置と、前記波形成形装置または波形成形装置を構成する前記コンパレータと、前記平滑回路を構成する前記第１及び第２電流源、第１及び第２アナログスイッチ、及び前記インバータとが、同一半導体チップ内に集積された半導体集積回路の一部である請求項１５に記載のシリアル通信制御装置。

Images