JP2008272189A - 扉開放検出装置および方法。 - Google Patents

Abstract

【課題】安価な構成により、正確に扉の開放を検出する。
【解決手段】フリップフロップ回路ＦＦ１乃至ＦＦ６は、所定のデータを記憶する。扉の開放を検出し、扉開放スイッチＳＷ１は、扉の開放が検出された場合、フリップフロップ回路ＦＦ１乃至ＦＦ６により記憶された所定のデータを消去する。開放判定部４ｃは、フリップフロップ回路ＦＦ１乃至ＦＦ６により所定のデータが記憶されているか否かにより扉の開放が検出されたか否かを判定する。本発明は、監視システムに適用することができる。
【選択図】図１

Description

本発明は、扉開放検出装置および方法に関し、特に、安価な構成により、遊技機の扉の不正な開放を確実に検出できるようにした扉開放検出装置および方法に関する。

遊技店において、閉店後の遊技機の不正改造防止が課題となっており、遊技機の電源遮断後に扉の開放を監視する機能が求められている。

現状において、遊技機単体には扉開閉検出機能は搭載されているものの、遊技機の電源供給時しか動作しないものが一般的である。

そこで、予め充電されたコンデンサの電荷を扉が開放された際に放電することで、無電源期間中の扉開放を検出する手段が提案されている（特許文献１参照）。

また、遊技店の設備として、扉開閉検出機能の開閉信号を直接ホールコンピュータに送信する構成や、カバー開閉信号をコントローラに記憶し報知・動作停止処理をする構成などが提案されている（特許文献２，３参照）。

また最近では、遊技機本体にバッテリと開閉検出機能を設けるようにさせ、常に開閉時刻などの履歴を記録し、履歴データをホールコンピュータと通信する構成も提案されている（特許文献４参照）。これは、製品出荷時から常時一定時間毎に開閉状態を検出、記録し、かつ監視ユニットが固有IDを持つことで不正交換を防止するものである。

特開２００１−３４０５９５号公報 特開２００１−００９１３７号公報 特開２００５−２１８５９７号公報 特開２００３−１５９４６６号公報

しかしながら、上述した特許文献１に記載の技術においては、扉開放によりコンデンサの電荷を放電した後に、外部電源を用いてコンデンサに再充電することで容易に元の状態に復帰させることができ、扉の不正な開放があったことを示す痕跡が残らない恐れがある。

また、特許文献２に記載の技術においては、扉開閉信号をホールコンピュータに送信する場合、閉店後もホールコンピュータを稼動させておく必要があり、開閉検出機能を実現する配線が短絡されるなどにより、容易に機能が無効化される恐れがある。

さらに、特許文献３に記載の技術においては、扉開閉信号の記憶する機構としてラッチ回路が利用されているが、外部からクリア信号が入力されることで、容易に記憶内容が変更され、元の状態に復帰させられてしまい、扉の不正な開放があったことを示す痕跡が残らない恐れがある。

また、特許文献４に記載の技術においては、バッテリを用いて開閉履歴を記憶する構成であるため、複雑な処理を実行するための演算装置や、プログラムおよび履歴データを保存するための大容量の記憶機構が必要になるため高価となる恐れがある。また、処理の多くを遊技店の全体を管理する演算処理装置に頼る構成となるため、やはり、コスト高となる恐れがある。

本発明はこのような状況に鑑みてなされたものであり、例えば、電源の投入を停止した後、所定のデータを記憶させ、遊技機の扉の開放を検出した場合、記憶させていたデータを消去することで、安価で、かつ、確実に扉の開放を検出できるようにするものである。

本発明の一側面の扉開放検出装置は、所定のデータを記憶する記憶手段と、扉の開放を検出し、前記扉の開放が検出された場合、前記記憶手段により記憶された前記所定のデータを消去する消去手段とを含む。

前記記憶手段は、複数ビットからなる前記所定のデータを記憶させるようにすることができ、前記消去手段には、前記扉の開放を検出させ、前記扉の開放が検出された場合、前記記憶手段により記憶された前記所定のデータを全て消去させるようにすることができる。

前記主電源がよりも低い電圧の補助電源をさらに含ませるようにすることができ、前記補助電源とダイオードとが順方向に接続されて、前記記憶手段に電力を供給し、直列に接続されている前記補助電源と前記ダイオードとに対して、並列に前記主電源が接続されるようにすることができる。

直列に接続されている前記補助電源と前記ダイオードとに対して、並列に前記主電源と前記ダイオードとは異なる他のダイオードが順方向に接続されるようにすることができる。

前記記憶手段により記憶される前記所定のデータを記憶、または、読み出す信号線を接続、または、切断する切替手段をさらに含ませるようにすることができ、前記主電源からの電力供給が停止している場合、前記切替手段には、前記信号線を切断させるようにすることができる。

前記記憶手段により前記所定のデータが記憶されているか否かにより前記扉の開放が検出されたか否かを判定する判定手段をさらに含ませるようにすることができる。

前記記憶手段は、D型フリップフロップ、ＲＳ型フリップフロップ、シフトレジスタ、または不揮発性メモリとすることができる。

前記消去手段には、接点スイッチ、近接スイッチ、光学スイッチ、または磁気スイッチを含ませるようにすることができる。

本発明の一側面の扉開放検出方法は、所定のデータを記憶する記憶ステップと、扉の開放を検出し、前記扉の開放が検出された場合、前記記憶ステップの処理により記憶された前記所定のデータを消去する消去ステップとを含む。

本発明の遊技機は、請求項１に記載の扉開放検出装置を含ませるようにすることができる。

本発明の一側面の扉開放検出装置および方法においては、所定のデータが記憶され、扉の開放が検出され、前記扉の開放を検出した場合、記憶された前記所定のデータが消去される。

本発明の一側面の扉開放検出装置における、所定のデータを記憶する記憶手段とは、例えば、フリップフロップ回路であり、扉の開放を検出し、前記扉の開放が検出された場合、前記記憶手段により記憶された前記所定のデータを消去する消去手段とは、例えば、扉開放スイッチである。

すなわち、遊技機電源部からの電力供給が停止する直前のタイミングで、フリップフロップ回路が、所定のデータを記憶し、扉の開放が検出された場合、開放検出スイッチによりフリップフロップ回路にクリア信号を入力することで、記憶された前記所定のデータが消去される。このため、制御部の開閉検出部は、遊技機電源部から電源供給が開始されるタイミングで、フリップフロップ回路により記憶された前記所定のデータが記憶されていれば、扉の開放が検出されておらず、所定のデータが記憶されていなければ、扉の開放が検出されたものと判断する。

これにより、遊技機の主電源の供給が停止してから次に主電源からの供給がなされるまでの間に、不正に扉が開放されると、フリップフロップ回路には、予め記憶されていた所定のデータが消去されることになるので、電源供給が停止している間に、何らかの理由により扉の開放が検出されたことを認識することができる。

結果として、主電源の投入を停止した後、予め設定されている所定のデータを記憶させ、遊技機の扉の開放が検出されると、所定のデータが消去されるので、安価で、かつ、確実に扉の開放を検出することが可能となる。

本発明によれば、安価で、かつ、確実に扉の開放を検出することが可能となる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

すなわち、本発明の一側面の扉開放検出装置は、所定のデータを記憶する記憶手段（例えば、図１のフリップフロップ回路ＦＦ１乃至ＦＦ６）と、扉の開放を検出し、前記扉の開放が検出された場合、前記記憶手段により記憶された前記所定のデータを消去する消去手段（例えば、図１の扉開放スイッチＳＷ１）とを含む。

前記記憶手段（例えば、図１のフリップフロップ回路ＦＦ１乃至ＦＦ６）は、複数ビットからなる前記所定のデータを記憶させるようにすることができ、前記消去手段（例えば、図１の扉開放スイッチＳＷ１）には、前記扉の開放を検出させ、前記扉の開放が検出された場合、複数の前記記憶手段により記憶された前記所定のデータを全て消去させるようにすることができる。

主電源よりも低い電圧の補助電源（例えば、図１の補助電源Ｖ₀）をさらに含ませるようにすることができ、前記補助電源とダイオード（例えば、図１のダイオードＤ１）とが順方向に接続されて、前記記憶手段に電力を供給し、直列に接続されている前記補助電源と前記ダイオードとに対して、並列に前記主電源が接続されるようにすることができる。

直列に接続されている前記補助電源と前記ダイオードとに対して、並列に前記主電源と前記ダイオードとは異なる他のダイオード（例えば、図１のダイオードＤ２）が順方向に接続されるようにすることができる。

前記記憶手段（例えば、図７のフリップフロップ回路ＦＦ１乃至ＦＦ６）により記憶される前記所定のデータを記憶、または、読み出す信号線を接続、または、切断する切替手段（例えば、図７のスイッチＳＷ２１乃至ＳＷ２２）をさらに含ませるようにすることができ、前記主電源からの電力供給が停止している場合、前記切替手段には、前記信号線を切断させるようにすることができる。

前記記憶手段により前記所定のデータが記憶されているか否かにより前記扉の開放が検出されたか否かを判定する判定手段（例えば、図１の開放判定部４ｃ）をさらに含ませるようにすることができる。

前記記憶手段（例えば、図１のフリップフロップ回路ＦＦ１乃至ＦＦ６）は、D型フリップフロップ、ＲＳ型フリップフロップ、シフトレジスタ、または不揮発性メモリとすることができる。

前記消去手段（例えば、図１の扉開放スイッチＳＷ１）は、接点スイッチ、近接スイッチ、光学スイッチ、または磁気スイッチを含ませるようにすることができる。

本発明の一側面の扉開放検出方法は、所定のデータを記憶する記憶ステップ（例えば、図２のステップＳ２）と、扉の開放を検出し、前記扉の開放が検出された場合、前記記憶ステップの処理により記憶された前記所定のデータを消去する消去ステップ（例えば、図２のステップＳ４）とを含む。

図１は、本発明に係る正面扉の開放を検出する扉開放検出部を備えた遊技機の一実施の形態の構成を示す図である。

遊技機には、扉開放検出部１、コネクタ２，３、制御部４、遊技機電源部５、交流電源６、および、発報部７が備えられている。

扉開放検出部１は、遊技機の主電源である遊技機電源部５より電力供給が停止する直前に制御部４より入力される所定のデータを記憶し、図示せぬ遊技機の正面扉の開放を監視する監視状態に入る。そして、扉開放検出部１は、遊技機電源部５から電力供給が開始されるまでの間に、図示せぬ遊技機の正面扉の開放を検出するとき、記憶されていた所定のデータを消去する。そして、遊技機電源部５より電源が投入されるとき、制御部４は、扉開放検出部１が、所定のデータを記憶しているか否かに基づいて、正面扉の開放の検出の有無を判定する。

コネクタ２，３は、扉開放検出部１を遊技機より単独で組み付け、または取り外せるように設けられた、相互に凹凸形状からなる接続端子である。また、コネクタ２，３は、図１の上から遊技機電源部５より扉開放検出部１に供給されてくる電力供給線、扉開放検出部１より制御部４に記憶している開放検出信号を伝送する開放検出信号線、制御部４より扉開放検出部１に供給されるクロック信号を伝送するクロック信号線、データ信号を伝送するデータ信号線、および接地部分に接続されている接地線をそれぞれ接続している。

制御部４は、交流電源６からの交流電源を直流電源に変換する遊技機電源部５より供給される直流の電力により動作し、遊技機の動作の全体を管理すると共に、扉開放検出部１の動作を制御する。また、制御部４は、使用者により図示せぬ操作部が操作されてスイッチＳＷ２がＯＦＦにされると、電力供給が完全に停止するまでの時間に（約0.1秒程度の間に）、各種のデータを図示せぬ不揮発性のメモリに記憶させる。この際、制御部４は、クロック信号発生部４ｂを制御してクロック信号端子Ｖ_CKよりクロック信号を発生させ扉開放検出部１に供給させると共に、リセット管理部４ａを制御して、クロック信号の立ち下がりのタイミングに同期して、複数ビットのデータからなるリセット信号をデータ出力端子Ｖ_DEより順次扉開放検出部１に入力させる。

また、制御部４は、スイッチＳＷ２がＯＮに操作されると、クロック信号発生部４ｂを制御してクロック信号端子Ｖ_CKよりクロック信号を発生させ扉開放検出部１に供給させると共に、開放判定部４ｃを制御して、クロック信号と同期して端子Ｖ_INに入力される扉開放検出部１からの複数ビットのデータからなる開放検出信号を受信させ、受信した開放検出信号がリセット信号と一致するか否かの判定に基づいて、電源供給が停止されている間に、図示せぬ遊技機の正面扉が開放されたか否か、すなわち、不正開放が検出されているか否かを判定させて、判定結果に対応して発報部７を動作させ、不正な扉の開放があったことを発報させる。

遊技機電源部５は、交流電源６より供給されてくる交流電源を遊技機で使用可能な直流電源に変換し、扉開放検出部１および制御部４に供給する。遊技機で使用可能な電力の電圧としては、例えば、５Ｖである。以降においては、５Ｖであるものとして説明を進めるが、当然のことながらそれ以外の電圧でも良い。

次に、扉開放検出部１の構成例について説明する。扉開放検出部１は、フリップフロップ回路ＦＦ１乃至ＦＦ６、ダイオードＤ１，Ｄ２、抵抗Ｒ１、補助電源Ｖ₀、および扉開放検出スイッチＳＷ１から構成されている。

フリップフロップ回路ＦＦ１乃至ＦＦ６は、いずれもＤ型フリップフロップ回路であり、電源端子Ｖｃｃ、データ入力端子Ｄ、クロック信号入力端子ＣＫ、クリア信号端子ＣＬＲ、グランド端子ＧＮＤ、正出力端子Ｑ、および負出力端子Ｑ’（図１中においては、Ｑの上部にバーが表記されているが、本明細書中においては、表示の都合上「Ｑ’」と称するものとする）が設けられている。

フリップフロップ回路ＦＦ１乃至ＦＦ６は、電源端子Ｖｃｃに供給される電力により駆動し、クロック信号入力端子ＣＫに入力されるクロック信号が立ち下がるタイミングでデータ入力端子Ｄに入力される信号を保持し、同一の信号を正出力端子Ｑより出力し、負信号を負出力端子より出力する。すなわち、クロック信号入力端子ＣＫに入力されるクロック信号が立ち下がるタイミングで、データ入力端子ＤにＨｉの信号が入力されると、フリップフロップ回路ＦＦ１乃至ＦＦ６は、Ｈｉの信号を保持して、正出力端子Ｑより同一のＨｉの信号を、負出力端子Ｑ’よりＨｉ信号の負信号であるＬｏｗを出力する。逆に、クロック信号入力端子ＣＫに入力されるクロック信号が立ち下がるタイミングで、データ入力端子ＤにＬｏｗの信号が入力されると、フリップフロップ回路ＦＦ１乃至ＦＦ６は、Ｌｏｗの信号を保持して、正出力端子ＱよりＬｏｗの信号を、負出力端子Ｑ’よりＬｏｗ信号の負信号であるＨｉをそれぞれ出力する。

また、フリップフロップ回路ＦＦ１乃至ＦＦ６は、クリア信号端子ＣＬＲにＨｉの信号が入力されると、クロック信号入力端子ＣＫに入力される信号とは無関係に強制的にＬｏｗを保持して、正出力端子ＱよりＬｏｗの信号を、負出力端子Ｑ’よりＬｏｗ信号の負信号であるＨｉをそれぞれ出力する。

さらに、フリップフロップ回路ＦＦ１乃至ＦＦ６は、シリーズに接続されており、いわゆる６ビットのシフトレジスタを構成している。すなわち、フリップフロップ回路ＦＦ１乃至ＦＦ６の全てのクロック信号入力端子ＣＫが、制御部４のクロック信号端子Ｖ_CKに接続されている。また、フリップフロップ回路ＦＦ１のデータ入力端子Ｄが制御部４のデータ出力端子Ｖ_DEに接続され、フリップフロップ回路ＦＦ１の正出力端子Ｑがフリップフロップ回路ＦＦ２のデータ入力端子Ｄに接続され、フリップフロップ回路ＦＦ２の正出力端子Ｑがフリップフロップ回路ＦＦ３のデータ入力端子Ｄに接続され、フリップフロップ回路ＦＦ３の正出力端子Ｑがフリップフロップ回路ＦＦ４のデータ入力端子Ｄに接続され、フリップフロップ回路ＦＦ４の正出力端子Ｑがフリップフロップ回路ＦＦ５のデータ入力端子Ｄに接続され、フリップフロップ回路ＦＦ４の正出力端子Ｑがフリップフロップ回路ＦＦ５のデータ入力端子Ｄに接続され、フリップフロップ回路ＦＦ５の正出力端子Ｑがフリップフロップ回路ＦＦ６のデータ入力端子Ｄに接続されている。そして、フリップフリップ回路ＦＦ６の正出力端子Ｑが制御部４の端子Ｖ_INに接続されている。また、フリップフロップ回路ＦＦ１乃至ＦＦ６のクリア信号端子ＣＬＲは、いずれも扉開放検出スイッチＳＷ１に接続されている。

ダイオードＤ１は、補助電源Ｖ₀の正端子からみてフリップフロップ回路ＦＦ１の電源端子Ｖｃｃの方向に対して順方向に設けられており、遊技機電源部５より電力が供給されている場合、電力の逆流を防止する。

ダイオードＤ２は、遊技機電源部５からみてフリップフロップ回路ＦＦ６の電源端子Ｖｃｃの方向に対して順方向に設けられており、遊技機電源部５より電力供給が停止され、かつ、補助電源Ｖ₀より電力が供給されている場合、遊技機電源部５の電位は不定となり、補助電源Ｖ₀より供給される電力の逆流を防止する。

また、補助電源Ｖ₀と遊技機電源部５の出力電圧Ｖ₅とは、以下の式（１）の関係が満たされる関係となっている。

Ｖ₀−Ｖｄ１＜Ｖ₅−Ｖｄ２
・・・（１）

ここで、Ｖ₀は、補助電源Ｖ₀の電源電圧であり、Ｖｄ２は、ダイオードＤ２の順方向電圧であり、Ｖ₅は、遊技機電源部５より供給される電源電圧であり、Ｖｄ１は、ダイオードＤ１の順方向電圧である。従って、遊技機電源部５より電力供給があるとき、各電源端子Ｖｃｃには、（Ｖ₅−Ｖｄ２）で示される電圧が印加され、遊技機電源部５からの電力供給がなくなると補助電源Ｖ₀より（Ｖ₀−Ｖｄ１）で示される電圧が印加される。

抵抗Ｒ１は、一方の端部がダイオードＤ１，Ｄ２のカソードに接続され、他方の端部が扉開放検出スイッチＳＷ１に接続されており、クリア信号端子ＣＬＲに入力される電圧を調整する。

扉開放検出スイッチＳＷ１は、接点スイッチ、近接スイッチ、光学スイッチ、または磁気スイッチなどから構成されるスイッチであり、図示せぬ遊技機の正面に設けられた扉の開放を検出するとＯＮにされ、それ以外の場合、すなわち、扉が閉じられている通常状態においては、ＯＦＦに設定されるスイッチである。

次に、図２のフローチャートを参照して、図１の扉開放検出部１を備えた遊技機による扉開放検出処理について説明する。

ステップＳ１において、制御部４は、遊技機電源部５を介して供給されてくる自らの電源端子Ｖｄｄの電圧を検出し、遊技機本体の電源を制御するスイッチＳＷ２がＯＦＦにされたか否かを判定する。すなわち、制御部４は、遊技機電源部５を介して供給されてくる電圧Ｖ₅が５Ｖ（定格電圧）に準ずる所定の閾値Ｖｔｈよりも大きいか否かを判定し、大きい場合、遊技機本体の電源がＯＦＦにされていないとみなし、同様の処理を繰り返す。ステップＳ１において、例えば、図３の最上段の波形図で示されるように、時刻ｔ１にてスイッチＳＷ２がＯＦＦに操作されることにより、電圧が降下し、時刻ｔ２にて電圧Ｖ₅が、所定の閾値Ｖｔｈよりも小さいと判定された場合、スイッチＳＷ２がＯＦＦにされたものとみなし、処理はステップＳ２に進む。

尚、遊技機電源部５は、交流電源６より供給される電力を５Ｖ程度の電圧に変換して扉開放検出部１および制御部４に供給しており、変換処理に係る時間があるため、スイッチＳＷ２がＯＦＦにされても、図３の最上段の波形図で示されるように、緩やかに電圧が降下していく。また、図３においては、最上段の波形図が、遊技機電源部５の供給電圧Ｖ₅の、２段目の波形図がフリップフロップ回路ＦＦ１のクロック信号入力端子ＣＫに供給される印加電圧Ｖ₁の、３段目の波形図がフリップフロップ回路ＦＦ１のデータ入力端子Ｄの印加電圧Ｖ₂の、４段目の波形図がフリップフロップ回路ＦＦ６の正出力端子Ｑの出力電圧Ｖ₃の、５段目の波形図がフリップフロップ回路ＦＦ１乃至ＦＦ６のクリア信号端子ＣＬＲに印加される印加電圧Ｖ₄のそれぞれの時系列の電位変化を示している。

ステップＳ２において、制御部４は、クロック信号発生部４ｂを制御してクロック信号端子Ｖ_CKよりクロック信号を発生させ扉開放検出部１に供給させると共に、リセット管理部４ａを制御して、扉開放検出部１に対して、図３の３段目の波形図における時刻ｔ２で示されるように、クロック信号端子Ｖ_CKより発生されるクロック信号に同期して、データ出力端子Ｖ_DEより複数ビットのデータからなるリセット信号を出力する。

より詳細には、図４の最上段の波形図で示されるように、クロック信号発生部４ｂがクロック信号端子Ｖ_CKより所定の時間間隔で順次クロック信号をフリップフロップ回路ＦＦ１乃至ＦＦ６の個数に対応する６個発生することにより、時刻ｔ２１乃至ｔ２６において立ち下がりのタイミングが検出される。

そこで、リセット管理部４ａが、例えば、時刻ｔ２１において、図４の２段目の波形図で示されるように、データ出力端子Ｖ_DEよりＨｉの信号を出力させると、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＨｉが入力される。このため、時刻ｔ２１以降においては、フリップフロップ回路ＦＦ１は、Ｈｉを保持し、正出力端子ＱよりＨｉを出力する。このとき、フリップフロップ回路ＦＦ２乃至ＦＦ６のデータ入力端子Ｄには、それぞれフリップフロップ回路ＦＦ１乃至ＦＦ５の正出力端子Ｑより出力されるＬｏｗが入力されるので、フリップフロップ回路ＦＦ２乃至ＦＦ６は、いずれもＬｏｗを保持し、正出力端子ＱからはいずれもＬｏｗを出力する。このため、図４の３段目の波形図で示されるようにフリップフロップ回路ＦＦ６の正出力端子ＱからはＬｏｗが出力されている。

また、リセット管理部４ａが、例えば、時刻ｔ２２において、図４の２段目の波形図で示されるように、データ出力端子Ｖ_DEよりＬｏｗの信号を出力させると、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＬｏｗが入力される。このため、時刻ｔ２２以降においては、フリップフロップ回路ＦＦ１はＬｏｗを保持し、正出力端子ＱよりＬｏｗの信号を出力する。このとき、フリップフロップ回路ＦＦ２のデータ入力端子Ｄには、フリップフロップ回路ＦＦ１が直前に保持していたＨｉがフリップフロップ回路ＦＦ１の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ２はＨｉを保持し、正出力端子ＱからＨｉを出力する。このとき、フリップフロップ回路ＦＦ３乃至ＦＦ６のデータ入力端子Ｄには、フリップフロップ回路ＦＦ２乃至ＦＦ５のそれぞれで直前に記憶されていたＬｏｗが正出力端子Ｑより入力されるので、フリップフロップ回路ＦＦ３乃至ＦＦ６は、いずれもＬｏｗを保持し、正出力端子ＱからはいずれもＬｏｗを出力する。このため、図４の３段目の波形図で示されるようにフリップフロップ回路ＦＦ６の正出力端子ＱからはＬｏｗが出力されている。

さらに、リセット管理部４ａが、例えば、時刻ｔ２３において、図４の２段目の波形図で示されるように、データ出力端子Ｖ_DEよりＨｉの信号を出力させると、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＨｉが入力される。このため、時刻ｔ２３以降においては、フリップフロップ回路ＦＦ１はＨｉを保持し、正出力端子ＱよりＨｉの信号を出力する。このとき、フリップフロップ回路ＦＦ２のデータ入力端子Ｄには、フリップフロップ回路ＦＦ１が直前に保持していたＬｏｗがフリップフロップ回路ＦＦ１の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ２はＬｏｗを保持し、正出力端子ＱからＬｏｗを出力する。同様に、フリップフロップ回路ＦＦ３のデータ入力端子Ｄには、フリップフロップ回路ＦＦ２が直前に保持していたＨｉがフリップフロップ回路ＦＦ１の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ３はＨｉを保持し、正出力端子ＱからＨｉを出力する。このとき、フリップフロップ回路ＦＦ４乃至ＦＦ６のデータ入力端子Ｄには、フリップフロップ回路ＦＦ３乃至ＦＦ５のそれぞれで直前に記憶されていたＬｏｗが正出力端子Ｑより入力されるので、フリップフロップ回路ＦＦ４乃至ＦＦ６は、いずれもＬｏｗを保持し、正出力端子ＱからはいずれもＬｏｗを出力する。このため、図４の３段目の波形図で示されるようにフリップフロップ回路ＦＦ６の正出力端子ＱからはＬｏｗが出力されている。

また、リセット管理部４ａが、例えば、時刻ｔ２４において、図４の２段目の波形図で示されるように、データ出力端子Ｖ_DEよりＨｉの信号を出力させると、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＨｉが入力される。このため、時刻ｔ２４以降においては、フリップフロップ回路ＦＦ１はＨｉを保持し、正出力端子ＱよりＨｉの信号を出力する。このとき、フリップフロップ回路ＦＦ２のデータ入力端子Ｄには、フリップフロップ回路ＦＦ１が直前に保持していたＨｉがフリップフロップ回路ＦＦ１の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ２はＨｉを保持し、正出力端子ＱからＨｉを出力する。同様に、フリップフロップ回路ＦＦ３のデータ入力端子Ｄには、フリップフロップ回路ＦＦ２が直前に保持していたＬｏｗがフリップフロップ回路ＦＦ２の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ３はＬｏｗを保持し、正出力端子ＱからＬｏｗを出力する。フリップフロップ回路ＦＦ４のデータ入力端子Ｄには、フリップフロップ回路ＦＦ３が直前に保持していたＨｉがフリップフロップ回路ＦＦ３の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ４はＨｉを保持し、正出力端子ＱからＨｉを出力する。このとき、フリップフロップ回路ＦＦ５，ＦＦ６のデータ入力端子Ｄには、フリップフロップ回路ＦＦ４，ＦＦ５のそれぞれで直前に記憶されていたＬｏｗが正出力端子Ｑより入力されるので、フリップフロップ回路ＦＦ５，ＦＦ６は、いずれもＬｏｗを保持し、正出力端子ＱからはいずれもＬｏｗを出力する。このため、図４の３段目の波形図で示されるようにフリップフロップ回路ＦＦ６の正出力端子ＱからはＬｏｗが出力されている。

さらに、リセット管理部４ａが、例えば、時刻ｔ２５において、図４の２段目の波形図で示されるように、データ出力端子Ｖ_DEよりＬｏｗの信号を出力させると、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＬｏｗが入力される。このため、時刻ｔ２５以降においては、フリップフロップ回路ＦＦ１はＬｏｗを保持し、正出力端子ＱよりＬｏｗの信号を出力する。このとき、フリップフロップ回路ＦＦ２のデータ入力端子Ｄには、フリップフロップ回路ＦＦ１が直前に保持していたＨｉがフリップフロップ回路ＦＦ１の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ２はＨｉを保持し、正出力端子ＱからＨｉを出力する。同様に、フリップフロップ回路ＦＦ３のデータ入力端子Ｄには、フリップフロップ回路ＦＦ２が直前に保持していたＨｉがフリップフロップ回路ＦＦ２の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ３はＨｉを保持し、正出力端子ＱからＨｉを出力する。フリップフロップ回路ＦＦ４のデータ入力端子Ｄには、フリップフロップ回路ＦＦ３が直前に保持していたＬｏｗがフリップフロップ回路ＦＦ３の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ４はＬｏｗを保持し、正出力端子ＱからＬｏｗを出力する。フリップフロップ回路ＦＦ５のデータ入力端子Ｄには、フリップフロップ回路ＦＦ４が直前に保持していたＨｉがフリップフロップ回路ＦＦ４の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ５はＨｉを保持し、正出力端子ＱからＨｉを出力する。このとき、フリップフロップ回路ＦＦ６のデータ入力端子Ｄには、フリップフロップ回路ＦＦ５で直前に記憶されていたＬｏｗが正出力端子Ｑより入力されるので、フリップフロップ回路ＦＦ６は、Ｌｏｗを保持し、正出力端子ＱからはＬｏｗを出力する。このため、図４の３段目の波形図で示されるようにフリップフロップ回路ＦＦ６の正出力端子ＱからはＬｏｗが出力されている。

さらに、リセット管理部４ａが、例えば、時刻ｔ２６において、図４の２段目の波形図で示されるように、データ出力端子Ｖ_DEよりＨｉの信号を出力させると、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＨｉが入力される。このため、時刻ｔ２５以降においては、フリップフロップ回路ＦＦ１はＨｉを保持し、正出力端子ＱよりＨｉの信号を出力する。このとき、フリップフロップ回路ＦＦ２のデータ入力端子Ｄには、フリップフロップ回路ＦＦ１が直前に保持していたＬｏｗがフリップフロップ回路ＦＦ１の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ２はＬｏｗを保持し、正出力端子ＱからＬｏｗを出力する。同様に、フリップフロップ回路ＦＦ３のデータ入力端子Ｄには、フリップフロップ回路ＦＦ２が直前に保持していたＨｉがフリップフロップ回路ＦＦ２の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ３はＨｉを保持し、正出力端子ＱからＨｉを出力する。フリップフロップ回路ＦＦ４のデータ入力端子Ｄには、フリップフロップ回路ＦＦ３が直前に保持していたＨｉがフリップフロップ回路ＦＦ３の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ４はＨｉを保持し、正出力端子ＱからＨｉを出力する。フリップフロップ回路ＦＦ５のデータ入力端子Ｄには、フリップフロップ回路ＦＦ４が直前に保持していたＬｏｗがフリップフロップ回路ＦＦ４の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ５はＬｏｗを保持し、正出力端子ＱからＬｏｗを出力する。フリップフロップ回路ＦＦ６のデータ入力端子Ｄには、フリップフロップ回路ＦＦ５が直前に保持していたＨｉがフリップフロップ回路ＦＦ５の正出力端子Ｑより出力されていたので、フリップフロップ回路ＦＦ６はＨｉを保持し、正出力端子ＱからＨｉを出力する。このため、図４の３段目の波形図、および、図３の４段目の波形図で示されるようにフリップフロップ回路ＦＦ６の正出力端子ＱからはＨｉが出力されている。

この結果を纏めると、フリップフロップ回路ＦＦ１乃至ＦＦ６で保持されるデータを（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）として表現すると、時刻ｔ２１において、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＨｉが入力されると、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｈｉ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ）となり、時刻ｔ２２において、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＬｏｗが入力されると、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｌｏｗ，Ｈｉ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ）となり、時刻ｔ２３において、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＨｉが入力されると、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｈｉ，Ｌｏｗ，Ｈｉ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ）となり、時刻ｔ２４において、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＨｉが入力されると、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｈｉ，Ｈｉ，Ｌｏｗ，Ｈｉ，Ｌｏｗ，Ｌｏｗ）となり、時刻ｔ２５において、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＬｏｗが入力されると、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｌｏｗ，Ｈｉ，Ｈｉ，Ｌｏｗ，Ｈｉ，Ｌｏｗ）となり、時刻ｔ２６において、フリップフロップ回路ＦＦ１のデータ入力端子ＤにＨｉが入力されると、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｈｉ，Ｌｏｗ，Ｈｉ，Ｈｉ，Ｌｏｗ，Ｈｉ）となり、フリップフロップ回路ＦＦ１乃至ＦＦ６は、クロック信号の進行に伴って、直前に保持しているデータを順次隣の回路にシフトさせながら６ビット分のデータを保持する。

すなわち、図４の場合、リセット管理部４ａがクロック信号に同期して、Ｈｉ，Ｌｏｗ，Ｈｉ，Ｈｉ，Ｌｏｗ，Ｈｉの順にデータを出力することにより、フリップフロップ回路ＦＦ１はＨｉを、フリップフロップ回路ＦＦ２はＬｏｗを、フリップフロップ回路ＦＦ３はＨｉを、フリップフロップ回路ＦＦ４はＨｉを、フリップフロップ回路ＦＦ５はＬｏｗを、フリップフロップ回路ＦＦ６はＨｉをそれぞれ保持することにより、フリップフロップ回路ＦＦ１乃至ＦＦ６の６個で６ビットのデータがセットされることになる。

尚、図４の左部は、図３における時刻ｔ２近傍の時刻ｔａ乃至ｔｂにおける拡大波形図であり、最上段の波形図がクロック信号入力端子ＣＫの入力電圧Ｖ₁の、２段目の波形図がデータ入力端子Ｄの入力電圧Ｖ₂の、３段目の波形図がフリップフロップ回路ＦＦ６の正出力端子Ｑの出力電圧Ｖ₃のそれぞれの時系列の電圧変位を示している。また、図４の右部は、図３における時刻ｔ４近傍の時刻ｔｃ乃至ｔｄにおける拡大波形図である。

尚、当然のことながらフリップフロップ回路ＦＦ１乃至ＦＦ６で保持される６ビットのデータは、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｈｉ，Ｌｏｗ，Ｈｉ，Ｈｉ，Ｌｏｗ，Ｈｉ）に限られるものではなく、その他の組み合わせであっても良いことは言うまでもない。

この処理以降、遊技機電源部５より供給されてくる電源電圧Ｖ₅は、さらに降下する。そして、電源電圧Ｖ₅が、さらに降下すると、電源端子Ｖｃｃの電圧は、補助電源Ｖ₀により供給される電圧Ｖ₀よりダイオードＤ１の電圧分だけ降下した電圧で安定する。これに対応して、フリップフロップ回路ＦＦ１は、自らの駆動電源を遊技機電源部５の電力供給から、補助電源Ｖ₀の電力供給に切り替えている。

ステップＳ３において、遊技機の正面扉が開放されて、スイッチＳＷ１がＯＮの状態にされたか否かが判定され、例えば、扉が開放されず、スイッチＳＷ１がＯＦＦの状態である場合、処理は、ステップＳ５に進む。

ステップＳ５において、制御部４は、遊技機電源部５を介して供給されてくる自らの電源端子Ｖｄｄの電圧を検出し、遊技機本体の電源であるスイッチＳＷ２がＯＮにされたか否かを判定する。すなわち、制御部４は、電源端子Ｖｄｄの電圧が、遊技機電源部５を介して供給されてくる電圧Ｖ₅が５Ｖ（定格電圧）に準ずる所定の閾値Ｖｔｈよりも大きいか否かを判定し、小さい場合、遊技機本体の電源がＯＦＦのままにされているとみなし、処理は、ステップＳ３に戻る。すなわち、電源がＯＮにされたと判定されるまで、ステップＳ３乃至Ｓ５の処理が繰り返される。

そして、ステップＳ５において、例えば、図３の２段目の波形図で示されるように、スイッチＳＷ２がＯＮに操作されることにより、電圧が上昇し、時刻ｔ３にて電圧Ｖ₅が、所定の閾値Ｖｔｈよりも大きくなった場合、スイッチＳＷ２がＯＮにされたものとみなし処理は、ステップＳ６に進む。

ステップＳ６において、制御部４は、例えば、図３の２段目の波形図で示されるように、時刻ｔ４において、クロック信号発生部４ｂを制御して、クロック信号を発生させて、クロック信号端子Ｖ_CKより６個のクロック信号を扉開放検出部１に供給する。このクロック信号に伴って、例えば、図４の右部で示されるように、クロック信号の立ち下がりのタイミングとなる時刻ｔ３１乃至ｔ３６において、データ出力端子Ｖ_DE（＝Ｖ₂）からＬｏｗの信号が入力され続けているので、フリップフロップ回路ＦＦ１乃至ＦＦ６で保持されるデータは、時刻ｔ３１において、フリップフロップ回路ＦＦ６の正出力端子ＱはＨｉを端子Ｖ_INに出力して、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｌｏｗ，Ｈｉ，Ｌｏｗ，Ｈｉ，Ｈｉ，Ｌｏｗ）となり、時刻ｔ３２において、フリップフロップ回路ＦＦ６の正出力端子Ｑは端子Ｖ_INにＬｏｗを出力して、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｌｏｗ，Ｌｏｗ，Ｈｉ，Ｌｏｗ，Ｈｉ，Ｈｉ）となり、時刻ｔ３３において、フリップフロップ回路ＦＦ６の正出力端子ＱはＨｉを端子Ｖ_INに出力して、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｈｉ，Ｌｏｗ，Ｈｉ）となり、時刻ｔ３４において、フリップフロップ回路ＦＦ６の正出力端子ＱはＨｉを端子Ｖ_INに出力して、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｈｉ，Ｌｏｗ）となり、時刻ｔ３５において、フリップフロップ回路ＦＦ６の正出力端子ＱはＬｏｗを端子Ｖ_INに出力して、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｈｉ）となり、時刻ｔ３６において、フリップフロップ回路ＦＦ６の正出力端子ＱはＨｉを端子Ｖ_INに出力して、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６）＝（Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ）となる。このため、制御部４は、クロック信号の進行に伴って、端子Ｖ_INに出力されてくるフリップフロップ回路ＦＦ１乃至ＦＦ６により保持されていた６ビット分のデータ（Ｈｉ，Ｌｏｗ，Ｈｉ，Ｈｉ，Ｌｏｗ，Ｈｉ）を開放検出信号として取得する。

ステップＳ７において、制御部４は、開放判定部４ｃを制御して、端子Ｖ_INに出力された扉開放検出部１からの開放検出信号が電源ＯＦＦ直後になされたステップＳ２の処理でフリップフロップ回路ＦＦ１乃至ＦＦ６に保持させた正常な信号であるか否かを判定する。すなわち、ステップＳ２の処理により、フリップフロップ回路ＦＦ１には、（Ｈｉ，Ｌｏｗ，Ｈｉ，Ｈｉ，Ｌｏｗ，Ｈｉ）の信号が記憶されていたので、開放判定部４ｃは、端子Ｖ_INに出力される扉開放検出部１からの開放検出信号が（Ｈｉ，Ｌｏｗ，Ｈｉ，Ｈｉ，Ｌｏｗ，Ｈｉ）のままであれば、開放検出信号は、扉の開放を検出したことを示す扉開放信号ではないので、処理は、ステップＳ１に戻る。

一方、ステップＳ３において、例えば、図示せぬ遊技機の正面扉が開放されて、スイッチＳＷ１がＯＮの状態となった場合、ステップＳ４において、図５の４，５段目の波形図における時刻ｔ５で示されるように、クリア信号端子ＣＬＲへの印加電圧Ｖ₄がＨｉとなるため、フリップフロップ回路ＦＦ１乃至ＦＦ６は、保持しているデータをＬｏｗにすることにより、フリップフロップ回路ＦＦ１乃至ＦＦ６の全体として記憶している６ビットのデータが消去され（扉の開放を検出したことを示すように、フリップフロップ回路ＦＦ１乃至ＦＦ６により全てＬｏｗの信号が保持され）、図５の４段目の波形図で示されるように、時刻ｔ５以降において、正出力端子ＱよりＬｏｗの信号を出力する。

この結果、ステップＳ６において、フリップフロップ回路ＦＦ１乃至ＦＦ６より端子Ｖ_INに出力される６ビットのデータは、図６の右部の３段目の波形図で示されるように、時刻ｔ３１乃至ｔ３６のいずれにおいてもＬｏｗとなるため、開放検出信号は（Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ，Ｌｏｗ）となる。このため、ステップＳ７において、開放判定部４ｃは、扉開放検出部１からの開放検出信号は（Ｈｉ，Ｌｏｗ，Ｈｉ，Ｈｉ，Ｌｏｗ，Ｈｉ）とは異なり正しいデータはではないので、扉の開放が検出されたことを示す扉開放信号とみなし、処理は、ステップＳ８に進む。尚、図５の最上段乃至５段目の波形図、および、図６の最上段乃至３段目の波形図は、それぞれ図３，図４と同様の電圧の波形を示しているが、時刻ｔ５において、正面扉が開放された場合の波形である。

ステップＳ８において、制御部４は、発報部７を制御して、遊技機電源部５からの電力供給が停止された後、不正に遊技機の正面扉が開放されたことが検出されたことを発報させる。

ステップＳ９において、制御部４は、図示せぬ操作部が操作されて発報部７の動作の停止が指示されたか否かを判定し、指示されていない場合、同様の処理を繰り返す。すなわち、発報動作の停止が指示されるまで、処理が繰り返されて、発報が継続される。そして、ステップＳ９において、発報動作の停止が指示された場合、制御部４は、発報動作を停止させて、処理は、ステップＳ１に戻り、それ以降の処理が繰り返される。

以上の処理により、遊技機電源部５からの電力供給を停止させると、扉開放検出部１のフリップフロップ回路ＦＦ１乃至ＦＦ６は、補助電源Ｖ₀により駆動し、制御部４からの６ビットのデータからなるリセット信号により６ビットのデータを保持したまま、図３乃至図６で示されるように、時刻ｔ２６乃至ｔ４で監視状態となる。そして、監視状態において、遊技機の正面扉が不正に開放されることによりスイッチＳＷ１がＯＮにされると、フリップフロップ回路ＦＦ１乃至ＦＦ６のクリア信号端子ＣＬＲに信号が入力されるので、フリップフロップ回路ＦＦ１乃至ＦＦ６は、保持していた６ビットのデータをクリアにする（全てＬｏｗの信号を保持する）。

このため、スイッチＳＷ２がＯＮにされて、遊技機電源部５が電源を投入すると、制御部４の開放判定部４ｃは、扉開放検出部１のフリップフロップ回路ＦＦ６よりクロック信号に伴って、順次正出力端子Ｑより出力される６ビットの扉開放検出信号がリセット信号を構成する６ビットのデータであれば、正面扉の開放が検出されていないものとみなされ、逆に、扉開放検出信号がリセット信号を構成する６ビットのデータが消去されていれば、正面扉の不正な開放が検出されたものとみなされる。

以上の処理が実現することにより、遊技店において、一日の営業が終了して、遊技機の電源がＯＦＦにされると、直後に扉開放検出部１のフリップフロップ回路ＦＦ１乃至ＦＦ６に６ビットのデータが保持されるが、翌日の営業開始前までに不正な正面扉の開放がなされると、扉開放検出部１のフリップフロップ回路ＦＦ１乃至ＦＦ６に保持されていたデータが全てクリアされて、全てＬｏｗとなる。このため、遊技機の正面扉の不正な開放が検出されたことを示す痕跡が残る。従って、翌日、電源ＯＮにされた直後の処理により、フリップフロップ回路ＦＦ１乃至ＦＦ６で保持されている６ビットのデータが消去されていることが認識されるので、不正な正面扉の開放の有無を簡単な回路により、確実に検出することが可能となる。

さらに、遊技機電源部５が駆動している期間にも監視動作を継続する場合、扉の開放が検出され、クリア信号によってフリップフロップＦＦ１乃至ＦＦ６が保持していた６ビットのデータが消去される度に、リセット管理部４ａにより６ビットのデータを保持させるようにすることで、再度監視状態に復帰させることが可能である。この動作を繰り返すことで、常に扉の開放を検出することができる。

また、仮に、不正者が、遊技機の正面扉を不正に開放した後、コネクタ２を引き抜いて、直接リセット信号を投入するようにしても、６ビットのパターンを正しく入力する必要がある。しかしながら、開放を検出していない状態に６ビットのデータをフリップフロップ回路ＦＦ１乃至ＦＦ６に保持させるのは困難であるため、不正な開放が検出されたことを示す痕跡を確実に残すことができ、不正な正面扉の開放の有無を簡単な回路により、確実に検出することが可能となる。

結果として、フリップフロップ回路を用いた簡単な扉開放検出部１により、安価で、かつ、確実に扉の開放を検出することが可能となる。

尚、フリップフロップ回路ＦＦ１乃至ＦＦ６は、Ｄ型フリップフロップ回路以外の回路でもよく、例えば、ＲＳ型フリップフロップやシフトレジスタにより構成するようにしても良い。

以上においてはフリップフロップ回路により構成されるシフトレジスタに複数のビットのデータからなるリセット信号を入力し、扉の開放が検出された場合、全てを消去させる例について説明してきたが、万が一、リセット信号が外部に漏洩するなどした場合、コネクタ２よりクロック信号と共に入力することで、扉の開放が検出されても、不正に元のリセット信号を保持させることが可能となる恐れがある。

そこで、遊技機電源部５からの電力供給が停止している間、フリップフロップ回路ＦＦ１乃至ＦＦ６がコネクタ２からの入力を受け付けない構成とすることで、フリップフロップ回路ＦＦ１乃至ＦＦ６に不正に元のリセット信号を保持させないようにするようにしてもよい。

図７は、遊技機電源部５からの電力供給が停止している間、フリップフロップ回路ＦＦ１乃至ＦＦ６がコネクタ２からの入力を受け付けないようにした扉開放検出部１１を備えた遊技機の構成例を示している。尚、図７において、図１と同一の機能を備えた構成については、同一の符号を付しており、その説明は適宜省略するものとする。

図７の扉開放検出部１１において、図１の扉開放検出部１と異なるのは、ダイオードＤ２に代えてＰＮＰ型のトランジスタＴｒ１が設けられ、さらに、図７の下から、データ信号線、クロック信号線、および開放検出信号線のそれぞれについて、スイッチＳＷ２１乃至ＳＷ２３が設けられている点である。

トランジスタＴｒ１のエミッタは、遊技機電源部５に接続されている。また、トランジスタＴｒ１のコレクタは、抵抗Ｒ２およびスイッチＳＷ２１乃至ＳＷ２３の制御信号端子Ｃｔｒｌに接続されている。さらに、トランジスタＴｒ１のベースは、フリップフロップ回路ＦＦ１乃至ＦＦ６の電源端子Ｖｃｃに接続されている。トランジスタＴｒ１は、遊技機電源部５からの電力供給が停止したとき、ダイオードＤ２と同様に逆流防止機能を備えている。スイッチＳＷ２１乃至ＳＷ２３は、トランジスタＴｒ１のコレクタからの制御信号によりＯＮされ、電力供給が停止するとＯＦＦする。さらに、トランジスタＴｒ１は、遊技機電源部５からの電力供給が停止したとき、エミッタへの電力供給が停止することから、コレクタからスイッチＳＷ２１乃至ＳＷ２３に対しての電力供給も停止するので、スイッチＳＷ２１乃至ＳＷ２３はＯＦＦする。このため、フリップフロップ回路ＦＦ１乃至ＦＦ６が補助電源Ｖ₀で駆動するとき、スイッチＳＷ２１乃至ＳＷ２３はＯＦＦの状態となる。

次に、図８のフローチャートを参照して、図７の扉開放検出部１１を備えた遊技機による扉開放検出処理について説明する。尚、図８のフローチャートにおけるステップＳ２１，Ｓ２２，Ｓ２５乃至Ｓ２７，Ｓ３０乃至Ｓ３３は、図２のフローチャートにおけるステップＳ１乃至Ｓ９と同様であるので、その説明は省略するものとする。

すなわち、ステップＳ２１において、図９の最上段の波形図で示されるように、時刻ｔ１において、スイッチＳＷ２がＯＦＦにされることにより、遊技機電源部５より出力される電圧Ｖ₅が、時刻ｔ２において、所定の閾値Ｖｔｈよりも小さくなり、スイッチＳＷ２がＯＦＦにされたことが認識されると、ステップＳ２２において、制御部４は、クロック信号発生部４ｂを制御してクロック信号端子Ｖ_CKよりクロック信号を発生させ扉開放検出部１１に供給させると共に、リセット管理部４ａを制御して、扉開放検出部１に対して、図９の２段目の波形図における時刻ｔ２で示されるように、クロック信号端子Ｖ_CKより発生されるクロック信号に同期して、複数ビットのデータからなるリセット信号をデータ出力端子Ｖ_DEより出力させる。これにより、フリップフロップ回路ＦＦ１乃至ＦＦ６の６個で６ビットのデータが正常時のデータとしてセットされる。

ステップＳ２３において、遊技機電源部５より出力される電圧Ｖ₅が、さらに降下すると、図９の４段目の波形図の時刻ｔ３で示されるように、トランジスタＴｒ１がＯＦＦにされるため、トランジスタＴｒ１のコレクタの電圧である電圧Ｖ₆が、Ｌｏｗとなり、時刻ｔ３において、フリップフロップ回路ＦＦ１が補助電源Ｖ₀で駆動する状態に切り替わる。

尚、図９においては、最上段の波形図が遊技機電源部５より出力される電源電圧Ｖ₅を、２段目の波形図がフリップフロップ回路ＦＦ１のデータ入力端子Ｄの入力電圧Ｖ₁を、３段目の波形図がフリップフロップ回路ＦＦ１のデータ入力端子Ｄの入力電圧Ｖ₂を、４段目の波形図がトランジスタＴｒ１のコレクタの電圧Ｖ₆およびクリア信号端子ＣＬＲの入力電圧Ｖ₄を、５段目の波形図がフリップフロップ回路ＦＦ６の正出力端子Ｑの出力電圧Ｖ₃を、６段目の波形図が制御部４の端子Ｖ_INの入力電圧Ｖ_INをそれぞれ示している。

ステップＳ２４において、電圧Ｖ₆がＬｏｗとなったため、データ信号線、クロック信号線、および開放検出信号線のそれぞれに設けられたスイッチＳＷ２１乃至ＳＷ２３は、ＯＦＦ（Ｏｐｅｎ）状態となる。

また、ステップＳ２７において、スイッチＳＷ２がＯＮにされると、遊技機電源部５が電力の供給を開始し、電圧Ｖ₅が所定の閾値Ｖｔｈを超えると遊技機の主電源がＯＮにされたと認識されて、処理は、ステップＳ２８に進む。

ステップＳ２８において、トランジスタＴｒ１がＯＮにされるため、図９の４段目の波形図で示されるように、トランジスタＴｒ１のコレクタの電圧である電圧Ｖ₆が上昇を開始し、時刻ｔ４においてフリップフロップ回路ＦＦ１乃至ＦＦ６が遊技機電源部５で駆動する状態に切り替わる。

ステップＳ２９において、電圧Ｖ₆がＨｉとなったため、データ信号線、クロック信号線、および開放検出信号線のそれぞれに設けられたスイッチＳＷ２１乃至ＳＷ２３は、ＯＮ（Ｃｌｏｓｅ）状態となる。

このため、図９の３段目の波形図で示されるように、遊技機の正面扉の開放が検出されなかった場合、５，６段目の波形図で示されるように、時刻ｔ４において、制御部４の端子Ｖ_INの入力電圧Ｖ_INと、フリップフロップ回路ＦＦ６の正出力端子Ｑの出力電圧Ｖ₃とがＨｉとなる。尚、ここでは、リセット信号により正常なデータとしてフリップフロップ回路ＦＦ６がＨｉを保持しているものとする。

一方、図１０の４段目の波形図で示されるように、時刻ｔ５において遊技機の正面扉の開放が検出された場合、４段目の波形図で示されるように、フリップフロップ回路ＦＦ１乃至ＦＦ６のクリア信号端子ＣＬＲの電圧Ｖ₄がＨｉとなるので、５，６段目の波形図で示されるように、時刻ｔ４において、制御部４の端子Ｖ_INの電圧Ｖ_INと、フリップフロップ回路ＦＦ１乃至ＦＦ６の正出力端子Ｑの出力電圧は全てＬｏｗとなる。

尚、図１０においては、図９における各段の波形図と同様の波形図を示しているが、時刻ｔ５において正面扉の開放が検出された場合の波形が示されている。

以上のように、遊技機電源部５からの電力供給がなくなり、遊技機の正面扉の扉開放検出の監視状態となったとき、スイッチＳＷ２１乃至ＳＷ２３はＯＦＦの状態となるので、コネクタ２がコネクタ３より引き出されて、直接クロック信号と正しい６ビットのデータからなるリセット信号とが入力されても、フリップフロップ回路ＦＦ１のデータ入力端子Ｄには入力されることがないため、フリップフロップ回路ＦＦ１乃至ＦＦ６に対して、一旦消去された正しいデータを再度記憶させることができないようにすることで不正を抑制することが可能となる。

以上においては、アナログスイッチにより遊技機電源部５からの電力供給が停止している間、フリップフロップ回路ＦＦ１乃至ＦＦ６がコネクタ２からの入力を受け付けないようにする例について説明してきたが、アナログスイッチ以外の手法により、遊技機電源部５からの電力供給が停止している間、フリップフロップ回路ＦＦ１乃至ＦＦ６がコネクタ２からの入力を受け付けないように構成してもよい。

図１１は、遊技機電源部５からの電力供給が停止している間、アナログスイッチを用いずにフリップフロップ回路ＦＦ１乃至ＦＦ６がコネクタ２からの入力を受け付けないようにした扉開放検出部２１を備えた遊技機の構成例を示している。尚、図１１において、図１または図７と同一の機能を備えた構成については、同一の符号を付しており、その説明は適宜省略するものとする。

図１１の扉開放検出部２１において、図７の扉開放検出部１１と異なるのは、アナログスイッチからなるスイッチＳＷ２１乃至ＳＷ２３、およびトランジスタＴｒ１に代えてダイオードＤ２，Ｄ１１，Ｄ１２、ＮＰＮ型トランジスタＴｒ１１，Ｔｒ１３，Ｔｒ１５、ＰＮＰ型のトランジスタＴｒ１２，Ｔｒ１４、および抵抗Ｒ１１乃至Ｒ１９が設けられている点である。

ダイオードＤ１１のカソードは、フリップフロップ回路ＦＦ６の負出力端子Ｑ’に接続されており、アノードは、抵抗Ｒ１１の他方の端部およびダイオードＤ１２のアノードに接続されている。ダイオードＤ１２のアノードは、抵抗Ｒ１１の他方の端部およびダイオードＤ１１のアノードに接続されている。ダイオードＤ１２のカソードは、トランジスタＴｒ１１のベースおよび抵抗Ｒ１２の一方の端部に接続されている。

トランジスタＴｒ１１のベースは、ダイオードＤ１２のカソード、および抵抗Ｒ１２の一方の端部に接続されている。トランジスタＴｒ１１のエミッタは接地されている。トランジスタＴｒ１１のコレクタはコネクタ２，３を介して、抵抗Ｒ１９の他方の端部および制御部４の端子Ｖ_INに接続されている。

トランジスタＴｒ１２のエミッタは、遊技機電源部５に接続されている。また、トランジスタＴｒ１２のコレクタは、抵抗Ｒ１３およびフリップフロップ回路ＦＦ１乃至ＦＦ６のクロック入力端子ＣＫに接続されている。さらに、トランジスタＴｒ１２のベースは、抵抗Ｒ１４の一方の端部に接続されている。

トランジスタＴｒ１３のコレクタは、抵抗Ｒ１４の他方の端部に接続されている。また、トランジスタＴｒ１３のエミッタは、接地されている。さらに、トランジスタＴｒ１３のベースは、抵抗Ｒ１５の他方の端部に接続されている。

トランジスタＴｒ１４のエミッタは、遊技機電源部５に接続されている。また、トランジスタＴｒ１４のコレクタは、抵抗Ｒ１６およびフリップフロップ回路ＦＦ１のデータ入力端子Ｄに接続されている。さらに、トランジスタＴｒ１４のベースは、抵抗Ｒ１７の一方の端部に接続されている。

トランジスタＴｒ１５のコレクタは、抵抗Ｒ１７の他方の端部に接続されている。また、トランジスタＴｒ１５のエミッタは、接地されている。さらに、トランジスタＴｒ１５のベースは、抵抗Ｒ１８の他方の端部に接続されている。

抵抗Ｒ１１の一方の端部は遊技機電源部５に接続されており、他方の端部はダイオードＤ１１，Ｄ１２のアノードに接続されている。抵抗Ｒ１２の一方の端部はダイオードＤ１２のカソードおよびトランジスタＴｒ１２のベースに接続され、他方の端部は接地されている。抵抗Ｒ１３の一方の端部はトランジスタＴｒ１２のコレクタおよびフリップフロップ回路ＦＦ１乃至ＦＦ６のクロック信号入力端子ＣＫに接続されている。抵抗Ｒ１４の一方の端部はトランジスタＴｒ１２のベースに接続され、他方の端部はトランジスタＴｒ１３のコレクタに接続されている。抵抗Ｒ１５の一方の端部はコネクタ２，３を介して制御部４のクロック信号端子Ｖ_CKに接続され、他方の端部はトランジスタＴｒ１３のベースに接続されている。抵抗Ｒ１６は、一方の端部がトランジスタＴｒ１４のコレクタおよびフリップフロップ回路ＦＦ１のデータ入力端子Ｄに接続されており、他方の端部が接地されている。抵抗Ｒ１７は、一方の端部がトランジスタＴｒ１４のベースに接続されており、他方の端部がトランジスタＴｒ１５のコレクタに接続されている。抵抗Ｒ１８は、一方の端部が制御部４の端子Ｖ_DEに接続されている。抵抗Ｒ１９は、一方の端部が遊技機電源部５に接続され、他方の端部がトランジスタＴｒ１１のコレクタに接続されている。尚、抵抗Ｒ１１乃至Ｒ１９は、いずれも電圧調整用に用いられる抵抗である。

次に、図１２のフローチャートを参照して、図１１の扉開放検出部２１を備えた遊技機による扉開放検出処理について説明する。尚、図１２のフローチャートにおけるステップＳ４１，Ｓ４６乃至Ｓ４８，Ｓ５２乃至Ｓ５５は、図２のフローチャートにおけるステップＳ１，Ｓ３乃至Ｓ９と同様であるので、その説明は省略するものとする。

すなわち、ステップＳ４１において、スイッチＳＷ２がＯＦＦにされることにより、遊技機電源部５より出力される電圧Ｖ₅が、所定の閾値Ｖｔｈよりも小さくなり、スイッチＳＷ２がＯＦＦにされたことが認識されると、ステップＳ４２において、扉開放検出部１に対して、クロック信号端子Ｖ_CKより発生されるクロック信号に同期して、データ出力端子Ｖ_DEより複数ビットのデータからなるリセット信号を出力する。

ステップＳ４３において、抵抗Ｒ１５を介して入力されるクロック信号、および、抵抗Ｒ１８を介して入力されるリセット信号により、いずれもがＨｉの状態のとき、トランジスタＴｒ１３，Ｔｒ１５のベースに電流を発生させることにより、トランジスタＴｒ１３，Ｔｒ１５がＯＮにされる。また、トランジスタＴｒ１３，Ｔｒ１５がＯＮにされることにより、抵抗Ｒ１４，Ｒ１７を介してトランジスタＴｒ１２，Ｔｒ１４のベースに電流を発生させることによりトランジスタＴｒ１２，Ｔｒ１４がＯＮにされる。

ステップＳ４４において、トランジスタＴｒ１２乃至Ｔｒ１５がＯＮの状態となっているとき、遊技機電源部５より供給される電力によりフリップフロップ回路ＦＦ１のデータ入力端子Ｄおよびクロック信号入力端子ＣＫに、それぞれ抵抗Ｒ１６，Ｒ１３により調整された電圧が印加されることにより、フリップフロップ回路ＦＦ１乃至ＦＦ６は、リセット信号に対応する信号を順次保持する。

ステップＳ４５において、リセット信号およびクロック信号の入力がなくなると、トランジスタＴｒ１２乃至Ｔｒ１５は、ＯＦＦの状態となる。

尚、ステップＳ４２乃至Ｓ４５の処理は、リセット信号およびクロック信号のビット単位の処理である。すなわち、リセット信号およびクロック信号は、いずれもパルス状の信号であるので、各ビット単位の信号がＨｉで入力するタイミングにのみ、クロック信号に同期して、リセット信号がフリップフロップ回路ＦＦ１に順次Ｈｉで供給されることを示すものである。従って、パターンにより、Ｌｏｗが供給される場合、トランジスタＴｒ１２乃至Ｔｒ１５はＯＦＦのままである。より詳細には、リセット信号が上述したように６ビットからなるデータである場合、ステップＳ４２乃至Ｓ４５の処理が６回繰り返されて、フリップフロップ回路ＦＦ１乃至ＦＦ６に順次データが保持される。

このように、遊技機電源部５からの電力供給が途切れると、抵抗Ｒ１１の流入電流がなくなり、フリップフロップ回路ＦＦ６の負出力端子Ｑ’の状態に関わらずトランジスタＴｒ１１はＯＦＦとなり、さらに、トランジスタＴｒ１２、Ｔｒ１４は制御部４の端子Ｖ_CK、Ｖ_DEの状態およびトランジスタＴｒ１３、Ｔｒ１５の駆動状態に関わらずＯＦＦとなる。フリップフロップ回路ＦＦ６の出力信号はトランジスタＴｒ１１のコレクタで、クロック信号はトランジスタＴｒ１２のコレクタで、リセット信号はトランジスタＴｒ１４のコレクタでそれぞれ電気的に切断されるため、コネクタ２が引き出されて不正に直接リセット信号およびクロック信号が入力されても、フロップフロップ回路ＦＦ１乃至ＦＦ６のデータを変更することはないので、不正に開放検出信号が操作されない。

また、ステップＳ４８において、スイッチＳＷ２がＯＮにされると、遊技機電源部５が電力の供給を開始し、電圧Ｖ₅が所定の閾値Ｖｔｈを超えると電源がＯＮにされたと認識されて、処理は、ステップＳ４９に進む。

ステップＳ４９において、フリップフロップ回路ＦＦ６がＨｉの状態を記憶しているか否かが判定される。すなわち、フリップフロップ回路ＦＦ６がＨｉの状態を記憶しているか、または、Ｌｏｗの状態を記憶しているかにより動作が異なる。

ステップＳ４９において、フリップフロップ回路ＦＦ１がＨｉの状態を記憶している場合、ステップＳ５０において、負出力端子Ｑ’よりＬｏｗの信号が出力される。このため、遊技機電源部５より供給される電力は、抵抗ダイオードＤ１１を介して負出力端子Ｑ’に引き込まれることにより、ダイオードＤ１２を介してトランジスタＴｒ１１のベースに供給されないので、トランジスタＴｒ１１はＯＦＦの状態となり、制御部４の端子Ｖ_INには、Ｈｉの信号が入力される。

一方、ステップＳ４９において、フリップフロップ回路ＦＦ６がＬｏｗの状態を記憶している場合、ステップＳ５１において、負出力端子Ｑ’よりＨｉの信号が出力される。このため、遊技機電源部５より供給される電力は、抵抗ダイオードＤ１２を介してトランジスタＴｒ１１のベースに供給されることになるので、トランジスタＴｒ１１はＯＮの状態となり、制御部４の端子Ｖ_DINには、接地電位であるＬｏｗの信号が入力される。

尚、ステップＳ４９乃至Ｓ５１の処理は、上述したステップＳ４２乃至Ｓ４５における場合と同様に、クロック信号が供給されていることが前提である。また、ステップＳ４９におけるフリップフロップ回路ＦＦ６が記憶しているデータの判定は、上述したように正常データが６ビットのデータから構成されている場合、各ビット毎の判定がなされていることが前提である。このため、各ビット毎にステップＳ４９乃至Ｓ５１の処理が繰り返されることにより、ステップＳ５２において、制御部４は、複数ビットからなるデータを開放検出信号として取得する。

以上によれば、ダイオードとトランジスタとを組み合わせるようにすることで、アナログスイッチを利用した場合と同様に、クロック信号線およびデータ信号線のＯＮまたはＯＦＦ（回路上の接続または切断）を実現することが可能となる。結果として、遊技機電源部５からの電源供給が停止されている状態での扉の開放を検出させることが可能になると共に、コネクタ２が引き出されて直接リセット信号が入力されても、フリップフロップ回路ＦＦ１の状態を維持することが可能となるので、コネクタ２から直接リセット信号が入力されることによる不正を防止することが可能となる。

尚、図１１の扉開放検出部２１を備えた遊技機による扉開放検出処理時の電位変化は、図７の扉開放検出部１１を備えた遊技機による場合と同様であるので、その説明は省略する。

以上においてはフリップフロップ回路を用いた扉開放検出部の構成例について説明してきたが、フリップフロップ回路に限らず、複数ビットのデータをパターンとして記憶することができるものであればよく、例えば、不揮発性メモリを使用するようにしてもよい。

図１３は、不揮発性メモリを使用した扉開放検出部を備えた遊技機の構成例を示している。尚、図１３においては、図１と同様の機能を備える構成については、同一の符号を付しており、その説明は、適宜省略するものとする。

すなわち、図１３の扉開放検出部３１においては、図１の扉開放検出部１におけるスイッチＳＷ１、フリップフロップ回路ＦＦ１乃至ＦＦ６、ダイオードＤ２、および抵抗Ｒ１に代えて、スイッチＳＷ３１、記憶部４１、全消去信号生成部４２、およびクロック信号発生部４３が設けられている。また、制御部４に代えて、制御部３４が設けられている。

記憶部４１は、いわゆるEEPROM（Electronically Erasable and Programmable Read Only Memory）であり、コネクタ３２，３３を介して制御部３４のデータインプットアウトプット端子Ｖ_DIOより入力される複数ビットのデータからなるリセット信号を、クロック信号端子Ｖ_CKより供給されてくるクロック信号に同期して記憶する。また、記憶部４１は、制御部３４よりチップセレクト信号端子Ｖ_CSよりチップセレクト信号が入力され、データインプットアウトプット端子Ｖ_DIOよりデータ読出命令が入力されると、記憶している複数ビットのデータを制御部３４のデータインプットアウトプット端子Ｖ_DIOに出力する。

全消去信号発生部４２は、クロック信号発生部４３よりクロック信号が供給されてくると、クロック信号に同期して記憶部４１に記憶されているデータを消去する信号を発生する。

制御部３４は、基本的に制御部４と同様の機能を備えている。すなわち、制御部３４は、クロック信号発生部３４ｂを制御してクロック信号を発生させると共に、リセット管理部３４ａを制御して、クロック信号に同期して、複数ビットのデータからなるリセット信号を扉開放検出部３１に入力する。また、制御部３４は、クロック信号発生部３４ｂを制御して扉開放検出部３１に対して供給し、クロック信号に同期して、記憶部４１に記憶されている情報を開放検出信号として読み出させる。また、制御部３４は、開放判定部３４ｃを制御して、読み出された開放検出信号がリセット信号として記憶させた信号と同一であるか否かにより扉の開放の有無を判定させる。

コネクタ３２，３３は、図１３の上から電力供給線、クロック信号線、チップセレクト信号線、データインプットアウトプット線、および接地線をそれぞれ接続している。

次に、図１４のフローチャートを参照して、図１３の扉開放検出部３１を備えた遊技機による扉開放検出処理について説明する。

ステップＳ６１において、制御部３４は、遊技機電源部５を介して供給されてくる電圧を検出し、遊技機本体の電源であるスイッチＳＷ２がＯＦＦにされたか否かを判定する。すなわち、制御部３４は、遊技機電源部５を介して供給されてくる供給電圧Ｖｄｄが所定の閾値Ｖｔｈよりも大きいか否かを判定し、大きい場合、遊技機本体の電源がＯＦＦにされていないとみなし、同様の処理を繰り返す。ステップＳ６１において、例えば、スイッチＳＷ２がＯＦＦに操作されることにより、電圧が降下し、供給電圧が、所定の閾値Ｖｔｈよりも小さいと判定された場合、スイッチＳＷ２がＯＦＦにされたものとみなし処理は、ステップＳ６２に進む。

ステップＳ６２において、制御部３４は、クロック信号発生部３４ｂを制御して、チップセレクト信号端子Ｖ_CSよりチップセレクト信号を扉開放検出部３１の記憶部４１に供給させ、さらに、クロック信号端子Ｖ_CKよりクロック信号を発生させ扉開放検出部３１に供給させると共に、リセット管理部３４ａを制御して、データインプットアウトプット端子Ｖ_DIOより順次扉開放検出部１に対して、クロック信号端子Ｖ_CKより発生されるクロック信号に同期して、書込命令信号および複数ビットのデータからなるリセット信号を出力させる。この処理により、記憶部４１は、チップセレクト信号に基づいて、自らのデータが入力されてくることを認識すると共に、順次クロック信号に同期して入力される複数ビットのデータからなるリセット信号を正常なデータとして記憶する。

ステップＳ６３において、遊技機の正面扉が開放されて、スイッチＳＷ３１がＯＮの状態にされたか否かが判定され、例えば、扉が開放されず、スイッチＳＷ３１がＯＦＦの状態である場合、処理は、ステップＳ６６に進む。

ステップＳ６６において、制御部３４は、遊技機電源部５を介して供給されてくる電圧を検出し、遊技機本体の電源であるスイッチＳＷ２がＯＮにされたか否かを判定する。すなわち、制御部３４は、電源端子Ｖｄｄの電圧が、遊技機電源部５を介して供給されてくる電圧が所定の閾値Ｖｔｈよりも大きいか否かを判定し、小さい場合、遊技機本体の主電源がＯＦＦのままにされているとみなし、処理は、ステップＳ６３に戻る。すなわち、スイッチＳＷ２がＯＮにされ、遊技機の主電源がＯＮにされたと判定されるまで、ステップＳ６３乃至Ｓ６６の処理が繰り返される。

ステップＳ６７において、制御部３４は、クロック信号発生部３４ｂを制御して、チップセレクト信号端子Ｖ_CSよりチップセレクト信号を扉開放検出部３１に入力させ、さらに、クロック信号を発生させて、クロック信号端子Ｖ_CKより扉開放検出部１に供給する。これに伴って、記憶部４１は、自らのデータが要求されていることを認識すると共に、記憶している複数ビットのデータからなる開放検出信号を制御部３４のデータインプットアウトプット端子Ｖ_DIOに出力する。これにより、制御部３４は、記憶部４１に記憶されていた複数ビットのデータからなる開放検出信号を取得する。

ステップＳ６８において、制御部２４は、開放判定部３４ｃを制御して、入力されてきた扉開放検出部３１からの開放検出信号が電源ＯＦＦ直後になされたステップＳ６２の処理で保持させた正常なデータからなる開放検出信号であるか否かを判定する。例えば、正常なデータからなる開放検出信号であった場合、開放判定部３４ｃは、出力されてくる扉開放検出部３１からの開放検出信号が、扉の開放を検出したことを示す扉開放信号ではないとみなし、処理は、ステップＳ６１に戻る。

一方、ステップＳ６３において、例えば、図示せぬ遊技機の正面扉が開放されて、スイッチＳＷ３１がＯＮの状態となった場合、ステップＳ６４において、クロック信号発生部４３は、補助電源Ｖ₀より電力供給を受けるため、クロック信号を発生して、全消去信号生成部４２に供給する。

ステップＳ６５において、全消去信号生成部４２は、記憶部４１に対して、クロック信号に同期して、全消去信号を生成して、記憶部４１に入力する。これにより、記憶部４１は、複数ビットのデータを全てＬｏｗ（またはＨｉ）にするなどして、データを消去する。

この結果、ステップＳ６８において、記憶部４１より出力されてくる複数ビットのデータからなる開放検出信号は、正常なデータからなる開放検出信号ではないので、扉の開放が検出されたことを示す扉開放信号とみなし、処理は、ステップＳ６９に進む。

ステップＳ６９において、制御部３４は、発報部７を制御して、遊技機電源部５からの電力供給が停止された後、不正に遊技機の正面扉が開放されたことが検出されたことを発報させる。

ステップＳ７０において、制御部３４は、図示せぬ操作部が操作されて発報部７の動作の停止が指示されたか否かを判定し、指示されていない場合、同様の処理を繰り返す。すなわち、発報動作の停止が指示されるまで、処理が繰り返されて、発報が継続される。そして、ステップＳ７０において、発報動作の停止が指示された場合、制御部４は、発報動作を停止させて、処理は、ステップＳ６１に戻り、それ以降の処理が繰り返される。

以上の処理により、遊技機電源部５からの電力供給を停止させると、制御部３４が、記憶部４１に複数ビットのデータからなるリセット信号を入力して、正常なデータを記憶させる。そして、扉の開放が検出されなければ、再び遊技機電源部５からの電力供給が開始されると、その制御部３４は、記憶部４１に正常なデータが記憶されているので、正面扉の開放が検出されていないとみなす。また、正面扉が開放されて、スイッチＳＷ１がＯＮにされると、扉開放検出部１は、補助電源Ｖ₀により駆動し、記憶部４１の複数ビットからなる正常なデータが全て消去されるので、正面扉の開放が検出されたことを痕跡として残す。そして、再び遊技機電源部５からの電力供給が開始されると、その制御部３４は、記憶部４１に正常なデータが記憶されていないので、正面扉の開放が検出されていることを認識することができる。

従って、安価な構成の装置により、確実に扉の開放を検出することが可能になると共に、正面扉の開放が検出されるまでは、扉開放検出部３１は、補助電源Ｖ₀により駆動することがないので、消費電力を低減させることが可能となる。

以上によれば、安価な構成の装置により、確実に扉の開放を検出することが可能となる。

尚、本明細書において、処理を記述するステップは、記載された順序に沿って時系列的に行われる処理は、もちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理を含むものである。

本発明を適用した扉開放検出部を備えた遊技機の一実施の形態の構成例を示す図である。 図１の扉開放検出部を備えた遊技機による扉開放検出処理を説明するフローチャートである。 図１の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。 図１の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。 図１の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。 図１の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。 その他の扉開放検出部を備えた遊技機の実施の形態の構成例を示す図である。 図７の扉開放検出部を備えた遊技機による扉開放検出処理を説明するフローチャートである。 図７の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。 図７の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。 さらにその他の扉開放検出部を備えた遊技機の実施の形態の構成例を示す図である。 図１１の扉開放検出部を備えた遊技機による扉開放検出処理を説明するフローチャートである。 さらにその他の扉開放検出部を備えた遊技機の実施の形態の構成例を示す図である。 図１３の扉開放検出部を備えた遊技機による扉開放検出処理を説明するフローチャートである。

符号の説明

１ 扉開放検出部
４ 制御部
４ａ リセット管理部
４ｂ クロック信号発生部
４ｃ 開放判定部
５ 遊技機電源部
７ 発報部
３１ 扉開放検出部
３４ 制御部
３４ａ リセット管理部
３４ｂ クロック信号発生部
３４ｃ 開放判定部
４１ 記憶部
４２ 全消去信号生成部
４３ クロック信号発生部

Claims (10)

1. 所定のデータを記憶する記憶手段と、
   扉の開放を検出し、前記扉の開放が検出された場合、前記記憶手段により記憶された前記所定のデータを消去する消去手段と
   を含む扉開放検出装置。
2. 前記記憶手段は、複数ビットからなる前記所定のデータを記憶し、
   前記消去手段は、前記扉の開放を検出し、前記扉の開放が検出された場合、前記記憶手段により記憶された前記所定のデータを全て消去する
   請求項１に記載の扉開放検出装置。
3. 主電源よりも低い電圧の補助電源をさらに含み、
   前記補助電源とダイオードとが順方向に接続されて、前記記憶手段に電力を供給し、
   直列に接続されている前記補助電源と前記ダイオードとに対して、並列に前記主電源が接続されている
   請求項１または２に記載の扉開放検出装置。
4. 直列に接続されている前記補助電源と前記ダイオードとに対して、並列に前記主電源と前記ダイオードとは異なる他のダイオードが順方向に接続されている
   請求項３に記載の扉開放検出装置。
5. 前記記憶手段により記憶される前記所定のデータを記憶、または、読み出す信号線を接続、または、切断する切替手段をさらに含み、
   前記主電源からの電力供給が停止している場合、前記切替手段は、前記信号線を切断する
   請求項１に記載の扉開放検出装置。
6. 前記記憶手段により前記所定のデータが記憶されているか否かにより前記扉の開放が検出されたか否かを判定する判定手段をさらに含む
   請求項１に記載の扉開放検出装置。
7. 前記記憶手段は、D型フリップフロップ、ＲＳ型フリップフロップ、シフトレジスタ、または不揮発性メモリである
   請求項１に記載の扉開放検出装置。
8. 前記消去手段は、接点スイッチ、近接スイッチ、光学スイッチ、または磁気スイッチを含む
   請求項１に記載の扉開放検出装置。
9. 所定のデータを記憶する記憶ステップと、
   扉の開放を検出し、前記扉の開放が検出された場合、前記記憶ステップの処理により記憶された前記所定のデータを消去する消去ステップと
   を含む扉開放検出方法。
10. 請求項１に記載の扉開放検出装置を含む遊技機。

Images