JP2008270668A - 固体撮像素子及びその製造方法 - Google Patents

Abstract

【課題】 不純物由来のノイズが少ない高品質な固体撮像素子を提供する。
【解決手段】 半導体基板１１上に、フォトダイオード１３や電荷転送電極１８を含む画素領域２と、周辺回路電極２１を含む周辺回路領域３とが離隔形成されるとともに、これらの両領域に狭持される領域内に画素領域２内の素子に対して基準電位を供給するための基準電位供給層１４が形成される。少なくとも基準電位供給層１４の直下領域の一部には、ゲッタリングサイト２３が形成される。これにより、周辺回路領域３から画素領域２に対して拡散する不純物を捕獲し、画素領域２に対する不純物拡散が抑制され、高品質な固体撮像素子が実現できる。
【選択図】 図１

Description

本発明は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像素子及びその製造方法に関し、特に不純物ゲッタリング構造を有する固体撮像素子及びその製造方法に関するものである。

一般に、半導体デバイスは、単結晶シリコンを素材とする半導体基板主面に各種回路素子（半導体素子）を形成することによって製造されている。このような従来の半導体デバイスの製造において、半導体基板内部に金属、特に重金属などの不純物が混入していると、製造された半導体デバイスの品質や特性が著しく低下してしまう。特に、固体撮像素子の場合は、不純物が暗電流に起因する白傷欠陥の原因となり、画質や製造歩留まりを悪くする原因となっている。

このような不純物混入に伴う半導体デバイスの特性劣化を防ぐ方法として、シリコンの内部または裏面に、不純物（金属）を捕獲する領域たるゲッタリングサイトを設ける方法が知られている。ゲッタリングサイトの形成方法としては、シリコンからなる半導体基板の内部に含有される酸素を半導体基板内部に析出させることでバルク微小欠陥（ＢＭＤ：Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）を形成し、このＢＭＤをゲッタリング源とする内部ゲッタリング（ＩＧ：Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）や、半導体基板の裏面側にポリシリコン等の多結晶シリコン膜を形成したり、半導体基板の裏面側に高濃度のリンを導入することによって格子不整合を生じさせて、この格子不整合をゲッタリング源とする外部ゲッタリング（ＥＧ：Ｅｘｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）等が現在知られている。

また、基板の表面側にイオン注入を行い、活性領域に近い領域にゲッタリングサイトの形成を行うフロントサイドゲッタリングも行われるようになった。このようなフロントサイドゲッタリングによれば、活性領域に非常に近い領域にゲッタリングサイトを形成することができるので、活性領域内の悪い不純物や欠陥を効果的に除去することが期待できる。基板の全面にイオン注入を行うと、活性領域への注入ダメージやコンタミネーションが生じ、逆にトランジスタの特性を劣化させる可能性があるため、活性領域外に選択的にゲッタリング層を形成する方法が開示されている（特許文献１参照）。

特開平７−２６３４５２号公報

しかしながら、上述した従来のゲッタリング技術では、画素からの距離が離れており、固体撮像素子の画素領域への不純物の拡散を抑制するには十分とは言えなかった。特に、周辺回路に近い部分の画素での暗電流ノイズが大きく、周辺回路からの不純物拡散などが影響していると考えられる。

本発明は、上記の問題点に鑑み、固体撮像素子に適したゲッタリング技術を提供するとともに、当該ゲッタリング技術を用いてノイズの低減を実現した固体撮像素子及びその製造方法を提供すことを目的とする。

上記目的を達成するための本発明に係る固体撮像素子は、入射される光を光電変換して受光量に応じた電荷量を生成するフォトダイオードを含む画素が形成されている画素領域と、前記画素領域の外部に素子分離絶縁膜を介して離隔形成されている周辺回路領域と、を半導体基板上に有してなる固体撮像素子であって、前記半導体基板上の前記画素領域と前記周辺回路領域の間の境界領域にゲッタリングサイトを有することを第１の特徴とする。

本発明に係る固体撮像素子の上記第１の特徴構成によれば、ゲッタリングサイトが画素領域と周辺回路領域の間に形成されるため、周辺回路領域内においてプロセス時に発生した金属等の不純物（以下、適宜「金属不純物」と記載）が、画素領域に向けて拡散してきた場合であっても、境界領域内のゲッタリングサイトによって当該金属不純物を捕獲することができる。これにより、従来問題となっていた周辺回路領域に近い部分の画素における暗電流ノイズ並びに白傷欠陥が低減された、高品質な固体撮像素子を実現することができる。

また、ゲッタリングサイトが画素領域と周辺回路領域の間に形成される構成であるため、画素領域に近接してゲッタリングサイトを形成することが可能であり、かかる構成とすることで画素領域内への金属不純物の拡散に対する抑制の効果を高めることができる。

さらに、ゲッタリングサイトを形成するためにイオン注入を行う際、当該イオン注入対象領域は、画素領域と周辺回路領域に狭持される領域であるため、両領域をマスクした状態でイオン注入を行うことができる。このため、画素領域や周辺回路領域の素子特性に影響を与えることがなく、ゲッタリングサイトを形成することができる。

また、本発明に係る固体撮像素子は、上記第１の特徴構成に加えて、前記半導体基板上の前記画素領域と前記周辺回路領域に狭持される位置に、前記画素領域内の素子に対して基準電位を供給するための基準電位供給層を有し、前記ゲッタリングサイトが、少なくとも前記基準電位供給層内または直下の一部領域に形成されることを第２の特徴とする。

本発明に係る固体撮像素子の上記第２の特徴構成によれば、ゲッタリングサイトが基準電位供給層の形成領域内またはその下部領域に形成される。すなわち、従来より基準電位供給層を形成する領域としてあらかじめ確保していた領域内に、新たにゲッタリングサイトが形成される構成であるため、別途ゲッタリングサイトを形成するための新たな領域を確保する必要がない。これにより、固体撮像素子のレイアウトを変更することなく、画素領域に対して進行する金属不純物を捕獲するためのゲッタリングサイトを形成することができる。

また、本発明に係る固体撮像素子は、上記第１または第２の特徴構成に加えて、前記ゲッタリングサイトが、前記画素領域と前記周辺回路領域とを分離する素子分離絶縁膜よりも深い位置に形成されていることを第３の特徴とする。

プロセス時に周辺回路領域内で発生した金属不純物の多くは、素子分離絶縁膜の形成位置よりも下方の半導体基板内を拡散して画素領域に流入する。従って、本発明に係る固体撮像素子の上記第３の特徴構成によれば、素子分離絶縁膜よりも下方の位置にゲッタリングサイトを形成することによって、画素領域に対する金属不純物の拡散を防止する効果を高めることができ、これによって高品質な固体撮像素子を実現することができる。

また、本発明に係る固体撮像素子は、上記第１〜第３のいずれか一の特徴構成に加えて、前記ゲッタリングサイトが、注入されている不純物のピーク濃度が１０^１９個／ｃｍ^３〜１０^２１個／ｃｍ^３の範囲内の不純物拡散層内に形成されていることを第４の特徴とする。

本発明に係る固体撮像素子の上記第４の特徴構成によれば、ゲッタリングサイト内に金属不純物を捕獲するのに十分な結晶欠陥が生じており、画素領域内に金属不純物が拡散するのを十分に抑制することが可能となる。

また、本発明に係る固体撮像素子の製造方法は、上記第１〜第４のいずれか一の特徴構成を有する固体撮像素子の製造方法であって、前記半導体基板上に前記フォトダイオードを含む前記画素領域内の素子を形成する第１工程と、前記半導体基板上に前記周辺回路領域内の素子を形成する第２工程と、前記画素領域と前記周辺回路領域に狭持される領域内に対して選択的に、前記半導体基板とは異なる導電型の不純物イオンを注入した後、熱処理を施して活性化させることで、前記画素領域内の素子に対して基準電位を供給するための基準電位供給層を形成する第３工程と、前記境界領域内に対して選択的に、少なくとも前記基準電位供給層内または直下の一部領域にイオン注入を行って前記ゲッタリングサイトとしての結晶欠陥を形成する第４工程と、を有し、前記第４工程が、少なくとも前記第３工程の終了後に実行されることを第１の特徴とする。

本発明に係る固体撮像素子の製造方法の上記第１の特徴によれば、ゲッタリングサイトとしての機能を奏する結晶欠陥を、通常のイオン注入工程のみによって形成できるため、新たな装置や複雑な工程を必要とせず、従来のプロセスを利用して、画素領域に対する不純物拡散の抑制効果を高めた高品質な固体撮像素子を製造することができる。

また、第４工程によって形成される結晶欠陥（ゲッタリングサイト）は、少なくとも基準電位供給層内または直下の一部領域に形成されるため、ゲッタリングサイトを形成するための新たな領域を半導体基板上に確保する必要がない。このため、レイアウトを変更することなく高品質な固体撮像素子を製造することができる。

さらに、基準電位供給層を形成するためのイオン注入工程を実行し、活性化のための熱処理を行った後に、結晶欠陥形成のための第４工程に係るイオン注入を行う構成であるため、第３工程に係る熱処理によって結晶欠陥が結晶性を回復することがない。したがって、基準電位供給層内またはその直下の一部領域に、画素領域に対して金属不純物等の拡散を抑制するために十分な不純物捕獲機能を有するゲッタリングサイトを実現することができる。

また、本発明に係る固体撮像素子の製造方法は、本発明に係る固体撮像素子の製造方法は、上記第１の特徴に加えて、前記第４工程が、前記基準電位供給層の導電型に変化を与えないイオン種の注入を行う工程であることを第２の特徴とする。

本発明に係る固体撮像素子の製造方法の上記第２の特徴によれば、第４工程に係るイオン注入工程によって基準電位供給層の電気的特性に影響を与えることなく、基準電位供給層の直下の一部領域に、画素領域に対して金属不純物等の拡散を抑制するために十分な不純物捕獲機能を有するゲッタリングサイトを実現することができる。

また、本発明に係る固体撮像素子の製造方法は、上記第１または第２の特徴に加えて、前記第４工程が、注入エネルギを５０ｋｅＶ以上１０００ｋｅＶ以下で、ドーズ量を１×１０^１４ｉｏｎｓ／ｃｍ^２以上５×１０^１５ｉｏｎｓ／ｃｍ^２以下の条件下でイオン注入を行う工程であることを第３の特徴とする。

本発明に係る固体撮像素子の製造方法の上記第３の特徴によれば、前記基準電位供給層内またはその直下の一部領域に、不純物捕獲機能を有するゲッタリングサイトを形成することができる。これにより、プロセス時に発生する金属不純物が画素領域に対して拡散するのを抑制することができ、高品質な固体撮像素子を製造することができる。

また、本発明に係る固体撮像素子の製造方法は、上記第１〜第３のいずれか一の特徴に加えて、前記半導体基板がＰ型基板である場合に、前記第４工程が、リンイオン、シリコンイオン、ゲルマニウムイオン、またはアルゴンイオンの内の少なくとも一のイオンを注入する工程であることを第４の特徴とする。

本発明に係る固体撮像素子の製造方法の上記第４の特徴によれば、前記基準電位供給層の電気的特性に影響を与えることなく、画素領域の近傍にゲッタリングサイトを形成することができる。

本発明の構成によれば、画素領域の近傍にゲッタリングサイトを形成することができるため、画素領域に対する金属不純物の拡散を抑制し、これによって従来問題となっていた周辺回路領域に近い部分の画素における暗電流ノイズ並びに白傷欠陥が低減された、高品質な固体撮像素子を実現することができる。

以下において、本発明に係る固体撮像素子（以下、適宜「本発明素子」と称する）、及びその製造方法（以下、適宜「本発明方法」と称する）の実施形態について図１〜図７の各図を参照して説明する。なお、以下の各図に示される平面または断面に係る概略構成図は、あくまで模式的に図示されたものであり、実際の構造の寸法の縮尺と図面の縮尺とは必ずしも一致するものではない。

また、以下では、イオン注入によって半導体基板上に形成される不純物拡散層と区別するために、周辺回路領域等から画素領域に流入することで当該画素の電気的特性に悪影響を与える要因となる金属等の不純物を「金属不純物」と記載する。

図１は、本発明素子の概略構成平面図である。図１に示される本発明素子１は、光信号を電気信号へ変換するフォトダイオードを多数配置した画素領域２を中心部に備え、画素領域２からの電気信号を読み出す周辺回路領域３を画素領域２の周辺に備えた構造を有している。そして、周辺回路領域３と画素領域２との間には、画素領域２内のトランジスタへ基準電位を供給するための基準電位供給層１４を備えている。基準電位供給層１４は、例えばウェルで構成される。

図２及び図３は、図１内に示される領域Ａについて拡大したものである。図２は、領域Ａの部分を拡大した概略平面図である。また、図３は、図２内の直線Ｌ１−Ｌ２で切断したときの概略断面構造図である。なお、図２の概略平面図は、上面に存在する絶縁膜や電極等、一部の構成要素を省略して図示している。

図２に示されるように、本発明素子１は、基準電位供給層１４を境界として画素領域２と周辺回路領域３との２領域を有する構成である。画素領域２内には、フォトダイオード１３、電荷転送電極１８、及びフローティングディフュージョン（拡散）部２２（以下、「ＦＤ部２２」と略記）が形成されている。そして、周辺回路領域３内には、周辺回路電極２１及び高濃度不純物拡散層２４が形成されている。

また、図３に示されるように、本発明素子１は、半導体基板１１上に、画素領域２と周辺回路領域３を備え、これらの間に、素子分離絶縁膜１２を介して基準電位供給層１４が形成されている。

画素領域２内には、フォトダイオード１３、ＦＤ部２２、電荷転送電極１８、ゲート絶縁膜１７、高濃度不純物拡散層３０が形成されている。また、周辺回路領域３内には、高濃度不純物拡散層２９（以下、適宜「ソース・ドレイン層２９」と記載）、ゲート絶縁膜１９、周辺回路ゲート電極２１（以下、「周辺回路電極２１」と略記）、コンタクトプラグ２６、配線層２７が形成されている。そして、これらの両領域間には、下部領域にゲッタリングサイト２３を有する基準電位供給層１４と高濃度不純物拡散層２４が形成されている。この基準電位供給層１４より、接続されているコンタクトプラグ２６及び配線層２７を介して画素領域２内のトランジスタ（不図示）に対して基準電位が供給される。

本発明素子１の構成によれば、ゲッタリングサイト２３は、画素領域２と周辺回路領域３に狭持される領域内に形成されるため、画素領域２の近接位置に形成することができ、これによって画素領域内への金属不純物の拡散に対する抑制効果を高めることができる。特に、画素領域２と周辺回路領域３の間の位置にゲッタリングサイト２３を形成することで、周辺回路領域３から画素領域２に対する金属不純物の拡散を抑制することができるため、従来問題となっていた周辺回路領域３に近い部分の画素における暗電流ノイズを低減することができる。

さらに、このゲッタリングサイト２３を基準電位供給層１４の下部領域に形成することにより、従来の固体撮像素子と比較してレイアウトを変更することなく画素領域２への不純物拡散防止効果を高めることができる。また、後述するように、ゲッタリングサイト２３はイオン注入工程によって形成が可能であるため、基準電位供給層１４の形成領域以外の領域をマスクした状態でイオン注入を行うことでゲッタリングサイト２３を形成することができ、これによってゲッタリングサイト２３の形成による活性領域（画素領域２、周辺回路領域３）への注入ダメージやコンタミネーションが生じることがない。従って、固体撮像素子の特性の劣化を招くことなく画素領域２への金属不純物の拡散防止効果を高めることができる。

なお、画素領域２と周辺回路領域３とをマスクした状態でイオン注入を行うことでゲッタリングサイト２３が形成される構成であれば、ゲッタリングサイト２３の形成時に両領域に対する注入ダメージを招来することはないため、完全に基準電位供給層１４の直下の領域に全てのゲッタリングサイト２３が形成されていることが必要とされるというものではなく、画素領域２と周辺回路領域３の両領域間であって、少なくとも基準電位供給層１４の領域内またはその下部領域内にゲッタリングサイト２３が形成される構成であれば良い。

次に、図４〜図７の各図を参照して本発明方法の説明を行う。図４〜図７は、本発明素子を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図４（ａ）〜（ｄ）、図５（ａ）〜（ｄ）、及び図６（ａ）〜（ｃ）に分けて図示している（紙面の都合上３図面に分かれている）。又、図７は本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップは図７に示されるフローチャートの各ステップを表すものとする。

まず、図４（ａ）に示されるような半導体基板１１（以下では、Ｐ型のＳｉ基板とする）に対し、既知の方法で酸化膜の埋め込みを行い、図４（ｂ）に示されるような素子分離絶縁膜１２を形成する（ステップ＃１）。

次に、図４（ｃ）に示すように、画素領域２内に選択的にＮ型不純物イオン（リンイオンとする）を、注入エネルギを１０ｋｅＶ〜１０００ｋｅＶ程度で、ドーズ量が１×１０^１２ｉｏｎｓ／ｃｍ^２〜１×１０^１４ｉｏｎｓ／ｃｍ^２程度の条件下で注入し、基板１１との間にＰＮ接合を形成することでフォトダイオード１３を形成する（ステップ＃２）。このステップ＃２は、画素領域２内に基板１１との間にＰＮ接合を形成することでフォトダイオード１３を形成するために行われる工程であり、半導体基板１１の導電型と異なる導電型のイオンが注入される。

なお、ステップ＃２では、他の領域にイオンが注入されないよう、フォトレジスト膜を用いてイオン注入領域以外の領域をマスクした状態でイオン注入を行う。

次に、図４（ｄ）に示すように、画素領域２と周辺回路領域３との間にＮ型不純物イオン（リンイオンとする）を、注入エネルギを１０ｋｅＶ〜１０００ｋｅＶ程度で、ドーズ量が１×１０^１２ｉｏｎｓ／ｃｍ^２〜１×１０^１４ｉｏｎｓ／ｃｍ^２程度の条件下で注入し、画素を構成するトランジスタに対して基準電圧を供給するための基準電位供給層１４を形成する（ステップ＃３）。本ステップにおいても、ステップ＃２と同様、イオン注入領域以外の領域をフォトレジスト膜によってマスクした状態でイオン注入が行われる。また、イオン注入後に９００℃〜１１００℃程度の熱処理を行って基準電位供給層１４を活性化する。

次に、図５（ａ）に示すように、第１絶縁膜１５、導電性材料膜１６を順次成膜する（ステップ＃５）。第１絶縁膜１５は、後の工程においてトランジスタのゲート絶縁膜を形成するために堆積する絶縁性材料であり、例えばシリコン酸化膜で構成される。導電性材料膜１６は、後の工程においてトランジスタのゲート電極を形成するために堆積する導電性材料であり、例えばポリシリコン膜で構成される。

次に、図５（ｂ）に示すように、第１絶縁膜１５及び導電性材料膜１６をフォトレジスト膜を用いてエッチングを行うことにより所定の形状にパターニングして、画素領域２内にゲート絶縁膜１７及び電荷転送電極１８を、周辺回路領域３内にゲート絶縁膜１９及び周辺回路電極２１をそれぞれ形成する（ステップ＃５）。

次に、図５（ｃ）に示すように、画素領域２内の所定の領域に、Ｎ型不純物イオン（リンイオンとする）を、注入エネルギを１０ｋｅＶ〜１００ｋｅＶ程度、ドーズ量を１×１０^１３ｉｏｎｓ／ｃｍ^２〜１×１０^１５ｉｏｎｓ／ｃｍ^２程度の条件下で注入し、フォトダイオード１３によって生成された電荷を読み出す際の電荷を蓄積するＦＤ部２２を形成する（ステップ＃６）。本ステップにおいても、ステップ＃２、＃３と同様、イオン注入領域以外の領域をフォトレジスト膜によってマスクした状態でイオン注入が行われる。

なお、このＦＤ部２２は、フォトダイオード１３によって光電変換されることで生成された信号電荷が、垂直転送レジスタ及び水平転送レジスタ（不図示）を介して転送される構成であり、ＦＤ部２２の電位変動をＭＯＳトランジスタが検出して電気信号に変換、増幅することで、撮像信号として出力させるためのものである。

次に、図５（ｄ）に示すように、画素領域２と周辺回路領域３とに挟まれた領域内の所定の領域に、Ｎ型不純物イオン（リンイオンとする）を、注入エネルギを５０ｋｅＶ〜１０００ｋｅＶ、ドーズ量を１×１０^１４ｉｏｎｓ／ｃｍ^２〜５×１０^１５ｉｏｎｓ／ｃｍ^２程度の条件下で注入し、ゲッタリングサイト２３を形成する（ステップ＃７）。例えば、図５（ｄ）に示すように、基準電位供給層１４の上部から、１６０ｋｅＶ程度の注入エネルギ、５×１０^１４ｉｏｎｓ／ｃｍ^２程度のドーズ量でリンイオンの注入を行うと、注入されたリンイオンの大部分が基板１１の表面から深さ０．０５μｍ〜０．３μｍ程度の範囲内に到達し、注入ダメージ由来の結晶欠陥を形成する。この結晶欠陥は、半導体の通常の製造工程で用いる熱処理により、その一部が結晶回復を起こすものの、結晶欠陥が完全に回復することはなく、残留した結晶欠陥がゲッタリングサイトとして機能する。このとき、当該ゲッタリングサイト２３内の不純物濃度は、ピーク濃度で１０^１９個／ｃｍ^３〜１０^２１個／ｃｍ^３の範囲内の値を示す。

なお、特に周辺回路領域３内に存在する金属不純物が拡散して画素領域２内に流入することを抑制するためには、ゲッタリングサイト２３が素子分離絶縁膜１２の形成位置より深い位置に形成されることが好ましい。このため、本ステップ＃７は、ゲッタリングサイト２３が素子分離絶縁膜１２の形成位置よりも深い位置に形成されるような条件下でイオン注入が行われることが好ましい。

本ステップ＃７によって形成されたゲッタリングサイト２３は、基準電位供給層１４の形成幅とほぼ同一の幅を有して形成され、多くとも画素領域２と周辺回路領域３との間隔よりは短い幅で形成される。具体的には、およそ０．１０μｍ〜１５０μｍ程度の幅を有する形状となる。ゲッタリングサイトの幅を大きくしすぎると、チップサイズが拡大化されてしまうため、１５０μｍ以下の幅でゲッタリングサイト２３を形成するのが好ましい。なお、ここで「幅」とは、半導体基板１１面と平行面上を延伸する基準電位供給層１４の延伸方向に直交する方向の長さを想定しており、図２上では横方向の長さｄに相当する。また、本ステップ＃７によって、ゲッタリングサイト２３を、画素領域２の近接位置（画素領域２から０．０１〜６０μｍ程度離れたいずれかの位置）に形成することが可能となる。

次に、図６（ａ）に示すように、周辺回路領域３内の所定の領域にＮ型の高濃度イオンを注入し、周辺回路領域３内にトランジスタのソース・ドレイン層２９を形成する（ステップ＃８）。また、このとき、同時に基準電位供給層１４の上部、並びにＦＤ部２２の上部にもＮ型の高濃度イオンを注入し、その後に形成されるコンタクトプラグとの間の接触抵抗の低減を図る（高濃度不純物拡散層２４、３０）。なお、高濃度イオン注入に代えてシリサイド膜を形成することで接触抵抗の低減化を行うものとしても良い。本ステップにおいても、ステップ＃２等と同様、イオン注入領域以外の領域をフォトレジスト膜によってマスクした状態でイオン注入が行われる。

次に、図６（ｂ）に示すように、層間絶縁膜２５（例えばシリコン酸化膜）を全面に堆積後、高濃度不純物拡散層２４、３０、及びソース・ドレイン層２９の形成領域の上部を一部開口してコンタクトホールを形成し、当該コンタクトホール内をコンタクト材料膜（例えばタングステン等）を充填してコンタクトプラグ２６を形成する（ステップ＃９）。

次に、図６（ｃ）に示すように、コンタクトプラグ２６と接触するように配線層２７を形成し、シリコン酸化膜等の層間絶縁膜２８を堆積する（ステップ＃１０）。なお、配線層２７は多層化するものとしても良く、この場合は、配線層２７と層間絶縁膜２８が繰り返し成膜されることとなる。以上のステップ＃１〜ステップ＃１０を経て、図３に示される本発明素子１が製造される。なお、ステップ＃１０が終了した後は、図示しないがカラーフィルタやレンズ等を上面に実装して本発明素子１を完成させる。

このように構成されることで、ゲッタリングサイト２３は、通常のイオン注入工程のみによって形成されるため、従来のプロセスを利用して形成することができ、新たな装置や複雑な工程を必要とすることがない。そして、ステップ＃７のイオン注入工程によって形成されたゲッタリングサイト２３は、画素領域２と周辺回路領域３の間に形成されるため、周辺回路領域３から画素領域２に対して拡散する金属不純物を捕獲することができる。これにより、周辺回路領域３からの画素領域２に対する金属不純物の拡散を抑制することができるため、従来問題となっていた周辺回路領域３に近い部分の画素における暗電流ノイズを低減することができる。特に、ゲッタリングサイト２３は、画素領域２と周辺回路領域３の間の領域にイオン注入を行うことで形成されるため、当該領域の範囲内で画素領域２に近接してゲッタリングサイト２３を形成することが可能である。従って、従来構成と比較して画素領域２の近接位置にゲッタリングサイト２３を形成することができるため、画素領域２に対する金属不純物の拡散を抑制する効果を高めることができる。

また、ゲッタリングサイト２３を、基準電位供給層１４の形成領域上面に対してイオン注入を行うことで形成することにより（ステップ＃７）、当該ゲッタリングサイト２３は、基準電位供給層１４の内部または形成領域下部に形成される。これにより、従来の固体撮像素子と比較してレイアウトを変更することなく画素領域２への不純物拡散防止効果を高めることができる。そして、ステップ＃７では、基準電位供給層１４の形成領域以外の領域をマスクした状態でイオン注入が行われるため、当該工程によって活性領域（画素領域２、周辺回路領域３）への注入ダメージやコンタミネーションが生じることがない。従って、固体撮像素子の特性の劣化を招くことなく画素領域２への不純物拡散防止効果を高めることができる。

なお、上述したように、ステップ＃７に係るゲッタリングサイト２３形成工程は、少なくともステップ＃３に係るイオン注入工程の後、当該イオン注入工程によって形成される基準電位供給層１４の活性化処理（熱処理）が終了後に行うことが好ましい。ゲッタリングサイト２３を形成するためのイオン注入を行った後、熱処理を実行してしまうと、生成された結晶欠陥が結晶性を回復する効果が高まってしまうためである。言い換えれば、ステップ＃７に係るゲッタリングサイト２３形成のためのイオン注入工程は、必ずしもステップ＃６とステップ＃８の間に実行しなければならないというものではなく、少なくともステップ＃３に係るイオン注入工程及び熱処理工程が終了した後、上面に層間絶縁膜２５が成膜されるステップ＃９の実行前までに行えば良い。なお、上述したように、ゲッタリングサイト２３は、基準電位供給層１４の内部または形成領域下部に形成される構成であれば良いが、金属不純物捕獲機能を最大限高めるには基準電位供給層１４の形成領域と離隔されずに形成されていることが好ましい。

また、上述の実施形態では、半導体基板１１の導電型をＰ型、注入する不純物イオンの導電型をＮ型としたが、これらの導電型を全て反転させて同様に本発明素子１を製造することも可能である。また、ステップ＃７における注入イオン種は、基準電位供給層１４を形成するためにステップ＃３において注入されたイオンの導電型と同一の導電型を示すイオン種である場合の他、半導体基板１１の導電性に影響を与えないイオン種（例えば、シリコンイオン、ゲルマニウムイオン、またはアルゴンイオン等）を注入しても良い。

また、上述の実施形態では、半導体基板１１の導電型がＰ型である場合に、ステップ＃２、＃３、及び＃６の各ステップでは、注入されるイオンをすべてリンイオンであるとしたが、ヒ素イオン等のリンイオン以外のＮ型イオンであっても構わない。

また、上述の実施形態ではＣＣＤイメージセンサを想定して説明を行ったが、ＣＭＯＳイメージセンサに対しても同様に適用することが可能である。ＣＣＤイメージセンサやＣＭＯＳイメージセンサには種々の方式が提供されているが、本発明はいずれの方式にも適用が可能であり、例えばＣＭＯＳイメージセンサにおける画素内の構成として、画素トランジスタの数や画素内に出力部を含むか否かといった要件には特に限定されるものではない。

さらに、ステップ＃７に係るイオン注入工程によって形成されるゲッタリングサイト２３に加えて、他のゲッタリング構造（歪場、転移等）を有する構成とすることも可能である。

本発明に係る固体撮像素子の概略平面図 本発明に係る固体撮像素子の一部領域に係る概略平面図 本発明に係る固体撮像素子の一部領域に係る概略断面図 本発明に係る固体撮像素子を製造する際の各過程における概略断面構造図（１） 本発明に係る固体撮像素子を製造する際の各過程における概略断面構造図（２） 本発明に係る固体撮像素子を製造する際の各過程における概略断面構造図（３） 本発明に係る固体撮像素子の製造工程を示すフローチャート

符号の説明

１： 本発明に係る固体撮像素子
２： 画素領域
３： 周辺回路領域
１２： 素子分離絶縁膜
１３： フォトダイオード
１４： 基準電位供給層
１５： 第１絶縁膜
１６： 導電性材料膜
１７： ゲート絶縁膜
１８： 電荷転送電極
１９： ゲート絶縁膜
２１： 周辺回路電極
２２： フローティングディフュージョン部（ＦＤ部）
２３： ゲッタリングサイト
２４： 高濃度不純物拡散層
２５： 層間絶縁膜
２６： コンタクトプラグ
２７： 配線層
２８： 層間絶縁膜
２９： 高濃度不純物拡散層（ソース・ドレイン層）
３０： 高濃度不純物拡散層

Claims (8)

1. 入射される光を光電変換して受光量に応じた電荷量を生成するフォトダイオードを含む画素が形成されている画素領域と、前記画素領域の外部に素子分離絶縁膜を介して離隔形成されている周辺回路領域と、を半導体基板上に有してなる固体撮像素子であって、
   前記半導体基板上の前記画素領域と前記周辺回路領域の間の境界領域にゲッタリングサイトを有することを特徴とする固体撮像素子。
2. 前記境界領域に、前記画素領域内の素子に対して基準電位を供給するための基準電位供給層を有し、
   前記ゲッタリングサイトが、少なくとも前記基準電位供給層内または直下の一部領域に形成されることを特徴とする請求項１に記載の固体撮像素子。
3. 前記ゲッタリングサイトが、前記素子分離絶縁膜よりも深い位置に形成されていることを特徴とする請求項１または請求項２に記載の固体撮像素子。
4. 前記ゲッタリングサイトが、注入されている不純物のピーク濃度が１０^１９個／ｃｍ^３〜１０^２１個／ｃｍ^３の範囲内の不純物拡散層内に形成されていることを特徴とする請求項１〜請求項３のいずれか１項に記載の固体撮像素子。
5. 請求項１〜請求項４のいずれか１項に記載の固体撮像素子の製造方法であって、
   前記半導体基板上に前記フォトダイオードを含む前記画素領域内の素子を形成する第１工程と、
   前記半導体基板上に前記周辺回路領域内の素子を形成する第２工程と、
   前記境界領域内に対して選択的に、前記半導体基板とは異なる導電型の不純物イオンを注入した後、熱処理を施して活性化させることで、前記画素領域内の素子に対して基準電位を供給するための基準電位供給層を形成する第３工程と、
   前記境界領域内に対して選択的に、少なくとも前記基準電位供給層内または直下の一部領域にイオン注入を行って前記ゲッタリングサイトとしての結晶欠陥を形成する第４工程と、を有し、
   前記第４工程が、少なくとも前記第３工程の終了後に実行されることを特徴とする固体撮像素子の製造方法。
6. 前記第４工程が、
   前記基準電位供給層の導電型に変化を与えないイオン種の注入を行う工程であることを特徴とする請求項５に記載の固体撮像素子の製造方法。
7. 前記第４工程が、５０ｋｅＶ以上１０００ｋｅＶ以下の注入エネルギ、１×１０^１４ｉｏｎｓ／ｃｍ^２以上５×１０^１５ｉｏｎｓ／ｃｍ^２以下のドーズ量でイオン注入を行う工程であることを特徴とする請求項５または請求項６に記載の固体撮像素子の製造方法。
8. 前記半導体基板がＰ型基板である場合に、
   前記第４工程が、リンイオン、シリコンイオン、ゲルマニウムイオン、またはアルゴンイオンの内の少なくとも一のイオンを注入する工程であることを特徴とする請求項５〜請求項７のいずれか１項に記載の固体撮像素子の製造方法。

Images