JP2008269725A - 電気的特性評価装置 - Google Patents
電気的特性評価装置 Download PDFInfo
- Publication number
- JP2008269725A JP2008269725A JP2007113402A JP2007113402A JP2008269725A JP 2008269725 A JP2008269725 A JP 2008269725A JP 2007113402 A JP2007113402 A JP 2007113402A JP 2007113402 A JP2007113402 A JP 2007113402A JP 2008269725 A JP2008269725 A JP 2008269725A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output
- line
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 2端子型不揮発性メモリ素子の電気的特性を確実に評価することのできる電気的特性評価装置を提供する。
【解決手段】 評価用電圧信号を出力する信号発生器10と、第1線路70を介して入力される当該評価用電圧信号に基づく印加電圧を低インピーダンスで出力し、不揮発性メモリ素子30の第1端子31に印加する電圧バッファ20と、不揮発性メモリ素子30の第2端子32との接続ノードである第3線路72を流れる電流量を制御可能な電流制御回路40と、電位設定が可能な入力端子51を有するとともに、電流制御回路40の第2端子42から第4線路73を介して入力される電流を電圧に変換して出力端子52より出力する電流電圧変換器50と、出力端子52と第5線路74を介して接続されており、電流電圧変換器50から出力される電圧信号の波形を取得可能な出力装置60と、を備える。
【選択図】 図1
【解決手段】 評価用電圧信号を出力する信号発生器10と、第1線路70を介して入力される当該評価用電圧信号に基づく印加電圧を低インピーダンスで出力し、不揮発性メモリ素子30の第1端子31に印加する電圧バッファ20と、不揮発性メモリ素子30の第2端子32との接続ノードである第3線路72を流れる電流量を制御可能な電流制御回路40と、電位設定が可能な入力端子51を有するとともに、電流制御回路40の第2端子42から第4線路73を介して入力される電流を電圧に変換して出力端子52より出力する電流電圧変換器50と、出力端子52と第5線路74を介して接続されており、電流電圧変換器50から出力される電圧信号の波形を取得可能な出力装置60と、を備える。
【選択図】 図1
Description
本発明は半導体素子の電気的特性評価装置に関する。
近年、フラッシュメモリは、大容量化、低ビットコスト化によって、低価格の大容量記憶媒体として市場に広く普及されるようになってきており、音声、画像や動画の記憶媒体として一般に広く利用されている。フラッシュメモリの大容量化は、メモリセルの微細化に伴って実現されてきたものであるが、さらなる微細化による大容量化の実現については技術的に困難な状況になりつつある。
このような状況の中、次世代不揮発性メモリとして、相変化メモリ(PRAM)、抵抗変化型メモリ(RRAM(登録商標))といった独自の原理に基づく不揮発性メモリ素子の研究開発が行われている。
これらPRAM、RRAMといった不揮発性メモリ素子は、2端子デバイスで構成され、2端子間への電圧パルス印加(或いはその結果生じる電流、電力)によって当該2端子間の電気抵抗を低抵抗状態(抵抗値RL)と高抵抗状態(抵抗値RH)との間で可逆的に変化させることができるという特徴を有する。
2端子型の不揮発性メモリ素子の電気的特性に関する評価については、特に研究開発段階において非常に重要である。2端子間への電圧パルス印加を行うことで、電気抵抗が可逆的に変化しているかどうかを評価するに際しては、特に、抵抗変化動作(以下、適宜「スイッチング」と称する)時の挙動を必要十分に評価できるものでなければならない。このため、従来の一般的な半導体デバイスの評価システムとは異なる2端子型の不揮発性メモリ素子に特化した評価システムが必要となる。
ここで、スイッチング時の挙動を評価するに際して重要な点は、不揮発性メモリ素子に意図した電圧パルスを印加できることと、スイッチング時の素子に印加される電圧パルス、電流パルスをモニタできることである。しかも、スイッチングに必要なパルス幅は短いもので数10ns以下であるため、かかる電圧パルスは高周波成分を多分に含んだ信号である。従って、このような高周波成分を多分に含む電圧信号を確実にモニタできるためには、広帯域なアナログ信号を忠実に観測可能なシステムが必要とされる。
通常、ある電圧を印加したときの電流を計測するには、電圧源と電流計があれば良く、これら2つが組み合わさったソースモニタ(たとえばアジレント・テクノロジー社製、4156C半導体パラメトリックアナライザ)を用いて容易に評価可能である。しかしながら、このような方法は直流的な評価に限定され、広帯域な電圧パルス印加時の電流のモニタを行うに際しては特別の配慮が必要である(非特許文献1〜4参照)。
A.Odagawa他、"Transient responce during switching in Ag/Pr0.7Ca0.3MnO3/Pt thin films",Journal of Applied Physics,Vol.99,pp.016101_1−3,2006年
S.Seo他、"Reproducible resistance switching in polycystalline NiO films",Applied Physics Letters,Vol.85,pp.5655−5657,2004年
A.Pirovano他、"Low Field Amorphous State Resistance and Threshold Voltage Drift in Chalcogenide Materials",IEEE Transactions on Electron Devices,Vol.51,pp.714−719,2004年
Y.Hosoi他、"High Speed Unipolar Switching Resistance RRAM (RRAM) Technology",IEEE International Electron Devices Meeting Technical Digest,Transactions on Electron Devices,pp.793−795,2006年
直流的な評価においては、出力インピーダンスの十分に低い電圧源を用いることができ、比較的低インピーダンスの素子に対しても、意図した電圧の印加が容易である。これに対し、通常、広帯域な信号を伝送するときは、意図しない信号の反射等を抑制するために、信号源の出力インピーダンスと伝送線路の特性インピーダンスを一致させることが行われる。
そして、広帯域信号は、伝送線路端に接続された被測定試料部において伝送線路の特性インピーダンスに等しい終端抵抗で終端されるか、あるいは、ほぼ全反射させて信号発生器側で終端される。終端抵抗を用いた方法が非特許文献1に開示されているが、スイッチング時の不揮発性メモリ素子の抵抗が低下し、終端抵抗に比べて無視できるほど高抵抗に維持できないために、意図した電圧を十分に素子に印加できないという問題がある。また、非特許文献2に開示されている不揮発性メモリ素子においては、低抵抗状態の抵抗値が数10Ωであり、通常50Ωの出力抵抗を有する信号発生器では、意図した電圧を十分に素子に印加させることができないことが容易に分かる。
一方、広帯域な電流をモニタする方法としては、2つの一般的な方法が存在する。1つは、電流プローブを用いてオシロスコープで波形観測する方法であり、もう1つは非特許文献3に開示されているように、被測定素子に直列に抵抗を接続し、その抵抗の両端の電圧波形をオシロスコープで観察する方法である。
しかしながら、前者のように、電流プローブを用いる方法については、あらかじめプローブ取り付け領域を確保する必要があるため、占有面積の縮小化という時代の流れに逆行しかねないという問題と、測定結果の感度がプローブに依存するため、スイッチング時の挙動を評価するのに十分な測定精度を実現することができないという問題を有する。
また、後者のように、直列抵抗を挿入する方法については、直列抵抗の抵抗値で感度が決定されるため、抵抗値を大きくすることで測定の感度を上昇させることが可能であるようにも考えられる。しかしながら、測定の感度を上昇させるべく、直列抵抗の抵抗値を大きくすると、かかる直列抵抗の存在自体がスイッチング動作に影響を及ぼすことが本発明者らによって明らかにされ、非特許文献4に開示されている。ここでは、不揮発性メモリ素子に直列につなぐ抵抗値の大きさによって、不揮発性メモリ素子の抵抗変化をコントロールしているが、電流計測のために挿入した抵抗自体が意図しない動作を引き起こす可能性を示唆している。
さらに、両者の何れの方法においても、電圧プローブ、あるいは電流プローブのケーブル長の制限のため、測定用のプローバと観測用のオシロスコープの配置に制限が課され、柔軟な配置を行うことができないという問題もある。
また、電流波形をオシロスコープで捕捉する際には、波形の振幅が大きすぎて測定レンジを超えてしまったり、感度が低すぎて信号解像度が悪くなったりすることを避けなければならない。ある電圧パルスに対して常に同じ応答をする一般的な電子デバイスであれば、まず一時的に設定した入力感度にて波形を捕捉し、感度が不適切であれば、適切な感度に変更してから再度電流波形を補足し直せば足りる。しかしながら、不揮発性メモリ素子においては、電圧パルスを印加することによってその電気的特性が変化してしまうため、感度が不適切だからといって測定し直すことは全く意味をなさない。すなわち、電流波形の大小に関わらず適切な感度で捕捉する必要がある。
本発明は、上記の問題点に鑑み、2端子型不揮発性メモリ素子の電気的特性を確実に評価することのできる電気的特性評価装置を提供することを目的とする。より詳細に言えば、本発明は、抵抗スイッチング用電圧信号を意図した通りに不揮発性メモリ素子に印加でき、スイッチング時の電流波形を忠実に取得可能な電気的特性評価装置を提供することを目的とする。
上記目的を達成するための本発明に係る電気的特性評価装置は、2端子型の不揮発性メモリ素子の電気的特性評価装置であって、評価用電圧信号を出力する信号発生器と、前記評価用電圧信号が第1線路を介して入力されるとともに、当該評価用電圧信号に基づく印加電圧を低インピーダンスで出力し、第2線路を介して前記不揮発性メモリ素子の一端に印加する電圧バッファと、一端が第3線路を介して前記不揮発性メモリ素子の他端と接続されるとともに、前記第3線路を流れる電流量を制御可能な電流制御回路と、電位設定が可能な入力端子を有するとともに、当該入力端子が第4線路を介して前記電流制御回路の他端と接続されており、前記第4線路を流れる電流を電圧に変換して出力端子より出力する電流電圧変換器と、前記電流電圧変換器の出力端子と第5線路を介して接続されており、前記電流電圧変換器から出力される電圧信号の波形を取得可能な出力装置と、を備えることを第1の特徴とする。
本発明に係る電気的特性評価装置の上記第1の特徴構成によれば、電圧バッファからの低インピーダンス出力の印加電圧が不揮発性メモリ素子の一端に印加されるため、不揮発性メモリ素子の抵抗値が低い場合であっても、信号発生器の出力インピーダンスの影響を受けることなく、不揮発性メモリ素子の一端に特性評価ための所望の電圧を印加することができる。
そして、電流制御回路によって電流量の制御が可能であるとともに、電流制御回路の出力側と接続されている電流電圧変換器の入力端子の電位を所定電位に設定可能な構成であるため、電流制御回路によって電流量の制御が行われた場合においても、不揮発性メモリ素子と電流制御回路の直列回路の両端に印加される電圧を一定電圧に維持することができる。これにより、電流制御回路が示す電流電圧特性と不揮発性メモリ素子が示す抵抗値との抵抗比によって分圧されることで一意に定められる電圧が不揮発性メモリ素子の両端に印加されることとなり、電流量の制御によって、不揮発性メモリ素子の両端に印加される電圧を間接的に制御することで、不揮発性メモリ素子の特性の評価を行うことができる。
すなわち、信号発生器から評価用電圧信号を出力するとともに、電流制御回路によって電流量を制御することで、不揮発性メモリ素子の両端に意図した電圧が印加され、この印加後の不揮発性メモリ素子を流れる電流を電流電圧変換器によって電圧に変換して出力装置に送ることで、出力装置によって不揮発性メモリ素子を流れる電流波形を取得することができる。かかる出力装置によって取得されたデータを解析することで、不揮発性メモリ素子の電気的特性を正しく評価することができる。
また、本発明に係る電気的特性評価装置は、上記第1の特徴構成に加えて、前記電流電圧変換器が、反転入力端子、非反転入力端子、及び出力端子を備える演算増幅器で構成されており、前記第4線路を介して前記電流制御回路からの出力が前記反転入力端子に入力され、所定のバイアス電圧が前記非反転入力に入力され、前記反転入力端子と前記出力端子が帰還回路で接続されると共に、当該演算増幅器の出力端子からの出力を当該電流電圧変換器の出力とすることを第2の特徴とする。
本発明に係る電気的特性評価装置の上記第2の特徴構成によれば、電流電圧変換器を演算増幅器と帰還回路とで構成することができるため、簡易かつ小規模な回路で実現することができる。
また、本発明に係る電気的特性評価装置は、上記第2の特徴構成に加えて、前記帰還回路が、抵抗、1のダイオードまたは整流方向を同方向にそろえて直列接続した2以上のダイオードからなるダイオード回路をそれぞれ整流方向が逆向きになるように並列接続した回路、または抵抗と前記ダイオード回路の直列回路の複数組を直列ダイオード数及び整流方向を異ならせて単体の抵抗と並列に接続した回路、のいずれかで構成されることを第3の特徴とする。
本発明に係る電気的特性評価装置の上記第3の特徴構成によれば、帰還回路で特定される電流電圧変換特性によって不揮発性メモリ素子を流れる電流に基づいて一意的に定まる電圧信号を取得することができる。
このとき、帰還回路を抵抗で実現することで、不揮発性メモリ素子に流れる電流に比例する電圧信号が電流電圧変換器から出力されるため、出力装置において電流波形に比例した波形を取得することができる。
また、帰還回路を1のダイオードまたは整流方向を同方向にそろえて直列接続した2以上のダイオードからなるダイオード回路をそれぞれ整流方向が逆向きになるように並列接続した回路で実現することにより、不揮発性メモリ素子に流れる電流の対数に比例する電圧信号が電流電圧変換器から出力されるため、測定可能な電流の範囲を拡充することができる。
更に、帰還回路を抵抗と前記ダイオード回路の直列回路の複数組を直列ダイオード数及び整流方向を異ならせて単体の抵抗と並列に接続した回路で実現することにより、不揮発性メモリ素子に流れる電流を電圧信号に変換するに際し、変換処理の自由度を高めることができる。
また、本発明に係る電気的特性評価装置は、上記第1〜第3のいずれか一の特徴構成に加えて、前記出力装置が、入力感度の異なる複数の入力チャネルを有するとともに、前記電流電圧変換器の出力を前記各入力チャネル毎に観測可能なデジタルオシロスコープで構成されることを第4の特徴とする。
本発明に係る電気的特性評価装置の上記第4の特徴構成によれば、複数のチャネルで電流電圧変換器の出力電圧波形をデジタルオシロスコープにより観測することができるため、あらかじめ測定対象たる不揮発性メモリ素子を流れる電流量が分からない状態においても、実際に流れる電流量に応じた適切な感度で当該電流に基づく電圧波形を観測することができる。
また、本発明に係る電気的特性評価装置は、上記第1〜第4のいずれか一の特徴構成に加えて、前記電流制御回路が、外部から入力される制御信号に応じて、前記電流制御回路の両端の電流電圧特性を可変とすることを第5の特徴とする。
本発明に係る電気的特性評価装置の上記第5の特徴構成によれば、制御信号によって制限電流量を変化させながら、評価用電圧を印加して出力装置によって取得される電流(電圧)波形を分析することで、不揮発性メモリ素子の電流制限依存性を容易に評価することができる。
また、本発明に係る電気的特性評価装置は、上記第1〜第5のいずれか一の特徴構成に加えて、前記電圧バッファの出力インピーダンスが、前記不揮発性メモリ素子の低抵抗状態の抵抗値をRL(Ω)としたとき、0.1RL(Ω)以下であることを第6の特徴とする。
本発明に係る電気的特性評価装置の上記第6の特徴構成によれば、不揮発性メモリ素子と電流制御回路の直列回路の両端に対し、電圧バッファの出力電圧の大部分を印加することが可能となる。これにより、不揮発性メモリ素子の両端に実際に印加される電圧は、意図した電圧と比較して10%程度以下の誤差範囲内に留めることができる。これにより、不揮発性メモリ素子の電気的特性を厳密に評価することが可能となる。
また、本発明に係る電気的特性評価装置は、上記第1〜第6のいずれか一の特徴構成に加えて、前記第2線路、前記第3線路、及び前記第4線路の長さが、それぞれの線路内を伝搬する電磁波の速度をC(m/s)、評価用電圧信号の立ち上がり時間をT(s)としたときに、0.2CT(m)以下であることを第7の特徴とする。
本発明に係る電気的特性評価装置の上記第7の特徴構成によれば、評価用電圧信号が示す波長に比べて、第2〜第4の各線路長を十分に短くすることができる。これにより、第2〜第4線路を介して電圧信号が伝搬される際、反射による波形歪みを大きく抑制することができるため、不揮発性メモリ素子の両端に所望の電圧を忠実に印加できるとともに、不揮発性メモリ素子が示す電流波形を忠実に取得することができる。
本発明の構成によれば、評価対象たる不揮発性メモリ素子に対して意図した通りの電圧信号を印加するとともに、印加後の当該不揮発性メモリ素子を流れる電流波形の観測を正確に行うことができる。これにより、不揮発性メモリ素子のスイッチング動作の基本的評価のみならず、電流制限のスイッチング動作への影響等のより進んだ評価が可能となり、効率的な不揮発性メモリ素子開発の実現に寄与することができる。
以下において、本発明に係る電気的特性評価装置(以下、適宜「本発明装置」と称する)の実施形態について図1〜図7の各図を参照して説明する。
図1は、本発明装置の概略的構成を示すブロック図である。図1に示される本発明装置1は、信号発生器10、電圧バッファ20、電流制御回路40、電流電圧変換器50、出力装置60、及びこれらを接続するための第1〜第5線路を備える。なお、図1における不揮発性メモリ素子30は、本発明装置1を用いて電気的特性の評価を行う評価対象素子である。
信号発生器10は、不揮発性メモリ素子30に印加する電圧信号(評価用電圧信号)を発生させるものであり、出力端子11から評価用電圧信号を出力する。この評価用電圧信号としては、例えばパルス形状の電圧波形が利用可能であるとする。
電圧バッファ20は、信号発生器10と第1線路70によって接続されており、出力端子11から出力される評価用電圧信号が入力端子21より入力され、この評価用電圧信号を、概ね同等形状の波形のまま、低インピーダンス(例えば5Ω)で出力端子22より出力する。電圧バッファ20は不揮発性メモリ素子30の一方の端子(第1端子31)と第2線路71によって接続されており、電圧バッファ20の出力端子22から出力される電圧信号が不揮発性メモリ素子30の第1端子31に対して印加可能に構成されている。
電流制御回路40は、第1端子41、第2端子42を有し、両端子間を流れる電流量を制御可能に構成されている。この電流制御回路40の第1端子41は、不揮発性メモリ素子30の第2端子32と第3線路72において接続されており、電流制御回路40によって当該回路40内を流れる電流量を制限することで、不揮発性メモリ素子30に流れる電流量を制限することができる。
なお、指定された電流量に制限することができるよう、当該指定電流量に関する情報の入力を受け付けるための制御信号入力端子43を備える構成としても良い。
電流電圧変換器50は、流れる電流を電圧信号に変換する手段である。当該変換器50は、電流制御回路40と第4線路73によって接続されており、電流制御回路40の第2端子42から第4線路73を介して入力端子51に流れ込む電流に応じた出力電圧信号を出力端子52から出力する。また、入力端子51の電位を所定の電位に設定できる機能を有している。このとき、入力端子51の設定電位に関する情報の入力を受け付けるための制御信号入力端子53を備える構成としても良い。
出力装置60は、電流電圧変換器50と第5線路74によって接続されており、電流電圧変換器50の出力端子52から出力される電圧波形を観測可能な情報に変換する。例えば、デジタルオシロスコープで実現することができる(以下では、適宜「オシロスコープ60」と記載する)
不揮発性メモリ素子30は第1端子31と第2端子32を有し、このうち、第1端子31が、第2線路71を介して電圧バッファ20の出力端子22と接続され、第2端子32が、第3線路72を介して、電流制御回路40の第1端子41と接続される。これらの第2線路71並びに第3線路72は、プローブやボンディングワイヤ等に相当するものである。
従来技術のように、電流を測るための抵抗を挿入した場合には、流れる電流値に応じて、動作に影響を与えない程度の抵抗値にする必要があるが、流れる電流値を測定するのが本来の目的であるところ、その値が分からない状態の下で、動作に影響を与えない程度の抵抗値がどの程度のものであるかを予め認識することは困難である。これに対し、本発明装置1の場合、上述したように、電圧バッファ20は低出力インピーダンスであり、かつ電流電圧変換器50は、入力端子51の電位を所定の電位に設定する機能を有する。従って、不揮発性メモリ素子30の第1端子31と電流制御回路40の第2端子42の間(不揮発性メモリ素子30と電流制御回路40の直列回路の両端)には、流れるであろう電流の大きさを事前に知らなくても、ほぼ意図したとおりの電圧を印加できる。
なお、電圧バッファ20の出力インピーダンスは、上記では5Ωとしたが、これは一例であり、例えば不揮発性メモリ素子30の低抵抗状態における抵抗値の0.1倍以下であれば好ましい。これにより、出力インピーダンス由来の電圧降下分を10%以内に抑制することができるため、不揮発性メモリ素子30の両端に意図した電圧を正しく印加することができる。これにより、不揮発性メモリ素子の電気的特性を厳密に評価することが可能となる。
図2は、図1に示される本発明装置1を具体的に示した構成図である。図2では、第1線路70、第5線路74を通常用いられる同軸線路で構成している。
ここで、信号発生器10の出力抵抗(出力インピーダンス)15を、第1線路70の特性インピーダンスとほぼ同じにする。このとき、電圧バッファ20の入力側において、信号発生器10の出力抵抗15とほぼ同じ大きさの抵抗の終端抵抗25で終端するものとしても良い。なお、電圧バッファ20のバッファ回路自体の入力インピーダンスが、入力信号の帯域内で十分高ければ、前記終端抵抗25を設けなくても良い。この場合、電圧バッファ20に対して入力される信号が反射して信号発生器10側で終端される。
また、第5線路74とオシロスコープ60との接続については、終端抵抗75を設けてオシロスコープ60のプローブで当たっても良いし、オシロスコープ60内蔵の終端抵抗を使っても良い。この場合も、オシロスコープ60への入力信号帯域でオシロスコープ60の入力端子のインピーダンスが十分高いときは、前記終端抵抗75を設けなくても良い。この場合、オシロスコープ60に入力される信号は、反射して電流電圧変換器50側で終端される。
このように、第1線路70において同軸線路を利用して、インピーダンス整合を行うことにより、直流成分から高周波成分までを含む広帯域信号を構成する電圧パルスが入力された場合においても、波形歪みを抑制して不揮発性メモリ素子30に対して印加することができる。更に、第5線路74において同軸線路を利用して、インピーダンス整合を行うことにより、不揮発性メモリ素子30からの出力電流に基づく電圧信号を、波形歪みを抑制してオシロスコープ60に対して与えることができ、これによって、不揮発性メモリ素子30の抵抗状態が示される電圧波形を正しく確認することができる。なお、オシロスコープ60では、複数のチャネルを感度を変え、同じ信号を観測しても良い。こうすることで、事前に電流信号振幅を知らなくても、適切なレンジで観測できる可能性が高まる。
次に、第2〜第4線路の適当な長さについて説明する。上述したように、信号発生器10から出力される電圧は、直流成分から高周波成分までを含む広帯域信号であるため、信号伝搬時の波形歪みを抑制するためにはインピーダンス整合を行うことは極めて重要である。しかしながら、電圧バッファ20においては電流駆動力確保のために出力インピーダンスを小さくしているため、第2線路71に、例えば、一般的な特性インピーダンス50Ωの同軸線路を用いて長く配線することは反射による信号の乱れを生じさせてしまう。従って、扱う信号の帯域で反射の影響を無視できる程度まで第2線路71を短くする必要がある。第3線路72、第4線路73についても同様である。
インピーダンスの不整合による反射の影響が無視できる線路長の簡単な指標が、例えば、文献(E. Bogatin、“Signal Integrity − Simplified”、Prentice Hall、2003年、8章9節)に開示されている。かかる文献によれば、線路の伝播遅延時間を信号の立ち上がり時間の20%以下になるような線路長とすることで、インピーダンスの不整合による反射の影響を無視できるとされている。インピーダンスの不整合があると線路の両端において多重反射が起こるが、線路が短く伝播時間が信号の立ち上がり時間に比べて十分に短ければ、多重反射成分が小さくなり問題とならなくなる。線路長をL(m)、線路での電磁波の伝播速度をC(m/s)とすれば、線路の伝播遅延時間は、L/C(s)となる。これが、信号の立ち上がり時間T(s)の20%以下であれば良いから、L/C≦0.2T、つまり、L≦0.2CTとすればよい。なお、ここでの立ち上がり時間とは、印加信号がパルス形状であれば、通常用いられる10〜90%立ち上がり時間あるいは立ち下がり時間のうち短いほうを指す。また、任意の波形にまで拡張すれば、波形の中でもっとも急峻に電圧が変化する部分における10〜90%遷移時間とする。
第2〜第4線路を短く実装するには、電圧バッファ20、電流制御回路40、電流電圧変換器50をプローブ先端近傍に実装することとなる。プローブカードを用いる場合は、プローブニードル近傍のボード上に実装すればよい。電圧バッファ20、電流制御回路40、及び電流電圧変換器50については、小面積の領域内に実装することは容易であるため、占有面積が増大化するという問題はない。
図3は、電圧バッファ20の一構成例であり、演算増幅器を有する場合を示す。図3(a)は、電圧バッファ20を電圧増幅率G=R1/R2の非反転増幅回路で実現している。また、図3(b)は、電圧バッファ20を電圧増幅率1の非反転増幅回路で実現している。なお、市販の高速演算増幅器を用いても、出力インピーダンスを10Ω程度以下にできる。図3(c)も、図3(b)と同様の電圧バッファであるが、後に述べる演算増幅器を用いた電流電圧変換器と同様の構成となるため、プローブに実装する場合に、電圧バッファ用プローブ、電流電圧変換用プローブと作り分けする必要がなくなり、製造面でのメリットが出てくる。その他、電圧バッファ20としては、相補型のプッシュプルソースフォロワやエミッタフォロワ回路を用いることで、演算増幅器を用いない構成とすることも可能である。
図4は、電流電圧変換器50の一構成例であり、演算増幅器を有する場合を示す。演算増幅器の反転入力に電流を引き込み、帰還回路80を介して、電圧信号に変換する。演算増幅器の非反転入力の電位をVbiasとすると、演算増幅器の反転・非反転入力間の仮想ショートにより、反転入力の電位もほぼVbiasとなる。演算増幅器は、回路構成上入力インピーダンスが非常に高いため、入力端子51から流入される電流の大部分が帰還回路80へと流れる。帰還回路80の電流−電圧特性(I−V特性)を、I=f(V)で表すとすれば、演算増幅器の出力は、Vbias−f−1(I)で表される(f−1はfの逆関数を示す)。Vbias=0としたときは、出力電圧は、f−1(I)となる。帰還回路80として、単純な線形抵抗を用いた場合、電流電圧変換器50に流れ込む電流に比例した出力電圧信号が得られる。図1に示すように、電流電圧変換器50からの出力信号は、第5線路74を介してオシロスコープ60へ送られるため、電流電圧変換器50の出力抵抗を、第5線路74の特性インピーダンスとほぼ同じになるようにすることで、インピーダンス整合を取ることができる。
図5は、帰還回路80の構成例と、その電圧電流特性を示す。
図5(a)は線形抵抗の場合であり、電流に比例した出力が得られる。また、図5(b)は、1のダイオードまたは整流方向を同方向にそろえて直列接続した2以上のダイオードからなるダイオード回路をそれぞれ整流方向が逆向きになるように並列接続した回路の場合である。この場合は、電流が対数変換されたものが出力される。直列ダイオードの数が増えるほど、電圧電流曲線の傾きが緩やかになり、出力電圧レンジが広くなる。入力電流を対数変換すると、演算増幅器に入力される電源電圧に依存した演算増幅器出力クリップが生じず、かなり広範囲な電流値に対して変換可能となる。
図5(c)は、抵抗と前記ダイオード回路の直列回路の複数組を直列ダイオード数及び整流方向を異ならせて単体の抵抗と並列に接続した回路の場合である。図5(c)に示される例では、抵抗R10からなる第1列、ダイオードD1及び当該ダイオードD1のカソード側に直列接続された抵抗R11からなる第2列、ダイオードD2及び当該ダイオードD2のアノード側に直列接続された抵抗R12からなる第3列、ダイオードD3とダイオードD3のカソード側に順方向接続されたダイオードD4とダイオードD4のカソード側に直列接続された抵抗R13からなる第4列、及びダイオードD5とダイオードD5のアノード側に順方向接続されたダイオードD6とダイオードD6のアノード側に直列接続された抵抗R14からなる第5列の各列がそれぞれ並列に接続される構成である。
図5(c)において、各抵抗R10〜R15の抵抗値が、R10<R11=R12<R13=R14であるとすると、図のようにダイオードのオン電圧ごとに折れ曲がる電圧電流特性を実現することができ、これによって図5(a)と図5(b)の中間的な特性が実現される。各ダイオードD1〜D6として、オン電圧を低くできるショットキダイオードを用いると、帰還回路80によって実現される電圧電流特性の自由度を高くすることができ、所望の電圧電流特性を実現することができる。
図6は、電流制御回路40の構成を示す回路図である。
図6(a)及び図6(b)は、いずれも電流制御回路40を抵抗成分で実現したものであり、これによって電流制限を行ったときの不揮発性メモリ素子30の動作の評価に用いることができる。図6(a)では、抵抗そのものによって実現されており、図6(b)ではトランジスタのオン抵抗によって実現されている。図6(b)の構成の場合、制御信号入力43からゲートに信号を加えることで、電流制限の程度を変えた評価を容易に行うことができる。
また、図6(c)は、電流制御回路40をCMOSアナログスイッチで実現したものであり、図6(b)の場合よりも線形に近い可変電流制限素子として用いることができる。
また、電流制御回路40は、図6に示されるような異なる回路構成の中から任意に選択可能に、或いは、これらを組み合わせて実現されるものとしても良い。このとき、図6(a)〜(c)の他、短絡状態(図6(d))の選択も可能であるものとしても良い。電流制御回路40を短絡状態とすることで、不揮発性メモリ素子30の単体動作の評価に用いることができるとともに、図6(a)〜(c)の各回路の場合との比較を行うことができる。
図7は、図6に示される電流制御回路を複数備える構成を概念的に示した回路ブロック図である。図7において、Z1〜Z3は図6に示される一電流制御回路を、S1〜S3はZ1〜Z3の選択用スイッチを表す。
すなわち、図7(a)に示されるように電流制御回路40を並列に複数並べて構成されるものとしても構わないし、図7(b)に示されるように電流制御回路40を直列に複数並べて構成されるものとしても構わない。ここで、Z1〜Z3を、それぞれ異なる電流制御回路とし、外部から制御信号入力端子43に対して与えられる制御信号に基づいてスイッチS1〜S3が制御されることで、制御信号に基づいて電流制御回路40が特定されるため、多彩な電流制限を用いた評価が可能となる。なお、図7中のスイッチはリレーでも良いし、電子デバイスからなるスイッチでも良い。また、図7では直列、並列のいずれの場合も段数が3段の接続例が示されているが、これは一例であって、段数は3に限定されるものではない。
以上、本発明装置によれば、電圧バッファ20からの低インピーダンス出力の印加電圧が不揮発性メモリ素子30の第1端子31に印加されるため、不揮発性メモリ素子30の抵抗値が低い場合(例えば低抵抗状態)であっても、信号発生器10の出力インピーダンスの影響を受けることなく、第1端子31に特性評価ための所望の電圧を印加することができる。
そして、電流制御回路40によって不揮発性メモリ素子30(第3線路72)を流れる電流量の制御が可能であるとともに、電流制御回路40の第2端子42と接続されている電流電圧変換器50の入力端子51の電位を所定電位に設定可能な構成であるため、電流制御回路40によって電流量の制御が行われた場合においても、不揮発性メモリ素子30と電流制御回路40の直列回路の両端に印加される電圧は一定の電圧に保たれる。これにより、電流制御回路40が示す電流電圧特性と不揮発性メモリ素子30が示す抵抗値との抵抗比によって分圧されることで一意に定められる電圧が不揮発性メモリ素子30の両端(第1端子31と第2端子32の間)に印加されることとなり、電流量の制御によって、不揮発性メモリ素子30の両端に印加される電圧を間接的に制御することで、不揮発性メモリ素子30の特性の評価を行うことができる。
すなわち、信号発生器10から評価用電圧信号を出力するとともに、電流制御回路40によって電流量を制御することで、不揮発性メモリ素子30の両端に意図した電圧が印加され、この印加後の不揮発性メモリ素子30を流れる電流を電流電圧変換器50によって電圧に変換してオシロスコープ60に送ることで、オシロスコープ60によって不揮発性メモリ素子30を流れる電流波形を取得することができる。これにより、オシロスコープ60によって取得されたデータを解析することで、不揮発性メモリ素子30の電気的特性を正しく評価することができる。
なお、上述した本発明装置1を、微小電流計測が可能な直流電流電圧計測機器と併用することで、さらに詳細な評価を可能にすることができる。
図8は、直流計測と併用が可能なシステムの一構成例を示すブロック図である。図8に示される本システム構成例では、電圧バッファ20の出力端子21と不揮発性メモリ素子30の第1端子31との間に切換スイッチ91を、電流制御回路40の第2端子42と電流電圧変換器50の入力端子51との間に切換スイッチ92をそれぞれ介装するとともに、両切換スイッチが直流電流電圧計測機器93を介して接続される構成である。
かかる構成とすることで、切換スイッチ91及び92を適宜操作することで、不揮発性メモリ素子30に対して、信号発生器10から出力されるパルス電圧と、直流電流電圧計測機器93から出力される直流電圧との双方の電圧を印加することができ、これら双方の電圧が印加されたときの不揮発性メモリ素子30の電気的特性を評価することができる。これによって、不揮発性メモリ素子30の電気的特性の更に詳細な評価が可能となる。
なお、図8に示されるようなシステム構成例の場合、電圧バッファ20の出力端子21と不揮発性メモリ素子30の第1端子31との間に存する(スイッチ91を含む)電気的経路を第2線路71と見なし、電流制御回路40の第2端子42と電流電圧変換器50の入力端子51との間に存する(スイッチ92を含む)電気的経路を第4線路73と見なすことができる。図8の構成例は一例であって、他のシステム構成例であっても構わない。
1: 本発明に係る電気的特性評価装置
10: 信号発生器
11: 信号発生器の出力端子
20: 電圧バッファ
21: 電圧バッファの入力端子
22: 電圧バッファの出力端子
30: 不揮発性メモリ素子
31: 不揮発性メモリ素子の第1端子
32: 不揮発性メモリ素子の第2端子
40: 電流制御回路
41: 電流制御回路の第1端子
42: 電流制御回路の第2端子
43: 電流制御回路の制御信号入力端子
50: 電流電圧変換器
51: 電流電圧変換器の入力端子
52: 電流電圧変換器の出力端子
53: 電流電圧変換器の制御信号入力端子
60: 出力装置(デジタルオシロスコープ)
70: 第1線路
71: 第2線路
72: 第3線路
73: 第4線路
74: 第5線路
80: 帰還回路
91: 切換スイッチ
92: 切替スイッチ
93: 直流電流電圧計測機器
10: 信号発生器
11: 信号発生器の出力端子
20: 電圧バッファ
21: 電圧バッファの入力端子
22: 電圧バッファの出力端子
30: 不揮発性メモリ素子
31: 不揮発性メモリ素子の第1端子
32: 不揮発性メモリ素子の第2端子
40: 電流制御回路
41: 電流制御回路の第1端子
42: 電流制御回路の第2端子
43: 電流制御回路の制御信号入力端子
50: 電流電圧変換器
51: 電流電圧変換器の入力端子
52: 電流電圧変換器の出力端子
53: 電流電圧変換器の制御信号入力端子
60: 出力装置(デジタルオシロスコープ)
70: 第1線路
71: 第2線路
72: 第3線路
73: 第4線路
74: 第5線路
80: 帰還回路
91: 切換スイッチ
92: 切替スイッチ
93: 直流電流電圧計測機器
Claims (7)
- 2端子型の不揮発性メモリ素子の電気的特性評価装置であって、
評価用電圧信号を出力する信号発生器と、
前記評価用電圧信号が第1線路を介して入力されるとともに、当該評価用電圧信号に基づく印加電圧を低インピーダンスで出力し、第2線路を介して前記不揮発性メモリ素子の一端に印加する電圧バッファと、
一端が第3線路を介して前記不揮発性メモリ素子の他端と接続されるとともに、前記第3線路を流れる電流量を制御可能な電流制御回路と、
電位設定が可能な入力端子を有するとともに、当該入力端子が第4線路を介して前記電流制御回路の他端と接続されており、前記第4線路を流れる電流を電圧に変換して出力端子より出力する電流電圧変換器と、
前記電流電圧変換器の出力端子と第5線路を介して接続されており、前記電流電圧変換器から出力される電圧信号の波形を取得可能な出力装置と、を備えることを特徴とする電気的特性評価装置。 - 前記電流電圧変換器が、反転入力端子、非反転入力端子、及び出力端子を備える演算増幅器で構成されており、
前記第4線路を介して前記電流制御回路からの出力が前記反転入力端子に入力され、
所定のバイアス電圧が前記非反転入力に入力され、
前記反転入力端子と前記出力端子が帰還回路で接続されると共に、当該演算増幅器の出力端子からの出力を当該電流電圧変換器の出力とすることを特徴とする請求項1に記載の電気的特性評価装置。 - 前記帰還回路が、抵抗、1のダイオードまたは整流方向を同方向にそろえて直列接続した2以上のダイオードからなるダイオード回路をそれぞれ整流方向が逆向きになるように並列接続した回路、または抵抗と前記ダイオード回路の直列回路の複数組を直列ダイオード数及び整流方向を異ならせて単体の抵抗と並列に接続した回路、のいずれかで構成されることを特徴とする請求項2に記載の電気的特性評価装置。
- 前記出力装置が、入力感度の異なる複数の入力チャネルを有するとともに、前記電流電圧変換器の出力を前記各入力チャネル毎に観測可能なデジタルオシロスコープで構成されることを特徴とする請求項1〜請求項3のいずれか1項に記載の電気的特性評価装置。
- 前記電流制御回路が、外部から入力される制御信号に応じて、前記電流制御回路の両端の電流電圧特性を可変とすることを特徴とする請求項1〜請求項4のいずれか1項に記載の電気的特性評価装置。
- 前記電圧バッファの出力インピーダンスが、前記不揮発性メモリ素子の低抵抗状態の抵抗値をRL(Ω)としたとき、0.1RL(Ω)以下であることを特徴とする請求項1〜請求項5のいずれか1項に記載の電気的特性評価装置。
- 前記第2線路、前記第3線路、及び前記第4線路の長さが、それぞれの線路内を伝搬する電磁波の速度をC(m/s)、評価用電圧信号の立ち上がり時間をT(s)としたときに、0.2CT(m)以下であることを特徴とする請求項1〜請求項6のいずれか1項に記載の電気的特性評価装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007113402A JP2008269725A (ja) | 2007-04-23 | 2007-04-23 | 電気的特性評価装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007113402A JP2008269725A (ja) | 2007-04-23 | 2007-04-23 | 電気的特性評価装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008269725A true JP2008269725A (ja) | 2008-11-06 |
Family
ID=40049030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007113402A Withdrawn JP2008269725A (ja) | 2007-04-23 | 2007-04-23 | 電気的特性評価装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008269725A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5989171B1 (ja) * | 2015-03-31 | 2016-09-07 | 三菱電機株式会社 | 電流検出回路、及びその回路を備えた車両用電子制御装置 |
JP2018066739A (ja) * | 2016-10-21 | 2018-04-26 | 新特系統股▲フン▼有限公司Sync−Tech System Corporation | プローブカードモジュール |
CN109490735A (zh) * | 2018-10-12 | 2019-03-19 | 上海谱幂精密仪器科技有限公司 | 一种用于测量电流和/或电压的装置及方法 |
CN111487452A (zh) * | 2020-04-20 | 2020-08-04 | 中国科学院微电子研究所 | 一种超快电流探测装置及脉冲测试系统 |
US20200292482A1 (en) * | 2017-11-01 | 2020-09-17 | President And Fellows Of Harvard College | Electronic circuits for analyzing electrogenic cells and related methods |
US11747321B2 (en) | 2020-06-17 | 2023-09-05 | President And Fellows Of Harvard College | Apparatuses for cell mapping via impedance measurements and methods to operate the same |
US11768196B2 (en) | 2017-07-07 | 2023-09-26 | President And Fellows Of Harvard College | Current-based stimulators for electrogenic cells and related methods |
US11774396B2 (en) | 2020-06-17 | 2023-10-03 | President And Fellows Of Harvard College | Systems and methods for patterning and spatial electrochemical mapping of cells |
US11833346B2 (en) | 2015-01-09 | 2023-12-05 | President And Fellows Of Harvard College | Integrated circuits for neurotechnology and other applications |
-
2007
- 2007-04-23 JP JP2007113402A patent/JP2008269725A/ja not_active Withdrawn
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11833346B2 (en) | 2015-01-09 | 2023-12-05 | President And Fellows Of Harvard College | Integrated circuits for neurotechnology and other applications |
JP5989171B1 (ja) * | 2015-03-31 | 2016-09-07 | 三菱電機株式会社 | 電流検出回路、及びその回路を備えた車両用電子制御装置 |
KR102202461B1 (ko) * | 2016-10-21 | 2021-01-14 | 싱크-테크 시스템 코포레이션 | 프로브 카드 모듈 |
JP2018066739A (ja) * | 2016-10-21 | 2018-04-26 | 新特系統股▲フン▼有限公司Sync−Tech System Corporation | プローブカードモジュール |
CN107976565A (zh) * | 2016-10-21 | 2018-05-01 | 新特系统股份有限公司 | 探针卡模块 |
KR20180044222A (ko) * | 2016-10-21 | 2018-05-02 | 싱크-테크 시스템 코포레이션 | 프로브 카드 모듈 |
CN111965400A (zh) * | 2016-10-21 | 2020-11-20 | 新特系统股份有限公司 | 探针卡模块 |
US11768196B2 (en) | 2017-07-07 | 2023-09-26 | President And Fellows Of Harvard College | Current-based stimulators for electrogenic cells and related methods |
US20200292482A1 (en) * | 2017-11-01 | 2020-09-17 | President And Fellows Of Harvard College | Electronic circuits for analyzing electrogenic cells and related methods |
CN109490735A (zh) * | 2018-10-12 | 2019-03-19 | 上海谱幂精密仪器科技有限公司 | 一种用于测量电流和/或电压的装置及方法 |
CN111487452B (zh) * | 2020-04-20 | 2022-07-01 | 中国科学院微电子研究所 | 一种超快电流探测装置及脉冲测试系统 |
CN111487452A (zh) * | 2020-04-20 | 2020-08-04 | 中国科学院微电子研究所 | 一种超快电流探测装置及脉冲测试系统 |
US11747321B2 (en) | 2020-06-17 | 2023-09-05 | President And Fellows Of Harvard College | Apparatuses for cell mapping via impedance measurements and methods to operate the same |
US11774396B2 (en) | 2020-06-17 | 2023-10-03 | President And Fellows Of Harvard College | Systems and methods for patterning and spatial electrochemical mapping of cells |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008269725A (ja) | 電気的特性評価装置 | |
JP7189402B2 (ja) | 高分解能電力電子測定 | |
US20060267573A1 (en) | System and method of determining pulse properties of semiconductor device | |
CN107167719B (zh) | 一种应用于半导体器件的超快速偏压温度不稳定性测试系统及方法 | |
US20110119036A1 (en) | Method and apparatus for modeling memristor devices | |
CN107345996A (zh) | 场效应管测试电路及测试方法 | |
US9316669B2 (en) | Measurement probe providing different levels of amplification for signals of different magnitude | |
US20070050170A1 (en) | Device characteristics measuring system | |
Odagawa et al. | Transient response during resistance switching in Ag∕ Pr0. 7Ca0. 3MnO3∕ Pt thin films | |
Chen | Switching control of resistive switching devices | |
US9054793B2 (en) | Structure, system and method for device radio frequency (RF) reliability | |
Hennen et al. | Current-limiting amplifier for high speed measurement of resistive switching data | |
Grigoriev et al. | Ultrafast electrical measurements of polarization dynamics in ferroelectric thin-film capacitors | |
Witte | Electronic Test Instruments: Analog and Digital Measurements | |
Hennen et al. | Stabilizing amplifier with a programmable load line for characterization of nanodevices with negative differential resistance | |
JP2006184047A (ja) | Fetの特性測定方法 | |
CN106291306B (zh) | 薄膜晶体管的特性检测装置和显示设备 | |
TW201038953A (en) | Portable system with measuring function and measuring method thereof | |
US7868664B2 (en) | Generating a trigger from a differential signal | |
CN109709152B (zh) | 一种用于fA~pA量级微弱电流的绝缘薄膜测量系统 | |
Shukla et al. | An ultrafast programmable electrical tester for enabling time-resolved, sub-nanosecond switching dynamics and programming of nanoscale memory devices | |
JP7357462B2 (ja) | 電流計及び電流測定方法 | |
CN104931996B (zh) | 辐射探测中大动态快脉冲的信号调理系统 | |
EP1043594A1 (en) | True average wide dynamic range power sensor | |
Giusi et al. | High sensitivity measurement system for the direct-current, capacitance-voltage, and gate-drain low frequency noise characterization of field effect transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100706 |