CN109709152B

CN109709152B - 一种用于fA～pA量级微弱电流的绝缘薄膜测量系统

Info

Publication number: CN109709152B
Application number: CN201910094589.9A
Authority: CN
Inventors: 尹海宏; 王志亮; 宋长青; 印川; 施天宇
Original assignee: Nantong University
Current assignee: Nantong University
Priority date: 2019-01-30
Filing date: 2019-01-30
Publication date: 2021-04-06
Anticipated expiration: 2039-01-30
Also published as: CN109709152A

Abstract

本发明揭示了一种用于fA~pA量级微弱电流的绝缘薄膜测量系统，其中的电学测试装置中的前置跨阻放大器包括有两个CMOS运算放大器、四个CMOS传输门、四个CMOS反相器、六个电阻、两个电容。绝缘薄膜的漏电流大小通常介于数十fA（10^‑15A）至数十pA（10^‑12A），通过合理选择外围元件，前置跨阻放大器的输出电压可达到数μV至几十μV量级，该输出电压信号再经过中间电压放大器、后端电压放大器依次放大，可被电流测量装置准确测量出来，最终送至计算机进行处理、显示。利用本发明的ASIC独有的处理方式，有效地从信号源中过滤掉了运算放大器自身带来的干扰信号。

Description

一种用于fA～pA量级微弱电流的绝缘薄膜测量系统

技术领域

本发明涉及高绝缘性材料的测量技术领域，尤其涉及一种用于fA～pA量级微弱电流绝缘薄膜测量系统及其中采用的ASIC。

背景技术

在各种高绝缘性材料例如电介质薄膜的研究与应用中，经常需要测试和掌握高绝缘性材料的漏电流特性，即电压-电流特性曲线。然而，在通常的绝缘薄膜电压-电流中，由于其高绝缘特性，大多数绝缘薄膜的漏电流极其微弱，一般为数十fA(10^-15A)至数十pA(10^-12A)，对于杂质含量高、绝缘性很差的电介质薄膜，其漏电流一般也仅仅为nA(10^-9A)量级。

对于这样的微弱电流信号，测量电流无法直接进行测量，必须首先将微弱电流信号转换、放大为nV(10^-9V)至μV(10^-6V)量级的微弱电压信号，然后再对该微弱电压信号进一步放大、测量。在各种测量电路中，运算放大器往往是放大电路的核心。实际的运算放大器具有多种技术指标，如输入失调电压、输入偏置电流等。在极微弱信号的放大电路中，其输入偏置电流的值往往远大于待测信号本身的值。

运算放大器的输入失调电流，流到外面电阻，即使是KΩ量级的，也会产生几十μV的失调电压，再经放大，很容易就会使输出的电压误差到mV级。

此外，各种电噪声和干扰也无法回避。实际运算放大器的输入失调电压、输入偏置电流、各种电噪声和干扰往往远大于绝缘薄膜中的漏电流，绝缘薄膜中的漏电流被淹没在这些非正常的信号中，在各级放大电路中，待测电流被放大的同时，各种干扰、噪声、电路失调等杂质信号也同时被放大，这些因素使得绝缘薄膜的漏电流的测量困难重重。即使采用性能优异的商业的运算放大器搭建信号放大电路，想要准确测量绝缘薄膜的漏电流特性即电压-电流特性曲线，常规结构的放大电路也是无能为力。

在本申请的另一同日申请中，我们提出了一种解决方案，但在该方案中，采用了较多的分立元件和两个运算放大器，在实际应用中，这样的技术方案仍然存在一些不足：

采用分立元件搭建电路，集成度不高，调试电路带来种种困难，设计成本较高，系统的可靠性还有待提高。并且，在采用分立元件时，由于各种电阻、电容的值均具有分散性，即使标称值相同的电阻或电容，其值也会相差20-5％，在测量系统生产时，需要对这些元件进行精挑细选，调试工作繁重易错。

发明内容

为了解决现有技术问题，本发明的目的在于提供一种用于fA～pA量级微弱电流绝缘薄膜测量系统及其中采用的ASIC，可准确测量高绝缘性材料的漏电流特性即电压-电流特性曲线。ASIC芯片是由于供专门应用的集成电路(ASIC，Application SpecificIntegrated Circuit)芯片技术。

实现本发明目的的具体技术方案是：

一种用于fA～pA量级微弱电流绝缘薄膜测量系统，包括样品固定装置、电学测试装置和计算机；

所述样品固定装置用于放置待测样品并引出两根测试电缆；

电学测试装置包括：程序控制电压信号源、前置跨阻放大器、电流测量装置、计算机接口电路、A/D转换器，所述程序控制电压信号源由计算机通过计算机接口电路控制生成和输出测试电压信号，前置跨阻放大器用于放大经过待测样品的微弱电流，前置跨阻放大器输入端通过测试电缆电性连接至待测样品上的两个电极，前置跨阻放大器输出端电性连接至电流测量装置；电流测量装置用于测量经过待测样品的微弱电流，通过A/D转换器将模拟测量结果转换为数字测量结果，并将数字测量结果通过电学测试装置的计算机接口电路反馈至计算机；

所述计算机用于控制电学测试装置，并接收和记录电学测试装置回传的测量数据。

所述前置跨阻放大器，包括有：用于fA～pA量级微弱电流测量的ASIC、中间电压放大器、后端电压放大器；

所述用于fA～pA量级微弱电流测量的ASIC，其特征在于：具有十个引脚；其中，第一引脚为信号输入引脚，用于输入待测电流；第七引脚为电源地引脚；第十引脚为电源正极引脚；第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第八引脚、第九引脚为功能引脚，用于连接ASIC外围元件；第五引脚还作为信号输出引脚，用于输出放大后的电压，并电性连接至中间放大器的输入端；

在所述ASIC内部，包括有两个CMOS运算放大器、四个CMOS传输门、七个CMOS反相器、三个电阻以及两个电容，通过高频轮切电路将放大电路按时间片轮切为两路，其中一路包含有待测信号和各种失调信号，另一路仅包含有各种失调信号，再通过减法电路将两路复而为一，得到待测信号，消除各种失调信号，利用这种方式有效地从信号源中过滤掉各种失调信号。

具体地，在所述ASIC内部，第一CMOS传输门的信号输入端和第三CMOS传输门的信号输入端均电性连接至所述ASIC的第一引脚；第三CMOS传输门的信号输出端电性连接至电源地端；第一CMOS传输门的信号输出端、第一CMOS运算放大器的反相输入端均电性连接至ASIC的第二引脚，第三电阻电性连接在第一CMOS运算放大器的同相输入端与电源地端之间；第一CMOS运算放大器的信号输出端、第二CMOS传输门的信号输入端、第四CMOS传输门的信号输入端均电性连接至所述ASIC的第三引脚；第二CMOS传输门与第一电阻串联，第一电阻的另一端、第二CMOS运算放大器的反相输入端均电性连接至所述ASIC的第四引脚，第一电容电性连接在第二CMOS传输门与第一电阻的共同端及电源地端之间；第二CMOS运算放大器的信号输出端电性连接至所述ASIC的第五引脚；第四CMOS传输门与第二电阻串联，第二电阻的另一端、第二CMOS运算放大器的同相输入端均电性连接至所述ASIC的第六引脚，电源地端电性连接至所述ASIC的第七引脚；第一CMOS反相器、第二CMOS反相器、第三CMOS反相器、第四CMOS反相器、第五CMOS反相器、第六CMOS反相器、第七CMOS反相器依次串联，第一CMOS反相器的输入端电性连接至所述ASIC的第八引脚，第一CMOS反相器的输出端、第二CMOS反相器的输入端均电性连接至所述ASIC的第九引脚；第三CMOS反相器的输出端还电性连接至第三CMOS传输门的反相控制端；第四CMOS反相器的输出端还电性连接至第一CMOS传输门的正相控制端；第六CMOS反相器的输出端还电性连接至第二CMOS传输门的正相控制端；第七CMOS反相器的输出端还电性连接至第四CMOS传输门的反相控制端；电源正端电性连接至所述ASIC的第十引脚。

在实际工作时，第一CMOS反相器的输入端和输出端之间即所述ASIC的第八引脚和第九引脚之间并联接入一个MΩ量级的电阻和一个晶体振荡器，该MΩ量级的电阻通过反馈作用将迫使第一CMOS反相器无法正常工作在开关状态，而是处于放大区，不作为数字电路使用，电阻的作用就是使第一CMOS反相器的工作点基本为电源电压的一半，从而使其位于线性放大区，构成一个放大倍数很大的放大器，产生振荡，振荡频率取决于晶体振荡器的谐振频率。

所述ASIC的第七引脚连接至电源地端，所述ASIC的第十引脚连接至电源正端；所述ASIC的第一引脚作为待测电流信号输入端，用于输入待测电流；所述ASIC的第五引脚作为放大电压信号输出端，用于输入放大的电压信号；所述ASIC的第二引脚和第三引脚之间并联接入第一反馈电阻，所述ASIC的第四引脚和第五引脚之间并联接入第二反馈电阻，所述ASIC的第六引脚和电源地端之间串联接入第三反馈电阻。

所述晶体振荡器的谐振频率为MHz量级，优选地，晶体振荡器的谐振频率为1-100MHz，更优选地，晶体振荡器的谐振频率为10-100MHz；依据我们的电路仿真结果发现，外部时钟信号的频率过低时，难以有效消除各种失调信号和噪声信号；外部时钟信号的频率过高时，会给后面的电路带来额外的数字化噪声，并且各个CMOS传输门在超高频下开关特性变差，运算放大器的频率响应特性也变差，信号输出开始明显偏离理想状态；采用超高频的CMOS电路可以在一定程度上克服上述问题，但会明显增加成本。综合、地考虑，更优选的晶体振荡器的谐振频率为10-100MHz。

在现有技术中，尚未见到任何证据表明存在与本发明相同或相似的设计，即采用冗余的CMOS反相器来匹配运算放大器响应速度。由于现有技术中并未有采用类似本发明的前置跨阻放大器，因此本领域技术人员也就不存在在这样的前置跨阻放大器中采用冗余的CMOS反相器来匹配运算放大器响应速度的改进动机。

此外，额外增加的CMOS反相器还进一步增强了外部时钟脉冲的驱动能力，确保第二CMOS传输门和第四CMOS传输门可靠、迅速地开与关。

采用本发明的前置放大电路，通过高频轮切电路将放大电路按时间片轮切为两路，再通过减法电路复而为一，利用这种方式有效地从信号源中过滤掉了干扰信号，尽可能地提取、放大有用的待测信号，提高了信噪比，有效地抑制了噪声，准确地测量得到了绝缘薄膜的漏电流特性即电压-电流特性曲线。

同时，由于本发明的用于fA～pA量级微弱电流绝缘薄膜测量系统采用了本发明中专门设计的ASIC，一方面提高了器件集成度，避免了采用分立元件搭建电路和调试电路带来的种种困难，由于本发明的ASIC所需的外围元件极少，大大降低了设计成本，提高了测量系统的设计速度，极大提高了系统的可靠性。

而采用ASIC，还具有一大优点，就是在ASIC芯片生产时，可以利用CMOS工艺的独有优点，对芯片内部涉及到的电阻、电容元件做到严格成比例，保证了输出信号严格符合理论分析值。而在采用分立元件时，由于各种电阻、电容的值均具有分散性，即使标称值相同的电阻或电容，其值也会相差20-5％，在测量系统生产时，既需要对这些元件进行精挑细选，调试工作繁重易错，也难以保证输出结果的准确性。

附图说明：

图1：本发明的绝缘薄膜电学性质绝缘薄膜测量系统示意图；

图2：本发明的电学测试装置2中的ASIC的引脚图；

图3：本发明的电学测试装置2中的ASIC的实际应用电路图；

图4：本发明的电学测试装置2中的ASIC的内部电路图。

具体实施方式

为便于理解本发明，下面结合实例来具体介绍本发明的技术方案。

如图1所示，一种绝缘薄膜电学性质绝缘薄膜测量系统，结构为：探针台1为样品固定装置种、电学测试装置2和计算机3；样品固定装置用于放置待测样品并引出两根测试电缆。

所述电学测试装置的计算机接口电路为GPIB(General-Purpose Interface Bus，GPIB)接口电路，或BNC(Bayonet Nut Connector，BNC)接口电路，或USB(Universal SerialBus，USB)接口电路。

如图2所示，用于fA～pA量级微弱电流测量的ASIC，其特征在于：具有十个引脚；其中，第一引脚为信号输入引脚，用于输入待测电流；第七引脚为电源地引脚；第十引脚为电源正极引脚；第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第八引脚、第九引脚为功能引脚，用于连接ASIC外围元件；第五引脚还作为信号输出引脚，用于输出放大后的电压，并电性连接至中间放大器的输入端。

如图3所示，用于fA～pA量级微弱电流测量的ASIC，在实际应用时，其电路连接方式为：所述ASIC的第八引脚和第九引脚分别通过电容C₃、C₄连接至电源地端，所述ASIC的第八引脚和第九引脚之间并联接入一个MΩ量级的电阻R和一个晶体振荡器，该MΩ量级的电阻通过反馈作用将迫使所述ASIC内部的第一CMOS反相器无法正常工作在开关状态，而是处于放大区，不作为数字电路使用，参见图4。这里电阻的作用就是使第一CMOS反相器的工作点基本为电源电压的一半，从而使其位于线性放大区，构成一个放大倍数很大的放大器，产生振荡，振荡频率取决于晶体振荡器的谐振频率。

所述ASIC的第七引脚连接至电源地端，所述ASIC的第十引脚连接至电源正端；所述ASIC的第一引脚作为待测电流信号输入端，用于输入待测电流；所述ASIC的第五引脚作为放大电压信号输出端，用于输入放大的电压信号；所述ASIC的第二引脚和第三引脚之间并联接入第一反馈电阻R_f1，所述ASIC的第四引脚和第五引脚之间并联接入第二反馈电阻R_f2，所述ASIC的第六引脚和电源地端之间串联接入第三反馈电阻R_f3。

由此可见，本发明的ASIC所需的外围元件极少，大大降低了设计成本，提高了测量系统的设计速度，极大提高了系统的可靠性。

如图4所示，在所述ASIC内部，包括有两个CMOS运算放大器、四个CMOS传输门、七个CMOS反相器、三个电阻以及两个电容，通过高频开关电路将放大电路按时间片轮切为两路，其中一路包含有待测信号和各种失调信号，另一路仅包含有各种失调信号，再通过减法电路将两路复而为一，得到待测信号，消除各种失调信号，利用这种方式有效地从信号源中过滤掉各种失调信号。

具体地，在所述ASIC内部，第一CMOS传输门的信号输入端和第三CMOS传输门的信号输入端均电性连接至所述ASIC的第一引脚；第三CMOS传输门的信号输出端电性连接至电源地端；第一CMOS传输门的信号输出端、第一CMOS运算放大器A1的反相输入端均电性连接至ASIC的第二引脚，第三电阻电性连接在第一CMOS运算放大器A1的同相输入端与电源地端之间；第一CMOS运算放大器A1的信号输出端、第二CMOS传输门的信号输入端、第四CMOS传输门的信号输入端均电性连接至所述ASIC的第三引脚；第二CMOS传输门与第一电阻串联，第一电阻的另一端、第二CMOS运算放大器的反相输入端均电性连接至所述ASIC的第四引脚，第一电容电性连接在第二CMOS传输门与第一电阻的共同端及电源地端之间；第二CMOS运算放大器的信号输出端电性连接至所述ASIC的第五引脚；第四CMOS传输门与第二电阻串联，第二电阻的另一端、第二CMOS运算放大器的同相输入端均电性连接至所述ASIC的第六引脚，电源地端电性连接至所述ASIC的第七引脚；第一CMOS反相器、第二CMOS反相器、第三CMOS反相器、第四CMOS反相器、第五CMOS反相器、第六CMOS反相器、第七CMOS反相器依次串联，第一CMOS反相器的输入端电性连接至所述ASIC的第八引脚，第一CMOS反相器的输出端、第二CMOS反相器的输入端均电性连接至所述ASIC的第九引脚；第三CMOS反相器的输出端还电性连接至第三CMOS传输门的反相控制端；第四CMOS反相器的输出端还电性连接至第一CMOS传输门的正相控制端；第六CMOS反相器的输出端还电性连接至第二CMOS传输门的正相控制端；第七CMOS反相器的输出端还电性连接至第四CMOS传输门的反相控制端；电源正端电性连接至所述ASIC的第十引脚。

四个CMOS传输门工作于开关状态；其中，在不考虑各反相器传输时延的情况下，第一CMOS传输门和第二CMOS传输门同时开或关，第三CMOS传输门和第四CMOS传输门同时关或开，并且，第一CMOS传输门和第二CMOS传输门的开关状态，与第三CMOS传输门和CMOS传输门的开关状态总是相反，即第一CMOS传输门和第二CMOS传输门处于导通低阻状态时，第三CMOS传输门和第四CMOS传输门则均处于截止状态，反之亦然。

从理想状态而言，第三CMOS反相器、第五CMOS反相器、第六CMOS反相器、第七CMOS反相器不是必需的、可以省略的，然而，在本发明中，为了使各个CMOS传输门开关特性良好，需要方形性优良的方波脉冲来控制CMOS传输门，特意引入了第三CMOS反相器；为了更好地实现信号放大的保真性，特意引入了第五CMOS反相器、第六CMOS反相器、第七CMOS反相器。由于实际的运算放大器在工作时，电信号通过其内部放大电路后，运算放大器的输出端和输入端之间总会存在微小的相位差。本发明中利用了实际的CMOS反相器的工作时的过渡特性，即实际的CMOS反相器的输出端与输入端也会存在微小的相位差，本发明中通过额外插入冗余的CMOS反相器以此来实现与运输放大器的输入输出端之间的微小相位差的匹配，从而避免第二CMOS传输门和第四CMOS传输门的开关动作不完全匹配第一CMOS运算放大器A1响应速度的问题。可选地，第五CMOS反相器、第六CMOS反相器之间还可以增加2N个串联的CMOS反相器，N为正整数，N的取值由第一CMOS运算放大器A1的实际响应速度来决定。

如图4所示，虚线大方框中为第一CMOS运算放大器A1A1的实际等效模型，虚线小方框中为理想的运算放大器A1’，在该等效模型中展示出了实际的第一CMOS运算放大器A1的等效的运放等效失调电压U10、运放等效输入偏置电流Ib-、Ib+，另外，图中I_film为绝缘薄膜中待测漏电流，I_noise(t)为电路外部环境引入的电噪声、干扰信号的等效电流，该电流为一随时间变化的值。

当第一CMOS传输门TG₁和第二CMOS传输门TG₂同时处于导通低阻状态、第三CMOS传输门TG₃和第四CMOS传输门TG₄则均处于截止状态时，第一电容C₁上的电压为：

U_C1＝-I_filmR_f1+U_I0+I_b+R₃+I_b-R_f1 (1)

当第一CMOS传输门TG₁和第二CMOS传输门TG₂同时处于截止状态、第三CMOS传输门TG₃和第四CMOS传输门TG₄则均处于导通低阻状态时，第二电容C₂上的电压为：

U_C2＝-U_I0+I_b+R₃+I_b-R_f1 (2)

在ASIC制造工艺中，通过合理选择CMOS工艺，来确定第一电容C₁、第二电容C₂、第一电阻R₁、第二电阻R₂、第三电阻R₃的值，这些取值满足如下条件：

合理选择第一电容C₁、第二电容C₂、第一电阻R₁、第二电阻R₂、第三电阻R₃、第一反馈电阻R_f1、第二反馈电阻R_f2和第三反馈电阻R₃的值，在一个时钟周期内，第一电容C₁、第二电容C₂的电压值基本不变。因此，第二CMOS运算放大器A2的输出电压值为：

并且，取

第一电容C₁、第二电容C₂的电压通过第二CMOS运算放大器A2处理后，经过简单的计算可得到，输出电压为：

由此可见，通过利用本发明的前置跨阻放大器，运算放大器本身的各种输入失调电压、输入偏置电流都被消除。在给定的电路下，前置跨阻放大器的输出电压信号值正比于绝缘薄膜的漏电流大小。绝缘薄膜的漏电流大小通常介于数十fA(10^-15A)至数十pA(10^- ¹²A)，通过合理选择外部元件的值，前置跨阻放大器的输出电压可达到数μV至几十μV量级，该输出电压信号再经过中间电压放大器、后端电压放大器逐次放大，可被电流测量装置准确地测量出来，最终回送至计算机进行处理、显示。

计算机通过软件控制所述程序控制电压信号源，产生一系列的电压信号，施加在薄膜样品上，电学测试装置测量薄膜样品在这一系列的电压信号下的漏电流值，并回传至计算机，由计算机存储这些测量值，并在屏幕上显示绝缘薄膜的漏电流特性即电压-电流特性曲线。

本发明的说明书中未作具体说明的相关内容，均属于本领域技术人员的常规技能，无需进一步披露。

以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，当说明的是，任何熟悉本领域的技术人员在本说明书的教导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。

Claims

1.一种用于fA～pA量级微弱电流的绝缘薄膜测量系统，其特征在于：绝缘薄膜测量系统包括样品固定装置、电学测试装置和计算机；电学测试装置用于测量样品的漏电流特性，计算机用于控制电学测试装置，并接收和记录电学测试装置回传的测量数据；

电学测试装置包括：前置跨阻放大器，前置跨阻放大器包括用于fA～pA量级微弱电流测量的ASIC；

所述ASIC内部包括有：CMOS运算放大器A1和CMOS运算放大器A2构成的放大电路、四个CMOS 传输门，第一CMOS 传输门设置在外部输入信号端与CMOS运算放大器A1的反相输入端之间，第二CMOS 传输门设置在外部输入信号端与电源地之间，第三CMOS 传输门设置在CMOS运算放大器A1的输出端与CMOS运算放大器A2的反相输入端之间，第四CMOS 传输门设置在CMOS运算放大器A1的输出端与CMOS运算放大器A2的同相输入端之间，四个CMOS 传输门均受控于时钟脉冲信号而工作于开关状态；

在时钟脉冲信号控制下：第一CMOS传输门和第二CMOS传输门同时开或关，第三CMOS传输门和第四CMOS传输门同时关或开，并且，第一CMOS传输门和第二CMOS传输门的开关状态与第三CMOS传输门和CMOS传输门的开关状态总是相反，即第一CMOS传输门和第二CMOS传输门处于导通低阻状态时，第三CMOS传输门和第四CMOS传输门则均处于截止状态，反之亦然；

通过四个CMOS 传输门构成的开关电路将放大电路按时间片轮切为两路，其中一路包含有待测信号和各种失调信号，另一路仅包含有各种失调信号，上述两路信号分别经过通过两组分别由电阻、电容、传输门构成的采样保持电路，再通过减法电路将两路复而为一，得到待测信号，消除输入偏置电流带来的失调信号；

在第一CMOS传输门的控制端与第二CMOS传输门的控制端之间插入2N个串联的CMOS反相器，N为正整数，N的取值由第一CMOS运算放大器A1的响应速度来决定，以此来实现与运算放大器A1的输入、输出端之间的微小相位差的匹配，避免第二CMOS传输门和第四CMOS传输门的开关动作不完全匹配第一CMOS运算放大器A1响应速度的问题。

2.一种如权利要求1所述的测量系统，其特征在于：

电学测试装置包括：程序控制电压信号源、前置跨阻放大器、电流测量装置、计算机接口电路、A/D转换器，程序控制电压信号源由计算机通过计算机接口电路控制生成和输出测试电压信号，前置跨阻放大器输入端通过测试电缆电性连接至待测样品上的两个电极，前置跨阻放大器输出端电性连接至电流测量装置；电流测量装置用于测量经过待测样品的微弱电流，通过A/D转换器将模拟测量结果转换为数字测量结果，并将数字测量结果通过电学测试装置的计算机接口电路反馈至计算机；

前置跨阻放大器，包括有：用于fA～pA量级微弱电流测量的ASIC、中间电压放大器、后端电压放大器；

所述ASIC具有十个引脚；其中，第一引脚为信号输入引脚，用于输入待测电流；第七引脚为电源地引脚；第十引脚为电源正极引脚；第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第八引脚、第九引脚为功能引脚，用于连接ASIC外围元件；第五引脚还作为信号输出引脚，用于输出放大后的电压，并电性连接至中间放大器的输入端；ASIC的第七引脚连接至电源地端，ASIC的第十引脚连接至电源正端；ASIC的第一引脚作为待测电流信号输入端，用于输入待测电流；ASIC的第五引脚作为放大电压信号输出端，用于输入放大的电压信号；ASIC的第二引脚和第三引脚之间并联接入第一反馈电阻，ASIC的第四引脚和第五引脚之间并联接入第二反馈电阻，ASIC的第六引脚和电源地端之间串联接入第三反馈电阻；ASIC的第八引脚和第九引脚之间并联接入一个MΩ量级的电阻和一个晶体振荡器，该MΩ量级的电阻通过反馈作用将迫使第一CMOS反相器无法正常工作在开关状态，而是处于线性放大区，构成一个放大器，产生振荡，振荡频率取决于晶体振荡器的谐振频率。

3.如权利要求2所述的测量系统，其特征在于：

在所述ASIC内部，第一CMOS传输门的信号输入端和第三CMOS传输门的信号输入端均电性连接至ASIC的第一引脚；第三CMOS传输门的信号输出端电性连接至电源地端；第一CMOS传输门的信号输出端、第一CMOS运算放大器的反相输入端均电性连接至ASIC的第二引脚，第三电阻电性连接在第一CMOS运算放大器的同相输入端与电源地端之间；第一CMOS运算放大器的信号输出端、第二CMOS传输门的信号输入端、第四CMOS传输门的信号输入端均电性连接至ASIC的第三引脚；第二 CMOS传输门与第一电阻串联，第一电阻的另一端、第二CMOS运算放大器的反相输入端均电性连接至ASIC的第四引脚，第一电容电性连接在第二CMOS传输门与第一电阻的共同端及电源地端之间；第二CMOS运算放大器的信号输出端电性连接至ASIC的第五引脚；第四CMOS传输门与第二电阻串联，第二电阻的另一端、第二CMOS运算放大器的同相输入端均电性连接至ASIC的第六引脚，电源地端电性连接至ASIC的第七引脚；第一CMOS反相器、第二CMOS反相器、第三CMOS反相器、第四CMOS反相器、第五CMOS反相器、第六CMOS反相器、第七CMOS反相器依次串联，第一CMOS反相器的输入端电性连接至ASIC的第八引脚，第一CMOS反相器的输出端、第二CMOS反相器的输入端均电性连接至ASIC的第九引脚；第三CMOS反相器的输出端还电性连接至第三CMOS传输门的控制端；第四CMOS反相器的输出端还电性连接至第一CMOS传输门的控制端；第六CMOS反相器的输出端还电性连接至第二CMOS传输门的控制端；第七CMOS反相器的输出端还电性连接至第四CMOS传输门的控制端；电源正端电性连接至ASIC的第十引脚。

4.如权利要求3所述的测量系统，其特征在于：第五CMOS反相器、第六CMOS反相器之间增加2N个串联的CMOS反相器，N为正整数，N的取值使得所有CMOS反相器的整体响应速度与第一CMOS运算放大器的响应速度匹配。

5.如权利要求3或4任一项所述的测量系统，其特征在于：

在工作时，第一CMOS反相器的输入端和输出端之间即ASIC的第八引脚和第九引脚之间并联接入一个MΩ量级的电阻和一个晶体振荡器，该MΩ量级的电阻使第一CMOS反相器位于线性放大区，构成一个放大器，产生振荡，振荡频率取决于晶体振荡器的谐振频率。

6.如权利要求2-4任一项所述的测量系统，其特征在于：程序控制电压信号源由计算机通过计算机接口电路控制生成和输出测试电压信号，前置跨阻放大器用于放大经过绝缘薄膜样品的微弱电流，前置跨阻放大器前端依次通过同轴电缆、探针电性通过连接至绝缘薄膜样品上的电极，前置跨阻放大器后端电性连接至电流测量装置；电流测量装置用于测量经过绝缘薄膜样品的微弱电流，通过A/D转换器将模拟测量结果转换为数字测量结果，并将数字测量结果通过电学测试装置的计算机接口电路反馈至计算机。

7.如权利要求5所述的测量系统，其特征在于：晶体振荡器的谐振频率为1-100MHz。

8.如权利要求5所述的测量系统，其特征在于：晶体振荡器的谐振频率为10-100MHz。