JP2008258415A - 半導体レーザ素子 - Google Patents

半導体レーザ素子 Download PDF

Info

Publication number
JP2008258415A
JP2008258415A JP2007099331A JP2007099331A JP2008258415A JP 2008258415 A JP2008258415 A JP 2008258415A JP 2007099331 A JP2007099331 A JP 2007099331A JP 2007099331 A JP2007099331 A JP 2007099331A JP 2008258415 A JP2008258415 A JP 2008258415A
Authority
JP
Japan
Prior art keywords
waveguide
semiconductor laser
mmi
single mode
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007099331A
Other languages
English (en)
Inventor
Toshiaki Igarashi
俊昭 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007099331A priority Critical patent/JP2008258415A/ja
Publication of JP2008258415A publication Critical patent/JP2008258415A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】マルチモード干渉(Multimode Interference、MMI)半導体レーザにおいて小チップサイズ化と高効率化を両立させること。
【解決手段】
第1のシングルモード導波路とマルチモード干渉(MMI)導波路と第2のシングルモード導波路とがこの順に接続されてなる導波路を備えた半導体レーザにおいて、実効屈折率差Δnが、前記両シングルモード導波路よりも前記MMI導波路において大きくなるようにする。例えば、前記シングルモード導波路と前記MMI導波路との間で、メサストライプのエッチング深さが異なり(図1(a))、及び/又は、メサストライプの両側面に接する材料の屈折率が異なるようにする(図1(b))。
【選択図】図1

Description

本発明は、半導体レーザ素子に関し、特に高効率で小チップサイズの高出力半導体レーザ素子に関する。
半導体レーザにおいて、より高い光出力に対応させるために、共振器長を長くする方法が採用されている。なぜなら、動作電流密度及び動作温度が低下し、光の導波モードが安定化することにより、電流−光出力(I−L)特性におけるキンク及び熱飽和が抑制され、線形性が向上するからである。
しかし、共振器長を長くすると、素子面積が増大するため、素子のウェハ当たりの収量が減るという問題がある。そこで、共振器長の増加割合に応じて、共振器方向に対して垂直な方向の寸法を短くする方法も考えられるが、チップが細長くなるため、機械的強度が低下してしまう。したがって、従来の半導体レーザは、高出力化とともに素子面積を大きくせざるを得なかった。
高出力化に伴う素子面積の増大を防ぐため、特許文献1において、マルチモード干渉(Multimode Interference、MMI)半導体レーザが提案されている。
図10(a)は従来のストレート導波路の平面図を示し、図10(b)は1x1−MMI導波路を含む導波路の平面図を示す。MMI半導体レーザにおける導波路は、共振器の両端部においてシングルモード導波路を備え、共振器の中央部に複数の高次モードが同時に伝播し得るMMI導波路を備える。1x1−MMI導波路は、マルチモードの導波路でありながら、両端部においてはシングルモード光のみが伝搬する導波路である。
シングルモード導波路は、ストレート導波路の半導体レーザとほぼ同じ幅に設定され、基本モードのみを許容して高次モードはカットオフする。MMI導波路は高次モードを許容するために、シングルモード導波路よりも導波路幅を広げた構造となっている。MMI半導体レーザにおいては、MMI導波路の横幅(導波方向に垂直な方向の幅)を広げることにより、上述の長共振器化と同様の効果が得られる。また、MMI導波路の横幅を広げた場合であっても、その寸法はμmオーダであり、素子の横幅は通常100μmオーダであることから、チップの横幅自体を変更する必要はない。
つまり、MMI半導体レーザでは、従来のストレート導波路を備えた半導体レーザと比較してより短い共振器長で同等の光出力を得る設計も可能となるため、高出力化とチップサイズの減少を両立させることができる。
しかし、ストレート導波路を備えた半導体レーザと比較した場合、MMI半導体レーザには不利な点もある。シングルモード導波路とMMI導波路の接続点では、シングルモードとマルチモードとの間でモード変換が行われるため、モード間の結合損失が生じる。また、MMI導波路では、複数の高次モードを完全には閉じ込めることができず、光が導波路から漏れ出すことによる光損失も発生する。
すなわち、ストレート導波路と比較して、MMI導波路では光損失が多く、素子の効率が低下するという問題がある。MMI半導体レーザでは、MMI導波路特有の光損失を抑制し、かつ、低抵抗でキンク及び熱飽和に強いMMIの利点を活かす設計を行うことが重要である。非特許文献1において、ストレート導波路を備えた半導体レーザに比べ、高出力のMMI半導体レーザを実現した例が示されている。
なお、特許文献2において、エッチングの深さを変えることによって、複数の導波特性を有する導波路を備えた半導体レーザ素子を製造する方法が開示されている。
特許第3244115号公報 特開2005−020037号公報 2004 アイ・トリプル・イー 19回 インターナショナル・セミコンダクター・レーザー・カンファレンス・ダイジェスト (IEEE 19th International Semiconductor Laser Conference Digest)、pp.24−25、K. Hamamotoなど
従来のMMI導波路を備えた半導体レーザの平面図及び導波方向に垂直な断面図を図11に示す(特許文献1)。A−A’断面図及びB−B’断面図はそれぞれMMI導波路及びシングルモード導波路における断面図である。従来の導波路は、シングルモード導波路とMMI導波路との間で、導波路幅は異なるものの、実効屈折率差Δnは同一である。実効屈折率差Δnは、シングルモード導波路において高次モードをカットオフする条件に設定され、半導体レーザの種類に依存するものの、一般に10−3オーダの小さな値をとる。このような小さい値のΔnをMMI導波路にも適用した場合、複数の高次モードに対して、図11の断面図の横方向について十分な光閉じ込め効果が得られない。したがって、導波損失が大きくなり、素子の効率が低下する。
また、特許文献2に開示された技術は、導波特性の異なる複数のシングルモード導波路領域を備えた半導体レーザに係る技術であって、MMI導波路を対象としていない。
したがって、実効屈折率差Δnの小さい導波路を備えたMMI半導体レーザにおいて、小チップサイズ化と高効率化を両立させることが課題となる。
本発明の第1の視点に係る半導体レーザは、第1のシングルモード導波路とマルチモード干渉(MMI)導波路と第2のシングルモード導波路とがこの順に接続されてなる導波路を備えた半導体レーザであって、実効屈折率差Δnが、前記両シングルモード導波路よりも前記MMI導波路において大きいことを特徴とする。
本発明により、実効屈折率差Δnの小さいMMI半導体レーザの導波損失を低下させることができるため、高効率化と小チップサイズ化を両立させることが可能となる。
本発明の実施の形態に係る半導体レーザは、シングルモード導波路とMMI導波路とを直列に接続した導波路を備えた半導体レーザであって、実効屈折率差Δnが、前記シングルモード導波路よりも前記MMI導波路において大きいことを特徴とする。
また、前記MMI導波路が、1x1−MMI導波路であっても良い。
さらに、前記シングルモード導波路と前記MMI導波路との間で、メサストライプのエッチング深さが異なり、及び/又は、メサストライプの両側面に接する材料の特性が異なるようにしても良い。
なお、同一チップ内にモノリシック集積された多波長の半導体レーザであって、前記半導体レーザに備えた導波路をいずれかの発光部に備えても良い。
図1は、本発明の実施の形態に係る半導体レーザに備えたMMI導波路の平面図及び断面図である。断面図には、マルチモード導波路の断面図(A−A’断面図)及びシングルモード導波路の断面図(B−B’断面図)を示した。断面図の各部は、p型クラッド層1、活性層2、n型クラッド層3、誘電体(又は半導体)膜4、誘電体膜4とは異なる材料の誘電体(又は半導体)膜5である。
図1(a)のように、メサストライプを形成するエッチングの際、シングルモード導波路及びマルチモード導波路それぞれにおけるエッチング深さを変えることによって、実効屈折率差を独立に制御することができる。図1(a)では、マルチモード導波路のエッチング深さをシングルモード導波路のエッチング深さに比べて深くした構造を示した。この構造は、メサストライプのエッチングを2段階に分けることにより、製造することができる。
また、図1(b)のようにシングルモード導波路領域とマルチモード導波路領域で、メサストライプ脇の材料又はその分布を変更することによって、実効屈折率差を独立に制御することもできる。例えば、メサストライプの埋め込み成長による半導体の層構造の材料、又は、メサストライプ脇に堆積される誘電体膜の材料を変更する方法等が考えられる。
さらに、上記の2つの手法を組み合わせて、マルチモード導波路とシングルモード導波路との間で、エッチングの深さを変えるとともに、誘電体(又は半導体)膜の材料を変更しても良い。
本発明の第1の実施例に係る半導体レーザは、DVDレコーダ用660nm帯の高出力半導体レーザである。
図2ないし図5は、第1の実施例に係る半導体レーザの製造方法を示す。
図2のように、n型GaAs基板6上にn型AlGaInPクラッド層7、AlGaInP層及びGaInP層からなる量子井戸活性層8、p型AlGaInPクラッド層9、p型GaAsキャップ層10を順次MOCVD(Metalorganic Chemical Vapor Deposition、有機金属気相成長法)等により結晶成長した後、誘電体膜11を堆積させる。
次に、メサストライプの形成を行う。ここで、シングルモード導波路とMMI導波路との間で、Δnを変更するために、メサのエッチングを2段階に分けて行う。
まず、フォトリソグラフィー工程とエッチングにより、誘電体膜11をMMI導波路の幅に相当するストライプパターン状にする(図3の平面図参照)。その後、図3の断面図のように、誘電体膜11をマスクにして、p型GaAsキャップ層10とp型AlGaInPクラッド層9の一部をドライエッチングする。
続けて、図4のように、共振器の両端部付近の誘電体膜が、シングルモード導波路領域の幅になるようにフォトリソグラフィー工程とエッチングにより誘電体膜11の一部を取り除く。
再度、誘電体膜11をマスクにして、p型AlGaInPクラッド層9に対して、2回目のドライエッチングを行った状態を図5に示す。マルチモード導波路(A−A’断面)は、1回目と2回目のエッチングを合わせた深さのメサストライプとなり、シングルモード導波路(B−B’断面)は2回目のエッチングのみの深さのメサストライプとなる。
次に、電極を形成する工程を行う。誘電体膜11を除去し、新たな誘電体膜をウェハ全面に堆積しなおす。メサストライプ上部の誘電体膜のみをフォトリソグラフィー工程とエッチング工程により除去し、p側電極を蒸着あるいはスパッタリングする。その後、ウェハ裏面を適当な厚さに研磨し、裏面にn側電極を蒸着あるいはスパッタリングする。電極形成後、素子はウェハから切り出され、共振器の両端面が所定の反射率になるようにコーティングされ、MMI半導体レーザ素子が完成する。
本発明の第2の実施例に係る半導体レーザは、メサの脇の構造を変更してΔnが制御された、DVDレコーダ用660nm帯の高出力半導体レーザである。
図6ないし図9に、第2の実施例に係る半導体レーザの製造方法を示す。
実施例1と同様に、結晶成長を行い、図2に示す層構造を形成する。
その後、誘電体膜11を、MMI導波路の形状に合わせてフォトリソグラフィー工程とエッチングによってパターニングする。この誘電体膜11をマスクにして、図6のように、p型GaAsキャップ層10とp型AlGaInPクラッド層9の一部をドライエッチングする。
続けて、MOCVD等の手法により、n型GaAs層12を埋め込み成長させる(図7参照)。
誘電体膜11を除去した後、図8のようにフォトリソグラフィー工程によりマルチモード導波路幅に合わせた均一幅のレジストパターン13を作製する。
レジストパターン13をマスクとして、n型GaAs層12を燐酸系エッチャントにより選択的にエッチングし、エッチング後にレジストパターン13を除去する(図9参照)。
最後に、実施例1と同様に電極形成工程、素子の切り出し、共振器端面のコーティングを行うことで素子が完成する。
本実施例では、図9の断面図に示すように、シングルモード導波路におけるメサストライプのすぐ外側はn型GaAs層12であるのに対し、マルチモード導波路では電極形成工程時に堆積される誘電体膜である。これら材料(屈折率)の違いにより、シングルモード導波路とマルチモード導波路とでは、異なるΔnに設定される。
なお、実施例1及び実施例2のいずれの場合にも、メサのエッチングにはドライエッチングを用いたが、ウェットエッチング又は両者の併用としても良い。また、共振器の端面付近において、局所的に活性層のバンドギャップを増加させる窓構造を、不純物拡散やイオン注入などの手法によって作製しても良い。さらに、高出力半導体レーザではよく用いられるように、端面付近には電流を注入しない構造を適用しても良い。
以上は、半導体レーザの発光部が一つだけであり、そのメサストライプにMMI導波路構造を用いた場合を述べた。一方、一つの素子に複数の発光部を持つモノリシック多波長半導体レーザであって、少なくとも1つの発光部に本発明のMMI半導体レーザを備えた構成も考えられる。
本発明の実施の形態に係る半導体レーザの平面図及び断面図。 本発明の第1の実施に係る半導体レーザの製造方法を示す図。 本発明の第1の実施例に係る半導体レーザの製造方法を示す図。 本発明の第1の実施例に係る半導体レーザの製造方法を示す図。 本発明の第1の実施例に係る半導体レーザの製造方法を示す図。 本発明の第2の実施例に係る半導体レーザの製造方法を示す図。 本発明の第2の実施例に係る半導体レーザの製造方法を示す図。 本発明の第2の実施例に係る半導体レーザの製造方法を示す図。 本発明の第2の実施例に係る半導体レーザの製造方法を示す図。 従来のストレート導波路及び1x1−MMI導波路の平面図。 従来のMMI導波路の平面図及び断面図。
符号の説明
1 p型クラッド層
2 活性層
3 n型クラッド層
4 誘電体(又は半導体)膜
5 4とは異なる材質の誘電体(又は半導体)膜
6 n型GaAs基板
7 n型AlGaInPクラッド層
8 量子井戸活性層
9 p型AlGaInPクラッド層
10 p型GaAsキャップ層
11 誘電体膜
12 n型GaAs層
13 レジストパターン

Claims (4)

  1. 第1のシングルモード導波路とマルチモード干渉(MMI)導波路と第2のシングルモード導波路とがこの順に接続されてなる導波路を備えた半導体レーザであって、
    実効屈折率差Δnが、前記両シングルモード導波路よりも前記MMI導波路において大きいことを特徴とする半導体レーザ。
  2. 前記MMI導波路が、1x1−MMI導波路であることを特徴とする、請求項1に記載の半導体レーザ。
  3. 前記両シングルモード導波路と前記MMI導波路との間で、メサストライプのエッチング深さが異なり、及び/又は、
    前記両シングルモード導波路と前記MMI導波路との間で、メサストライプの両側面に接する材料の屈折率が異なることを特徴とする、請求項2に記載の半導体レーザ。
  4. 同一チップ内にモノリシック集積された多波長の半導体レーザであって、請求項1ないし3のいずれか一に記載の半導体レーザに備えた導波路をいずれかの発光部に備えたことを特徴とする半導体レーザ。
JP2007099331A 2007-04-05 2007-04-05 半導体レーザ素子 Withdrawn JP2008258415A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007099331A JP2008258415A (ja) 2007-04-05 2007-04-05 半導体レーザ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007099331A JP2008258415A (ja) 2007-04-05 2007-04-05 半導体レーザ素子

Publications (1)

Publication Number Publication Date
JP2008258415A true JP2008258415A (ja) 2008-10-23

Family

ID=39981687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007099331A Withdrawn JP2008258415A (ja) 2007-04-05 2007-04-05 半導体レーザ素子

Country Status (1)

Country Link
JP (1) JP2008258415A (ja)

Similar Documents

Publication Publication Date Title
JP5177285B2 (ja) 光素子及びその製造方法
WO2009116140A1 (ja) 光半導体素子及びその製造方法
US7340142B1 (en) Integrated optoelectronic device and method of fabricating the same
JP2007243019A (ja) 光半導体素子
JP2008153260A (ja) 光半導体素子及びその製造方法
JP5247444B2 (ja) 半導体レーザ装置
CN112542769A (zh) 宽谱多波长法布里-珀罗激光器及其制造方法
US6430203B1 (en) Semiconductor laser device with non-oxidized facet regions
KR100912564B1 (ko) 반도체 광 소자 및 그 제조 방법
JPH10150240A (ja) 自励発振型半導体レーザ
JP5273459B2 (ja) 半導体レーザの製造方法
JP5323648B2 (ja) 半導体光増幅素子
US20060120428A1 (en) Distributed feedback (DFB) semiconductor laser and fabrication method thereof
JP2002111125A (ja) 分布帰還型半導体レーザ
WO2020255183A1 (ja) 半導体光源素子および光半導体導波路窓構造の製造方法
JP2002043688A (ja) リッジ型分布帰還半導体レーザ素子
JP3788699B2 (ja) 集積型光回路素子及びその製造方法
JP5163355B2 (ja) 半導体レーザ装置
JP2008258415A (ja) 半導体レーザ素子
US6707835B2 (en) Process for producing semiconductor laser element including S-ARROW structure formed by etching through mask having pair of parallel openings
JP2010123726A (ja) 半導体レーザおよびその製造方法
JP2009076640A (ja) 半導体発光素子
JP2007251064A (ja) 半導体レーザー装置
JP2004128372A (ja) 分布帰還型半導体レーザ素子
JP2011066175A (ja) 半導体レーザ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100706