JP2008257023A - Active matrix driving device - Google Patents

Active matrix driving device Download PDF

Info

Publication number
JP2008257023A
JP2008257023A JP2007100383A JP2007100383A JP2008257023A JP 2008257023 A JP2008257023 A JP 2008257023A JP 2007100383 A JP2007100383 A JP 2007100383A JP 2007100383 A JP2007100383 A JP 2007100383A JP 2008257023 A JP2008257023 A JP 2008257023A
Authority
JP
Japan
Prior art keywords
voltage
signal
selection
driver
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007100383A
Other languages
Japanese (ja)
Other versions
JP5096777B2 (en
Inventor
Takahiro Imai
崇尋 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007100383A priority Critical patent/JP5096777B2/en
Publication of JP2008257023A publication Critical patent/JP2008257023A/en
Application granted granted Critical
Publication of JP5096777B2 publication Critical patent/JP5096777B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To eliminate an influence of parasitic capacitance on a pixel potential without greatly increasing a circuit. <P>SOLUTION: An active matrix driving circuit is equipped with a selection driver 101 which selects a line to be applied with an image voltage according to a selection signal, a signal driver 102 which applies an image voltage corresponding to an image signal, a control unit 108 which controls generation of the selection signal to be sent to the selection driver and the image signal to be sent to the signal driver according to a data signal supplied from outside, and power supply units 110-1 and 110-2 having a power source determining a voltage for selection and a power source determining a voltage for non-selection, and a power source determining a plus-side voltage of the signal driver and a power source determining a minus-side voltage, and is provided with processing means 105 of processing a source voltage so as to round a leading-edge waveform between the power supply units 110-1 and 110-2 and the selection driver 101 and signal driver 102. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、有機TFTをアクティブマトリクス駆動させる駆動装置に関する。   The present invention relates to a driving device for driving an organic TFT in an active matrix.

液晶表示装置、有機EL表示装置及び電気泳動表示装置などの表示装置の駆動にアクティブマトリクス駆動が多く使われている。アクティブマトリクスの駆動方法の例としては、特許文献1(特開平5−257123号公報)に、1走査ラインの選択時間内に、任意の表示信号の正極信号と負極信号とを印加する駆動方法が記されている。   Active matrix driving is often used to drive display devices such as liquid crystal display devices, organic EL display devices, and electrophoretic display devices. As an example of an active matrix driving method, Japanese Patent Application Laid-Open No. 5-257123 discloses a driving method in which a positive signal and a negative signal of an arbitrary display signal are applied within a selection time of one scanning line. It is written.

上記した駆動法を用いたアクティブマトリックス駆動回路を図17に示す。図17に示すアクティブマトリクス駆動回路は、制御部1708、選択ドライバー1701、信号ドライバー1702、電源部1707-1、1707-2とを備える。   An active matrix driving circuit using the above driving method is shown in FIG. The active matrix driving circuit shown in FIG. 17 includes a control unit 1708, a selection driver 1701, a signal driver 1702, and power supply units 1707-1 and 1707-2.

前記制御部1708は、外部から供給されるデータ信号1710に応じて、選択信号1711と画像信号1712を生成制御し、選択ドライバー1701、信号ドライバー1702に与える。選択ドライバー1701は、制御部1708からの選択信号1711に応じて画像信号1714を印加するラインを選択するための選択信号1713を選択ラインに出力する。信号ドライバー1702は、制御部1708からの画像信号1712に応じた画像信号1714を信号ラインに印加する。   The control unit 1708 generates and controls a selection signal 1711 and an image signal 1712 according to a data signal 1710 supplied from the outside, and provides the selection driver 1701 and the signal driver 1702. The selection driver 1701 outputs a selection signal 1713 for selecting a line to which the image signal 1714 is applied in response to the selection signal 1711 from the control unit 1708 to the selection line. The signal driver 1702 applies an image signal 1714 corresponding to the image signal 1712 from the control unit 1708 to the signal line.

電源部1707-1は、選択時の電圧を決める電源(以下、選択電源という。)1703、非選択時の電圧を決める電源(以下、非選択電源という。)1704で構成され、電源部1707-2は、信号ドライバーの正側の電圧を決める電源(以下、+信号電源という。)1705と負側の電圧を決めている電源(以下、−信号電源という。)1706で構成されている。   The power supply unit 1707-1 includes a power source (hereinafter referred to as a selected power source) 1703 that determines a voltage at the time of selection, and a power source (hereinafter referred to as an unselected power source) 1704 that determines a voltage at the time of non-selection. Reference numeral 2 denotes a power source (hereinafter referred to as a “+ signal power source”) 1705 for determining a positive voltage of the signal driver and a power source (hereinafter referred to as a “− signal power source”) 1706 for determining a negative side voltage.

そして、選択ドライバー1701及び信号ドライバー1702からは、制御された信号群が選択線群1713と信号線群1714を通して、表示部1715にマトリクス状に配置された対応する画素の薄膜トランジスタ(TFT)1716に入力される。そして、画素1717の表示が制御される。   Then, from the selection driver 1701 and the signal driver 1702, the controlled signal group is input to the thin film transistor (TFT) 1716 of the corresponding pixel arranged in a matrix on the display portion 1715 through the selection line group 1713 and the signal line group 1714. Is done. Then, the display of the pixel 1717 is controlled.

前記両ドライバー1701、1702は、複数のON−OFF型のアナログスイッチを有し、シリアルで入力される信号1711又は1712をシフトレジスタでシリアル−パラレル変換し、入力される二種類の電圧を複数のアナログスイッチにて、シフトレジスタのデータにより切り換えて複数の出力信号を出力するものである。   Both the drivers 1701 and 1702 have a plurality of ON-OFF type analog switches, serial-to-parallel convert the serially input signal 1711 or 1712 with a shift register, and input two types of voltages to a plurality of An analog switch is used to output a plurality of output signals by switching according to shift register data.

上記した駆動法では、選択信号1711と画像信号1712には矩形波が使われることになる。すなわち、両ドライバー1701、1702から出力される選択信号1711と画像信号1712は、図7、図9に示すように矩形波が用いられる。この例では、選択信号1711は、負の電圧の時に選択され、画素信号は正または負の電源が出力される。   In the driving method described above, rectangular waves are used for the selection signal 1711 and the image signal 1712. That is, the selection signal 1711 and the image signal 1712 output from both drivers 1701 and 1702 use rectangular waves as shown in FIGS. In this example, the selection signal 1711 is selected when the voltage is negative, and a positive or negative power source is output as the pixel signal.

上記した表示部のTFTとして、有機薄膜トランジスタ(有機TFT)を用いることができる。有機TFTの一例を図16に示す。図16は、有機TFTを用いた電気泳動表示装置における画素の断面図である。図16に示す有機TFTの構造は、基板1606の上にゲート電極1601が形成され、絶縁膜1605を挟んでゲート電極1601の上にソース電極1603とドレイン電極1602が形成され、その上に有機半導体1607が設けられている。この有機TFTの上に図16に示すように、画素が設けられている。図16に示すものは、画像表示素子として、電気泳動素子を用いている。この図に示すように、有機TFTの上に層間膜1609を介して画素電極1611が設けられている。画素電極1611はスルーホール1608を介して有機TFTのドレインと接続されている。画素電極1611と共通電極1610の間に電気泳動素子1612が封入されている。そして、画素電極1611の上が画素部となり、アクティブマトリックス駆動回路から画素電極1611に与えられる電位により、電気泳動素子の表示が切り替えられる。
特開平5−257123号公報
An organic thin film transistor (organic TFT) can be used as the TFT of the display portion described above. An example of the organic TFT is shown in FIG. FIG. 16 is a cross-sectional view of a pixel in an electrophoretic display device using organic TFTs. In the structure of the organic TFT shown in FIG. 16, a gate electrode 1601 is formed on a substrate 1606, a source electrode 1603 and a drain electrode 1602 are formed on the gate electrode 1601 with an insulating film 1605 interposed therebetween, and an organic semiconductor is formed thereon. 1607 is provided. A pixel is provided on the organic TFT as shown in FIG. The device shown in FIG. 16 uses an electrophoretic element as an image display element. As shown in this figure, a pixel electrode 1611 is provided on the organic TFT via an interlayer film 1609. The pixel electrode 1611 is connected to the drain of the organic TFT through the through hole 1608. An electrophoretic element 1612 is sealed between the pixel electrode 1611 and the common electrode 1610. The top of the pixel electrode 1611 is a pixel portion, and the display of the electrophoretic element is switched by the potential applied to the pixel electrode 1611 from the active matrix driving circuit.
JP-A-5-257123

しかし、この図17に示すアクティブマトリックス駆動回路により駆動される表示部のTFTとして、図16に示すような有機薄膜トランジスタ(有機TFT)を用いた場合には次のような問題が発生する。   However, when an organic thin film transistor (organic TFT) as shown in FIG. 16 is used as the TFT of the display unit driven by the active matrix drive circuit shown in FIG. 17, the following problems occur.

上記した図16に示す有機TFTの構造では、ゲート電極1601とドレイン電極1602のオーバーラップ部1604(図中ハッチングを施した部分)に寄生容量が発生することになる。   In the structure of the organic TFT shown in FIG. 16 described above, parasitic capacitance is generated in the overlap portion 1604 (the hatched portion in the drawing) of the gate electrode 1601 and the drain electrode 1602.

そこに図17の選択信号1711を矩形波で入力すると、該寄生容量がゲート−ドレイン間容量Cgdの一部となりCgd=0とすることができない。該Cgdによってゲート電圧の極性が変わる際、電位の変化量とCgdと図17に示す画素容量Cep1717の比に伴って、Cgdを通し、図7の符号703に示したように、画素の電位が変化することになる。図7は、画素信号702が負に印加されるときの矩形波と、その時の画素電圧703の変化を示している。この図7に示すように、Cgdを通して画素電位が+側へ変位する。このため、図17の画像信号1712によって画素に蓄えられた画素電位に影響を与え表示を切り換えてしまうという問題が発生する。   If the selection signal 1711 of FIG. 17 is input as a rectangular wave there, the parasitic capacitance becomes a part of the gate-drain capacitance Cgd and Cgd = 0 cannot be set. When the polarity of the gate voltage is changed by the Cgd, the potential of the pixel is changed as indicated by reference numeral 703 in FIG. 7 through Cgd according to the ratio of the potential change amount and Cgd to the pixel capacitance Cep1717 shown in FIG. Will change. FIG. 7 shows a rectangular wave when the pixel signal 702 is negatively applied and a change in the pixel voltage 703 at that time. As shown in FIG. 7, the pixel potential is displaced to the + side through Cgd. Therefore, there arises a problem that the display is switched by affecting the pixel potential stored in the pixel by the image signal 1712 of FIG.

また、図17に示す画像信号1712を矩形波で与えると、画素に充電されていた電位と反対極性の信号に切替る際、図16のソース1603−ドレイン1602間に急激な電位の変化が起こり、TFTに大きな負担をかけてしまうという問題が発生する。この問題を図9を参照して説明する。図9は、画素信号902が正に印加されるときの矩形波と、その時の画素電圧903の変化を示している。画素信号902が正に印加された場合には、図9の符号903に示すようなサージが発生し、有機TFTにも負担をかけてしまうことになる。   Also, when the image signal 1712 shown in FIG. 17 is given by a rectangular wave, a sudden change in potential occurs between the source 1603 and the drain 1602 in FIG. 16 when switching to a signal having the opposite polarity to the potential charged in the pixel. This causes a problem that a large burden is applied to the TFT. This problem will be described with reference to FIG. FIG. 9 shows a rectangular wave when the pixel signal 902 is applied positively and the change in the pixel voltage 903 at that time. When the pixel signal 902 is applied positively, a surge as indicated by reference numeral 903 in FIG. 9 is generated, which places a burden on the organic TFT.

これに対し、前記寄生容量または、電位の急激な変化による有機TFTへの負荷を軽減させる為の何らかの手段を入れるとしても、例えば、VGA(640×480画素)サイズのマトリクスになると信号出力が、選択線、信号線の合計で1120本あり、全ての出力信号に設けると1120個必要となり現実的でない。つまり、有機TFTへの負荷軽減を図るために、何等かの策を講じようとすると、選択線、信号線の数だけ、回路素子等が増加してしまう。   On the other hand, even if some means for reducing the load on the organic TFT due to the parasitic capacitance or the rapid change in potential is included, for example, when a VGA (640 × 480 pixels) size matrix is used, the signal output is There are 1120 selection lines and signal lines in total, and 1120 are required for all output signals, which is not practical. That is, if any measure is taken in order to reduce the load on the organic TFT, circuit elements and the like increase by the number of selection lines and signal lines.

この発明は、上記した従来の問題点に鑑みなされたものにして、回路を大幅に増加させることなく、寄生容量による画素電位への影響を無くすことを第1の目的とする。また、この発明は、電位の急激な変化による有機TFTへの負荷を軽減させることを第2の目的とする。   The first object of the present invention is to eliminate the influence of the parasitic capacitance on the pixel potential without significantly increasing the number of circuits. A second object of the present invention is to reduce the load on the organic TFT due to a rapid change in potential.

この発明は、複数の画素をマトリクス状に配列して構成される表示パネルをアクティブマトリクス駆動させるアクティブマトリクス駆動回路において、前記アクティブマトリクス駆動回路は選択信号に応じて画像電圧を印加するラインを選択する選択ドライバーと、画像信号に応じた画像電圧を印加する信号ドライバーと、外部から供給されるデータ信号に応じて選択ドライバーに送る選択信号と信号ドライバーに送る画像信号を生成制御する制御部と、選択時の電圧を決める電源、非選択時の電圧を決める電源、信号ドライバーの正側の電圧を決める電源と負側の電圧を決める電源を有する電源部と、を備え、前記選択ドライバー及び前記信号ドライバーの少なくとも一方と前記電源部との間に電源電圧の立ち上がりの波形をなまらすように加工する加工手段を設けることを特徴とする。   According to the present invention, in an active matrix driving circuit for active matrix driving a display panel configured by arranging a plurality of pixels in a matrix, the active matrix driving circuit selects a line to which an image voltage is applied according to a selection signal. A selection driver, a signal driver that applies an image voltage according to an image signal, a control unit that generates and controls a selection signal to be sent to the selection driver and an image signal to be sent to the signal driver according to a data signal supplied from the outside, and a selection A power source that determines a voltage at the time, a power source that determines a voltage at the time of non-selection, a power source that determines a voltage on the positive side of the signal driver, and a power source unit that determines a voltage on the negative side, and the selection driver and the signal driver A rising waveform of the power supply voltage between at least one of the power supply and the power supply unit And providing a processing means for processing.

前記電源電圧を加工する加工手段は、RC積分回路とスイッチとで構成され、選択ドライバーの出力と同期させた同期信号によって、スイッチを切り替え、入力電源をON/OFFさせる。   The processing means for processing the power supply voltage is composed of an RC integration circuit and a switch, and switches the switch to turn on / off the input power by a synchronization signal synchronized with the output of the selected driver.

また、前記選択の電圧を決める電源を選択期間中にOFFさせ、前記電源電圧を加工する加工手段が選択期間中に選択電圧をトランジスタがONできる最小電圧に電源電圧を加工するように構成できる。   Further, the power source for determining the selection voltage can be turned off during the selection period, and the processing means for processing the power supply voltage can process the power supply voltage to the minimum voltage at which the transistor can be turned on during the selection period.

また、前記非選択時の電圧を決める電源を選択期間中にOFFさせ、前記電源電圧を加工する加工手段がドライバーの出力電圧をトランジスタがONしない最小電圧に電源電圧を加工するように構成できる。   Further, the power source for determining the voltage at the time of non-selection is turned off during the selection period, and the processing means for processing the power source voltage can be configured to process the power source voltage to the minimum voltage at which the transistor does not turn on.

この発明は、ドライバーに送る電源を制御することで、ドライバー1つが担当する出力ラインの信号を+電源、−電源の2つ電源電圧加工手段でまとめて加工することができ、電源電圧加工手段の数を大幅に削減できる。   In the present invention, by controlling the power supplied to the driver, the signal of the output line handled by one driver can be processed together by the two power supply voltage processing means of + power supply and -power supply. The number can be greatly reduced.

また、選択期間中に選択電圧をトランジスタ(TFT)がONできる最小電圧に電源電圧を加工することによって、次の選択ラインの選択信号を最小電圧から立ち上げることができ、Cgdに伴って画素電位に与える影響を抑えることができる。   Further, by processing the power supply voltage to the minimum voltage that can turn on the transistor (TFT) during the selection period, the selection signal of the next selection line can be raised from the minimum voltage, and the pixel potential is increased with Cgd. Can be reduced.

また、トランジスタ(TFT)をONさせずに非選択信号の電圧を下げることができ、画素電位に与える影響を抑えることができ、表示を切り換ることがなくなり、トランジスタ(TFT)に与える負担を抑えることができる。   Further, the voltage of the non-selection signal can be lowered without turning on the transistor (TFT), the influence on the pixel potential can be suppressed, the display is not switched, and the burden on the transistor (TFT) is reduced. Can be suppressed.

また、ドライバーの出力電圧をトランジスタ(TFT)がONしない最小電圧に電源電圧を加工する、画像信号立ち上がり時間を遅くすることで、画素に充電されていた電位と反対極性の信号に切替る際のソース−ドレイン間に生じる急激な電位の変化を小さくし、トランジスタ(TFT)にかかる負担を軽減することができる。   In addition, the power supply voltage is processed to the minimum voltage at which the transistor (TFT) does not turn on, and the rise time of the image signal is delayed to switch the driver output voltage to a signal having the opposite polarity to the potential charged in the pixel. An abrupt change in potential generated between the source and the drain can be reduced, and the burden on the transistor (TFT) can be reduced.

この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。   Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated in order to avoid duplication of description.

この発明は、上記した構造の電気泳動表示装置において、有機TFTの寄生容量による画素電位への影響を無くすとともに、電位の急激な変化による有機TFTへの負荷を軽減させるように駆動するアクティブマトリックス駆動回路を提供するものである。   In the electrophoretic display device having the above-described structure, the active matrix drive for driving so as to eliminate the influence on the pixel potential due to the parasitic capacitance of the organic TFT and to reduce the load on the organic TFT due to the rapid change of the potential. A circuit is provided.

図1は、この発明の実施形態のアクティブマトリックス駆動回路を示すブロック回路図である。図1に示すように、アクティブマトリクス駆動回路1は、制御部108、選択ドライバー101、信号ドライバー102、電源部110-1、1101-2とを備える。   FIG. 1 is a block circuit diagram showing an active matrix driving circuit according to an embodiment of the present invention. As shown in FIG. 1, the active matrix driving circuit 1 includes a control unit 108, a selection driver 101, a signal driver 102, and power supply units 110-1 and 1101-2.

前記制御部108は、外部から供給されるデータ信号111に応じて、選択信号112と画像信号113を生成制御し、選択ドライバー101、信号ドライバー102に与える。選択ドライバー101、制御部108からの前記選択信号112に応じて画像信号113を印加するラインを選択する選択信号114を選択ラインに出力する。信号ドライバー102は、制御部108からの画像信号113に応じた画像信号115を信号ラインに印加する。   The control unit 108 generates and controls the selection signal 112 and the image signal 113 according to the data signal 111 supplied from the outside, and supplies the selection signal 101 and the signal driver 102 to the selection driver 101 and the signal driver 102. In response to the selection signal 112 from the selection driver 101 and the control unit 108, a selection signal 114 for selecting a line to which the image signal 113 is applied is output to the selection line. The signal driver 102 applies an image signal 115 corresponding to the image signal 113 from the control unit 108 to the signal line.

電源部110-1は、選択時の電圧を決める選択電源103、非選択時の電圧を決める非選択電源104で構成され、電源部110-2は、信号ドライバーの正側の電圧を決める+信号電源106と負側の電圧を決めている−信号電源107で構成されている。   The power supply unit 110-1 includes a selection power supply 103 that determines a voltage at the time of selection, and a non-selection power supply 104 that determines a voltage at the time of non-selection. The power source 106 and the negative side voltage are determined.

そして、選択ドライバー101及び信号ドライバー102からは、制御された信号群が選択線群114と画像信号線群115を通して、表示部にマトリクス状に配置された対応する画素の有機TFTに入力される。   Then, the control signal group is input from the selection driver 101 and the signal driver 102 to the organic TFTs of the corresponding pixels arranged in a matrix on the display unit through the selection line group 114 and the image signal line group 115.

さて、この発明は、選択ドライバー101と電源部110-1の選択電源103と非選択電源104の間に、電源電圧加工手段105-1及び105-2を設けている。選択電源出力116は、図2に示すような電源電圧加工手段105-1を通り、選択電圧117となる。非選択電源出力118は、電源電圧加工手段105-2を通り、非選択電圧119となる。そして選択電圧117と非選択電圧119が選択ドライバー101に入力される。   In the present invention, power supply voltage processing means 105-1 and 105-2 are provided between the selected driver 101 and the selected power supply 103 and the non-selected power supply 104 of the power supply unit 110-1. The selected power supply output 116 passes through the power supply voltage processing means 105-1 as shown in FIG. The non-selected power supply output 118 passes through the power supply voltage processing means 105-2 and becomes the non-selected voltage 119. Then, the selection voltage 117 and the non-selection voltage 119 are input to the selection driver 101.

また、信号ドライバー102と電源部110-2の+信号電源105及び−信号電源106の間にも図2に示すような電源電圧加工手段105-3及び105-4が設けられている。+信号電源出力120は電源電圧加工手段105-3を通り、+信号電圧121となる。また−信号電源出力122は電源電圧加工手段105-4を通り、−信号電圧123となる。そして+信号電圧121と−信号電圧123が信号ドライバー102に入力される。   Also, power voltage processing means 105-3 and 105-4 as shown in FIG. 2 are provided between the signal driver 102 and the + signal power source 105 and the − signal power source 106 of the power source unit 110-2. The + signal power output 120 passes through the power supply voltage processing means 105-3 and becomes the + signal voltage 121. The -signal power output 122 passes through the power supply voltage processing means 105-4 to become a -signal voltage 123. Then, the + signal voltage 121 and the − signal voltage 123 are input to the signal driver 102.

制御部108は選択ドライバー101及び信号ドライバー102の出力信号である選択線114、信号線115の出力に同期させた同期信号124-1、124-2を生成し、電源電圧加工手段105-1、105-2にそれぞれ与える。   The control unit 108 generates the synchronization signals 124-1 and 124-2 synchronized with the output of the selection line 114 and the signal line 115 which are output signals of the selection driver 101 and the signal driver 102, and the power supply voltage processing means 105-1. Give to 105-2 respectively.

次に、この発明に用いられる電源電圧加工手段につき、図2を参照して説明する。図2は、電源電圧加工手段としてRC積分回路を用いた実施形態を示す回路図である。図2に示すように、電源電圧加工手段は、コンデンサ201と抵抗202で構成されたRC積分回路とスイッチ204で構成されている。上記スイッチ204は図1に示す選択ドライバー101及びドライバー102の出力信号である選択線114、信号線115の出力に同期させた同期信号205(図1では124-1及び124-2)によってスイッチングされる。上記スイッチ204にて常に入力される電源電圧を、ON/OFFし、OFFのときコンデンサ201に蓄えられた電位は抵抗203を通り放電される。   Next, the power supply voltage processing means used in the present invention will be described with reference to FIG. FIG. 2 is a circuit diagram showing an embodiment using an RC integration circuit as the power supply voltage processing means. As shown in FIG. 2, the power supply voltage processing means includes an RC integration circuit including a capacitor 201 and a resistor 202 and a switch 204. The switch 204 is switched by a synchronization signal 205 (124-1 and 124-2 in FIG. 1) synchronized with the output of the selection line 114 and the signal line 115 which are output signals of the selection driver 101 and the driver 102 shown in FIG. The The power supply voltage always input by the switch 204 is turned on / off, and when it is turned off, the potential stored in the capacitor 201 is discharged through the resistor 203.

つぎに、この図1及び図2に示す回路の動作を図3に示す例に従い更に説明する。図3に示す例では、図1の+信号電源出力120を時間区間303で電圧印加後、時間区間304でOFFした印加電圧301とし、図2のRC積分回路に入力した時の、図1+信号電圧121の波形302を示す。図2の電源電圧加工手段としてのRC積分回路を設けることで、ドライバーの入力電圧を図3に示す波形302のようになまらせることができる。波形をなまらせた信号でドライバー出力を制御することができる。また、図2のコンデンサ201と抵抗202の値を変え時定数(コンデンサの容量と抵抗値の積)を任意に設定することで立ち上がり波形を調整することができる。   Next, the operation of the circuit shown in FIGS. 1 and 2 will be further described with reference to the example shown in FIG. In the example shown in FIG. 3, the + signal power output 120 in FIG. 1 is the applied voltage 301 that is turned off in the time section 304 after voltage application in the time section 303 and is input to the RC integration circuit in FIG. A waveform 302 of the voltage 121 is shown. By providing the RC integration circuit as the power supply voltage processing means in FIG. 2, the input voltage of the driver can be smoothed as a waveform 302 shown in FIG. Driver output can be controlled by a signal with a smoothed waveform. Further, the rising waveform can be adjusted by changing the values of the capacitor 201 and the resistor 202 in FIG. 2 and arbitrarily setting the time constant (product of the capacitance of the capacitor and the resistance value).

さらに、各信号について以下に説明する。   Further, each signal will be described below.

選択期間中に選択電圧を有機TFTがONできる最小電圧にする波形(以下、選択波形という。)を実施形態を図4に従い説明する。図4は選択波形402を作成する動作タイミングを示している。   An embodiment of a waveform (hereinafter referred to as a selection waveform) that makes the selection voltage the minimum voltage at which the organic TFT can be turned on during the selection period will be described with reference to FIG. FIG. 4 shows the operation timing for creating the selection waveform 402.

図4は、図1の選択電源電圧116を選択期間t(405)内に時間区間403で印加後、時間区間404でOFFとした時の印加電圧401を電圧加工手段105-1を通した波形である。電圧を0V付近にしてもTFTの閾値が正側にあるので、TFTが完全にOFFにならない。しかし、Pチャネルの場合は、負側にバイアス電圧をかけた方がON電流を多くとれるので、バイアス電圧をかける必要がある。そのため、選択期間中に0Vにしておくと非選択となった時の電位の変化を選択電圧分だけ小さくできるので、Cgdにより画素電位への影響を軽減することができる。   FIG. 4 shows a waveform obtained by applying the selected power supply voltage 116 of FIG. 1 in the time period 403 within the selection period t (405) and then turning off the applied voltage 401 through the voltage processing means 105-1 in the time period 404. It is. Even if the voltage is around 0 V, the TFT threshold is on the positive side, so the TFT does not turn off completely. However, in the case of the P channel, it is necessary to apply a bias voltage because a larger ON current can be obtained by applying a bias voltage to the negative side. For this reason, if the voltage is set to 0 V during the selection period, the change in potential at the time of non-selection can be reduced by the selection voltage, so that the influence on the pixel potential can be reduced by Cgd.

非選択電源も同様にOFFし、電圧を下げるとさらに電位差を小さく出来てよい。しかし、0Vまで下げてしまうと有機TFTがONしてしまう。そこで、図5に示す波形(以下非選択波形)502のように、非選択電圧119のコンデンサに蓄えられた電圧を504で示している間、放電させても電圧が閾値電圧を越えない波形となるよう、非選択電源に入れる積分回路の時定数を設定するとよい。   Similarly, the non-selected power source may be turned off, and the potential difference may be further reduced by lowering the voltage. However, when the voltage is lowered to 0V, the organic TFT is turned on. Therefore, as shown in a waveform (hereinafter, non-selected waveform) 502 shown in FIG. 5, while the voltage stored in the capacitor of the non-selected voltage 119 is indicated by 504, the voltage does not exceed the threshold voltage even if it is discharged. It is better to set the time constant of the integration circuit to be put in the non-selected power source.

図5の非選択波形502は、図1の非選択電源104を時間区間503で印加後、時間区間504でOFFした電圧501をRC積分回路105-2を通したものである。   A non-selected waveform 502 in FIG. 5 is obtained by applying the voltage 501 turned off in the time interval 504 after applying the non-selected power source 104 in FIG. 1 in the time interval 503 to the RC integrating circuit 105-2.

前記した図4に示した選択波形402と図5に示した非選択波形502を切り換えることでできる図1の選択線114の出力信号を図6に示す。   FIG. 6 shows an output signal of the selection line 114 in FIG. 1 that can be switched by switching between the selection waveform 402 shown in FIG. 4 and the non-selection waveform 502 shown in FIG.

次に、矩形波を入れた場合と図6の波形を入力した時の画素電位をそれぞれ図7、図8、図9、図10に示す。   Next, FIG. 7, FIG. 8, FIG. 9, and FIG. 10 show pixel potentials when a rectangular wave is inserted and when the waveform of FIG. 6 is input, respectively.

前述したように、図7は従来型の矩形波701をTFTに入力した時、画像信号702が負に印加されるときの画素電圧703の変化を示したものである。画素電圧は、選択信号701が入力され選択になると、画像信号702が入力されると画像信号と同じ電位になるが、選択信号701が非選択になると、TFTが完全にOFFになりきれていないので、選択時と非選択時の電位の差に応じて非選択電圧に引っ張られ、正の値になってしまうと表示を切り換えてしまう。図8のように、この発明の出力である図6の選択信号波形801を入れると、選択時の電圧が最終的に0Vになり、非選択時の電圧も閾値のところまで落しているので電位差を小さくでき、画素電圧803に与える影響が弱くなり、正の値まで変化しなくなるので、表示を切り換えるほど画素電位を非選択信号に引っ張られなくなり、表示に与える影響を抑えることができる。   As described above, FIG. 7 shows a change in the pixel voltage 703 when the image signal 702 is negatively applied when the conventional rectangular wave 701 is input to the TFT. When the selection signal 701 is inputted and the pixel voltage is selected, the pixel voltage becomes the same potential as the image signal when the image signal 702 is inputted. However, when the selection signal 701 is not selected, the TFT is not completely turned off. Therefore, the display is switched when it is pulled to the non-selection voltage according to the potential difference between the selection and non-selection and becomes a positive value. As shown in FIG. 8, when the selection signal waveform 801 of FIG. 6 which is the output of the present invention is inserted, the voltage at the time of selection finally becomes 0V, and the voltage at the time of non-selection also drops to the threshold value, so the potential difference Since the influence on the pixel voltage 803 is weakened and does not change to a positive value, the pixel potential is not pulled by the non-selection signal as the display is switched, and the influence on the display can be suppressed.

図9は従来型の矩形波901をTFTに入力した時、画像信号902が負に印加されるときの画素電圧903の変化を示したものである。選択信号901が入力され、画像信号902が入力されると画素電位は、画像信号902と同じ電位になるが、選択信号901が非選択になると、選択時と非選択時の電位の差に応じてサージが発生する。この時、図10のように本発明の図6の選択信号波形1001を入れると、選択時の電圧が最終的に0Vになり、非選択時の電圧も閾値のところまで落し電位差を小さくでき、非選択電圧の立ち上がりが時定数により緩やかになっているので、画素電圧1003におこるサージを小さくできる。   FIG. 9 shows the change in the pixel voltage 903 when the image signal 902 is negatively applied when a conventional rectangular wave 901 is input to the TFT. When the selection signal 901 is input and the image signal 902 is input, the pixel potential becomes the same potential as the image signal 902. However, when the selection signal 901 is not selected, the pixel potential depends on the potential difference between selection and non-selection. Surge. At this time, when the selection signal waveform 1001 of FIG. 6 according to the present invention is inserted as shown in FIG. 10, the voltage at the time of selection finally becomes 0V, the voltage at the time of non-selection is lowered to the threshold value, and the potential difference can be reduced. Since the rise of the non-selection voltage is gentle due to the time constant, the surge occurring in the pixel voltage 1003 can be reduced.

次に、信号ドライバーと電源との間に入れる積分回路について説明する。   Next, an integration circuit inserted between the signal driver and the power source will be described.

図1の+信号電源106及び−信号電源107を選択ドライバー出力114と同期し、ONする同期信号124-2により図2のスイッチ204をONさせることで、選択されるのと同時に画像信号を立ち上がらせ、画素に蓄えられた電位と極性が変わった時に生じる急激なドレイン−ソース間の電位変化によりかかるTFTの負担を軽減することができる。   The + signal power source 106 and the − signal power source 107 in FIG. 1 are synchronized with the selected driver output 114, and the switch 204 in FIG. In addition, the burden on the TFT can be reduced by the sudden drain-source potential change that occurs when the potential and polarity stored in the pixel change.

また、立ち上がりと立ち下がりで時定数を変えるのもよい。立ち上がり時抵抗202(R1)≠立下り時抵抗203(R2)とすれば立ち上がりと立ち下がり時の時定数を換えることができる。   It is also possible to change the time constant between rising and falling. If the rise time resistance 202 (R1) is not equal to the fall time resistance 203 (R2), the time constant at the rise time and the fall time can be changed.

例えば、図11の図中1103間電圧印加した後、図中1104間OFFした印加電圧1101を図2に示したRC積分回路を通した波形1102のようにOFF期間に電位が残る場合がある。このような時に、画素の極性が切替る際にTFTに負担をかけてしまうので、図2に示す回路図において、R1>R2とし、立下り時の時定数を早くし、電荷を早く放電させると、画素の極性が切替る際にTFTの負担を軽減できる。   For example, after applying a voltage between 1103 in the diagram of FIG. 11, there may be a case where the applied voltage 1101 that has been turned off between 1104 in the diagram remains in the OFF period as shown by the waveform 1102 that has passed through the RC integrating circuit shown in FIG. In such a case, a load is applied to the TFT when the pixel polarity is switched. Therefore, in the circuit diagram shown in FIG. 2, R1> R2 is set, the time constant at the time of falling is increased, and the charge is discharged quickly. When the polarity of the pixel is switched, the burden on the TFT can be reduced.

この発明の第2の実施形態につき説明する。   A second embodiment of the present invention will be described.

この第2の実施形態は、第1の実施形態で示した図2のRC積分回路を図12及び図14示すオペアンプ1204、1404を用いたの積分回路を用いて構成したものである。   In the second embodiment, the RC integration circuit of FIG. 2 shown in the first embodiment is configured using an integration circuit using operational amplifiers 1204 and 1404 shown in FIGS.

図12に示す積分回路は、図1の+信号電圧121を信号ドライバー102に入力する積分回路であり、選択ドライバー101の出力に同期して立ち上がる同期信号1206にスイッチングされるON−OFF−ONスイッチ1205により図1の+信号電源106にあたる図12の+信号電源1207と図1の−信号電源108にあたる−信号電源1208を切り替え、画像電圧を出力する。   The integration circuit shown in FIG. 12 is an integration circuit that inputs the + signal voltage 121 of FIG. 1 to the signal driver 102 and is switched to a synchronization signal 1206 that rises in synchronization with the output of the selection driver 101. 1205 switches the + signal power source 1207 in FIG. 12 corresponding to the + signal power source 106 in FIG. 1 and the − signal power source 1208 in FIG. 1 corresponding to the − signal power source 108 to output an image voltage.

図13にこの積分回路の波形を示す。図12に同期信号1206が入力されるとオペアンプの出力が入力に対して反転するので−信号電源1208の電圧120を時間区間1303で印加し、時間区間1304で図12に示すON−OFF−ONスイッチにて電源をOFFし、時間区間1305で+信号電源1208の電圧122を印加する波形1301を図12の積分回路を通した図1の+信号電圧121にあたる波形は1302になる。また、OFF期間を設けず、図12のコンデンサ1201と並列にダイオードを入れ飽和させたり、オペアンプ1204の飽和を利用したりしてもよい。   FIG. 13 shows the waveform of this integration circuit. Since the output of the operational amplifier is inverted with respect to the input when the synchronization signal 1206 is input to FIG. 12, the voltage 120 of the signal power source 1208 is applied in the time interval 1303, and the ON-OFF-ON shown in FIG. The waveform corresponding to the + signal voltage 121 of FIG. 1 through the integrating circuit of FIG. 12 becomes 1302 after the waveform 1301 of applying the voltage 122 of the + signal power source 1208 in the time interval 1305 is turned off by the switch. Further, without providing an OFF period, a diode may be put in and saturated in parallel with the capacitor 1201 in FIG. 12, or saturation of the operational amplifier 1204 may be used.

図1の−信号電圧123を出力する場合は、図13と逆の入力電圧となるよう図14のスイッチ1405を切り換えるとよい。図14に図1の−信号電圧123を信号ドライバー102に入力する積分回路を示す。図12の積分回路と同じであるがこちらは図14の同期信号1406が入力されると+信号電源1408の電圧印加する。   When outputting the minus signal voltage 123 in FIG. 1, the switch 1405 in FIG. 14 may be switched so that the input voltage is the reverse of that in FIG. FIG. 14 shows an integration circuit for inputting the minus signal voltage 123 of FIG. 12 is the same as the integration circuit of FIG. 12, but when the synchronization signal 1406 of FIG.

図12及び図14の積分回路を設けることで、ドライバー出力はV(印加電圧値)×t(印加時間)÷τ(時定数)の傾きを持つ出力電圧が得られる。   By providing the integration circuit of FIG. 12 and FIG. 14, an output voltage having a slope of V (applied voltage value) × t (applied time) ÷ τ (time constant) can be obtained as the driver output.

この場合も入力電圧及び時定数(=入力抵抗×帰還容量)を任意に変更することで任意の傾きを持った波形を作ることができる。   In this case as well, a waveform having an arbitrary slope can be created by arbitrarily changing the input voltage and the time constant (= input resistance × feedback capacitance).

また、時定数を変えるには、立ち上がり時抵抗1202と立下り時抵抗1203を選択ドライバーの出力に同期した同期信号1206にスイッチングされるスイッチ1205で切り替え、立ち上がり時抵抗1202と立下り時抵抗1203の大きさを異ならせることで入力抵抗を切り替え、傾きを変えることができる。この場合、積分回路はドリフトを起こすため、0Vの時などにコンデンサの両端をショートさせ、リセットをかけたほうがよい。   To change the time constant, switch the rising resistor 1202 and the falling resistor 1203 with the switch 1205 that is switched to the synchronization signal 1206 synchronized with the output of the selected driver, and switch between the rising resistor 1202 and the falling resistor 1203. By changing the size, the input resistance can be switched and the inclination can be changed. In this case, since the integrating circuit drifts, it is better to short-circuit both ends of the capacitor at 0V or the like and apply a reset.

RC積分回路を用いた実施形態と同様に、図12及び図14のオペアンプ1204、1404を用いた積分回路においても立ち上がりと立ち下がり時の傾きを切り換えることで波形を制御することができる。   Similar to the embodiment using the RC integration circuit, in the integration circuit using the operational amplifiers 1204 and 1404 shown in FIGS. 12 and 14, the waveform can be controlled by switching the rising and falling slopes.

次に、この発明の第3の実施形態につき説明する。   Next explained is the third embodiment of the invention.

実施形態1及び実施形態2で示した電源電圧加工手段105に図2及び図12に示す積分回路ではなく、図15に示すのDAコンバータ回路を入れてもよい。   Instead of the integration circuit shown in FIGS. 2 and 12, the DA converter circuit shown in FIG. 15 may be inserted into the power supply voltage processing means 105 shown in the first and second embodiments.

図15のDAコンバータについて説明する。DC電源1501により駆動し、制御信号1502の入力信号によりDCコンバータ1503で作られた波形を同期信号1504の入力によりドライバー1505へ電源電圧を出力する。   The DA converter in FIG. 15 will be described. Driven by a DC power supply 1501, a waveform generated by a DC converter 1503 by an input signal of a control signal 1502 is output to a driver 1505 by an input of a synchronization signal 1504.

DAコンバータは制御信号によって任意に波形を出力できるので、実施形態1で示したような波形を作ることができる。   Since the DA converter can arbitrarily output a waveform by a control signal, the waveform as shown in the first embodiment can be created.

以上説明した実施形態においては、選択ドライバー及び信号ドライバーと電源部との間にそれぞれ電源電圧加工手段を設けているが、TFTの耐圧が十分であれば、信号ドライバーとの間の電源電圧加工手段を省略してもよい。   In the embodiment described above, the power supply voltage processing means is provided between the selection driver and the signal driver and the power supply unit. However, if the withstand voltage of the TFT is sufficient, the power supply voltage processing means between the signal driver and the signal driver. May be omitted.

また、画像表示素子として、電気泳動素子を例に挙げているが、この発明は、他の表示素子、例えば、液晶表示素子を用いた画像表示素子にも適用できる。   Further, although an electrophoretic element is exemplified as an image display element, the present invention can also be applied to other display elements, for example, an image display element using a liquid crystal display element.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiment but by the scope of claims, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.

この発明の実施形態にかかる積分回路を設けたアクティブマトリクス駆動回路を示すブロック図である。1 is a block diagram showing an active matrix driving circuit provided with an integrating circuit according to an embodiment of the present invention. FIG. この発明の第1の実施形態としての電源電圧加工手段に用いられるRC積分回路を示す回路図である。It is a circuit diagram which shows the RC integration circuit used for the power supply voltage processing means as 1st Embodiment of this invention. この発明のRC積分回路図を通した電圧波形図である。It is a voltage waveform diagram through the RC integration circuit diagram of this invention. この発明のRC積分回路図を通した選択電圧波形図である。It is a selection voltage waveform diagram through the RC integration circuit diagram of this invention. この発明のRC積分回路図を通した非選択電圧波形図である。It is a non-selection voltage waveform diagram through the RC integration circuit diagram of this invention. この発明による選択信号波形図である。It is a selection signal waveform diagram by this invention. 従来の矩形波による選択線入力の影響(信号−印加時)を示す波形図である。It is a wave form diagram which shows the influence (at the time of signal-application) of the selection line input by the conventional rectangular wave. この発明による(信号−印加時)を示す波形図である。It is a wave form diagram which shows (at the time of signal-application) by this invention. 従来矩形波による選択線入力の影響(信号+印加時)を示す波形図である。It is a wave form diagram which shows the influence (at the time of signal + application) of the selection line input by the conventional rectangular wave. この発明による効果(信号+印加時)を示す波形図である。It is a wave form diagram which shows the effect (at the time of signal + application) by this invention. この発明のRC積分回路図を通した信号電圧波形図である。It is a signal voltage waveform diagram through the RC integration circuit diagram of this invention. この発明の第2の実施形態としての電源電圧加工手段に用いられる+信号電圧側の積分回路図である。It is the integration circuit figure by the side of + signal voltage used for the power supply voltage processing means as 2nd Embodiment of this invention. 積分回路図を通した電圧波形図である。It is a voltage waveform diagram through an integration circuit diagram. この発明の第2の実施形態としての電源電圧加工手段に用いられる−信号電圧側の積分回路図である。FIG. 6 is an integration circuit diagram on the −signal voltage side used for power supply voltage processing means as a second embodiment of the present invention. この発明の第3の実施形態としての電源電圧加工手段に用いられるDAコンバータ回路DA converter circuit used for power supply voltage processing means as the third embodiment of the present invention 有機TFTを用いた画像表示素子の概略な構造図である。It is a schematic structure figure of an image display element using organic TFT. 従来例のアクティブマトリクス駆動回路を示すブロック図である。It is a block diagram which shows the active matrix drive circuit of a prior art example.

符号の説明Explanation of symbols

108 制御部、101 選択ドライバー、102 信号ドライバー、 110-1、1101-2 電源部、 105-1、105-2電源電圧加工手段。   108 control unit, 101 selection driver, 102 signal driver, 110-1, 1101-2 power supply unit, 105-1, 105-2 power supply voltage processing means.

Claims (4)

複数の画素をマトリクス状に配列して構成される表示パネルをアクティブマトリクス駆動させるアクティブマトリクス駆動回路において、前記アクティブマトリクス駆動回路は選択信号に応じて画像電圧を印加するラインを選択する選択ドライバーと、画像信号に応じた画像電圧を印加する信号ドライバーと、外部から供給されるデータ信号に応じて選択ドライバーに送る選択信号と信号ドライバーに送る画像信号を生成制御する制御部と、選択時の電圧を決める電源、非選択時の電圧を決める電源、信号ドライバーの正側の電圧を決める電源と負側の電圧を決める電源を有する電源部と、を備え、前記選択ドライバー及び前記信号ドライバーの少なくとも一方と前記電源部との間に電源電圧の立ち上がりの波形をなまらすように加工する加工手段を設けることを特徴とするアクティブマトリクス駆動装置。   In an active matrix driving circuit for active matrix driving a display panel configured by arranging a plurality of pixels in a matrix, the active matrix driving circuit selects a line for applying an image voltage in accordance with a selection signal; A signal driver that applies an image voltage according to an image signal, a selection signal that is sent to a selection driver according to a data signal supplied from the outside, a control unit that generates and controls an image signal that is sent to the signal driver, and a voltage at the time of selection A power source for determining, a power source for determining a voltage at the time of non-selection, a power source for determining a positive side voltage of the signal driver and a power source for determining a negative side voltage, and at least one of the selection driver and the signal driver Processing to smooth the rising waveform of the power supply voltage between the power supply unit Active matrix driving apparatus characterized by providing means. 前記電源電圧を加工する加工手段は、RC積分回路とスイッチとで構成され、選択ドライバーの出力と同期させた同期信号によって、スイッチを切り替え、入力電源をON/OFFさせることを特徴とする請求項1に記載のアクティブマトリクス駆動装置。   The processing means for processing the power supply voltage includes an RC integration circuit and a switch, and the switch is switched by a synchronization signal synchronized with the output of the selected driver to turn on / off the input power. 2. The active matrix drive device according to 1. 前記選択の電圧を決める電源を選択期間中にOFFさせ、前記電源電圧を加工する加工手段が選択期間中に選択電圧をトランジスタがONできる最小電圧に電源電圧を加工することを特徴とする請求項1または請求項2に記載のアクティブマトリクス駆動装置。   The power source for determining the selection voltage is turned off during the selection period, and the processing means for processing the power supply voltage processes the power supply voltage to the minimum voltage at which the transistor can be turned on during the selection period. The active matrix driving device according to claim 1 or 2. 前記非選択時の電圧を決める電源を選択期間中にOFFさせ、前記電源電圧を加工する加工手段がドライバーの出力電圧をトランジスタがONしない最小電圧に電源電圧を加工することを特徴とする請求項1ないし請求項3のいずれか1項に記載のアクティブマトリクス駆動装置。   The power source that determines the voltage at the time of non-selection is turned off during a selection period, and the processing means for processing the power supply voltage processes the power supply voltage to the minimum voltage at which the transistor does not turn on. The active matrix drive device according to any one of claims 1 to 3.
JP2007100383A 2007-04-06 2007-04-06 Active matrix drive device Expired - Fee Related JP5096777B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007100383A JP5096777B2 (en) 2007-04-06 2007-04-06 Active matrix drive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007100383A JP5096777B2 (en) 2007-04-06 2007-04-06 Active matrix drive device

Publications (2)

Publication Number Publication Date
JP2008257023A true JP2008257023A (en) 2008-10-23
JP5096777B2 JP5096777B2 (en) 2012-12-12

Family

ID=39980648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007100383A Expired - Fee Related JP5096777B2 (en) 2007-04-06 2007-04-06 Active matrix drive device

Country Status (1)

Country Link
JP (1) JP5096777B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001282208A (en) * 2000-04-04 2001-10-12 Citizen Watch Co Ltd Liquid crystal drive assembly and drive method for the same
JP2003241706A (en) * 2001-12-12 2003-08-29 Seiko Epson Corp Power supply circuit for display device, method for controlling the same, display device and electronic apparatus
JP2004341559A (en) * 2004-08-23 2004-12-02 Fujitsu Display Technologies Corp Liquid crystal display device and data line driver
JP2006048001A (en) * 2004-06-28 2006-02-16 Rohm Co Ltd Color display apparatus and semiconductor device therefor
JP2008224787A (en) * 2007-03-09 2008-09-25 Sony Corp Display device and driving method of display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001282208A (en) * 2000-04-04 2001-10-12 Citizen Watch Co Ltd Liquid crystal drive assembly and drive method for the same
JP2003241706A (en) * 2001-12-12 2003-08-29 Seiko Epson Corp Power supply circuit for display device, method for controlling the same, display device and electronic apparatus
JP2006048001A (en) * 2004-06-28 2006-02-16 Rohm Co Ltd Color display apparatus and semiconductor device therefor
JP2004341559A (en) * 2004-08-23 2004-12-02 Fujitsu Display Technologies Corp Liquid crystal display device and data line driver
JP2008224787A (en) * 2007-03-09 2008-09-25 Sony Corp Display device and driving method of display device

Also Published As

Publication number Publication date
JP5096777B2 (en) 2012-12-12

Similar Documents

Publication Publication Date Title
JP4027691B2 (en) Liquid crystal display
KR102232915B1 (en) Display device
US8330750B2 (en) Liquid crystal drive device and liquid crystal display device using the same
US9875727B2 (en) Circuit and display device
US8791883B2 (en) Organic EL display device and control method thereof
US20170154602A1 (en) Shift register unit, its driving method, gate driver circuit and display device
US20110057966A1 (en) Display panel device and control method thereof
KR101635670B1 (en) Display device
KR102428832B1 (en) A column driver and display device including the same
US20200394977A1 (en) Scanning signal line drive circuit and display device provided with same
JP5775284B2 (en) Display device drive device
JP2005534971A5 (en)
JP4249785B2 (en) Method for driving liquid crystal display element and liquid crystal display device
JP5096777B2 (en) Active matrix drive device
JP2006527390A (en) Active matrix display device
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
JPH04366891A (en) Active matrix liquid crystal display device
US20100315405A1 (en) Driving circuit for liquid crystal display device
JP2002099256A (en) Planar display device
KR20190017361A (en) Gate driving circuit and Flat panel display device using the same
WO2012123995A1 (en) Gradient voltage generating circuit, and display device
JP4758533B2 (en) Column driving device for liquid crystal display device and driving method thereof
WO2015060198A1 (en) Display device
JP5418388B2 (en) Liquid crystal display
KR101713218B1 (en) Gate driver

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090731

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees