JP2008251758A - Semiconductor package, injection molding metal mold, and semiconductor package manufacturing method - Google Patents

Semiconductor package, injection molding metal mold, and semiconductor package manufacturing method Download PDF

Info

Publication number
JP2008251758A
JP2008251758A JP2007090008A JP2007090008A JP2008251758A JP 2008251758 A JP2008251758 A JP 2008251758A JP 2007090008 A JP2007090008 A JP 2007090008A JP 2007090008 A JP2007090008 A JP 2007090008A JP 2008251758 A JP2008251758 A JP 2008251758A
Authority
JP
Japan
Prior art keywords
semiconductor package
mark
mold
recess
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007090008A
Other languages
Japanese (ja)
Inventor
Teppei Wakayasu
哲平 若安
Yukifumi Nishio
幸史 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007090008A priority Critical patent/JP2008251758A/en
Publication of JP2008251758A publication Critical patent/JP2008251758A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor package on which a mark can be provided without any deterioration in the shape of the surface. <P>SOLUTION: In a semiconductor package 7 in which a resin portion 4 is formed by performing resin molding to a lead frame 3 and which has a concavity 8 in the periphery of a gate 1 of the resin portion 4, a convex mark 5 is provided in the concavity 8. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、樹脂部のゲート周辺部に凹部を有する半導体パッケージ、および、半導体パッケージを製造するための射出成形用金型、および、射出成形用金型を用いて半導体パッケージを製造する製造方法に関する。   The present invention relates to a semiconductor package having a recess in a peripheral portion of a gate of a resin portion, an injection mold for manufacturing the semiconductor package, and a manufacturing method for manufacturing a semiconductor package using the injection mold. .

従来の半導体装置の製造方法は、金型に印字用のマーク型板１０５を備え、この金型を用いて半導体チップ１０３を樹脂封止するものがある（例えば下記特許文献１参照）。
図８は下記特許文献１における半導体チップ１０３を樹脂封止するモールド工程を示す断面図である。また、図９は図８におけるマーク型板１０５を拡大した斜視図を示している。 As a conventional method for manufacturing a semiconductor device, there is a method in which a mold is provided with a mark mold plate 105 for printing, and the semiconductor chip 103 is resin-sealed using the mold (see, for example, Patent Document 1 below).
FIG. 8 is a cross-sectional view showing a molding process for resin-sealing the semiconductor chip 103 in Patent Document 1 below. FIG. 9 is an enlarged perspective view of the mark template 105 in FIG.

図８に示すように、マーク型板１０５には印字用の凸状の文字等のマーク１０６が形成されている。半導体装置を製造する際、先ず、前記マーク型板１０５を上金型１０１の内表面に備え、半導体チップ１０３を搭載したリードフレームをセットし、型締めして、上下両金型１０１，１０２内に樹脂１０７を注入して樹脂封止する。この際、樹脂封止と同時に、マーク型板１０５によって半導体パッケージの表面に凸型又は凹型に刻印されたマークを付けることができる。これにより、単独のマーキング工程をなくすことができ、工程納期短縮化を図ることができる。
特開２０００−２２８４１４号公報 As shown in FIG. 8, marks 106 such as convex characters for printing are formed on the mark template 105. When manufacturing a semiconductor device, first, the mark mold plate 105 is provided on the inner surface of the upper mold 101, a lead frame on which the semiconductor chip 103 is mounted is set, the mold is clamped, and both the upper and lower molds 101 and 102 are inside. Resin 107 is injected into the resin and sealed. At this time, at the same time as the resin sealing, the mark stamped on the surface of the semiconductor package by the mark mold plate 105 can be marked in a convex shape or a concave shape. Thereby, a single marking process can be eliminated and process delivery time can be shortened.
JP 2000-228414 A

しかしながら、前記従来の構成では、凸型又は凹型に刻印されたマーク１０６をパッケージの表面に形成するため、半導体パッケージの射出成形後の工程に影響を及ぼす。例えば、リードフレームを樹脂封止したＳＭＤタイプのＬＥＤパッケージ等では、射出成形後、図１０に示すように、リードフレーム３を樹脂部４のゲート１側に屈曲するため、樹脂部４のゲート１側の表面４ａにマーク等の突起を設けると、実装時にマーク等の突起が悪影響を及ぼすという問題を有していた。   However, in the conventional configuration, the mark 106 engraved with a convex shape or a concave shape is formed on the surface of the package, which affects the process after the injection molding of the semiconductor package. For example, in an SMD type LED package having a lead frame sealed with resin, the lead frame 3 is bent toward the gate 1 side of the resin portion 4 after injection molding, as shown in FIG. If a protrusion such as a mark is provided on the surface 4a on the side, the protrusion such as a mark has a problem of adversely affecting the mounting.

本発明は、パッケージの表面形状を全く損なわずにマークを設けることが可能な半導体パッケージおよび射出成形用金型および半導体パッケージの製造方法を提供することを目的とする。   An object of the present invention is to provide a semiconductor package, an injection mold, and a semiconductor package manufacturing method capable of providing a mark without damaging the surface shape of the package.

前記目的を達成するために本第１発明は、リードフレームに樹脂モールドを行って樹脂部を形成し、樹脂部のゲート周辺部に凹部を有する半導体パッケージであって、
凹部内に、凸状又は凹状のマークを設けたものである。 In order to achieve the above object, the first invention is a semiconductor package in which a resin part is formed on a lead frame to form a resin part, and a recess is formed in the peripheral part of the gate of the resin part,
A convex or concave mark is provided in the concave portion.

これによると、マークの個数や位置或いは形状等に応じて半導体パッケージを区分けすることができる。また、ゲート周辺部の凹部内にマークを設けるため、半導体パッケージの表面形状は全く損なわれない。   According to this, the semiconductor package can be classified according to the number, position or shape of the mark. Further, since the mark is provided in the recess in the peripheral portion of the gate, the surface shape of the semiconductor package is not impaired at all.

また、ゲート周辺部に凹部を設けているため、樹脂部をゲートカットする時、仮に切断部に樹脂の突起が残存しても、この突起が半導体パッケージの表面から突出するのを防止することができる。   In addition, since the recess is provided in the periphery of the gate, it is possible to prevent the protrusion from protruding from the surface of the semiconductor package even if the resin protrusion remains in the cut portion when the resin portion is gate-cut. it can.

本第２発明は、凹部の底面からマークの端部までの高さが凹部の深さよりも低いものである。
これによると、金型の送り装置等によって半導体パッケージを送る際、マークに摺れや傷等が付く虞れはない。 In the second invention, the height from the bottom surface of the recess to the end of the mark is lower than the depth of the recess.
According to this, when the semiconductor package is fed by a die feeding device or the like, there is no possibility that the mark will be slid or scratched.

本第３発明は、マークは凹部の内周面に設けられているものである。
本第４発明は、前記第１発明から第３発明のいずれか１項に記載の半導体パッケージを製造するための射出成形用金型であって、
キャビティを有する固定側金型と可動側金型とが備えられ、
固定側金型はキャビティ内に突出する凸型部を有し、
凸型部に、溶融樹脂をキャビティに注入するゲートと、マーク形成用凹部又は凸部が設けられているものである。 In the third invention, the mark is provided on the inner peripheral surface of the recess.
The fourth invention is an injection mold for manufacturing the semiconductor package according to any one of the first to third inventions,
A fixed mold having a cavity and a movable mold are provided,
The fixed side mold has a convex mold part protruding into the cavity,
The convex part is provided with a gate for injecting molten resin into the cavity and a mark forming concave part or convex part.

これによると、リードフレームをセットして型締めし、溶融樹脂をゲートからキャビティに注入してリードフレームを樹脂封止する。これにより、樹脂部のゲート周辺部に凹部が形成されるとともに凹部にマークが形成される。したがって、樹脂封止と同時にマークを形成することができるため、単独のマーキング工程をなくすことができ、工程納期短縮化を図ることができる。また、金型の送り装置等によって半導体パッケージを送る際、マークに摺れや傷等が付く虞れはない。   According to this, the lead frame is set and clamped, and molten resin is injected from the gate into the cavity to seal the lead frame with resin. Thereby, a recess is formed in the peripheral portion of the gate of the resin portion, and a mark is formed in the recess. Therefore, since the mark can be formed simultaneously with the resin sealing, a single marking process can be eliminated, and the process delivery time can be shortened. Further, when the semiconductor package is sent by a die feeding device or the like, there is no possibility that the mark will be slid or damaged.

本第５発明は、キャビティは複数あり、
凸型部の表面の面粗度がキャビティごとに異なっているものである。
これによると、キャビティごとに応じて、半導体パッケージのゲート周辺部の凹部の面粗度が異なるため、半導体パッケージを区分けすることができる。 The fifth invention has a plurality of cavities,
The surface roughness of the surface of the convex part is different for each cavity.
According to this, since the surface roughness of the recesses in the peripheral portion of the gate of the semiconductor package differs depending on each cavity, the semiconductor package can be classified.

本第６発明は、前記第１発明から第３発明のいずれか１項に記載の半導体パッケージを前記第４発明又は第５発明の射出成形用金型を用いて製造する半導体パッケージの製造方法であって、
リードフレームをキャビティにセットして型締めし、
溶融樹脂をゲートからキャビティに注入してリードフレームを樹脂封止することによって、樹脂部のゲート周辺部に凹部内を形成するとともに凹部にマークを形成するものである。 The sixth invention is a semiconductor package manufacturing method for manufacturing the semiconductor package according to any one of the first to third inventions using the injection mold according to the fourth or fifth invention. There,
Set the lead frame in the cavity and clamp it,
By injecting molten resin from the gate into the cavity and sealing the lead frame, the inside of the recess is formed around the gate of the resin portion, and the mark is formed in the recess.

本発明によると、ゲート周辺部の凹部内にマークを設けるため、パッケージの表面形状に全く影響を及ぼさずにマークを付けることが可能である。
また、樹脂封止と同時にマークを形成することができるため、単独のマーキング工程をなくすことができ、工程納期短縮化を図ることができる。さらに、金型の送り装置等によって半導体パッケージを送る際、マークに摺れや傷等が付く虞れはない。 According to the present invention, since the mark is provided in the recess in the peripheral portion of the gate, the mark can be attached without affecting the surface shape of the package at all.
Further, since the mark can be formed simultaneously with the resin sealing, a single marking process can be eliminated, and the process delivery time can be shortened. Further, when the semiconductor package is fed by a die feeding device or the like, there is no possibility that the mark is slid or damaged.

また、金型の凸型部の表面を異なった面粗度にすることによって、半導体パッケージの列区分等を明確にすることができる。   Further, by making the surface of the convex portion of the mold have different surface roughnesses, it is possible to clarify the column division of the semiconductor package.

以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１における半導体パッケージ７の断面図である。図２は図１におけるＸ−Ｘで矢視図を示し、図３は図１における凹部８の拡大断面図を示す。 Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
FIG. 1 is a cross-sectional view of a semiconductor package 7 according to Embodiment 1 of the present invention. 2 shows an arrow view along XX in FIG. 1, and FIG. 3 shows an enlarged cross-sectional view of the recess 8 in FIG.

図１〜図３に示すように、半導体パッケージ７は、リードフレーム３と、リードフレーム３に樹脂モールドを行って形成された樹脂部４と、リードフレーム３の表面に搭載された半導体チップ２と、リードフレーム３と半導体チップ２とを接続するボンディングワイヤ６とを有している。   As shown in FIGS. 1 to 3, the semiconductor package 7 includes a lead frame 3, a resin portion 4 formed by resin molding the lead frame 3, and a semiconductor chip 2 mounted on the surface of the lead frame 3. And a bonding wire 6 for connecting the lead frame 3 and the semiconductor chip 2.

樹脂部４は、円形状のゲート１と、円形状の凹部８とを有している。凹部８は、ゲート１の周辺部に有り、樹脂部４の表面４ａに開口している。ゲート１は凹部８の底面８ａに形成されている。尚、前記樹脂部４の表面４ａとは、リードフレーム３の裏面（半導体チップ２搭載側とは反対側の面）に対向している面である。   The resin portion 4 has a circular gate 1 and a circular recess 8. The concave portion 8 is in the peripheral portion of the gate 1 and opens on the surface 4 a of the resin portion 4. The gate 1 is formed on the bottom surface 8 a of the recess 8. The front surface 4a of the resin portion 4 is a surface facing the back surface of the lead frame 3 (the surface opposite to the semiconductor chip 2 mounting side).

凹部８内には、半円形で且つ凸状のマーク５が設けられている。これらマーク５はそれぞれ、凹部８の底面８ａから開口部に向かって突出しているとともに凹部８の内周面８ｂから径方向内側に向かって突出している。尚、両マーク５は凹部８内の１８０°振り分けられた位置に形成されている。凹部８の底面８ａからマーク５の端部までの高さｈは凹部８の深さＤよりも低くなるように設定されている。   A semicircular and convex mark 5 is provided in the recess 8. Each of these marks 5 protrudes from the bottom surface 8 a of the recess 8 toward the opening and protrudes radially inward from the inner peripheral surface 8 b of the recess 8. Both marks 5 are formed at positions 180 degrees apart in the recess 8. The height h from the bottom surface 8 a of the recess 8 to the end of the mark 5 is set to be lower than the depth D of the recess 8.

前記半導体パッケージ７は図４に示すような射出成形用金型２０で製造される。射出成形用金型２０はキャビティ２１を有する固定側金型１１（上金型）と可動側金型１０（下金型）とを備えている。   The semiconductor package 7 is manufactured with an injection mold 20 as shown in FIG. The injection mold 20 includes a fixed mold 11 (upper mold) having a cavity 21 and a movable mold 10 (lower mold).

固定側金型１１は、内部に、上部内面からキャビティ２１へ下向きに突出する円形状の凸型部２２を有している。凸型部２２には、溶融樹脂をキャビティ２１内に注入するゲート２３と、マーク形成用凹部２４とが設けられている。ゲート２３は凸型部２２の中央部に位置している。また、マーク形成用凹部２４は、凸型部２２の外周縁部に位置し、１８０°振り分けられた位置に２個形成されている。   The fixed-side mold 11 has a circular convex mold portion 22 that protrudes downward from the upper inner surface to the cavity 21 inside. The convex portion 22 is provided with a gate 23 for injecting molten resin into the cavity 21 and a mark forming concave portion 24. The gate 23 is located at the center of the convex portion 22. Further, two mark forming recesses 24 are formed on the outer peripheral edge of the convex portion 22 and are formed at positions 180 degrees apart.

尚、図４ではキャビティ２１と凸型部２２とをそれぞれ１個ずつしか示していないが、実際には、複数個のキャビティ２１と、キャビティ２１と同数の凸型部２２とが備えられている。   In FIG. 4, only one cavity 21 and one convex portion 22 are shown, but actually, a plurality of cavities 21 and the same number of convex portions 22 as the cavities 21 are provided. .

以下、前記射出成形用金型２０を用いて前記半導体パッケージ７を製造する製造方法を説明する。
先ず、リードフレーム３をキャビティ２１にセットして型締めする。次に、溶融樹脂を固定側金型１１のゲート２３からキャビティ２１に注入して、リードフレーム３を樹脂封止する。これにより、樹脂部４のゲート１の周辺部に凹部８が形成されるとともに凹部８内にマーク５が形成される。 Hereinafter, a manufacturing method for manufacturing the semiconductor package 7 using the injection mold 20 will be described.
First, the lead frame 3 is set in the cavity 21 and clamped. Next, molten resin is injected from the gate 23 of the fixed mold 11 into the cavity 21 to seal the lead frame 3 with resin. As a result, a recess 8 is formed in the periphery of the gate 1 of the resin portion 4 and a mark 5 is formed in the recess 8.

樹脂部４が硬化した後、型開きし、樹脂封止されたリードフレーム３を射出成形用金型２０から取り出す。その後、図１に示すように、リードフレーム３の表面に半導体チップ２を搭載し、リードフレーム３と半導体チップ２とをボンディングワイヤ６で電気的に接続する。これにより、半導体パッケージ７が製造される。   After the resin portion 4 is cured, the mold is opened and the lead frame 3 sealed with resin is taken out from the injection mold 20. Thereafter, as shown in FIG. 1, the semiconductor chip 2 is mounted on the surface of the lead frame 3, and the lead frame 3 and the semiconductor chip 2 are electrically connected by bonding wires 6. Thereby, the semiconductor package 7 is manufactured.

その後、図５に示すように、液状樹脂を滴下して、半導体チップ２をポッティング樹脂１２で封止する。これにより、半導体装置１３が完成する。
尚、前記固定側金型１１のマーク形成用凹部２４の位置と個数とは各キャビティ２１ごとに異なっており、これにより、図６に示すように、各キャビティ２１ごとにマーク５の位置と個数とが異なった半導体パッケージ７が製造される。したがって、マーク５の個数と位置とに応じて半導体パッケージ７を区分けすることができる。これにより、例えば、リードフレーム３内における半導体パッケージ７の列区分を明確にすることや、或いは、半導体チップ２の＋電極又は−電極の方向を明確にすること、或いは、射出成形用金型２０を増面した場合、どの金型で成形されたものかを明確にすることができる。 Thereafter, as shown in FIG. 5, a liquid resin is dropped and the semiconductor chip 2 is sealed with the potting resin 12. Thereby, the semiconductor device 13 is completed.
Note that the position and number of the mark forming recesses 24 of the fixed mold 11 are different for each cavity 21, and as a result, as shown in FIG. A semiconductor package 7 different from the above is manufactured. Therefore, the semiconductor package 7 can be divided according to the number and position of the marks 5. Thereby, for example, the column division of the semiconductor package 7 in the lead frame 3 is clarified, the direction of the + electrode or the − electrode of the semiconductor chip 2 is clarified, or the injection mold 20 When the surface area is increased, it is possible to clarify which mold is used for molding.

また、凹部８内にマーク５を設けるため、半導体パッケージ７の樹脂部４の表面４ａの形状は全く損なわれず、マーク５は表面４ａの形状に全く影響を及ぼさない。これにより、例えばＳＭＤタイプのＬＥＤパッケージ等において、射出成形後、リードフレーム３を樹脂部４のゲート１側に屈曲しても、実装時に凸状のマーク５が悪影響を及ぼすことはない。   Further, since the mark 5 is provided in the recess 8, the shape of the surface 4a of the resin portion 4 of the semiconductor package 7 is not impaired at all, and the mark 5 does not affect the shape of the surface 4a at all. Thus, for example, in an SMD type LED package, even if the lead frame 3 is bent toward the gate 1 side of the resin portion 4 after injection molding, the convex mark 5 does not have an adverse effect during mounting.

また、半導体パッケージ７を製造する際、樹脂封止と同時にマーク５を形成することができるため、単独のマーキング工程をなくすことができ、工程納期短縮化を図ることができる。   Moreover, since the mark 5 can be formed simultaneously with resin sealing when manufacturing the semiconductor package 7, a single marking process can be eliminated, and the process delivery time can be shortened.

また、マーク５の高さｈが凹部８の深さＤよりも低いため、金型の送り装置等によって半導体パッケージ７を送る際、マーク５に摺れや傷等が付く虞れはない。
また、ゲート１の周辺部に凹部８を設けているため、樹脂部４をゲートカットする時、仮に切断部に樹脂の突起が残存しても、この突起が半導体パッケージ７の樹脂部４の表面４ａから突出するのを防止することができる。 Further, since the height h of the mark 5 is lower than the depth D of the concave portion 8, there is no possibility that the mark 5 will be slid or damaged when the semiconductor package 7 is fed by a die feeding device or the like.
In addition, since the recess 8 is provided in the peripheral portion of the gate 1, even when the resin protrusion 4 remains in the cut portion when the resin portion 4 is gate-cut, the protrusion remains on the surface of the resin portion 4 of the semiconductor package 7. Protruding from 4a can be prevented.

前記実施の形態１では、マーク５を半円形状に形成しているが、その他の形状（例えば四角形状等）に形成してもよい。
前記実施の形態１では、図６に示すように、マーク５の位置と個数とを異ならせているが、マーク５の形状を異ならせてもよい。また、マーク５の位置と個数と形状とを異ならせてもよい。 In the first embodiment, the mark 5 is formed in a semicircular shape, but may be formed in other shapes (for example, a quadrangular shape or the like).
In the first embodiment, as shown in FIG. 6, the position and the number of the marks 5 are made different, but the shape of the marks 5 may be made different. Further, the position, the number and the shape of the mark 5 may be different.

前記実施の形態１では、マーク５を、凹部８の底面８ａおよび内周面８ｂから突出する凸状にしているが、凹部８の底面８ａ又は内周面８ｂから窪んだ凹状にしてもよい。この場合、固定側金型１１の凸型部２２にはマーク形成用凸部が設けられる。   In the first embodiment, the mark 5 has a convex shape that protrudes from the bottom surface 8a and the inner peripheral surface 8b of the concave portion 8, but may be a concave shape that is recessed from the bottom surface 8a or the inner peripheral surface 8b of the concave portion 8. In this case, the convex part 22 of the fixed mold 11 is provided with a mark forming convex part.

（実施の形態２）
実施の形態２においては、固定側金型１１の凸型部２２の表面の面粗度が各キャビティ２１ごとに異なっている。 (Embodiment 2)
In the second embodiment, the surface roughness of the surface of the convex portion 22 of the fixed mold 11 is different for each cavity 21.

これによると、半導体パッケージ７を製造した際、半導体パッケージ７の凹部８の底面８ａと内周面８ｂとの面粗度がキャビティ２１ごとに異なるため、半導体パッケージ７を区分けすることができる。これより、例えば、リードフレーム３内における半導体パッケージ７の列区分を明確にすることや、或いは、半導体チップ２の＋電極又は−電極の方向を明確にすること、或いは、射出成形用金型２０を増面した場合、どの金型で成形されたものかを明確にすることができる。   According to this, when the semiconductor package 7 is manufactured, the surface roughness of the bottom surface 8a and the inner peripheral surface 8b of the recess 8 of the semiconductor package 7 is different for each cavity 21, so that the semiconductor package 7 can be divided. Accordingly, for example, the column division of the semiconductor package 7 in the lead frame 3 is clarified, the direction of the + electrode or the − electrode of the semiconductor chip 2 is clarified, or the injection mold 20 When the surface area is increased, it is possible to clarify which mold is used for molding.

（実施の形態３）
実施の形態３においては、図７に示すように、固定側金型１１に、溶融樹脂をノズルからゲート２３まで移送するためのスプルー１４が形成されている。 (Embodiment 3)
In the third embodiment, as shown in FIG. 7, a sprue 14 for transferring the molten resin from the nozzle to the gate 23 is formed in the fixed mold 11.

半導体パッケージにマークを設けることにより、複数個のキャビティを有する射出成形金型で半導体パッケージを製造した際、半導体パッケージの列区分を明確にすることや、半導体チップの＋電極又は−電極の方向を明確にすることや、金型を増面した場合、どの金型で成形されたものかを明確にすることができる。また、半導体パッケージの樹脂部のゲート周辺部の凹部内にマークを設けることで、半導体パッケージの表面形状を損なわずにマークを設けることが可能であり、マークに擦れや傷などが付く恐れがなく、ＳＭＤタイプのＬＥＤパッケージ等に最適である。   When a semiconductor package is manufactured by an injection mold having a plurality of cavities by providing a mark on the semiconductor package, it is possible to clarify the column division of the semiconductor package and to specify the + electrode or − electrode direction of the semiconductor chip. When it is clarified or when the surface of the mold is increased, it can be clarified which mold is formed. In addition, by providing a mark in the recess in the peripheral portion of the gate of the resin part of the semiconductor package, it is possible to provide the mark without damaging the surface shape of the semiconductor package, and there is no risk of rubbing or scratching the mark. It is most suitable for SMD type LED packages.

本発明の実施の形態１における半導体パッケージの縦断面図1 is a longitudinal sectional view of a semiconductor package according to a first embodiment of the present invention. 図１におけるＸ−Ｘ矢視図XX view in FIG. 同、半導体パッケージのゲート周辺部の凹部の拡大縦断面図Same as above, enlarged vertical sectional view of the recess around the gate of the semiconductor package 同、半導体パッケージを製造するための射出成形用金型の縦断面図Same as above, vertical cross-sectional view of injection mold for manufacturing semiconductor packages 同、半導体パッケージを用いた半導体装置の縦断面図Same as above, a longitudinal sectional view of a semiconductor device using a semiconductor package 同、マークの位置と個数とが異なる複数種類の半導体パッケージの図Diagram of multiple types of semiconductor packages with different mark positions and numbers 本発明の実施の形態３における半導体パッケージを製造するための射出成形用金型の縦断面図Vertical sectional view of an injection mold for manufacturing a semiconductor package in Embodiment 3 of the present invention 従来のマーキング方法を説明するための、半導体チップを樹脂封止するモールド工程を示す断面図Sectional drawing which shows the mold process which resin-seals a semiconductor chip for demonstrating the conventional marking method 図８に示す凸型のマーク型板（印板）を拡大した斜視図FIG. 8 is an enlarged perspective view of the convex mark template (print plate) shown in FIG. 従来の半導体パッケージのリードフレームを樹脂部のゲート側に屈曲した縦断面図Longitudinal sectional view of a conventional semiconductor package lead frame bent to the gate side of the resin part

符号の説明Explanation of symbols

１ ゲート
３ リードフレーム
４ 樹脂部
５ マーク
７ 半導体パッケージ
８ ゲート周辺部の凹部
８ａ 底面
８ｂ 内周面
１０ 可動側金型
１１ 固定側金型
２０ 射出成形用金型
２１ キャビティ
２２ 凸部
２３ ゲート
２４ マーク形成用の凹部
ｈ 高さ
Ｄ 深さ DESCRIPTION OF SYMBOLS 1 Gate 3 Lead frame 4 Resin part 5 Mark 7 Semiconductor package 8 Recessed part of gate peripheral part 8a Bottom face 8b Inner peripheral face 10 Movable mold 11 Fixed mold 20 Injection mold 21 Cavity 22 Protruding part 23 Gate 24 Mark Recesses for forming h Height D Depth

Claims (6)

リードフレームに樹脂モールドを行って樹脂部を形成し、樹脂部のゲート周辺部に凹部を有する半導体パッケージであって、
凹部内に、凸状又は凹状のマークを設けたことを特徴とする半導体パッケージ。 A resin package is formed on a lead frame to form a resin portion, and a semiconductor package having a recess in the periphery of the gate of the resin portion,
A semiconductor package characterized in that a convex or concave mark is provided in the recess. 凹部の底面からマークの端部までの高さが凹部の深さよりも低いことを特徴とする請求項１記載の半導体パッケージ。 2. The semiconductor package according to claim 1, wherein the height from the bottom surface of the recess to the end of the mark is lower than the depth of the recess. マークは凹部の内周面に設けられていることを特徴とする請求項１又は請求項２記載の半導体パッケージ。 3. The semiconductor package according to claim 1, wherein the mark is provided on the inner peripheral surface of the recess. 前記請求項１から請求項３のいずれか１項に記載の半導体パッケージを製造するための射出成形用金型であって、
キャビティを有する固定側金型と可動側金型とが備えられ、
固定側金型はキャビティ内に突出する凸型部を有し、
凸型部に、溶融樹脂をキャビティに注入するゲートと、マーク形成用凹部又は凸部が設けられていることを特徴とする射出成形用金型。 An injection mold for manufacturing the semiconductor package according to any one of claims 1 to 3,
A fixed mold having a cavity and a movable mold are provided,
The fixed side mold has a convex mold part protruding into the cavity,
An injection mold, wherein a convex mold portion is provided with a gate for injecting molten resin into a cavity and a mark forming concave portion or convex portion. キャビティは複数あり、
凸型部の表面の面粗度がキャビティごとに異なっていることを特徴とする請求項４記載の射出成形用金型。 There are multiple cavities,
The mold for injection molding according to claim 4, wherein the surface roughness of the surface of the convex mold part is different for each cavity. 前記請求項１から請求項３のいずれか１項に記載の半導体パッケージを前記請求項４又は請求項５の射出成形用金型を用いて製造する半導体パッケージの製造方法であって、
リードフレームをキャビティにセットして型締めし、
溶融樹脂をゲートからキャビティに注入してリードフレームを樹脂封止することによって、樹脂部のゲート周辺部に凹部を形成するとともに凹部内にマークを形成することを特徴とする半導体パッケージの製造方法。 A method for manufacturing a semiconductor package, wherein the semiconductor package according to any one of claims 1 to 3 is manufactured using the injection mold according to claim 4 or 5.
Set the lead frame in the cavity and clamp it,
A method of manufacturing a semiconductor package, wherein a molten resin is injected from a gate into a cavity and a lead frame is sealed with a resin, thereby forming a recess in the periphery of the gate of the resin portion and forming a mark in the recess.
JP2007090008A 2007-03-30 2007-03-30 Semiconductor package, injection molding metal mold, and semiconductor package manufacturing method Withdrawn JP2008251758A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007090008A JP2008251758A (en) 2007-03-30 2007-03-30 Semiconductor package, injection molding metal mold, and semiconductor package manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007090008A JP2008251758A (en) 2007-03-30 2007-03-30 Semiconductor package, injection molding metal mold, and semiconductor package manufacturing method

Publications (1)

Publication Number Publication Date
JP2008251758A true JP2008251758A (en) 2008-10-16

Family

ID=39976371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007090008A Withdrawn JP2008251758A (en) 2007-03-30 2007-03-30 Semiconductor package, injection molding metal mold, and semiconductor package manufacturing method

Country Status (1)

Country Link
JP (1) JP2008251758A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020011716A1 (en) * 2018-07-11 2020-01-16 Osram Opto Semiconductors Gmbh Electronic semiconductor component having a marking and method for producing an electronic semiconductor component having a marking

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020011716A1 (en) * 2018-07-11 2020-01-16 Osram Opto Semiconductors Gmbh Electronic semiconductor component having a marking and method for producing an electronic semiconductor component having a marking
US11367691B2 (en) 2018-07-11 2022-06-21 Osram Oled Gmbh Electronic semiconductor component and method for producing an electronic semiconductor component

Similar Documents

Publication Publication Date Title
CN101540289A (en) Semiconductor integrated circuit package and method for packaging semiconductor integrated circuit
JP2008004570A (en) Process and apparatus for manufacturing resin sealed semiconductor device, and resin sealed semiconductor device
JP6321482B2 (en) Semiconductor manufacturing equipment
CN108162300B (en) Resin sealing mold, primary molding mold, secondary molding mold, and method for producing resin molded article
JP2008251758A (en) Semiconductor package, injection molding metal mold, and semiconductor package manufacturing method
JP3125295U (en) Light emitting diode casing mold structure
JP6034078B2 (en) Premold lead frame manufacturing method and semiconductor device manufacturing method
JP5674346B2 (en) Semiconductor device manufacturing method, semiconductor device, semiconductor device storage method, and semiconductor manufacturing apparatus
JP2014203889A (en) Package for semiconductor device and semiconductor device
WO2016051595A1 (en) Lead frame and method for manufacturing semiconductor device
JP2006210788A (en) Flexible printed wiring board and its manufacturing method
JP5684632B2 (en) Manufacturing method of LED package substrate
JP4849953B2 (en) Resin mold
JP4579275B2 (en) Resin mold
JP5684631B2 (en) LED package substrate
KR101562773B1 (en) Side view package and die set and method for forming its body
JP2011192683A (en) Package for semiconductor device and semiconductor device, and method of manufacturing the same
JP2013030561A (en) Lead frame, molding die, semiconductor device, and package
JP2006253344A (en) Led lead frame, injection molding mold used for insert moulding process
JP5515110B2 (en) Mold
JP2009158978A5 (en)
KR200232983Y1 (en) Semiconductor package
JP5449867B2 (en) Resin molded product and method for producing resin molded product
JP2008093916A (en) Method for manufacturing semiconductor device
CN111554654A (en) Semiconductor integrated transistor packaging structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100617

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111116