JP2008250992A

JP2008250992A - 音データ処理装置

Info

Publication number: JP2008250992A
Application number: JP2008039824A
Authority: JP
Inventors: Kenichi Okubo; 健一大久保; Kenichi Kojima; 健一小島
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2007-03-07
Filing date: 2008-02-21
Publication date: 2008-10-16
Also published as: US20160055853A9; US8694138B2; CN101261574A; US20080216635A1; US20140214434A1

Abstract

【課題】音データ処理装置に搭載されるメモリのメモリ容量を低減する。
【解決手段】
装置内の所定の処理を制御する中央処理部２０と、書き換え可能のＲＡＭ２６と、音データをデコード処理するデコーダ２２と、外部メモリ１０２を装着するためのインターフェース部２４とを備え、インターフェース部２４に装着された外部メモリ１０２からドライバを読み出してＲＡＭ２６に格納し、そのドライバにより外部メモリ１０２から音データを読み出して処理する。
【選択図】図１

Description

本発明は、外部メモリに格納された音データを読み込んで処理する音データ処理装置に関する。

近年、フラッシュメモリ等の外部メモリを接続することによって、外部メモリに格納されている音データを読み込んでデコード処理等を施す音データ処理装置が広く用いられている。

図３に背景技術となる音データ処理装置１００の構成を示す。音データ処理装置１００は、中央処理部（ＣＰＵ）１０、デコーダ１２、インターフェース部（ＩＦ部）１４及びＮＯＲ型フラッシュメモリ１６を含んで構成される。ＩＦ部１４にフラッシュメモリ等のＮＡＮＤ型外部メモリ１０２を接続することによって、外部メモリ１０２がＣＰＵ１０において認識される。

ＣＰＵ１０は、フラッシュメモリ１６に格納されている外部メモリ１０２へのアクセス用ドライバを読み出し、そのドライバを用いて外部メモリ１０２へアクセスする。すなわち、ユーザからの指示等に基づいて、ＩＦ部１４を介して外部メモリ１０２内に予め格納されている音データを読み出し、所定のタイミングでデコーダ１２へ転送する。デコーダ１２は、ＣＰＵ１０から転送されてきた音データを所定のフォーマットに準じてデコードしてオーディオ出力として出力する。

また、特許文献１には、複数の音声コーデックに対応するマルチコーデック対応のオーディオシステムを提供する技術が開示されている。これは、ＣＰＵにより、デジタル信号処理部（ＤＳＰ）内蔵のＲＡＭに記憶されている音声コーデックプログラムが、デジタル信号処理部によりデコードする音楽情報に対応するものであるか否かを判定し、対応するか否かによって処理を変更するものである。
特開２００１−２０２０９４号公報

ところで、近年、様々なタイプのＮＡＮＤ型の外部メモリ１０２が開発されている。様々な外部メモリ１０２に対応させるためには、それぞれのタイプの外部メモリ１０２に対応する数多くのドライバをフラッシュメモリ１６に予め格納しておく必要がある。そのため、外部メモリ１０２のタイプが増える毎に、フラッシュメモリ１６のメモリ容量を大きくしていかなければならない。

本発明は、書き換え可能の第１のメモリと、音データをデコード処理するデコーダと、音データ及びドライバが格納された第２のメモリと接続されるインターフェース部と、前記インターフェース部に接続された前記第２のメモリからドライバを読み出して前記第１のメモリに格納するために実行されるブートプログラムを格納する読み取り専用の第３のメモリと、前記第１のメモリ、前記第３のメモリ、前記デコーダ及び前記インターフェース部の処理を制御する中央処理部と、を備え、前記中央処理部は、前記インターフェース部に接続された外部メモリから前記ブートプログラムに基づいてドライバを読み出して前記第１のメモリに格納し、前記第１のメモリに格納された前記ドライバを用いて前記インターフェース部に接続された前記第２のメモリから音データを読み出し、読み出された前
記音データを前記デコーダへ転送するように制御することを特徴とする音データ処理装置である。

具体的には、前記第２のメモリには、音データの再生処理を行うための拡張プログラムが格納され、前記第３のメモリには、音データの再生処理を行うための基本プログラムが格納されることが好適である。また、前記第１のメモリはＳＲＡＭであり、前記第３のメモリはマスクＲＯＭであることが好適である。

本発明によれば、メモリ容量の大きなメモリを音データ処理装置に設けておく必要がなく、音データ処理装置の規模の増大を防ぐことができる。

［装置構成］
本発明の実施の形態における音データ処理装置２００は、図１に示すように、中央処理部（ＣＰＵ）２０、デコーダ２２、インターフェース部（ＩＦ部）２４、揮発性メモリ（ＲＡＭ）２６及び不揮発性メモリ（ＲＯＭ）２８を含んで構成される。

ＣＰＵ２０、デコーダ２２、ＩＦ部２４、ＲＡＭ２６及びＲＯＭ２８は、バスを介して、互いにデータの送受信が可能となるように接続される。音データ処理装置２００は、ＩＦ部２４を介して外部メモリ１０２に接続される。外部メモリ１０２は、フラッシュメモリ等のメモリチップやメモリカードとすることができる。

ＣＰＵ２０は、音データ処理装置２００を含む電子機器を統合的に制御する半導体素子である。音データ処理装置２００を搭載する電子機器としては、例えば、無線通信手段を有する携帯電話や、携帯型音楽再生装置、データ管理を行うためのＰＤＡ等を挙げることができる。ＣＰＵ２０は、例えば、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）とすることができる。ＣＰＵ２０は、ＲＯＭ２８に格納されているブートプログラムやライブラリにアクセスすることによって電子機器を制御する。例えば、音データ処理装置２００が携帯電話である場合、ＣＰＵ２０は、バスに接続されている操作部（図示しない）からユーザのキー入力を受け付け、そのキー入力に応じて音声信号や電子メールを無線送受信する処理の制御を行う。

なお、本実施の形態では外部メモリ１０２に格納されている音データを読み出して処理する音データ処理に特徴を有するが、その制御については後述する。

デコーダ２２は、所定のフォーマットで符号化処理や圧縮処理された音データをバスから取り込み、音データをそのフォーマットに準じて伸張処理や復号化処理する。音データの符号化方式には、例えば、ＷＭＡ，ＡＭＲ，ＤｉｖＸ，Ｇ．７２３，ＭＰ３が挙げられる。

ＩＦ部２４は、外部メモリ１０２を装着するためのアダプタ部、外部メモリ１０２の外部端子に電気的に接続されるコネクタ部、外部メモリ１０２とのデータの読み出し及びデータの書き込みを行うデータ処理部を含んで構成される。

ＩＦ部２４のアダプタ部は、外部メモリ１０２の外形に合わせられた挿入スペースを有するように構成される。ＩＦ部２４のコネクタ部は、外部メモリ１０２がアダプタ部に装着された場合に、外部メモリ１０２に設けられた電極と接触することによって、外部メモリ１０２の内部電気回路とＩＦ部２４のデータ処理部とを電気的に接続する。

外部メモリ１０２は、音データ処理装置２００が外部メモリ１０２にアクセスするために必要なプリミティブドライバや、音データ処理装置２００が音楽データ再生等の処理するために必要な拡張プログラムを格納する。外部メモリ１０２がメモリカードである場合、例えば、ＩＦ部２４のデータ処理部はＰＣカードＡＴＡ規格インターフェースに準拠するレジスタを介して、制御プログラム又は制御ロジック回路がＣＰＵ２０からのデータ読み出し等の命令を解釈し、アダプタ部に装着された外部メモリ１０２のタイプに応じたコマンドに変換する。コマンドは、外部メモリ１０２の内部電気回路に送られ、外部メモリ１０２に格納されているデータ（音データ）が読み出される。

なお、音データ処理装置２００は、外部メモリ１０２に格納される拡張プログラムと、ＲＯＭ２８に格納された後述する基本プログラムを用いて音楽データ再生等の処理を行う。外部メモリ１０２は書き換え可能なメモリであるため、開発者はプログラムの更新やバグの修正のために拡張プログラムを書き換えることができる。つまり、外部メモリ１０２に格納される拡張プログラムは、書き換えの可能性があるプログラムとすることが好適である。

ＲＡＭ２６は、揮発性の半導体メモリである。ＲＡＭ２６としては、ＳＲＡＭを用いることができる。外部メモリ１０２から読み出されたプリミティブドライバ及び拡張プログラムはＲＡＭ２６に展開され、ＣＰＵ２０によってそれぞれのプログラムに応じた処理を行う。

ＲＯＭ２８は、不揮発性の半導体メモリである。ＲＯＭ２８には、外部メモリ１０２へのアクセスを開始する際に一連の処理を自動的に行うためのブートプログラム、外部メモリ１０２のドライバにおいて利用されるライブラリ及び、音データ処理装置２００を動作させるために必要な基本プログラムが格納されている。

なお、ＲＯＭ２８に格納されるライブラリは、複数のタイプの外部メモリ１０２のそれぞれに対する各ドライバにおいて共通に参照されるライブラリのみである。すなわち、各ドライバにおいて固有に参照されるライブラリはＲＯＭ２８には格納されない。また、ＲＯＭ２８に格納される基本プログラムは書き換えの可能性がないプログラムとすることが好適である。これにより、ＲＯＭ２８のメモリ容量を不用意に増加させることを防いでいる。

［制御方法］
次に、図２に示すフローチャートを参照して、本実施の形態における音データ処理装置２００における制御について説明する。

ステップＳ１０では、外部メモリ１０２がＣＰＵ２０に認識される。ＩＦ部２４に外部メモリ１０２が装着されると、ＩＦ部２４を介してＣＰＵ２０と外部メモリ１０２とが電気的に接続される。ＣＰＵ２０からＩＦ部２４へと外部メモリ１０２が装着されたことを検出するための信号を常時出力しておくことによって、ＩＦ部２４と外部メモリ１０２とが電気的に接続されたことを認識することができる。

ステップＳ１２では、ブートプログラムに則って外部メモリ１０２からプリミティブドライバが読み出される。ステップＳ１０においてＣＰＵ２０において外部メモリ１０２が認識されると、ＣＰＵ２０は、ＲＯＭ２８に予め格納されているＩＰＬ（Ｉｎｉｔｉａｌ
ＰｒｏｇｒａｍＬｏａｄｅｒ）というプログラムを読み出す。ＩＰＬを実行することによって、ＣＰＵ２０は、ＲＯＭ２８のＭＢＲ（ＭａｓｔｅｒＢｏｏｔＲｅｃｏｒｄ）という領域のブートセクタと呼ばれる領域に記録されたブートプログラムを呼び出す。

ブートプログラムは外部メモリ１０２に格納されているプリミティブドライバを読み込むためのプログラムである。プリミティブドライバは、種々の外部メモリ１０２のタイプにおいて共通のメモリ空間に格納されている。ＣＰＵ２０は、ブートプログラムに則って、外部メモリ１０２のその所定のメモリ空間にアクセスし、格納されているプリミティブドライバを読み出してＲＡＭ２６に格納する。

また、プリミティブドライバに特有のライブラリ等の情報があれば、それらも外部メモリ１０２に予め格納しておき、プリミティブドライバと共に読み出してＲＡＭ２６に格納することが好ましい。

ステップＳ１４では、外部メモリ１０２から拡張プログラムを読み出してＲＡＭ２６に展開し、ＲＯＭ２８に格納された基本プロプログラムとＲＡＭ２６に展開された拡張プログラムとに基づいて、音データの再生処理命令が受け付けられる。ＣＰＵ２０は、操作部等のユーザインターフェース（図示しない）から音データ再生処理命令と読み出し対象となる音データを特定する特定情報を受け付ける。特定情報は、例えば、音データに固有に付けられたファイル名等である。また、ＩＦ部２４に装着された外部メモリ１０２から予め読み出された音データのファイル名リストをユーザインターフェースの表示部（図示しない）に表示し、そのリストから再生の対象となる音データのファイル名をユーザに選択させてもよい。

ステップＳ１６では、読み出されたプリミティブドライバに則って外部メモリ１０２へアクセスし、音データの再生処理が行われる。ステップＳ１２においてＲＡＭ２６に格納されたプリミティブドライバを用いて、各音データが格納されたメモリ領域を示す情報が登録されたヘッダ領域にアクセスし、ステップＳ１４で入力された特定情報で特定される音データが格納されたメモリ領域の開始アドレス及び終了アドレスを調査する。そして、開始アドレスから終了アドレスまでデータを順次読み出し、デコーダ１２へ送信する。デコーダ１２は、音データを受けると、音データのフォーマットに則ってデータをデコードしてオーディオ信号に変換して出力する。

なお、プリミティブドライバがライブラリを参照する必要がある場合には、ＲＡＭ２６又はＲＯＭ２８に格納されているライブラリを参照しつつ処理を行うことが好適である。すなわち、複数のドライバにおいて共通に参照されるライブラリは予めＲＯＭ２８に格納されているので、そのライブラリを参照することができる。また、プリミティブドライバの特有のライブラリは、ステップＳ１２において外部メモリ１０２から読み出されてＲＡＭ２６に格納されているので、そのライブラリを参照することができる。

以上のように、本実施の形態では、外部メモリ１０２に格納されているプリミティブドライバを読み出して内蔵メモリに格納し、そのプリミティブドライバに基づいて外部メモリ１０２へアクセスすることによって、数多くのドライバを予め音データ処理装置２００に格納しておく必要がなくなる。これによって、内蔵メモリのメモリ容量を従来よりも低減することができる。

また、本実施の形態では、ＲＯＭ２８にはブートプログラム、ライブラリ、及び、基本プログラムを格納し、外部メモリ１０２にはプリミティブドライバ及び拡張プログラムを格納する構成とした。プログラムの一部をライブラリ化してがＲＯＭ２８に格納することによって、外部メモリ１０２に格納するプログラムを小さくすることができる。このため、外部メモリ１０２に格納されたプログラムが展開されるＲＡＭ２６の記録容量を小さくして、回路規模を小さくすることができる。ＲＯＭ２８をマスクＲＯＭで構成し、ＲＡＭ２６をＳＲＡＭで構成する場合、ＳＲＡＭに比べマスクＲＯＭの方が回路規模を小さく構成することができることから、すべてのプログラムを外部メモリ１０２に格納する場合に
比べて、音データ処理装置２００の回路規模を小さくすることができる。書き換えの可能性があるプログラムを外部メモリ１０２に格納しているため、プログラムの更新やバグの修正のためにプログラムを書き換えることができる。

本発明の実施の形態における音データ処理装置の構成を示すブロック図である。本発明の実施の形態における音データ処理装置の処理方法を示すフローチャートである。背景技術における音データ処理装置の構成を示すブロック図である。

符号の説明

１０ＣＰＵ、１２デコーダ、１４ＩＦ部、２０ＣＰＵ、２２デコーダ、２４
ＩＦ部、２６ＲＡＭ、２８ＲＯＭ、１００，２００音データ処理装置、１０２外メモリ。

Claims

書き換え可能の第１のメモリと、
音データをデコード処理するデコーダと、
音データ及びドライバが格納された第２のメモリと接続されるインターフェース部と、
前記インターフェース部に接続された前記第２のメモリからドライバを読み出して前記第１のメモリに格納するために実行されるブートプログラムを格納する読み取り専用の第３のメモリと、
前記第１のメモリ、前記第３のメモリ、前記デコーダ及び前記インターフェース部の処理を制御する中央処理部と、を備え、
前記中央処理部は、
前記インターフェース部に接続された外部メモリから前記ブートプログラムに基づいてドライバを読み出して前記第１のメモリに格納し、
前記第１のメモリに格納された前記ドライバを用いて前記インターフェース部に接続された前記第２のメモリから音データを読み出し、
読み出された前記音データを前記デコーダへ転送するように制御することを特徴とする音データ処理装置。
請求項１に記載の音データ処理装置であって、
前記第２のメモリには、音データの再生処理を行うための拡張プログラムが格納され、
前記第３のメモリには、音データの再生処理を行うための基本プログラムが格納されることを特徴とする音データ処理装置。
請求項１又は２に記載の音データ処理装置であって、
前記第１のメモリはＳＲＡＭであり、
前記第３のメモリはマスクＲＯＭであることを特徴とする音データ処理装置。