JP2008243991A - 磁気抵抗効果素子 - Google Patents

磁気抵抗効果素子 Download PDF

Info

Publication number
JP2008243991A
JP2008243991A JP2007079965A JP2007079965A JP2008243991A JP 2008243991 A JP2008243991 A JP 2008243991A JP 2007079965 A JP2007079965 A JP 2007079965A JP 2007079965 A JP2007079965 A JP 2007079965A JP 2008243991 A JP2008243991 A JP 2008243991A
Authority
JP
Japan
Prior art keywords
layer
area
magnetization
ferromagnetic layer
magnetoresistive effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007079965A
Other languages
English (en)
Inventor
Hideyuki Sugiyama
英行 杉山
Yoshiaki Saito
好昭 斉藤
Tomoaki Iguchi
智明 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007079965A priority Critical patent/JP2008243991A/ja
Publication of JP2008243991A publication Critical patent/JP2008243991A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】スピン注入書き込みによるトンネルバリア層の破壊を防止する。
【解決手段】本発明の例に係る磁気抵抗効果素子は、磁化方向が第１方向に固着される第１強磁性層１１と、磁化方向が第１方向となる第１エリアＡ及び磁化方向が第１方向とは逆向きの第２方向となる第２エリアＢを有する第２強磁性層１２と、第１及び第２強磁性層１１，１２の間に配置されるトンネルバリア層１３とを備え、書き込みは、第１及び第２エリアＡ，Ｂの間にスピン注入電流を流すことにより、第１及び第２エリアＡ，Ｂの境界に生じる磁壁Ｗを、少なくとも第２強磁性層１２のうち第１強磁性層１１に対向する対向エリアＣを跨ぐ範囲で移動させて行う。
【選択図】図４

Description

本発明は、磁気抵抗効果素子(magnetoresistance device)に関する。
磁気抵抗効果素子は、磁気ヘッド、磁気センサなどのデバイスに利用される。また、強磁性トンネル接合（MTJ: magnetic tunnel junction）が提案されてからは、磁気抵抗効果素子をメモリセルとする磁気ランダムアクセスメモリ(MRAM: magnetic random access memory)の開発が盛んである。
強磁性トンネル接合を有する磁気抵抗効果素子の基本構造は、２つの強磁性層とこれらの間に配置されるトンネルバリア層とから構成されるスタック構造である。但し、磁気抵抗効果素子のバリエーションは、強磁性トンネル接合の構造や数によって様々である。
磁気抵抗効果素子をメモリセルとする磁気ランダムアクセスメモリは、不揮発でありながら、書き込み／読み出し時間が10ナノ秒以下と短く、しかも、書き換え回数の上限が1015以上という特徴を有する。
磁気ランダムアクセスメモリの書き込み（磁化反転）方法については、スピン偏極された電子によるスピントルクを利用するスピン注入法が有力である。
この方法の最大の特徴は、磁化反転が臨界電流密度を超えたときに起こることから、磁気抵抗効果素子のサイズの縮小に応じて磁化反転に必要な書き込み電流の値を小さくすることができる、というスケーラビリティにある。
しかし、磁気ランダムアクセスメモリを実用化するためには、書き込み時におけるトンネルバリア層の破壊などの問題を防ぐために、臨界電流密度を5×105A/cm2以下の値にしなければならない。
臨界電流密度を下げる工夫の一つとしては、デュアルピン構造が知られているが、この構造を採用した場合には、磁気抵抗効果素子の構造が複雑になるため、製造コストの増加の原因となる。
また、磁気抵抗効果素子のサイズのばらつきによる書き込み不具合に対しては、強磁性層のエッジ（側面）に強磁性トンネル接合を形成する技術（以下、エッジMTJ技術）が知られている（例えば、特許文献１を参照）。
この技術によれば、磁気抵抗効果素子（強磁性トンネル接合）のサイズは、強磁性層の厚さで規定されるため、フォトリソグラフィによる強磁性層のパターンの平面的なばらつきに大きな影響を受けることがない。
しかし、エッジMTJ技術は、臨界電流密度そのものを低減するものではないため、臨界電流密度を5×105A/cm2以下の値にする、という課題の解決にはならない。
このように、磁気ランダムアクセスメモリにとってスピン注入法は非常に有効な技術であるが、磁気抵抗効果素子の構造の簡略化、臨界電流密度の低減などの問題が解決されていないため、実用化には至っていない。
ところで、複数の磁壁（磁区構造）を有する基板に対して垂直方向に長い強磁性層にスピン注入電流を流し、複数の磁壁を同時にシフトさせるレーストラックメモリ(magnetic race-track memory)が知られている（例えば、特許文献２を参照）。
このメモリは、読み出しに磁気抵抗効果を利用する。スピン注入電流は、データ（磁壁）のシフトにのみ使用し、書き込みは、ハードディスクのように、基板に対して垂直方向に長い強磁性層とは別個に設けられた磁界発生用電流配線により行う。
レーストラックメモリは、磁界発生用電流配線に流す書き込み電流が大きくなり、また、磁壁のシフトのためのスピン注入電流が大きくなるため、駆動回路が大きい。
また、ランダムアクセスができず、さらに、書き込み／読み出し動作とデータのシフト動作とを同時に行うことができないため、書き込み／読み出し時間が長くなり、高速動作には向いていない。
特開2006-148039号公報 米国特許第6,834,005号明細書
本発明の例では、書き込みにスピン注入法を採用してもトンネルバリア層が破壊されない磁気抵抗効果素子の構造を提案する。
本発明の例に係る磁気抵抗効果素子は、磁化方向が第１方向に固着される第１強磁性層と、磁化方向が第１方向となる第１エリア及び磁化方向が第１方向とは逆向きの第２方向となる第２エリアを有する第２強磁性層と、第１及び第２強磁性層の間に配置されるトンネルバリア層とを備え、第１及び第２エリアの間にスピン注入電流を流すことにより、第１及び第２エリアの境界に生じる磁壁を、少なくとも第２強磁性層のうち第１強磁性層に対向する対向エリアを跨ぐ範囲で移動させる。
本発明の例に係る磁気抵抗効果素子は、磁化方向が第１方向に固着される第１強磁性層と、磁化方向が第１方向となる第１エリア及び磁化方向が第１方向とは逆向きの第２方向となる第２エリアを有する第２強磁性層と、第１強磁性層の側面及び第２強磁性層の間に配置されるトンネルバリア層とを備え、第１及び第２エリアの間にスピン注入電流を流すことにより、第１及び第２エリアの境界に生じる磁壁を、少なくとも第２強磁性層のうち第１強磁性層の側面に対向する対向エリアを跨ぐ範囲で移動させる。
本発明の例に係る磁気抵抗効果素子は、磁化方向が第１方向に固着される第１強磁性層と、磁化方向が第１方向とは逆向きの第２方向となる第１磁区及び磁化方向が第１又は第２方向となる第２磁区を有する第２強磁性層と、第１強磁性層及び第２強磁性層の第２磁区の間に配置されるトンネルバリア層とを備え、第２磁区は、第１磁区よりも薄く、第１及び第２強磁性層の間にスピン注入電流を流すことにより、少なくとも第２磁区のうち第１強磁性層に対向するエリアの磁化を反転させる。
本発明の例に係る磁気抵抗効果素子は、磁化方向が第１方向に固着される第１強磁性層と、磁化方向が第１方向とは逆向きの第２方向となる第１磁区及び磁化方向が第１又は第２方向となる第２磁区を有する第２強磁性層と、第１強磁性層の側面及び第２強磁性層の第２磁区の間に配置されるトンネルバリア層とを備え、第２磁区は、第１磁区よりも薄く、第１及び第２強磁性層の間にスピン注入電流を流すことにより、少なくとも第２磁区のうち第１強磁性層の側面に対向するエリアの磁化を反転させる。
本発明の例によれば、書き込みにスピン注入法を採用してもトンネルバリア層が破壊されない。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例に係る磁気抵抗効果素子は、磁化方向が第１方向に固着される第１強磁性層（ピンド層）と、磁化方向が第１方向となる第１エリア及び磁化方向が第１方向とは逆向きの第２方向となる第２エリアを有する第２強磁性層（フリー層）と、ピンド層とフリー層の間に配置されるトンネルバリア層とを備える。
このように、本発明の例に係る磁気抵抗効果素子の基本構造は、単純な３層構造である。
ここで、第１エリアと第２エリアとの境界を磁壁と定義する。
そして、本発明の例では、書き込みは、スピン注入電流を第１エリアと第２エリアとの間に流し、第２強磁性層内の磁壁を移動させることにより行う。
磁壁の移動は、少なくとも第２強磁性層のうち第１強磁性層に対向する対向エリアを跨ぐ範囲で往復して行われる。
具体的には、スピン注入電流を第１エリアから第２エリアに向かって流すと、第２方向にスピン偏極された電子が第１エリア内の電子にスピントルクを与えるため、磁壁が第２エリアを広げる方向に移動する。そして、対向エリアが第２エリア内に含まれると、磁気抵抗効果素子はアンチパラレル状態になる。
また、スピン注入電流を第２エリアから第１エリアに向かって流すと、第１方向にスピン偏極された電子が第２エリア内の電子にスピントルクを与えるため、磁壁が第１エリアを広げる方向に移動する。そして、対向エリアが第１エリア内に含まれると、磁気抵抗効果素子はパラレル状態になる。
磁壁の移動範囲は、第２強磁性層の厚さを部分的に変えることにより正確に規定できる。
ここで、磁壁を移動させるために必要なスピン注入電流の最小値を臨界電流と定義する。臨界電流は、フリー層としての第２強磁性層の臨界電流密度と第２強磁性層内の対向エリアの断面積の積となる。
例えば、第２強磁性層内の対向エリアを第２強磁性層内のその他のエリアよりも薄くすれば、臨界電流以上のスピン注入電流を第１エリアと第２エリアとの間に流すことにより、磁壁は、対向エリアの一端から他端まで移動する。
但し、スピン注入電流は、対向エリア以外のエリアの磁化が反転しない最大値以下であることが好ましい。
即ち、スピン注入電流の値を一定とすると、対向エリア内での電流密度は、対向エリア以外での電流密度よりも高くなる。
このため、対向エリア内での電流密度が臨界電流密度以上となり、対向エリア以外での電流密度が臨界電流密度未満となるように、第２強磁性層の厚さを設定すれば、磁壁を対向エリアの一端から他端まで移動させることができる。
また、本発明の例とエッジMTJ技術とを組み合わせれば、磁壁の移動範囲をセルフアラインで規定できる。つまり、第１強磁性層の側面が露出している状態で成膜を行うと、平坦部に比べて側面の法線方向の膜厚は薄くなる。
また、磁壁の移動範囲は、第２強磁性層内の第１エリアの一部の磁化方向を第１方向に固着し、第２強磁性層内の第２エリアの一部の磁化方向を第２方向に固着することによっても規定できる。
また、エッジＭＴＪ構造を用いることにより第２強磁性層の長さを短くすることが出来る。そのため第２強磁性層にスピン注入電流が流れる経路が短くなるため、第２強磁性層の低抵抗化もしくは薄膜化が可能となり、低消費電力で書き込みができる。
この場合、磁化方向の固着は、第２強磁性層内の対向エリア内では当然に行われない。磁化方向の固着は、例えば、反強磁性層を付与することにより行う。
このような構成によれば、書き込み（磁化反転）に必要なスピン注入電流は、第２強磁性層のみに流せばよく、第１及び第２強磁性層の間のトンネルバリア層にスピン注入電流を流す必要がなくなる。
従って、書き込み時におけるトンネルバリア層の破壊という問題が発生しない。
また、臨界電流の値は、第２強磁性層の厚さに大きな影響を受け、フォトリソグラフィによる第２強磁性層のパターンの平面的なばらつきにほとんど影響を受けない。従って、磁気抵抗効果素子のサイズのばらつきによる書き込み不具合の発生を抑えることができる。
しかも、第２強磁性層内の対向エリアを薄くすればするほど、臨界電流を小さくできるため、低消費電流化を実現できる。
さらに、第２強磁性層内の対向エリアとそれ以外のエリアとの断面積（厚さ）の差を大きくすることにより、臨界電流に関して、大きなマージンを持たせることができる。
このように、本発明の例に係る磁気抵抗効果素子によれば、書き込みにスピン注入法を採用しても、トンネルバリア層が破壊されることがないため、磁気ランダムアクセスメモリの実用化に貢献できる。
２． 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
(1) 第１実施の形態
A. 素子構造
図１は、第１実施の形態に係る磁気抵抗効果素子を示している。
上図は、平面図で、下図は、断面図である。
ピンド層（第１強磁性層）１１の磁化方向は、第１方向に固着される。ピンド層１１の磁化方向の固着は、例えば、反強磁性層により行う。フリー層（第２強磁性層）１２は、磁化方向が第１方向となる第１エリアＡ及び磁化方向が第１方向とは逆向きの第２方向となる第２エリアＢを有する。
トンネルバリア層１３は、ピンド層１１とフリー層１２との間に配置される。また、フリー層１２内の第１エリアＡは、ドライバ／シンカー２１Ａに接続され、フリー層１２内の第２エリアＢは、ドライバ／シンカー２１Ｂに接続される。
このような構造を有する磁気抵抗効果素子において、書き込みは、ドライバ／シンカー２１Ａ，２１Ｂを用いて、第１及び第２エリアＡ，Ｂの間にスピン注入電流を流し、第１及び第２エリアＡ，Ｂの境界に生じる磁壁Ｗを移動させることにより行う。
磁壁Ｗの移動範囲は、少なくともフリー層１２のうちピンド層１１に対向する対向エリアＣを跨ぐ範囲にする。
例えば、フリー層１２について、少なくとも対向エリアＣをその他のエリアよりも薄くすれば、磁壁Ｗを対向エリアＣの一端から他端までの範囲で移動させることができる。但し、スピン注入電流は、対向エリア内の磁化が反転し、かつ、その他のエリアの磁化が反転しない値とする。
また、フリー層１２内の第１エリアＡの一部の磁化方向を第１方向に固着し、第２エリアＢの一部の磁化方向を第２方向に固着することによっても、磁壁Ｗを対向エリアＣの一端から他端までの範囲で移動させることができる。
この場合、磁化方向の固着は、フリー層１２内の対向エリア内では当然に行われない。磁化方向の固着は、例えば、反強磁性層を付与することにより行う。
B. 動作
次に、図１の磁気抵抗効果素子の動作について説明する。
ここでは、磁気抵抗効果素子は、ＴＭＲ(tunnel magneto-resistance)特性を有するものとし、パラレル状態を“０”（低抵抗）とし、アンチパラレル状態を“１”（高抵抗）と仮定する。
図２は、磁気抵抗効果素子の磁化状態をパラレルからアンチパラレルにする書き込み動作を示している。
磁気抵抗効果素子の初期状態は、パラレルであると仮定する。
この書き込み動作（“１”−書き込み）では、スピン注入電流Ｉｓは、フリー層１２内の第１エリアＡから第２エリアＢに向かって流す。この時、電子の流れは、第２エリアＢから第１エリアＡに向かう方向になる。
従って、第２方向にスピン偏極された電子が第１エリアＡ内の電子にスピントルクを与えるため、第１エリアＡ内の磁化方向は、第２エリアＢに接触する部分から順次反転する。
その結果、磁壁Ｗは、第２エリアＢを広げる方向（紙面左方向）に移動する。そして、対向エリアＣが第２エリアＢ内に含まれると、磁気抵抗効果素子は、アンチパラレル状態になる。
図３は、磁気抵抗効果素子の磁化状態をアンチパラレルからパラレルにする書き込み動作を示している。
磁気抵抗効果素子の初期状態は、アンチパラレルであると仮定する。
この書き込み動作（“０”−書き込み）では、スピン注入電流Ｉｓは、フリー層１２内の第２エリアＢから第１エリアＡに向かって流す。この時、電子の流れは、第１エリアＡから第２エリアＢに向かう方向になる。
従って、第１方向にスピン偏極された電子が第２エリアＢ内の電子にスピントルクを与えるため、第２エリアＢ内の磁化方向は、第１エリアＡに接触する部分から順次反転する。
その結果、磁壁Ｗは、第１エリアＡを広げる方向（紙面右方向）に移動する。そして、対向エリアＣが第１エリアＡ内に含まれると、磁気抵抗効果素子は、パラレル状態になる。
図２及び図３において、読み出し動作は、通常どおり、ピンド層１１とフリー層１２との間に読み出し電流を流し、ＴＭＲ効果を利用して、磁気抵抗効果素子の抵抗値を検出することにより行う。
C. まとめ
第１実施の形態によれば、書き込み（磁化反転）に必要なスピン注入電流は、フリー層のみに流せばよく、トンネルバリア層にスピン注入電流を流す必要がない。このため、トンネルバリア層が破壊されるという問題も解消される。
また、臨界電流は、フリー層内の対向エリアの厚さで規定できるため、磁気抵抗効果素子の特性に影響されることがない。
さらに、フリー層内の対向エリアを薄くすればするほど、臨界電流を小さくすることができるため、低電流書き込みを実現できる。
(2) 第２実施の形態
A. 素子構造
図４は、第２実施の形態に係る磁気抵抗効果素子を示している。
半導体基板１０の上部に磁気抵抗効果素子が配置される。
この磁気抵抗効果素子は、エッジMTJ技術が適用されたエッジMTJ素子であり、ピンド層（第１強磁性層）、フリー層（第２強磁性層）、及び、ピンド層とフリー層の間に配置されるトンネルバリア層１３から構成される。
具体的には、ピンド層１１上には、絶縁層１４が配置される。また、ピンド層１１の側面には、トンネルバリア層１３が配置され、トンネルバリア層１３上には、フリー層１２が配置される。
強磁性トンネル接合は、ピンド層１１の側面に形成される。
そして、ピンド層１１の磁化方向は、第１方向に固着される。ピンド層１１の磁化方向の固着は、例えば、反強磁性層により行う。フリー層１２は、磁化方向が第１方向となる第１エリアＡ及び磁化方向が第１方向とは逆向きの第２方向となる第２エリアＢを有する。
フリー層１２内の第１エリアＡは、端子Ｔ１に接続され、フリー層１２内の第２エリアＢは、端子Ｔ２に接続される。また、ピンド層１１は、端子Ｔ３に接続される。
書き込みは、第１及び第２端子Ｔ１，Ｔ２の間、即ち、第１エリアＡ及び第２エリアＢの間にスピン注入電流を流し、第１エリアＡ及び第２エリアＢの境界に生じる磁壁Ｗを、少なくともフリー層１２のうちピンド層１１に対向する対向エリアＣを跨ぐ範囲で移動させることにより行う。
このように、エッジMTJ素子に本発明の例を適用すると、磁壁の移動範囲をセルフアラインで規定できる利点がある。
即ち、図４では、説明を簡略化するため、フリー層１２の厚さを均一に記載しているが、実際は、強磁性材料のカバレージに起因して、ピンド層１１の側面に対向していてピンド層１１の側面の法線方向のフリー層の厚さは、基板に平行な部分の厚さよりも薄くなる。また、ピンド層１１の側面に対向するフリー層の上部及び下部にそれぞれくびれが形成される。
従って、例えば、ピンド層１１の側面上に存在するフリー層の２つのくびれの間で磁壁を往復移動させることができる。
但し、補助的に、フリー層１２内の第１エリアＡの一部の磁化方向を第１方向に固着する反強磁性層、及び、第２エリアＢの一部の磁化方向を第２方向に固着する反強磁性層を付加してもよい。
また、スピン注入電流については、対向エリアＣ内の磁化が反転し、かつ、端子Ｔ１もしくは端子Ｔ２まで磁化が反転しない値とする。
B. 磁区構造
図５は、ピンド層及びフリー層の磁区構造を示している。
ピンド層１１は、１つの磁区を有し、その磁化方向は、第１方向に固着される。また、フリー層１２は、３つの磁区Ｓ１，Ｓ２，Ｓ３を有する。磁区Ｓ１の磁化は、第１方向を向き、磁区Ｓ２の磁化は、第２方向を向く。磁区Ｓ３の磁化は、第１及び第２方向のうちの一方を選択的に向く。
図６は、磁気抵抗効果素子の断面構造の例を示している。
ピンド層１１の磁化方向は、紙面を表から裏に突き抜ける第１方向に固着される。また、フリー層１２内の磁区Ｓ１の磁化は、第１方向を向き、フリー層１２内の磁区Ｓ２の磁化は、紙面を裏から表に突き抜ける第２方向を向く。フリー層１２内の磁区Ｓ３の磁化は、第１及び第２方向のうちの一方を選択的に向く。
磁区Ｓ３の磁化方向がピンド層１１の磁化方向と同じになったとき、磁気抵抗効果素子の磁化状態は、パラレルになる。また、磁区Ｓ３の磁化方向がピンド層１１の磁化方向と逆になったとき、磁気抵抗効果素子の磁化状態は、アンチパラレルになる。
C. 動作
次に、図４の磁気抵抗効果素子の動作について説明する。
ここでは、磁気抵抗効果素子は、ＴＭＲ(tunnel magneto-resistance)特性を有するものとし、パラレル状態を“０”（低抵抗）とし、アンチパラレル状態を“１”（高抵抗）と仮定する。
図４の構造では、フリー層１２内の対向エリアＣが非常に薄く、対向エリアＣの断面積も非常に小さい。このため、非常に小さな臨界電流によって磁壁の移動が可能になる。
図７は、磁気抵抗効果素子の磁化状態をパラレルからアンチパラレルにする書き込み動作を示している。
磁気抵抗効果素子の初期状態は、パラレルであると仮定する。
この書き込み動作（“１”−書き込み）では、スピン注入電流Ｉｓは、フリー層１２内の第１エリアＡから第２エリアＢに向かって流す。この時、電子の流れは、第２エリアＢから第１エリアＡに向かう方向になる。
従って、第２方向にスピン偏極された電子が第１エリアＡ内の電子にスピントルクを与えるため、第１エリアＡ内の磁化方向は、第２エリアＢに接触する部分から順次反転する。
その結果、磁壁の位置は、Ｗ２からＷ１に移動する。即ち、図５及び図６における磁区Ｓ３の磁化が反転し、磁気抵抗効果素子は、パラレル状態からアンチパラレル状態になる。
ここで、磁気抵抗効果素子をメモリセルとして使用する場合には、書き込み後、長期間が経過しても、残留磁化の向きが変化しないこと（熱熱擾乱耐性）が要求される。
本発明の例に係る素子構造では、フリー層１２は、常に、磁化方向が互いに逆向きの第１エリアＡと第２エリアＢとを有しているため、図８に示すように、磁力線が閉じた状態になる。
従って、本発明の例に関わる素子構造は、外部からの擾乱を受け難く、熱的に非常に安定である。即ち、熱擾乱耐性を有し、メモリセルに適した磁気抵抗効果素子を実現できる。
図９は、磁気抵抗効果素子の磁化状態をアンチパラレルからパラレルにする書き込み動作を示している。
磁気抵抗効果素子の初期状態は、アンチパラレルであると仮定する。
この書き込み動作（“０”−書き込み）では、スピン注入電流Ｉｓは、フリー層１２内の第２エリアＢから第１エリアＡに向かって流す。この時、電子の流れは、第１エリアＡから第２エリアＢに向かう方向になる。
従って、第１方向にスピン偏極された電子が第２エリアＢ内の電子にスピントルクを与えるため、第２エリアＢ内の磁化方向は、第１エリアＡに接触する部分から順次反転する。
その結果、磁壁の位置は、Ｗ１からＷ２に移動する。即ち、図５及び図６における磁区Ｓ３の磁化が反転し、磁気抵抗効果素子は、アンチパラレル状態からパラレル状態になる。
そして、図１０に示すように、磁力線が閉じた状態になる。
従って、本発明の例に関わる素子構造は、パラレル状態においても、外部からの擾乱を受け難く、熱的に非常に安定である。即ち、熱擾乱耐性を有し、メモリセルに適した磁気抵抗効果素子を実現できる。
図８及び図１０において、読み出し動作は、通常どおり、ピンド層１１とフリー層１２との間に読み出し電流を流し、ＴＭＲ効果を利用して、磁気抵抗効果素子の抵抗値を検出することにより行う。
D. 回路例
図１１乃至図１６は、図４の磁気抵抗効果素子をメモリセルとして使用した場合の回路例を示している。
図１１の例では、図４の端子Ｔ１，Ｔ２に相当する部分に、ドライバ／シンカー２１Ａ，２１Ｂを接続し、図４の端子Ｔ３に相当する部分に、センスアンプ２２を接続する。
読み出し電流Ｉｒは、センスアンプ（Ｓ／Ａ）２２から、強磁性トンネル接合を経由して、ドライバ／シンカー２１Ａ，２１Ｂのうちの１つに向かって流す。
図１２の例では、図４の端子Ｔ１に相当する部分に、ドライバ／シンカー２１Ａ及びセンスアンプ２２を接続し、図４の端子Ｔ２に相当する部分に、ドライバ／シンカー２１Ｂを接続し、図４の端子Ｔ３に相当する部分に、電源端子（例えば、接地端子）Ｖｓｓを接続する。
読み出し電流Ｉｒは、センスアンプ２２から、強磁性トンネル接合を経由して、電源端子Ｖｓｓに向かって流す。
図１３の例では、図４の端子Ｔ１に相当する部分に、ドライバ／シンカー２１Ａを接続し、図４の端子Ｔ２に相当する部分に、ドライバ／シンカー２１Ｂ及びセンスアンプ２２を接続し、図４の端子Ｔ３に相当する部分に、電源端子（例えば、接地端子）Ｖｓｓを接続する。
読み出し電流Ｉｒは、センスアンプ２２から、強磁性トンネル接合を経由して、電源端子Ｖｓｓに向かって流す。
図１４の例は、図１１の例の変形例である。図１１の例では、ドライバ／シンカー２１Ｂは、フリー層１２の上面にコンタクトするが、本例では、ドライバ／シンカー２１Ｂは、フリー層１２の下面にコンタクトする。
図１５の例は、図１２の例の変形例である。図１２の例では、ドライバ／シンカー２１Ｂは、フリー層１２の上面にコンタクトするが、本例では、ドライバ／シンカー２１Ｂは、フリー層１２の下面にコンタクトする。
図１６の例は、図１３の例の変形例である。図１３の例では、ドライバ／シンカー２１Ｂ及びセンスアンプ２２は、フリー層１２の上面にコンタクトするが、本例では、ドライバ／シンカー２１Ｂ及びセンスアンプ２２は、フリー層１２の下面にコンタクトする。
E. まとめ
第２実施の形態によれば、書き込み（磁化反転）に必要なスピン注入電流は、フリー層のみに流せばよく、トンネルバリア層にスピン注入電流を流す必要がない。このため、トンネルバリア層が破壊されることはなく、臨界電流密度の低減という問題も解消される。
また、磁壁を移動させるために必要なスピン注入電流の電流は、ピンド層の側面上に形成されるフリー層（磁区Ｓ３）の厚さで規定できるため、磁気抵抗効果素子の特性に影響されることがない。
さらに、フリー層（磁区Ｓ３）を薄くすればするほど、スピン注入電流の電流を小さくすることができるため、低消費電流化を容易に実現できる。
(3) 磁化の固着方法
ピンド層及びフリー層の磁化を固着する方法について説明する。
ここでは、強磁性層と反強磁性層との交換結合を利用する。この方法が磁化を最も安定的に固着できるからである。
図１７の例では、ピンド層（第１強磁性層）１１上に反強磁性層１６Ａを配置する。図１８の例では、ピンド層１１下に反強磁性層１６Ｂを配置する。また、図１９の例では、ピンド層１１は、反強磁性層１６Ａ，１６Ｂにより挟み込まれる。さらに、図２０の例では、ピンド層１１及び反強磁性層１６Ａ，１６Ｂ，１６Ｃは、交互に積み重ねられる。
これらいずれの構造においても、ピンド層１１の磁化を安定的に固着できるため、磁気抵抗効果素子の信頼性を向上できる。
図２１の例では、フリー層（第２強磁性層）１２内の第１エリアＡの一部（磁区Ｓ１）上に反強磁性層１７Ａを配置する。図２２の例では、反強磁性層１７Ａは、絶縁層１４上の一部からフリー層１２内の第１エリアＡ上の一部（磁区Ｓ１）に跨って配置される。
図２３の例では、フリー層１２内の第２エリアＢの一部（磁区Ｓ２）上に反強磁性層１７Ｂを配置する。図２４の例では、反強磁性層１７Ｂは、絶縁層１５上の一部からフリー層１２内の第２エリアＢ上の一部（磁区Ｓ２）に跨って配置される。
これらいずれの構造においても、フリー層１２の磁化の一部を安定的に固着できるため、磁気抵抗効果素子の信頼性を向上できる。
(4) 材料例
ピンド層及びフリー層は、例えば、以下の材料から構成する。
・ Ni-Fe, Co-Fe, Co-Fe-Ni合金
・ CoFeB, (Co,Fe,Ni)-(Si,B), (Co,Fe,Ni)-(Si,B)-(P,Al,Mo,Nb,Mn)
・ Co-(Zr,Hf,Nb,Ta,Ti)などのアモルファス材料
・ Co2(CrxFe1-x)Al, Co2MnSi, Co2MnAlなどのホイスラー材料
但し、上記材料のうち、括弧内にカンマで区切られる複数の元素が存在する場合には、これら複数の元素のうちの１つを選択することを意味する。
また、このグループから選択される複数の材料をスタックして積層構造としてもよい。
ピンド層及びフリー層を構成する強磁性体には、Ag（銀）、Cu（銅）、Au（金）、Al（アルミニウム）、Mg（マグネシウム）、Si（シリコン）、Bi（ビスマス）、Ta（タンタル）、B（ボロン）、C（炭素）、O（酸素）、N（窒素）、Pd（パラジウム）、Pt（白金）、Zr（ジルコニウム）、Ir（イリジウム）、W（タングステン）、Mo（モリブデン）、Nb（ニオブ）などの非磁性元素を添加してもよい。
この場合、これら非磁性元素により、ピンド層及びフリー層の磁気特性、結晶性、機械的特性、化学的特性などの各種物性を制御することができる。
トンネルバリア層は、例えば、Al2O3（酸化アルミニウム）、SiO2（酸化シリコン）、MgO（酸化マグネシウム）、AlN（窒化アルミニウム）、Bi2O3（酸化ビスマス）、MgF2（フッ化マグネシウム）、CaF2（フッ化カルシウム）、SrTiO3（チタン酸ストロンチウム）、LaAlO3（ランタンアルミネート）、Al-N-O（酸化窒化アルミニウム）、HfO（酸化ハフニウム）などの絶縁体から構成する。
トンネルバリア層を構成する絶縁体は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、或いは、過不足が存在していてもよい。また、トンネルバリア層の厚さは、トンネル電流を流すために、10nm以下、好ましくは、2nm以下にする。
フリー層上に配置される絶縁層及びフリー層下に配置される絶縁層は、絶縁体であれば、どのような材料を使用しても構わない。
但し、これら絶縁層として、Al2O3（酸化アルミニウム）、SiO2（酸化シリコン）、MgO（酸化マグネシウム）、AlN（窒化アルミニウム）、Bi2O3（酸化ビスマス）、MgF2（フッ化マグネシウム）、CaF2（フッ化カルシウム）、SrTiO3（チタン酸ストロンチウム）、LaAlO3（ランタンアルミネート）、Al-N-O（酸化窒化アルミニウム）、HfO（酸化ハフニウム）などの材料を使用すると、これら材料と強磁性体（ピンド層及びフリー層）との間にエッチング選択比を持たせることができる。
従って、ピンド層及びフリー層の加工を容易に行うことができる。
例えば、これら絶縁体材料のエッチングレートをピンド層（強磁性体）のエッチングレートよりも遅くなるように設定すると、図２５に示すように、ピンド層１１の側壁のテーパ角度θ１を絶縁層１４，１５の側壁のテーパ角度θ２よりも大きくし、ピンド層１１の側面を絶縁層１４，１５の側面に比べて大きなテーパ角度にすることができる。
この場合、フリー層１２の磁区Ｓ３は、その厚さに応じて、さらに、３つの磁区Ｓ３−１，Ｓ３−２，Ｓ３−３に分けられる。
この構造によるメリットは、フリー層１２の最も薄い部分は、ピンド層１１の側面に対向する部分のみである点にある。即ち、スピン注入電流の大きさを制御することにより、磁壁は、磁区Ｓ３−２のみを移動可能になる。このように、磁壁の移動範囲を必要最小限にすることで、高速書き込みを実現できる。
反強磁性層は、例えば、Fe-Mn(鉄−マンガン)、Pt-Mn(白金−マンガン)、Pt-Cr-Mn(白金−クロム−マンガン)、Ni-Mn(ニッケル−マンガン)、Ir-Mn(イリジウム−マンガン)、NiO(酸化ニッケル)、FeO、Fe2O3、Fe3O4(酸化鉄)、Ni-Fe-Coの複合酸化物（Ni-Fe-Co-O）などの反強磁性材料から構成する。
ピンド層の磁化の固着に使用する反強磁性材料としては、Fe-Mn(鉄−マンガン)、Pt-Mn(白金−マンガン)、Pt-Cr-Mn(白金−クロム−マンガン)、Ni-Mn(ニッケル−マンガン)、Ir-Mn(イリジウム−マンガン)、NiO(酸化ニッケル)、FeO、Fe2O3、Fe3O4(酸化鉄)、又は、Ni-Fe-Coの複合酸化物（Ni-Fe-Co-O）を使用することが好ましい。
また、ピンド層の磁化の固着に使用する反強磁性層のシート抵抗は、磁気抵抗ＭＲの低下を防ぐために、ピンド層のシート抵抗より十分大きく設定されていることが望ましい。
Pt-Mn(白金−マンガン)、Pt-Cr-Mn(白金−クロム−マンガン)、Ni-Mn(ニッケル−マンガン)などのフェルミ面にSDWのギャップを有する反強磁性材料は、大きな抵抗率を持つため、より好ましい。
また、NiO(酸化ニッケル)、FeO、Fe2O3、Fe3O4(酸化鉄)、Ni-Fe-Coの複合酸化物（Ni-Fe-Co-O）などの絶縁体から反強磁性体を構成すると、さらに好ましい。
３． 実施例
実施例を以下に説明する。
(1) 第1実施例
ピンド層はCoFe(10nm)/NiO(10nm)から構成される。ピンド層上にはSiO2(150nm)が配置される。ピンド層のエッジ面上には、Mg(1nm)/MgO(1.5nm)からなるトンネルバリア層が配置される。トンネルバリア層上には、CoFe(5nm)からなるフリー層、およびMgO(3nm)からなるキャップ層が配置される。ピンド層と上部配線層の間、およびフリー層と上部配線層の間には層間絶縁層SiO2が配置される。
フリー層中の第１エリアの磁化を固着させるための反強磁性層にNiO(20nm)を配置し、フリー層中の第２エリアの磁化を固着させるための反強磁性層にPtMn(20nm)を配置する。第２エリアの磁化を固着させるための磁場中熱処理温度は330℃、第１エリアの磁化およびピンド層を固着させるための磁場中熱処理温度は240℃とする。
但し、括弧内の数値は、材料の厚さを表わす。
(2) 第２実施例
ピンド層はCoFe(10nm)/IrMn(10nm)/CoFe(10nm)の積層膜から構成される。ピンド層上にはSiO2(150nm)が配置される。ピンド層のエッジ面上には、Al2O3(1.5nm)からなるトンネルバリア層が配置される。トンネルバリア層上には、NiFe(5nm)からなるフリー層、およびMgO(3nm)からなるキャップ層が配置される。ピンド層と上部配線層の間、およびフリー層と上部配線層の間には層間絶縁層SiO2が配置される。
フリー層中の第１エリアの磁化を固着させるための反強磁性層にPtMn(10nm)を配置し、フリー層中の第２エリアの磁化を固着させるための反強磁性層にNiO(20nm)を配置する。第1エリアの磁化を固着させるための磁場中熱処理温度は330℃、ピンド層を固着させるための磁場中熱処理温度は270℃、第２の磁区を固着させるための磁場中熱処理温度は240℃とする。
但し、括弧内の数値は、材料の厚さを表わす。
(3) 第３実施例
ピンド層はCoFe(10nm)/NiO(10nm)から構成される。ピンド層上にはSiO2(150nm)が配置される。ピンド層のエッジ面上には、Mg(1nm)/MgO(1.5nm)からなるトンネルバリア層が配置される。トンネルバリア層上には、CoFeB(5nm)からなるフリー層、およびMgO(3nm)からなるキャップ層が配置される。ピンド層と上部配線層の間、およびフリー層と上部配線層の間には層間絶縁層SiO2が配置される。
フリー層中の第１エリアの磁化を固着させるための反強磁性層にRu(1nm)/CoFe(3nm)/NiO(20nm)を配置し、フリー層中の第２の磁区を固着させるための反強磁性層にRu(1nm)/CoFe(3nm)/CoFe(20nm)を配置する。第２の磁区を固着させるための磁場中熱処理温度は330℃、第１の磁区およびピンド層を固着させるための磁場中熱処理温度は240℃とする。
但し、括弧内の数値は、材料の厚さを表わす。
４． 応用例
本発明の課題は、スピン注入電流（書き込み電流）がトンネルバリア層を流れることによるトンネルバリア層の破壊の防止にある。
上述の実施の形態では、スピン注入電流の経路について、トンネルバリア層を経由しない経路とし、本発明の課題を解決する。
この応用例では、スピン注入電流がトンネルバリア層を経由しても、トンネルバリア層が破壊されない構造について提案する。
(1) 第１応用例
図２６は、第１応用例に係る磁気抵抗効果素子を示している。
半導体基板１０上には、絶縁層１５が形成される。
絶縁層１５上には、ピンド層（第１強磁性層）１１が配置される。ピンド層１１上には、絶縁層１４が配置される。また、ピンド層１１の側面上には、トンネルバリア層１３が配置され、トンネルバリア層１３上には、フリー層（第２強磁性層）１２が配置される。
強磁性トンネル接合は、ピンド層１１の側面に形成される。
そして、ピンド層１１の磁化方向は、第１方向に固着される。ピンド層１１の磁化方向の固着は、例えば、反強磁性層により行う。フリー層１２は、磁化方向が第２方向となる第１磁区Ｓ１（第１エリア）を有する。
第２磁区Ｓ２は、磁化方向が第１方向又は第２方向となる。第２磁区Ｓ２の磁化方向が第２方向のときには、第２磁区Ｓ２は、第１エリアとなる。
第３磁区Ｓ３（第２エリア）の磁化方向に制限はないが、第３磁区Ｓ３の磁化方向は、第１方向にするのが好ましい。
フリー層１２内の第１磁区Ｓ１は、端子Ｔ１に接続される。また、ピンド層１１は、端子Ｔ３に接続される。
書き込みは、端子Ｔ１，Ｔ３の間、即ち、ピンド層１１とフリー層１２内の第１磁区Ｓ１との間にスピン注入電流を流し、フリー層１２内の第２磁区Ｓ２の磁化方向を反転させることにより行う。
この応用例の特徴は、フリー層１２内の磁壁を通したスピン注入に加えて、トンネルバリア１３を通してピンド層１１からスピン注入を行っているという点にある。このため、スピン注入電流の経路がトンネルバリア層１３を経由しても、上述の２つのスピン注入の効果により臨界電流を非常に小さくすることができるため、トンネルバリア層１３が破壊されることはない。
本例では、ピンド層１１の磁化方向とフリー層１２の第１磁区Ｓ１の磁化方向とが互いに逆向きであることが必要である。
即ち、磁気抵抗効果素子の磁化状態をパラレルにする場合には、端子Ｔ１，Ｔ３の間に電流Ｉ１を流し、ピンド層１１において第１方向にスピン偏極された電子をフリー層１２内の第２磁区Ｓ２に供給する。
その結果、フリー層１２内の第２磁区Ｓ２の磁化方向は、第１方向にスピン偏極された電子によるスピントルクにより第１方向になる。
従って、強磁性トンネル接合におけるピンド層１１とフリー層１２との磁化状態は、パラレルになる。
また、磁気抵抗効果素子の磁化状態をアンチパラレルにする場合には、端子Ｔ１，Ｔ３の間に電流Ｉ２を流し、フリー層１２の第１磁区Ｓ１において第２方向にスピン偏極された電子をフリー層１２内の第２磁区Ｓ２に供給する。
その結果、フリー層１２内の第２磁区Ｓ２の磁化方向は、第２方向にスピン偏極された電子によるスピントルクにより第２方向になる。
ここで、第１磁区Ｓ１で第２方向にスピン偏極された電子は、第２磁区Ｓ２内の電子に対して第２方向のスピントルクを与えると共に、ピンド層１１で反射される。この反射された電子は、第２磁区Ｓ２に対して第２方向のスピントルクを与えるため、パラレルからアンチパラレルにするときの臨界電流（反転電流）の値を小さくできる。
また、第３磁区Ｓ３の磁化を第１方向に固定すれば、第１磁区Ｓ１で第２方向にスピン偏極された電子は、第３磁区Ｓ３でも反射される。
通常、パラレルからアンチパラレルにするときの反転電流の値は、アンチパラレルからパラレルにするときの反転電流よりも大きいため、第１応用例の構造は、非常に有効である。
このようにして、強磁性トンネル接合におけるピンド層１１とフリー層１２との磁化状態は、アンチパラレルになる。
尚、本例では、フリー層１２の第２磁区Ｓ２の磁化方向が変化することにしたが、少なくともフリー層１２のうちピンド層１１の側面に対向するエリア（対向エリア）が磁化反転すれば、メモリセルとして機能する。
(2) 第２応用例
図２７は、第２応用例に係る磁気抵抗効果素子を示している。
半導体基板１０上には、絶縁層１５が形成される。
絶縁層１５上には、ピンド層（第１強磁性層）１１が配置される。ピンド層１１上には、絶縁層１４が配置される。また、ピンド層１１の側面上には、トンネルバリア層１３が配置され、トンネルバリア層１３上には、フリー層（第２強磁性層）１２が配置される。
強磁性トンネル接合は、ピンド層１１の側面に形成される。
そして、ピンド層１１の磁化方向は、第１方向に固着される。ピンド層１１の磁化方向の固着は、例えば、反強磁性層により行う。フリー層１２は、磁化方向が第２方向となる第１磁区Ｓ１（第１エリア）を有する。
第２磁区Ｓ２は、磁化方向が第１方向又は第２方向となる。第２磁区Ｓ２の磁化方向が第２方向のときには、第２磁区Ｓ２は、第１エリアとなる。
第３磁区Ｓ３（第２エリア）の磁化方向に制限はないが、第３磁区Ｓ３の磁化方向は、第１方向にするのが好ましい。
フリー層１２内の第１磁区Ｓ１は、端子Ｔ２に接続される。また、ピンド層１１は、端子Ｔ３に接続される。
書き込みは、端子Ｔ２，Ｔ３の間、即ち、ピンド層１１とフリー層１２内の第１磁区Ｓ１との間にスピン注入電流を流し、フリー層１２内の第２磁区Ｓ２の磁化方向を反転させることにより行う。
この応用例の特徴は、フリー層１２内の磁壁を通したスピン注入に加えて、トンネルバリア１３を通してピンド層１１からスピン注入を行っている、という点にある。このため、スピン注入電流の経路がトンネルバリア層１３を経由しても、臨界電流を非常に小さくすることができるため、トンネルバリア層１３が破壊されることはない。
本例では、ピンド層１１の磁化方向とフリー層１２の第１磁区Ｓ１の磁化方向とが互いに逆向きであることが必要である。
即ち、磁気抵抗効果素子の磁化状態をパラレルにする場合には、端子Ｔ２，Ｔ３の間に電流Ｉ１を流し、ピンド層１１において第１方向にスピン偏極された電子をフリー層１２内の第２磁区Ｓ２に供給する。
その結果、フリー層１２内の第２磁区Ｓ２の磁化方向は、第１方向にスピン偏極された電子によるスピントルクにより第１方向になる。
従って、強磁性トンネル接合におけるピンド層１１とフリー層１２との磁化状態は、パラレルになる。
また、磁気抵抗効果素子の磁化状態をアンチパラレルにする場合には、端子Ｔ２，Ｔ３の間に電流Ｉ２を流し、フリー層１２の第１磁区Ｓ１において第２方向にスピン偏極された電子をフリー層１２内の第２磁区Ｓ２に供給する。
ここで、第１応用例と同様に、第１磁区Ｓ１で第２方向にスピン偏極された電子は、第２磁区Ｓ２内の電子に対して第２方向のスピントルクを与えると共に、ピンド層１１で反射される。また、第３磁区Ｓ３の磁化を第１方向に固定すれば、第１磁区Ｓ１で第２方向にスピン偏極された電子は、第３磁区Ｓ３でも反射される。このため、パラレルからアンチパラレルにするときの臨界電流（反転電流）の値を小さくできる。
その結果、フリー層１２内の第２磁区Ｓ２の磁化方向は、第２方向にスピン偏極された電子によるスピントルクにより第２方向になる。
従って、強磁性トンネル接合におけるピンド層１１とフリー層１２との磁化状態は、アンチパラレルになる。
尚、本例においても、第１応用例と同様に、少なくともフリー層１２のうちピンド層１１の側面に対向するエリア（対向エリア）が磁化反転すれば、メモリセルとして機能する。
(3) その他
上述の第１及び第２応用例の主旨は、フリー層の厚さを変化させ、強磁性トンネル接合を形成するエリアを最も薄くすることで、そのエリアのみを磁化反転させる、という点にある。
従って、第１及び第２応用例では、エッジMTJ素子を例にとったが、図１に示すような構造においても、フリー層の厚さを変えることで、第１及び第２応用例を適用することが可能である。
５． 適用例
本発明の例に係る磁気抵抗効果素子を磁気ランダムアクセスメモリに適用した場合の適用例を説明する。
(1) 第１適用例
第１適用例は、第２実施の形態に係る磁気抵抗効果素子をメモリセルとした場合の例である。
A. 回路構造
図２８は、第１適用例の回路構造を示している。
メモリセルＭＣは、磁気抵抗効果素子と、２つのＭＯＳトランジスタとにより構成される（2Tr-1MTJ type）。
ワード線ＷＬは、第１方向に延び、その一端は、書き込みドライバ／シンカー２１Ｂ及びロウデコーダ２３に接続される。また、ビット線ＢＬは、第１方向に交差する第２方向に延び、その一端は、書き込みドライバ／シンカー２１Ａ、読み出し回路（センスアンプ）２２及びカラムデコーダ２４に接続される。
ここでは、読み出し回路２２をビット線ＢＬの一端に接続しているが、これに代えて、ワード線ＷＬの一端に接続してもよい。
メモリセルＭＣとしての磁気抵抗効果素子のフリー層１２は、磁化方向が紙面表から裏に向かう方向となる第１エリアと、磁化方向が紙面裏から表に向かう方向となる第２エリアとを有する。また、磁気抵抗効果素子のピンド層１１の磁化は、紙面表から裏に向かう方向に固定される。
ワード線ＷＬは、メモリセルＭＣとしての磁気抵抗効果素子のフリー層１２のうちの第１エリアに接続される。ビット線ＢＬは、スイッチ素子としてのＭＯＳトランジスタＱｒを介して磁気抵抗効果素子のピンド層１１に接続され、かつ、スイッチ素子としてのＭＯＳトランジスタＱｗを介して磁気抵抗効果素子のフリー層１２のうちの第２エリアに接続される。
ＭＯＳトランジスタＱｒのゲート電極は、ビット線ＢＬ（ｒ）に接続され、ＭＯＳトランジスタＱｗのゲート電極は、ビット線ＢＬ（ｗ）に接続される。
ビット線ＢＬ（ｒ）、ＢＬ（ｗ）は、ビット線ＢＬと同様に、第２方向に延びる。また、ビット線ＢＬ（ｒ）、ＢＬ（ｗ）の一端は、書き込み／読み出しデコーダ２５に接続される。
B. 動作
このような構造の磁気ランダムアクセスメモリの場合、読み出し動作は、ビット線ＢＬ（ｒ）のレベルを“Ｈ(high)”にし、ビット線ＢＬ（ｗ）のレベルを“Ｌ(low)”にすることにより行う。
この場合、ＭＯＳトランジスタＱｒがオンになり、ＭＯＳトランジスタＱｗがオフになる。
読み出し電流Ｉｒは、例えば、読み出し回路２２から書き込みドライバ／シンカー２１Ｂに向かって流す。この時、書き込みドライバ／シンカー２１Ｂは、読み出しシンカーとしての機能を果たす。
読み出し電流Ｉｒは、磁気抵抗効果素子の強磁性トンネル接合を経由して流れるため、強磁性トンネル接合の抵抗値（例えば、パラレル状態→低抵抗、アンチパラレル状態→高抵抗）に応じて、磁気抵抗効果素子に記憶されたデータを読み出すことができる。
また、書き込み動作は、ビット線ＢＬ（ｗ）のレベルを“Ｈ”にし、ビット線ＢＬ（ｒ）のレベルを“Ｌ”にすることにより行う。
この場合、ＭＯＳトランジスタＱｗがオンになり、ＭＯＳトランジスタＱｒがオフになる。
スピン注入電流（書き込み電流）Ｉｓは、書き込みドライバ／シンカー２１Ａ，２１Ｂの間に流す。スピン注入電流Ｉｓの向きは、書き込みデータに応じて変化させる。
例えば、“０”−書き込みのときは、スピン注入電流Ｉｓを、書き込みドライバ／シンカー２１Ａから書き込みドライバ／シンカー２１Ｂに向かって流せば、強磁性トンネル接合の磁化状態は、磁壁の移動によりパラレル状態になる。
また、“１”−書き込みのときは、スピン注入電流Ｉｓを、書き込みドライバ／シンカー２１Ｂから書き込みドライバ／シンカー２１Ａに向かって流せば、強磁性トンネル接合の磁化状態は、磁壁の移動によりアンチパラレル状態になる。
C. デバイス構造
図２９は、図２８のメモリセルのデバイス構造を示す平面図である。図３０は、図２９のＸＸＸ−ＸＸＸ線に沿う断面図である。
半導体基板（例えば、ｐ型シリコン基板）１０の表面領域には、ＭＯＳトランジスタ（例えば、ｎチャネルＭＯＳトランジスタ）Ｑｒ，Ｑｗが形成される。
ＭＯＳトランジスタＱｒ，Ｑｗの共通の拡散層は、例えば、メタルから構成されるビット線ＢＬに接続される。ビット線ＢＬ（ｒ）、ＢＬ（ｗ）は、例えば、不純物を含んだ導電性ポリシリコンから構成される。
ＭＯＳトランジスタＱｒは、コンタクトプラグ１８Ａを介してピンド層１１に接続される。ＭＯＳトランジスタＱｗは、コンタクトプラグ１８Ｂを介してフリー層１２に接続される。
ピンド層１１上には、絶縁層１４が配置される。また、ピンド層１１の側面上には、トンネルバリア層１３が配置され、トンネルバリア層１３上には、フリー層１２が配置される。
強磁性トンネル接合は、ピンド層１１の側面に形成される。
ピンド層１１の磁化方向は、固着される。ピンド層１１の磁化方向の固着は、例えば、反強磁性層により行う。フリー層１２の一部の磁化方向も、反強磁性層１７Ａ，１７Ｂにより固着される。
反強磁性層１７Ａ上には、コンタクトプラグ１９を介してメタルから構成されるワード線ＷＬが形成される。
D. まとめ
このように、第２実施の形態に係る磁気抵抗効果素子をメモリセルとして磁気ランダムアクセスメモリを構成できる。
従って、低消費電流及び高信頼性の磁気ランダムアクセスメモリの実現に貢献できる。
(2) 第２適用例
第２適用例は、第１応用例に係る磁気抵抗効果素子をメモリセルとした場合の例である。
A. 回路構造
図３１は、第２適用例の回路構造を示している。
メモリセルＭＣは、磁気抵抗効果素子と、１つのＭＯＳトランジスタとにより構成される（1Tr-1MTJ type）。
この構造のメモリセルは、上述の2Tr-1MTJ typeのメモリセルに比べてセルサイズが小さくなるメリットがある。
ワード線ＷＬは、第１方向に延び、その一端は、書き込みドライバ／シンカー２１Ｂ及びロウデコーダ２３に接続される。また、ビット線ＢＬは、第１方向に交差する第２方向に延び、その一端は、書き込みドライバ／シンカー２１Ａ、読み出し回路（センスアンプ）２２及びカラムデコーダ２４に接続される。
読み出し回路２２は、第１適用例と同様に、ワード線ＷＬの一端に接続しても構わない。
メモリセルＭＣとしての磁気抵抗効果素子のフリー層１２は、磁化方向が紙面裏から表に向かう方向となる第１磁区Ｓ１と、磁化方向が変化する第２磁区Ｓ２とを有する。第３磁区Ｓ３の磁化方向は、第１磁区Ｓ１の磁化方向と逆にするのが好ましい。
また、磁気抵抗効果素子のピンド層１１の磁化は、紙面表から裏に向かう方向に固定される。
ワード線ＷＬは、メモリセルＭＣとしての磁気抵抗効果素子のフリー層１２のうちの第１磁区Ｓ１に接続される。
ビット線ＢＬは、スイッチ素子としてのＭＯＳトランジスタＱを介して磁気抵抗効果素子のピンド層１１に接続される。ＭＯＳトランジスタＱのゲート電極は、ビット線ＢＬ（ｒ／ｗ）に接続される。
ビット線ＢＬ（ｒ／ｗ）は、ビット線ＢＬと同様に、第２方向に延びる。また、ビット線ＢＬ（ｒ／ｗ）の一端は、書き込み／読み出しデコーダ２５に接続される。
B. 動作
このような構造の磁気ランダムアクセスメモリの場合、読み出し動作は、ビット線ＢＬ（ｒ／ｗ）のレベルを“Ｈ”にし、ＭＯＳトランジスタＱをオンにすることにより行う。
読み出し電流Ｉｒは、例えば、読み出し回路２２から書き込みドライバ／シンカー２１Ｂに向かって流す。この時、書き込みドライバ／シンカー２１Ｂは、読み出しシンカーとしての機能を果たす。
読み出し電流Ｉｒは、磁気抵抗効果素子の強磁性トンネル接合を経由して流れるため、強磁性トンネル接合の抵抗値（例えば、パラレル状態→低抵抗、アンチパラレル状態→高抵抗）に応じて、磁気抵抗効果素子に記憶されたデータを読み出すことができる。
また、書き込み動作も、読み出し動作と同様に、ビット線ＢＬ（ｒ／ｗ）のレベルを“Ｈ”にし、ＭＯＳトランジスタＱをオンにすることにより行う。
スピン注入電流（書き込み電流）Ｉｓは、書き込みドライバ／シンカー２１Ａ，２１Ｂの間に流す。スピン注入電流Ｉｓの向きは、書き込みデータに応じて変化させる。
例えば、“０”−書き込みのときは、スピン注入電流Ｉｓを、書き込みドライバ／シンカー２１Ｂから書き込みドライバ／シンカー２１Ａに向かって流せば、ピンド層１１でスピン偏極された電子がフリー層１２の第２磁区Ｓ２にスピントルクを与えるため、強磁性トンネル接合の磁化状態は、パラレル状態になる。
また、“１”−書き込みのときは、スピン注入電流Ｉｓを、書き込みドライバ／シンカー２１Ａから書き込みドライバ／シンカー２１Ｂに向かって流せば、フリー層１２の第１磁区Ｓ１でスピン偏極された電子がフリー層１２の第２磁区Ｓ２にスピントルクを与えるため、強磁性トンネル接合の磁化状態は、アンチパラレル状態になる。
C. デバイス構造
図３２は、図３１のメモリセルのデバイス構造を示す平面図である。図３３は、図３２のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿う断面図である。
半導体基板（例えば、ｐ型シリコン基板）１０の表面領域には、ＭＯＳトランジスタ（例えば、ｎチャネルＭＯＳトランジスタ）Ｑが形成される。
ＭＯＳトランジスタＱの２つの拡散層のうちの１つは、例えば、メタルから構成されるビット線ＢＬに接続される。ビット線ＢＬ（ｒ／ｗ）は、例えば、不純物を含んだ導電性ポリシリコンから構成される。
ＭＯＳトランジスタＱの２つの拡散層のうちの他の１つは、コンタクトプラグ１８を介してピン層（反強磁性層）１１’に接続される。
ピン層１１’上には、ピンド層１１が配置され、ピンド層１１上には、絶縁層１４が配置される。また、ピンド層１１の側面には、トンネルバリア層１３が配置され、トンネルバリア層１３上には、フリー層１２が配置される。
強磁性トンネル接合は、ピンド層１１の側面に形成される。
ピンド層１１の磁化方向は、固着される。ピンド層１１の磁化方向の固着は、ピン層１１’により行う。フリー層１２の一部の磁化方向は、反強磁性層１７Ａにより固着される。
反強磁性層１７Ａ上には、コンタクトプラグ１９を介してメタルから構成されるワード線ＷＬが形成される。
この構造では、２つのメモリセルＭＣは、ワード線ＷＬ及びビット線ＢＬを共有する。このような場合でも、２つのメモリセルＭＣは、それぞれ、ＭＯＳトランジスタＱのオン／オフによって、独立に、読み出し／書き込みが可能である。
D. まとめ
このように、第１応用例に係る磁気抵抗効果素子をメモリセルとして磁気ランダムアクセスメモリを構成できる。
従って、低消費電流及び高信頼性の磁気ランダムアクセスメモリの実現に貢献できる。
(3) 第３適用例
第３適用例は、第２応用例に係る磁気抵抗効果素子をメモリセルとした場合の例である。
A. 回路構造
図３４は、第３適用例の回路構造を示している。
メモリセルＭＣは、磁気抵抗効果素子と、１つのＭＯＳトランジスタとにより構成される（1Tr-1MTJ type）。
この構造のメモリセルは、第２適用例と同様に、上述の2Tr-1MTJ typeのメモリセルに比べてセルサイズが小さくなるメリットがある。
ワード線ＷＬは、第１方向に延び、その一端は、書き込みドライバ／シンカー２１Ｂ及びロウデコーダ２３に接続される。また、ビット線ＢＬは、第１方向に交差する第２方向に延び、その一端は、書き込みドライバ／シンカー２１Ａ、読み出し回路（センスアンプ）２２及びカラムデコーダ２４に接続される。
読み出し回路２２は、第１適用例と同様に、ワード線ＷＬの一端に接続しても構わない。
メモリセルＭＣとしての磁気抵抗効果素子のフリー層１２は、磁化方向が紙面裏から表に向かう方向となる第１磁区Ｓ１と、磁化方向が変化する第２磁区Ｓ２とを有する。第３磁区Ｓ３の磁化方向は、第１磁区Ｓ１の磁化方向と逆にするのが好ましい。
また、磁気抵抗効果素子のピンド層１１の磁化は、紙面表から裏に向かう方向に固定される。
ワード線ＷＬは、メモリセルＭＣとしての磁気抵抗効果素子のフリー層１２のうちの第２磁区Ｓ２に接続される。
ビット線ＢＬは、スイッチ素子としてのＭＯＳトランジスタＱを介して磁気抵抗効果素子のピンド層１１に接続される。ＭＯＳトランジスタＱのゲート電極は、ビット線ＢＬ（ｒ／ｗ）に接続される。
ビット線ＢＬ（ｒ／ｗ）は、ビット線ＢＬと同様に、第２方向に延びる。また、ビット線ＢＬ（ｒ／ｗ）の一端は、書き込み／読み出しデコーダ２５に接続される。
B. 動作
このような構造の磁気ランダムアクセスメモリの場合、読み出し動作は、ビット線ＢＬ（ｒ／ｗ）のレベルを“Ｈ”にし、ＭＯＳトランジスタＱをオンにすることにより行う。
読み出し電流Ｉｒは、例えば、読み出し回路２２から書き込みドライバ／シンカー２１Ｂに向かって流す。この時、書き込みドライバ／シンカー２１Ｂは、読み出しシンカーとしての機能を果たす。
読み出し電流Ｉｒは、磁気抵抗効果素子の強磁性トンネル接合を経由して流れるため、強磁性トンネル接合の抵抗値（例えば、パラレル状態→低抵抗、アンチパラレル状態→高抵抗）に応じて、磁気抵抗効果素子に記憶されたデータを読み出すことができる。
また、書き込み動作も、読み出し動作と同様に、ビット線ＢＬ（ｒ／ｗ）のレベルを“Ｈ”にし、ＭＯＳトランジスタＱをオンにすることにより行う。
スピン注入電流（書き込み電流）Ｉｓは、書き込みドライバ／シンカー２１Ａ，２１Ｂの間に流す。スピン注入電流Ｉｓの向きは、書き込みデータに応じて変化させる。
例えば、“０”−書き込みのときは、スピン注入電流Ｉｓを、書き込みドライバ／シンカー２１Ｂから書き込みドライバ／シンカー２１Ａに向かって流せば、ピンド層１１でスピン偏極された電子がフリー層１２の第２磁区Ｓ２にスピントルクを与えるため、強磁性トンネル接合の磁化状態は、パラレル状態になる。
また、“１”−書き込みのときは、スピン注入電流Ｉｓを、書き込みドライバ／シンカー２１Ａから書き込みドライバ／シンカー２１Ｂに向かって流せば、フリー層１２の第１磁区Ｓ１でスピン偏極された電子がフリー層１２の第２磁区Ｓ２にスピントルクを与えるため、強磁性トンネル接合の磁化状態は、アンチパラレル状態になる。
C. デバイス構造
図３５は、図３４のメモリセルのデバイス構造を示す平面図である。図３６は、図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図である。
半導体基板（例えば、ｐ型シリコン基板）１０の表面領域には、ＭＯＳトランジスタ（例えば、ｎチャネルＭＯＳトランジスタ）Ｑが形成される。
ＭＯＳトランジスタＱの２つの拡散層のうちの１つは、例えば、メタルから構成されるビット線ＢＬに接続される。ビット線ＢＬ（ｒ／ｗ）は、例えば、不純物を含んだ導電性ポリシリコンから構成される。
ＭＯＳトランジスタＱの２つの拡散層のうちの他の１つは、コンタクトプラグ１８を介してピン層（反強磁性層）１１’に接続される。
ピン層１１’上には、ピンド層１１が配置され、ピンド層１１上には、絶縁層１４が配置される。また、ピンド層１１の側面には、トンネルバリア層１３が配置され、トンネルバリア層１３上には、フリー層１２が配置される。
強磁性トンネル接合は、ピンド層１１の側面に形成される。
ピンド層１１の磁化方向は、ピン層１１’により固着される。フリー層１２の一部の磁化方向は、反強磁性層１７Ｂにより固着される。
反強磁性層１７Ｂ上には、コンタクトプラグ１９を介してメタルから構成されるワード線ＷＬが形成される。
この構造では、２つのメモリセルＭＣは、ワード線ＷＬ及びビット線ＢＬを共有する。このような場合でも、２つのメモリセルＭＣは、それぞれ、ＭＯＳトランジスタＱのオン／オフによって、独立に、読み出し／書き込みが可能である。
D. まとめ
このように、第２応用例に係る磁気抵抗効果素子をメモリセルとして磁気ランダムアクセスメモリを構成できる。
従って、低消費電流及び高信頼性の磁気ランダムアクセスメモリの実現に貢献できる。
(4) その他
第２及び第３適用例においては、読み出し電流の経路と書き込み電流の経路とが同じであるため、読み出し時におけるディスターブを回避するために、読み出し電流Ｉｒの値は、スピン注入電流Ｉｓの値よりも十分に小さくする。
６． 製造方法
第１適用例に係る磁気ランダムアクセスメモリの製造方法を説明する。
ここでは、最も複雑な構造を持つ第１適用例に係る製造方法のみを説明するが、当然に、この製造方法を第２及び第３適用例に係る磁気ランダムアクセスメモリに応用することも可能である。
まず、図３７に示すように、半導体基板１０の表面領域に、ＭＯＳトランジスタＱｒ，Ｑｗを形成する。また、ＣＶＤ法により、ＭＯＳトランジスタＱｒ，Ｑｗを覆う絶縁層１５を形成した後、ＣＭＰ(chemical mechanical polishing)法により、絶縁層１５を研磨し、絶縁層１５の上面を平坦化する。
そして、絶縁層１５内にコンタクトホールを形成し、このコンタクトホール内にコンタクトプラグ１８Ａ，１８Ｂを満たす。また、コンタクトプラグ１８Ａ，１８Ｂの上面を凹凸にする処理を施す。
次に、図３８に示すように、スパッタ法により、絶縁層１５上に、コンタクトプラグ１８Ａに接触するピンド層（例えば、CoFe/NiO）１１を形成すると共に、ピンド層１１上に絶縁層（例えば、SiO2）１４を形成する。
フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして、ＲＩＥにより、絶縁層１４をエッチングする。この後、レジストパターンを除去する。
そして、絶縁層１４をハードマスクとして、イオンミリングによりピンド層１１をエッチングする。この時、ピンド層１１の下地となる絶縁層１５の一部がエッチングされる。
ここで、ピンド層１１のエッチングにハードマスクを用いたのは、レジストパターンをマスクにしてピンド層１１をエッチングすると、レジストパターンを除去するときのアッシングにより、強磁性層としてのピンド層１１の側面が酸化されることから、これを防止するためである。
次に、図３９に示すように、デバイス（ウェハ）を大気に曝すことなく、スパッタ法により、絶縁層１４，１５上及びピンド層１１の側面上に、トンネルバリア層（例えば、MgO）１３を形成すると共に、トンネルバリア層１３上に、フリー層（例えば、CoFe）１２及びキャップ層（例えば、SiO2）２０を形成する。
具体的には、これら材料の形成は、真空中でデバイスを搬送するロードロック方式により行う。
このように、デバイスを大気に曝さないようにしたのは、デバイスが大気に触れると、強磁性層としてのピンド層１１の側面（露出部）が酸化されるためである。
また、コンタクトプラグ１８Ｂの上面は、凹凸処理されている。このため、非常に薄いトンネルバリア層１３は、コンタクトプラグ１８Ｂの上面上においては、均一に成膜されず、その結果、コンタクトプラグ１８Ｂとフリー層１２との導通が確保される。
この後、フォトリソグラフィによりレジストパターンを形成する。このレジストパターンをマスクにして、ＲＩＥにより、キャップ層２０をエッチングする。この後、レジストパターンを除去する。
そして、キャップ層２０をハードマスクとして、イオンミリングにより、フリー層１２及びトンネルバリア層１３をエッチングする。この時、トンネルバリア層１３の下地となる絶縁層１４，１５の一部がエッチングされる。
次に、フォトリソグラフィによりレジストパターンを形成する。このレジストパターンをマスクにして、ＲＩＥにより、キャップ層２０をエッチングし、図４０に示すように、キャップ層２０内にフリー層（絶縁層１４上のエリア）１２に達しない凹部を形成する。この後、レジストパターンを除去する。そして、キャップ層２０を、イオンミリングによりエッチングを行い、図４１に示すように、フリー層１２が露出した時にエッチングを止める。
次に、図４２に示すように、デバイス（ウェハ）を大気に曝すことなく、スパッタ法により、反強磁性層（例えばPtMn/Au）１７Ａを成膜する。具体的には、これら材料の形成は、真空中でデバイスを搬送するロードロック方式により行う。この方法によれば、フリー層１２が大気に曝されないため、フリー層１２の酸化を防ぐことができる。
その後、フォトリソグラフィ法によりレジストパターンを形成し、その後、イオンミリングによりエッチングを行い、図４３に示すように、フリー層１２の一端に反強磁性層１７Ａを形成する。
また、図４４に示すように、反強磁性層１７Ａの形成と同様の方法により、フリー層１２の他端（反強磁性層１２Ａに対して反対側のエリア）に、反強磁性層１７Ｂ（例えば、IrMn/SiO2)を形成する。
ここで、反強磁性層１７Ａ，１７Ｂの形成について、このようなプロセスを採用したのは、強磁性層としてのフリー層１２と反強磁性層１７Ａ，１７Ｂとのエッチング選択比をとるのが難しいことによる。
この後、ピンド層１１及びフリー層１２の磁化させたい方向に磁場を印加しながら２４０℃から３３０℃の範囲でアニールを実行する。例えば、300℃で紙面に上向き、270℃で紙面に下向き、240℃で紙面に上向きに磁場を印加して、ピンド層１１及びフリー層１２内の磁区の磁化方向を決定し、メモリセルとしての磁気抵抗効果素子を形成する。
そして、図４５に示すように、ＣＶＤ法により、磁気抵抗効果素子を覆う絶縁層１５’を形成し、ＣＭＰ法により、絶縁層１５’を研磨し、絶縁層１５’の上面を平坦化する。
また、絶縁層１５’内にコンタクトホールを形成し、このコンタクトホール内にコンタクトプラグ１９を満たす。絶縁層１５’上には、コンタクトプラグ１９に接触するワード線ＷＬを形成する。
このような製造方法によれば、磁気抵抗効果素子のサイズは、例えば、10×100nm2という小面積を実現できる。
また、フリー層１２のサイズ（断面積）が、主に、その厚さで規定されるため、スピン注入電流の値のばらつきがウェハ内で5％以下となる。
７． その他
上述の第１及び第２実施の形態、第１及び第２応用例、並びに、第１乃至第３適用例において、ピンド層１１及びフリー層１２の磁化方向は、いずれも紙面に対して垂直方向である。
これは、本発明の例では、フリー層１２の厚さがスピン注入電流Ｉｓの大きさ（低消費電流化）に直接影響することから、フリー層１２の厚さを非常に薄くすることが好ましい、という実情に基づく。
また、エッジMTJ構造の場合には、強磁性トンネル接合におけるフリー層１２のアスペクト比（紙面に垂直な方向のピンド層及びフリー層の幅／ピンド層の厚さ）が２０〜１００となることから、フリー層１２の形状異方性を考慮すると、ピンド層１１及びフリー層１２の磁化方向は、紙面に対して垂直方向とするのがさらに好ましくなる。
但し、本発明の例によれば、ピンド層１１及びフリー層１２の磁化方向が紙面に対して垂直方向ではなくても、本発明の例による効果（トンネルバリア層の破壊防止、低消費電流化など）を得ることができるため、本発明の例が、ピンド層１１及びフリー層１２の磁化方向が紙面に対して垂直方向な場合だけに限定される、ということはない。
８． むすび
本発明の例によれば、書き込みにスピン注入法を採用してもトンネルバリア層が破壊されることがない。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
第１実施の形態の磁気抵抗効果素子を示す図。 図１の磁気抵抗効果素子の動作を示す図。 図１の磁気抵抗効果素子の動作を示す図。 第２実施の形態の磁気抵抗効果素子を示す図。 図４の磁気抵抗効果素子の磁区構造を示す図。 図４の磁気抵抗効果素子の断面構造を示す図。 図４の磁気抵抗効果素子の動作を示す図。 アンチパラレル状態での残留磁化を示す図。 図４の磁気抵抗効果素子の動作を示す図。 パラレル状態での残留磁化を示す図。 読み出し／書き込みのための回路例を示す図。 読み出し／書き込みのための回路例を示す図。 読み出し／書き込みのための回路例を示す図。 読み出し／書き込みのための回路例を示す図。 読み出し／書き込みのための回路例を示す図。 読み出し／書き込みのための回路例を示す図。 ピンド層の磁化の固着例を示す図。 ピンド層の磁化の固着例を示す図。 ピンド層の磁化の固着例を示す図。 ピンド層の磁化の固着例を示す図。 フリー層の磁化の固着例を示す図。 フリー層の磁化の固着例を示す図。 フリー層の磁化の固着例を示す図。 フリー層の磁化の固着例を示す図。 フリー層の厚さを変える例を示す図。 第１変形例の磁気抵抗効果素子を示す図。 第２変形例の磁気抵抗効果素子を示す図。 第１適用例の磁気ランダムアクセスメモリを示す図。 図２８の磁気抵抗効果素子のデバイス構造の例を示す図。 図２９のＸＸＸ−ＸＸＸ線に沿う断面図。 第２適用例の磁気ランダムアクセスメモリを示す図。 図３１の磁気抵抗効果素子のデバイス構造の例を示す図。 図３２のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿う断面図。 第３適用例の磁気ランダムアクセスメモリを示す図。 図３４の磁気抵抗効果素子のデバイス構造の例を示す図。 図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図。 製造方法の一工程を示す図。 製造方法の一工程を示す図。 製造方法の一工程を示す図。 製造方法の一工程を示す図。 製造方法の一工程を示す図。 製造方法の一工程を示す図。 製造方法の一工程を示す図。 製造方法の一工程を示す図。 製造方法の一工程を示す図。
符号の説明
１０： 半導体基板、 １１： ピンド層、 １２： フリー層、 １３： トンネルバリア層、 １４，１５，１５’： 絶縁層、 １６Ａ，１６Ｂ，１６Ｃ，１７Ａ，１７Ｂ： 反強磁性層、 １８Ａ，１８Ｂ，１９： コンタクトプラグ、 ２０： キャップ層、 ２１Ａ，２１Ｂ： 書き込みドライバ／シンカー、 ２２： 読み出し回路（センスアンプ）、 ２３： ロウデコーダ、 ２４： カラムデコーダ、 ２５： 書き込み／読み出しデコーダ、 ＷＬ： ワード線、 ＢＬ，ＢＬ（ｒ），ＢＬ（ｗ）： ビット線、 Ｑ，Ｑｒ，Ｑｗ： ＭＯＳトランジスタ。

Claims (14)

  1. 磁化方向が第１方向に固着される第１強磁性層と、磁化方向が前記第１方向となる第１エリア及び磁化方向が前記第１方向とは逆向きの第２方向となる第２エリアを有する第２強磁性層と、前記第１及び第２強磁性層の間に配置されるトンネルバリア層とを具備し、前記第１及び第２エリアの間にスピン注入電流を流すことにより、前記第１及び第２エリアの境界に生じる磁壁を、少なくとも前記第２強磁性層のうち前記第１強磁性層に対向する対向エリアを跨ぐ範囲で移動させることを特徴とする磁気抵抗効果素子。
  2. 磁化方向が第１方向に固着される第１強磁性層と、磁化方向が前記第１方向となる第１エリア及び磁化方向が前記第１方向とは逆向きの第２方向となる第２エリアを有する第２強磁性層と、前記第１強磁性層の側面及び前記第２強磁性層の間に配置されるトンネルバリア層とを具備し、前記第１及び第２エリアの間にスピン注入電流を流すことにより、前記第１及び第２エリアの境界に生じる磁壁を、少なくとも前記第２強磁性層のうち前記第１強磁性層の側面に対向する対向エリアを跨ぐ範囲で移動させることを特徴とする磁気抵抗効果素子。
  3. 前記対向エリアは、前記第２強磁性層内の前記対向エリア以外のエリアよりも薄いことを特徴とする請求項１又は２に記載の磁気抵抗効果素子。
  4. 前記スピン注入電流は、前記対向エリア内の磁化が反転し、かつ、前記第２強磁性層内の前記対向エリア以外のエリアの磁化が反転しない値を有することを特徴とする請求項３に記載の磁気抵抗効果素子。
  5. 前記第１エリアの一部の磁化方向は、前記第１方向に固着され、前記第２エリアの一部の磁化方向は、前記第２方向に固着されることを特徴とする請求項１又は２に記載の磁気抵抗効果素子。
  6. 前記スピン注入電流は、前記トンネルバリア層に流れないことを特徴とする請求項１乃至５のいずれか１項に記載の磁気抵抗効果素子。
  7. 複数のメモリセルを備え、当該メモリセルは、請求項１乃至６のいずれか１項に記載の磁気抵抗効果素子を記憶素子として備えることを特徴とする磁気ランダムアクセスメモリ。
  8. 請求項１乃至６のいずれか１項に記載の磁気抵抗効果素子と、前記磁気抵抗効果素子の第２強磁性層の第１エリアに接続されるワード線と、前記ワード線が延びる方向に交差する方向に延びるビット線と、前記磁気抵抗効果素子の第１強磁性層と前記ビット線との間に接続される第１スイッチ素子と、前記磁気抵抗効果素子の前記第２強磁性層の第２エリアと前記ビット線との間に接続される第２スイッチ素子とを具備し、読み出し時に前記第１スイッチ素子がオンになり、書き込み時に前記第２スイッチ素子がオンになることを特徴とする磁気ランダムアクセスメモリ。
  9. 磁化方向が第１方向に固着される第１強磁性層と、磁化方向が前記第１方向とは逆向きの第２方向となる第１磁区及び磁化方向が前記第１又は第２方向となる第２磁区を有する第２強磁性層と、前記第１強磁性層及び前記第２強磁性層の前記第２磁区の間に配置されるトンネルバリア層とを具備し、前記第２磁区は、前記第１磁区よりも薄く、前記第１及び第２強磁性層の間にスピン注入電流を流すことにより、少なくとも前記第２磁区のうち前記第１強磁性層に対向するエリアの磁化を反転させることを特徴とする磁気抵抗効果素子。
  10. 磁化方向が第１方向に固着される第１強磁性層と、磁化方向が前記第１方向とは逆向きの第２方向となる第１磁区及び磁化方向が前記第１又は第２方向となる第２磁区を有する第２強磁性層と、前記第１強磁性層の側面及び前記第２強磁性層の前記第２磁区の間に配置されるトンネルバリア層とを具備し、前記第２磁区は、前記第１磁区よりも薄く、前記第１及び第２強磁性層の間にスピン注入電流を流すことにより、少なくとも前記第２磁区のうち前記第１強磁性層の側面に対向するエリアの磁化を反転させることを特徴とする磁気抵抗効果素子。
  11. 前記スピン注入電流は、前記第２磁区の磁化が反転し、かつ、前記第１磁区の磁化が反転しない値を有することを特徴とする請求項９又は１０に記載の磁気抵抗効果素子。
  12. 前記第１磁区の磁化方向は、前記第２方向に固着されることを特徴とする請求項９乃至１１のいずれか１項に記載の磁気抵抗効果素子。
  13. 複数のメモリセルを備え、当該メモリセルは、請求項９乃至１２のいずれか１項に記載の磁気抵抗効果素子を記憶素子として備えることを特徴とする磁気ランダムアクセスメモリ。
  14. 請求項９乃至１２のいずれか１項に記載の磁気抵抗効果素子と、前記磁気抵抗効果素子の第２強磁性層の第１磁区に接続されるワード線と、前記ワード線が延びる方向に交差する方向に延びるビット線と、前記磁気抵抗効果素子の第１強磁性層と前記ビット線との間に接続されるスイッチ素子とを具備し、読み出し時及び書き込み時に前記スイッチ素子がオンになることを特徴とする磁気ランダムアクセスメモリ。
JP2007079965A 2007-03-26 2007-03-26 磁気抵抗効果素子 Pending JP2008243991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007079965A JP2008243991A (ja) 2007-03-26 2007-03-26 磁気抵抗効果素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007079965A JP2008243991A (ja) 2007-03-26 2007-03-26 磁気抵抗効果素子

Publications (1)

Publication Number Publication Date
JP2008243991A true JP2008243991A (ja) 2008-10-09

Family

ID=39914998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007079965A Pending JP2008243991A (ja) 2007-03-26 2007-03-26 磁気抵抗効果素子

Country Status (1)

Country Link
JP (1) JP2008243991A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205928A (ja) * 2009-03-03 2010-09-16 Renesas Electronics Corp 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
CN113793896A (zh) * 2020-05-26 2021-12-14 Tdk株式会社 磁畴壁移动元件及磁存储阵列

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205928A (ja) * 2009-03-03 2010-09-16 Renesas Electronics Corp 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US8796793B2 (en) 2009-03-03 2014-08-05 Renesas Electronics Corporation Magnetoresistive element, magnetic random access memory and method of manufacturing the same
CN113793896A (zh) * 2020-05-26 2021-12-14 Tdk株式会社 磁畴壁移动元件及磁存储阵列

Similar Documents

Publication Publication Date Title
TWI303423B (en) Magnetic memory device and method for driving the same
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
JP4528660B2 (ja) スピン注入ｆｅｔ
KR100533299B1 (ko) 자기 스위칭 소자 및 자기 메모리
JP4380693B2 (ja) 記憶素子、メモリ
JP3892736B2 (ja) 半導体記憶装置
JP4384196B2 (ja) スピンｆｅｔ、磁気抵抗効果素子及びスピンメモリ
CN110957420B (zh) 磁性随机存取记忆体辅助的非挥发性装置和其制造方法
US10483459B2 (en) Magnetic memory
JP2007194300A (ja) スピンｆｅｔ及びスピンメモリ
JP2004179183A (ja) 磁気抵抗効果素子および磁気メモリ
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
JP2007317895A (ja) 磁気抵抗メモリ装置
JP2008211008A (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR101891829B1 (ko) 기억 소자 및 메모리 장치
JP2008171882A (ja) 記憶素子及びメモリ
JP4584551B2 (ja) 電界効果型磁気抵抗効果素子およびこれを利用した電子素子
KR20120130702A (ko) 기억 소자, 기억 장치
JP2008187048A (ja) 磁気抵抗効果素子
JP2008153527A (ja) 記憶素子及びメモリ
JP4764246B2 (ja) スピンｆｅｔ
JP2009081390A (ja) 磁壁移動型ｍｒａｍ及びその製造方法
JP2007281247A (ja) スピンメモリ
JP2006196687A (ja) 磁気メモリ
JP2006165265A (ja) 記憶素子及びメモリ