JP2008243582A - 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法 - Google Patents

有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法 Download PDF

Info

Publication number
JP2008243582A
JP2008243582A JP2007082278A JP2007082278A JP2008243582A JP 2008243582 A JP2008243582 A JP 2008243582A JP 2007082278 A JP2007082278 A JP 2007082278A JP 2007082278 A JP2007082278 A JP 2007082278A JP 2008243582 A JP2008243582 A JP 2008243582A
Authority
JP
Japan
Prior art keywords
region
layer
substrate
film transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007082278A
Other languages
English (en)
Other versions
JP2008243582A5 (ja
JP5372337B2 (ja
Inventor
Kenji Kasahara
健司 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007082278A priority Critical patent/JP5372337B2/ja
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to PCT/JP2008/055570 priority patent/WO2008123244A1/ja
Priority to US12/532,976 priority patent/US8030125B2/en
Priority to EP08722780A priority patent/EP2136606B1/en
Priority to CN200880010127.4A priority patent/CN101647320B/zh
Priority to KR1020097022309A priority patent/KR101441159B1/ko
Priority to TW097111060A priority patent/TWI442815B/zh
Publication of JP2008243582A publication Critical patent/JP2008243582A/ja
Publication of JP2008243582A5 publication Critical patent/JP2008243582A5/ja
Priority to US13/221,068 priority patent/US8324627B2/en
Application granted granted Critical
Publication of JP5372337B2 publication Critical patent/JP5372337B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 トランジスタ素子として有機薄膜トランジスタを有する有機薄膜トランジスタ基板の製造方法であって、バンクの形成をより少ない工程で行うことが可能な製造方法を提供すること。
【解決手段】 基板上の第１領域に有機薄膜トランジスタが形成され、第１領域に隣接して発光素子を形成するための第２領域を有しており、第２領域の周縁部にバンク部が形成された有機薄膜トランジスタ基板の製造方法であって、基板上の第１領域に、有機薄膜トランジスタを形成するとともに、この有機薄膜トランジスタが有するゲート絶縁層及び有機半導体層のうちの少なくとも一方を第２領域にまで形成して、第２領域に当該領域上に形成された積層構造からなるバンク前駆体層を形成する第１工程、及び、バンク前駆体層における周縁部以外の領域を除去して、残存したバンク前駆体層からなるバンク部を形成する第２工程を有する。
【選択図】 図３

Description

本発明は、有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法に関する。
ディスプレイとして用いられる画像表示パネルは、通常、発光素子及びトランジスタ素子を含む単位画素が多数配置された構成を有する。このような画像表示パネルでは、個々の画素においてトランジスタ素子により発光素子の発光が制御され、これにより画像が表示される。
従来、画像表示パネルには、トランジスタ素子として、ａ−Ｓｉ（非晶質シリコン）やｐ−Ｓｉ（多結晶シリコン）からなる無機半導体薄膜を用いた薄膜トランジスタ（ＴＦＴ）が多く用いられてきた。しかしながら、無機半導体薄膜を用いたＴＦＴの製造には、通常、大掛かりな真空処理設備や高温処理設備を備える装置が必要とされることから、製造コストが高くなる傾向にあった。特に、近年では、ディスプレイの大画面化が進められていることから、製造コストの増大は顕著となっていた。
そこで、近年では、画像表示パネルに対し、無機半導体薄膜に代えて有機半導体薄膜を用いた薄膜トランジスタ（有機薄膜トランジスタ）を適用することが検討されている。有機薄膜トランジスタは、比較的低温のプロセスで有機半導体薄膜を形成可能であることから製造工程を簡便化でき、製造コストの低減が図れる。また、低温プロセス化によって比較的熱に弱い樹脂基板の適用も可能となることから、画像表示パネル全体の軽量化等も図れる。さらに、柔軟性を有する樹脂基板を用いればフレキシブルなパネルを得ることもできる。また、有機半導体薄膜は、大気圧下、印刷や塗布といったウェットコーティングによる製造も可能であり、この場合は、極めて生産性良く低コストで画像表示パネルを製造することができる。
ところで、上記のような画像表示パネルは、一般に、トランジスタ素子を形成した後に、発光素子を形成することによって製造される。このような製造方法の際、各画素においては、発光素子の形成領域の外周部にバンクと呼ばれる絶縁層が形成されることが多い。このバンクは、発光素子の有する電極間の短絡を防止するとともに、発光セルを仕切るために設けられる。また、このバンクは、例えば発光素子として有機ＥＬ素子を形成する場合、高分子材料からなる発光層をウェットコーティング法により形成する際に、材料溶液を所定の領域内に留まらせる仕切りとしても機能する。このようなバンクは、ポリイミドやフォトレジスト等から構成されるが、パネルの構造物として残ることになるため、機械的強度や耐熱性に優れる材料からなるものが選択される。
バンクを有する画像表示パネルとしては、例えば、各画素に薄膜トランジスタを含む導通制御回路及び薄膜発光素子を有し、薄膜発光素子の有機半導体膜の形成領域が有機半導体膜よりも厚い絶縁膜によって区画され、絶縁膜が無機材料からなる下層側絶縁膜と有機材料からなる上層側絶縁膜とによって構成されているアクティブマトリクス型表示装置が知られている（特許文献１参照）。かかる表示装置においては、絶縁膜がバンクとして機能する。そして、上記の構成を有する絶縁膜は、薄膜発光素子を損傷することなく厚い膜を形成可能であることが示されている。
国際公開第９８／１０８６２号パンフレット
しかしながら、上述したようなバンクを形成する場合、バンク形成のための工程が別途必要となるため、そのぶん画像表示パネルの製造工程が複雑となってしまっていた。特に、上記従来技術のような複数層からなるバンク（絶縁膜）を形成する場合は、バンクを形成するための工程が増加するため、製造工程がますます複雑となる傾向にあった。そのため、トランジスタ素子として有機薄膜トランジスタを適用して製造工程の簡便化・低コスト化を図ったとしても、バンク形成の工程のためにその効果が十分に得られないことも少なくなかった。また、有機薄膜トランジスタに用いる有機半導体薄膜は、無機半導体薄膜と比べると、強度や耐熱性等において十分でないこともあるため、有機半導体薄膜へのダメージを抑制する観点からも、バンク形成に要する工程はできるだけ少ないことが望ましい。
そこで、本発明はこのような事情に鑑みてなされたものであり、トランジスタ素子として有機薄膜トランジスタを有する有機薄膜トランジスタ基板の製造方法であって、バンクの形成をより少ない工程で行うことが可能な製造方法を提供することを目的とする。また、本発明は、このような製造方法によって得られた有機薄膜トランジスタ基板、このような有機トランジスタ基板を用いた画像表示パネル及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の有機薄膜トランジスタの製造方法は、基板上の第１領域に有機薄膜トランジスタが形成され、この第１領域に隣接して発光素子を形成するための第２領域を有しており、第２領域の周縁部にバンク部が形成された有機薄膜トランジスタ基板の製造方法であって、基板上の第１領域に、ゲート電極、ゲート絶縁層、このゲート絶縁層のゲート電極に対して反対側に形成されたソース電極及びドレイン電極、並びに、ゲート絶縁層のゲート電極に対して反対側に形成されソース電極及びドレイン電極の両方に接する有機半導体層を少なくとも備える有機薄膜トランジスタを形成するとともに、ゲート絶縁層及び有機半導体層のうちの少なくとも一方を第２領域にまで形成して、第２領域に当該領域上に形成された積層構造からなるバンク前駆体層を形成する第１工程と、バンク前駆体層における周縁部以外の領域を選択的に除去して、残存したバンク前駆体層からなるバンク部を形成する第２工程とを有することを特徴とする。
上記本発明の製造方法においては、有機薄膜トランジスタを形成するとともに、その構成の一部であるゲート絶縁層又は有機半導体層をバンク部の形成領域にまで形成し、これらの層をバンク部の少なくとも一部に適用していることから、バンク部を形成するための工程の一部又は全部を省略することができる。その結果、有機薄膜トランジスタ基板を簡便に製造することができるようになり、また製造コストを低減することが可能となる。有機薄膜トランジスタにおけるゲート絶縁層及び有機半導体層は、通常の条件では絶縁物として機能することから、これらの層を含むバンク部は、発光領域の仕切り等として十分な絶縁性を有するものとなり得る。
また、上記本発明の有機薄膜トランジスタ基板の製造方法においては、第１工程において、基板上の第１領域にゲート電極を形成し、基板上の第１領域及び第２領域にゲート電極を覆うようにゲート絶縁層を形成し、第１領域のゲート絶縁層上にソース電極及びドレイン電極を形成し、第１及び第２領域のゲート絶縁層上に、ソース電極及びドレイン電極を覆うように有機半導体層を形成し、第１領域と第２領域における周縁部とを含む領域の有機半導体層上にマスク層を形成し、第２工程において、エッチングを行うことによりマスク層で覆われていない領域のバンク前駆体層を選択的に除去することが好ましい。
このような製造方法によれば、下側にゲート電極が配置されたボトムゲート型の有機薄膜トランジスタが得られる。また、このような有機薄膜トランジスタを形成するとともに、ゲート絶縁層、有機半導体層及びマスク層を含む十分な高さのバンク部を形成することができる。このバンク部は、それ自体がバンクとして十分な特性を有することから、上記の製造方法によれば、バンクを形成するための工程は別途必要とならず、製造工程の簡略化を更に図ることが可能となる。また、マスクを用いたエッチングを行うことによって、発光素子を形成するための領域を精度よく形成することも可能となる。
かかる製造方法の場合、第１工程において、少なくともゲート絶縁層を形成する前に、基板上の第２領域に発光素子用の下部電極を形成し、ゲート絶縁層を形成した後に、当該ゲート絶縁層の一部に開口を設け、ドレイン電極の形成時又は形成後に、上記の開口によりドレイン電極と下部電極を接続させ、第２工程において、第２領域の下部電極上に形成されたバンク前駆体層を選択的に除去することが好ましい。
こうすれば、有機薄膜トランジスタを製造するとともに発光素子用の下部電極を形成し、さらにこの下部電極とドレイン電極との接続を行うことができる。その結果、有機薄膜トランジスタに加え、発光素子用の下部電極も具備する有機薄膜トランジスタ基板が得られる。このような有機薄膜トランジスタ基板によれば、下部電極上に発光層や上部電極といった発光素子の構成を積層するだけで画像表示パネルとすることができ、有機薄膜トランジスタと発光素子とを全く別に形成する場合に比して、製造工程を簡略化することができる。
さらに、上記第１工程においては、有機半導体層と感光性樹脂層との間に保護層を形成することが好ましい。こうすれば、有機半導体層が保護層によって保護され、より優れた耐久性を有する有機薄膜トランジスタ基板が得られるようになる。また、かかる保護層もバンク部の一部を構成することとなり、バンク部による絶縁性等の機能をより向上させることが可能となる。
また、上記第１工程においては、基板上の第１領域にソース電極及びドレイン電極を形成し、基板上の第１及び第２領域に、ソース電極及びドレイン電極を覆うように有機半導体層を形成し、第１及び第２領域の有機半導体層上にゲート絶縁層を形成し、第１領域のゲート絶縁層上にゲート電極を形成し、第１領域と第２領域における周縁部とを含む領域のゲート絶縁層上に、ゲート電極を覆うようにマスク層を形成し、第２工程において、エッチングを行うことによりマスク層で覆われていない領域のバンク前駆体層を選択的に除去するようにしてもよい。
このような製造工程によれば、上側にゲート電極を備えるトップゲート型の有機薄膜トランジスタが形成される。また、このような有機薄膜トランジスタを形成するとともに、有機半導体層、ゲート絶縁層及び感光性樹脂層を含む十分な高さのバンク部を形成することができる。その結果、上記と同様に、バンクを形成するための工程を省略して製造工程の簡略化を図ることができるとともに、マスク層を用いたエッチングによってバンク部を精度良く形成することが可能となる。
このような製造方法においても、第１工程において、少なくとも有機半導体層を形成する前に、基板上の第２領域に発光素子用の下部電極を形成し、ドレイン電極の形成時又は形成後に、ドレイン電極と下部電極を接続させ、第２工程において、第２領域の下部電極上に形成されたバンク前駆体層を選択的に除去することが好ましい。こうすれば、有機薄膜トランジスタとともに発光素子用の下部電極を形成することができ、このような有機薄膜トランジスタ基板を用いれば、画像表示パネルの製造工程をより簡略化することが可能となる。
かかる製造方法においては、第１工程において、ゲート絶縁層と感光性樹脂層との間に保護層を形成することが好ましい。これにより、ゲート絶縁層の上部が保護層に覆われ、より耐久性に優れる有機薄膜トランジスタが得られるとともに、保護層を含むことによって更に特性に優れるバンク部が得られるようになる。
また、本発明による有機薄膜トランジスタ基板は、上記本発明の製造方法によって良好に得られるものであり、基板上の第１領域に有機薄膜トランジスタが形成され、第１領域に隣接して発光素子を形成するための第２領域を有しており、第２領域の周縁部にバンク部が形成された有機薄膜トランジスタ基板であって、有機薄膜トランジスタは、ゲート電極、ゲート絶縁層、このゲート絶縁層のゲート電極に対して反対側に形成されたソース電極及びドレイン電極、並びに、ゲート絶縁層のゲート電極に対して反対側に形成されソース電極及びドレイン電極の両方に接する有機半導体層を少なくとも備えるものであり、バンク部は、ゲート絶縁層及び有機半導体層のうちの少なくとも一方の層と同一の材料から構成される層を含むことを特徴とする。
このような構成を有する有機薄膜トランジスタ基板は、バンク部が、有機薄膜トランジスタが有するゲート絶縁層及び有機半導体層のうちの少なくとも一方の層と同一の材料から構成される層を含むことから、有機薄膜トランジスタ及びバンク部におけるこれらの層を同時に形成することによってバンク部を形成することができるため、バンク部を有するにも関わらず簡便に製造することができる。また、ゲート絶縁層及び有機半導体層は、通常では十分な絶縁性を有していることから、本発明の有機薄膜トランジスタ基板は、バンクとして十分に機能し得るバンク部を有するものとなる。
上記本発明の有機薄膜トランジスタ基板において、バンク部は、ゲート絶縁層と同一の材料から構成される層、及び、有機半導体層と同一の材料から構成される層の両方を含むことが好ましい。このようなバンク部は、それ自体がバンクとして十分な高さを有するものとなることから、かかるバンク部を有する本発明の有機薄膜トランジスタは、バンク部を形成するための工程が別途必要とされず、更に容易に製造可能なものとなる。
さらに、本発明の有機薄膜トランジスタ基板において、基板上の第２領域には、発光素子用の下部電極が形成されていることが好ましい。このようにあらかじめ発光素子用の下部電極を備える有機薄膜トランジスタ基板によれば、この下部電極上に発光層や上部電極等の発光素子用の構成を積層するだけで画像表示パネルが得られることから、画像表示パネルの製造を簡便に行うことが可能となる。
さらにまた、本発明による画像表示パネルの製造方法は、上記本発明の有機薄膜トランジスタ基板の製造方法を含む方法であり、基板と、この基板上の第１領域に形成された有機薄膜トランジスタと、基板上の第１領域に隣接する第２領域に形成された発光素子と、基板上の第２領域の周縁部に発光素子を囲むように形成されたバンク部とを有する画像表示パネルの製造方法であって、基板上の第１領域に、ゲート電極、ゲート絶縁層、このゲート絶縁層のゲート電極に対して反対側に形成されたソース電極及びドレイン電極、並びに、ゲート絶縁層のゲート電極に対して反対側に形成されソース電極及びドレイン電極の両方に接する有機半導体層を少なくとも備える有機薄膜トランジスタを形成するとともに、基板上の第２領域に発光素子用の下部電極を形成した後、ゲート絶縁層及び有機半導体層のうちの少なくとも一方の層を第２領域にまで形成して、第２領域の下部電極上に形成された積層構造からなるバンク前駆体層を形成する第１工程と、バンク前駆体層における上記周縁部以外の領域を選択的に除去して、残存したバンク前駆体層からなるバンク部を形成して有機薄膜トランジスタ基板を得る第２工程と、上記下部電極上のバンク部に囲まれた領域に、発光層及び発光素子用の上部電極を順次形成して発光素子を形成する第３工程とを有することを特徴とする。
この画像表示パネルの製造方法は、上記本発明の有機薄膜トランジスタ基板の製造方法を含む。したがって、バンク部を有機薄膜トランジスタと同じ工程で形成することができ、これにより得られた有機薄膜トランジスタ基板に、発光層及び上部電極を積層することで画像表示パネルが得られることから、従来に比して製造工程を少なくでき、より簡便且つ低コストで画像表示パネルを製造することができる。
さらに、本発明による画像表示パネルは、基板と、この基板上の第１領域に形成された有機薄膜トランジスタと、基板上の第１領域に隣接する第２領域に形成された発光素子と、基板上の第２領域の周縁部に発光素子を囲むように形成されたバンク部とを有する画像表示パネルであって、有機薄膜トランジスタは、ゲート電極、ゲート絶縁層、このゲート絶縁層のゲート電極に対して反対側に形成されたソース電極及びドレイン電極、並びに、ゲート絶縁層のゲート電極に対して反対側に形成されソース電極及びドレイン電極の両方に接する有機半導体層を少なくとも備えており、バンク部は、ゲート絶縁層及び有機半導体層のうちの少なくとも一方の層と同一の材料から構成される層を含むことを特徴とする。このような構成を有する画像表示パネルは、上記本発明の製造方法によって良好に製造可能であり、簡便且つ低コストで製造可能である。
本発明によれば、トランジスタ素子として有機薄膜トランジスタを有する有機薄膜トランジスタ基板の製造方法であって、バンクの形成をより少ない工程で行うことが可能な製造方法を提供することが可能となる。また、本発明によれば、このような製造方法によって得られた有機薄膜トランジスタ基板、この有機薄膜トランジスタ基板を用いることにより製造工程の簡便化及び低コスト化がなされた画像表示パネル及びその製造方法を提供することが可能となる。
以下、本発明の好適な実施形態について図面を参照して詳細に説明する。図面の説明においては、同一の要素には同一の符号を付し、重複する説明については省略する。また、説明中、上下左右等の位置関係は、いずれも図面の位置関係に基づくものとする。
［第１実施形態］
図１〜図４は、第１実施形態に係る画像表示パネルの製造工程を示す図である。以下の説明では、ゲート電極を基板側に有するボトムゲート型の有機薄膜トランジスタを形成するとともに、発光素子として有機エレクトロルミネッセンス（ＥＬ）素子を形成する例について説明を行うこととする。
まず、第１領域Ｓ１及び第２領域Ｓ２を有する基板１を準備し、この基板１上の第２領域Ｓ２に発光素子３０用の陽極（下部電極）３１を形成する。具体的には、例えば、基板１上の第１領域Ｓ１及び第２領域Ｓ２に陽極３１を形成するための導電膜３１ａを積層した後、第２領域Ｓ２の導電膜３１ａ上にレジスト膜４ａを形成する（図１（ａ））。次いで、レジスト膜４ａをマスクとして、このレジスト膜４ａが形成されていない領域の導電膜３１ａをエッチング等により除去する（図１（ｂ））。その後、レジスト膜４ａを除去することにより、基板１上の第２領域Ｓ２に発光素子３０用の陽極３１を形成させる（図１（ｃ））。なお、基板１の第１領域Ｓ１及び第２領域Ｓ２は、特定の境界によって明確に区画される領域ではなく、基板１上の有機薄膜トランジスタが形成される領域と発光素子が形成される領域とを便宜的に区別したものである。
ここで、基板１としては、ガラス基板又はプラスチック基板が好適である。プラスチック基板としては、例えば、ＰＥＮ（ポリエチレンナフタレート）、ＰＣ（ポリカーボネート）、ＴＡＣ（トリアセチルセルロース）、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＳ（ポリエチレンスルホン）等の公知の材料からなるものが挙げられる。なお、後述する発光素子３０としてトップエミッションタイプの有機ＥＬ素子を形成する場合には、基板１は不透光性のものでよく、例えば、ステンレス基板、単結晶性半導体基板等を適用してもよい。
図示の基板１は、単一の層から構成されるものであるが、これに限定されず、例えば、上述した材料から構成される基板上に更に絶縁性の膜が形成されたものを用いてもよい。これは、基板１とその上部に形成される素子との間の絶縁性を高めるため、下地となる基板の表面粗さが大きい場合に平坦性をよくするため、又は、工程中に処理される薬液やプラズマガスから基板１表面の変質を保護するために有効である。
このような絶縁膜としては、ＳｉＯ２、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、Ａｌ２Ｏ３、酸化窒化シリコン、酸化窒化アルミニウム、ポリパラキシリレン（ｐｏｌｙ−ｐａｒａ−ｘｙｌｙｌｅｎｅ）、ポリイミド（ＰＩ）、ＰＶＰ（ｐｏｌｙ−４−ｖｉｎｙｌｐｈｅｎｏｌ）、ポリビニルアルコール（ＰＶＡ）、ポリメチルメタクリレート（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）、シアノエチルプルラン、ＴＥＯＳ、ＳＯＧ（Ｓｐｉｎ−ｏｎＧｌａｓｓ）等からなる膜を好適に用いることができる。
基板上に絶縁膜を形成する方法としては、プラズマＣＶＤ法、スパッタ法、対向ターゲットスパッタ法、スピンコート法、スリットコート法、Ｃａｔ−ＣＶＤ法、ＬＰＣＶＤ法等の公知の方法を選択して適用できる。基板が金属基板である場合には、基板表面を酸化又は窒化させることで絶縁膜を形成してもよい。さらに、基板上にいったん金属膜や単元素半導体膜を形成した後、膜表面を酸化又は窒化させることで絶縁膜を形成してもよい。酸化又は窒化の方法は、Ｏ元素またはＮ元素を含むプラズマガス雰囲気に基板をさらしたり、Ｏ元素またはＮ元素を含む雰囲気中で熱処理したりする方法が例示できる。なお、絶縁膜は単層膜である必要はなく、異種の膜によって構成される多層積層膜であってもよい。
陽極３１は、例えば、電気伝導度の高い金属酸化物、金属硫化物や金属の薄膜から構成される。なかでも、光の透過率が高いものが好適である。具体的には、酸化インジウム、酸化亜鉛、酸化スズ、ＩＴＯ、ＩＺＯや、金、白金、銀、銅等が用いられ、ＩＴＯ、酸化亜鉛、ＩＺＯが特に好ましい。このような陽極３１の成膜方法としては、抵抗加熱蒸着法、ＥＢ蒸着法、スパッタリング法、イオンプレーティング法、メッキ法、ＣＶＤ法等の公知の方法を適用できる。また、陽極３１としては、ポリアニリン又はその誘導体、ポリチオフェン又はその誘導体等の有機の透明導電膜を適用してもよい。陽極３１の膜厚は、光の透過性と電気伝導度とを考慮して適宜選択することができるが、例えば１０ｎｍ〜１μｍであると好ましく、５０ｎｍ〜５００ｎｍであるとより好ましい。
基板１上の第２領域に陽極３１を形成する際には、公知のフォトリソグラフィー法によりレジスト膜４ａを形成し、公知のエッチング等で導電膜３１ａをパターニングする。例えば、陽極３１がＩＴＯである場合、ＩＴＯからなる導電膜３１ａ上にフォトレジストからなるレジスト膜４ａを形成した後、塩酸と塩化鉄を主成分とする混合溶液でエッチングした後、レジスト膜４ａを剥離すればよい。
画像表示パネル１０の製造においては、次いで、基板１上の第１領域Ｓ１及び第２領域Ｓ２にゲート電極２１となる導電膜２１ａを形成した後、この導電膜２１ａ上の所望の領域にレジスト膜４ｂを形成する（図１（ｄ））。続いて、レジスト膜４ｂをマスクとして導電膜２１ａをエッチング等により除去する（図１（ｅ））。その後、レジスト膜４ｂを除去することにより、基板１上の第１領域にゲート電極２１を形成するとともに、陽極３１と後述するドレイン電極２４ｂとの接続を行うための端子２１ｂを形成させる（図１（ｆ））。この端子２１ｂは、少なくとも一方の端部が陽極３１と重なるようにして第１領域と第２領域との境界付近に形成する。
ゲート電極２１及び端子２１ｂとしては、電気伝導度の高い金属、金属酸化物、金属硫化物等の薄膜から構成されるものが挙げられる。具体的には、Ｃｒ、Ｍｏ、Ａｌ、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｔｉ、Ｔａ、Ｎｉ、Ｗ、Ｓｉ、Ｉｎ、Ｇａの金属やこれらを主成分とする合金等からなるものが好適である。また、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズも好適に適用できる。これらを形成するための導電膜２１ａの成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、メッキ法、ＣＶＤ法等の公知の方法が挙げられる。また、ゲート電極２１及び端子２１ｂは、ポリアニリン若しくはその誘導体、ポリチオフェン若しくはその誘導体等の有機の透明導電膜から構成されてもよい。ゲート電極２１及び端子２１ｂの膜厚は、有機薄膜トランジスタを動作する上で必要となる電気伝導度を考慮して適宜選択することができる。例えば１０ｎｍ〜１μｍであると好ましく、５０ｎｍ〜５００ｎｍであるとより好ましい。
ゲート電極２１及び端子２１ｂの形成工程も、公知のリソグラフィー法及びエッチング法により行うことができる。例えば、ゲート電極２１としてＣｒ膜を形成する場合、Ｃｒからなる導電膜２１ａ上にフォトレジストからなるレジスト膜４ｂを形成した後、硝酸第二セリウムアンモニウムと過塩素塩酸とを含有する混合溶液でエッチングし、その後、レジスト膜４ｂを剥離する。
次に、基板１上の第１領域Ｓ１及び第２領域Ｓ２に、ゲート電極２１、端子２１ｂ及び陽極３１を覆うようにゲート絶縁層２２を形成する（図２（ａ））。ゲート絶縁層２２は、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、Ａｌ２Ｏ３、酸化窒化シリコン、酸化窒化アルミニウム、ポリパラキシリレン(ｐｏｌｙ−ｐａｒａ−ｘｙｌｙｌｅｎｅ)、ポリイミド（ＰＩ）、ＰＶＰ（ｐｏｌｙ−４−ｖｉｎｙｌｐｈｅｎｏｌ）、ポリビニルアルコール（ＰＶＡ）、ポリメチルメタクリレート（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）、シアノエチルプルラン、ＴＥＯＳ、ＳＯＧ（Ｓｐｉｎ−ｏｎＧｌａｓｓ）等から構成される。
このようなゲート絶縁層２２の成膜方法は、プラズマＣＶＤ法、スパッタ法、対向ターゲットスパッタ法、スピンコート法、スリットコート法、Ｃａｔ−ＣＶＤ法、ＬＰＣＶＤ法等の公知の方法から選択することができる。また、ゲート絶縁層２２は、単層膜である必要はなく、異種の膜を含む多層積層膜であってもよい。ゲート絶縁層２２の膜厚は、例えば５０〜１０００ｎｍであり、１００ｎｍ〜５００ｎｍであると好ましい。また、ゲート絶縁層２２は、絶縁破壊電界が０．５ＭＶ／ｃｍ以上であるものが好ましく、１．０ＭＶ／ｃｍ以上であるものがより好ましい。このような絶縁破壊電界を有するゲート絶縁層２２によれば、短絡させずに後述する有機半導体層２３に強い電界を印加することができ、有機薄膜トランジスタ２０において優れた移動度が得られるようになる。
続いて、ゲート絶縁層２２の一部を、端子２１ｂが露出するように開口させることによりコンタクトホール２７を形成する（図２（ｂ））。なお、１つの画素内に複数の有機薄膜トランジスタを形成する場合（図示せず）は、これらの有機薄膜トランジスタ同士の電気的接続のために、ゲート絶縁層２２に複数のコンタクトホール２７を形成してもよい。
コンタクトホール２７は、例えば、フォトリソグラフィー法でフォトレジストをパターン形成し、コンタクトホール２７部分の絶縁膜をエッチングにより除去した後、フォトレジストを剥離することにより形成することができる。エッチング方法としては、ウエットエッチング法及びドライエッチング法の両方を適宜選択して適用できる。また、レーザーアブレーション法によりゲート絶縁層２２に開口を設けてもよい。さらに、例えば、ゲート絶縁層２２の形成時に、メタルマスクを介した成膜を行うこと等によって、一部に開口（コンタクトホール２７）を有するようにしてもよい。
次に、第１領域Ｓ１のゲート絶縁層２２上に、ソース電極２４ａ及びドレイン電極２４ｂを形成する。このソース電極２４ａ及びドレイン電極２４ｂの形成においては、例えば、まず、第１領域Ｓ１及び第２領域Ｓ２のゲート絶縁層２２上に、これらの電極を形成するための導電膜２４ｃを形成する（図２（ｃ））。続いて、第１領域Ｓ１のソース電極２４ａ及びドレイン電極２４ｂを形成すべき領域にレジスト膜４ｃを形成する（図２（ｄ））。その後、このレジスト膜４ｃをマスクとして導電膜２４ｃをエッチングし（図２（ｅ））、レジスト膜４ｃを除去する（図２（ｆ））。この際、ドレイン電極２４ｂは、上述したコンタクトホール２７の内部まで形成し、これによってドレイン電極２４ｂと端子２１ｂとが接続されるようにする。
ソース電極２４ａ及びドレイン電極２４ｂは、電気伝導度の高い金属、金属酸化物、金属硫化物の薄膜等から構成される。ソース電極２４ａ及びドレイン電極２４ｂには、具体的には、Ｃｒ、Ｍｏ、Ａｌ、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｔｉ、Ｔａ、Ｎｉ、Ｗ、Ｓｉ、Ｉｎ、Ｇａの金属やこれらを主成分とする合金が適用できる。また、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズも好適である。導電膜２４ｃの成膜方法としては、抵抗加熱蒸着法、ＥＢ蒸着法、スパッタリング法、イオンプレーティング法、メッキ法、ＣＶＤ法等の公知の方法が適用できる。また、ソース電極２４ａ及びドレイン電極２４ｂは、ポリアニリン又はその誘導体、ポリチオフェン又はその誘導体などの有機の透明導電膜から構成されてもよい。ソース電極２４ａ及びドレイン電極２４ｂの膜厚は、有機薄膜トランジスタ２０を動作させる上で必要となる電気伝導度を考慮して適宜選択すること好ましい。例えば１０ｎｍ〜１μｍが好ましく、５０ｎｍ〜５００ｎｍがより好ましい。
レジスト膜４ｃの形成及び導電膜２４ｃのエッチングは、公知のフォトリソグラフィー法及びエッチング法を適用して行うことができる。例えば、Ａｕからなるソース電極２４ａ及びドレイン電極２４ｂを形成する場合、Ａｕからなる導電膜２４ｃを形成した後、フォトレジストによるパターン化されたレジスト膜４ｃを形成し、次いで、ヨウ化カリウムとヨウ素を含む混合溶液でエッチングする。
なお、ソース電極２４ａ及びドレイン電極２４ｂは、レーザーアブレーション法によってパターニングすることにより形成することもできる。また、成膜時にメタルマスクを介したパターン形成を行うこと等によって、ゲート絶縁層２２上に直接ソース電極２４ａ及びドレイン電極２４ｂを形成してもよい。ただし、ソース電極２４ａ及びドレイン電極２４ｂは、ゲート電極２１に対して微細に位置合わせされ、これによりトランジスタのチャネル長とチャネル幅が決定されるため、高精度でパターニングされる必要がある。したがって、ソース電極２４ａ及びドレイン電極２４ｂの形成には、より高精度でパターニングを行うことができるフォトリソグラフィー法を用いることが好ましい。
画像表示装置の製造においては、次いで、第１領域Ｓ１及び第２領域Ｓ２のゲート絶縁層２２上に、ソース電極２４ａ及びドレイン電極２４ｂを覆うように有機半導体層２３を形成する（図３（ａ））。有機半導体層２３としては、低分子有機半導体材料や高分子有機半導体材料からなるものを特に制限なく適用できる。例えば、ペンタセン等の低分子有機半導体材料を用いる場合、有機半導体層２３は、抵抗加熱蒸着法で成膜を行うことにより形成することができる。この場合、移動度の高い有機半導体層２３を形成するには、有機半導体材料が配向していることが好ましい。例えば、ゲート絶縁層２２の表面をシランカップリング剤等で表面処理しておくことで、ペンタセン等の低分子有機半導体材料をセルフ配向させることができる。
一方、ポリ−３−ヘキシルチオフェン（Ｐ３ＨＴ）やフルオレンジチオフェン（Ｆ８Ｔ２）等の高分子有機半導体材料を用いる場合は、これらを溶媒に溶解して、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイアーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェットプリント法等の塗布法を行うことにより有機半導体層２３を形成することができる。パターン形成を容易に行う観点からは、スクリーン印刷法、フレキソ印刷法、オフセット印刷法又はインクジェットプリント法が好ましい。なお、低分子有機半導体材料であっても、溶媒に溶解可能としてこれらの塗布法を適用してもよい。
その後、第１領域Ｓ１及び第２領域Ｓ２の有機半導体層２３上に、パッシベーション膜（保護層）２５を形成する（図３（ｂ））。これにより、基板１上の第１領域Ｓ１に有機薄膜トランジスタ２０が形成されるとともに、第２領域Ｓ２の陽極３１上に、ゲート絶縁層２２、有機半導体層２３及びパッシベーション膜２５が積層されたバンク前駆体層２９が形成される。
パッシベーション膜２５は、絶縁材料から構成される。例えば、ＳｉＯ２、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、Ａｌ２Ｏ３、酸化窒化シリコン、酸化窒化アルミニウム、ポリパラキシリレン（ｐｏｌｙ−ｐａｒａ−ｘｙｌｙｌｅｎｅ）、ポリイミド（ＰＩ）、ＰＶＰ（ｐｏｌｙ−４−ｖｉｎｙｌｐｈｅｎｏｌ）、ポリビニルアルコール（ＰＶＡ）、ポリメチルメタクリレート（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）、シアノエチルプルラン、ＴＥＯＳ、ＳＯＧ（Ｓｐｉｎ−ｏｎＧｌａｓｓ）からなるものが好適である。
パッシベーション膜２５は、例えば、プラズマＣＶＤ法、スパッタ法、対向ターゲットスパッタ法、スピンコート法、スリットコート法、Ｃａｔ−ＣＶＤ法、ＬＰＣＶＤ法等の公知の方法によって上述した材料を積層することにより形成することができる。このパッシベーション膜２５の膜厚は、１０〜５０００ｎｍであると好ましく、２００〜２０００ｎｍであるとより好ましい。
このパッシベーション膜２５は、単層膜である必要はなく、異種の膜が積層された多層膜であってもよい。例えば、有機膜と無機膜とが交互に積層された多層膜が好適である。有機膜と無機膜を交互に積層する場合は、まず、成膜チャンバ内のノズルに加熱したモノマーを供給し、チャンバ上部に配置した基板にモノマーを蒸着した後、基板にＵＶ光を照射することによりモノマーをポリマーに変化させる。これにより膜中の気泡が埋められ、気密性が向上する。次に、ＳｉＯ２やＳｉＮｘをスパッタ法等で成膜する。これにより膜強度が強化される。このような工程を繰り返し行うことで、機密性及び膜強度に優れる有機・無機多層膜からなるパッシベーション膜２５を形成することができる。
このようにしてパッシベーション膜２５を形成した後には、この上の所定の領域にドライエッチングマスク（マスク層）２８を形成する（図３（ｃ））。ドライエッチングマスク２８は、第１領域Ｓ１と、第２領域Ｓ２における発光素子３０を形成するための領域を除く周縁部とに形成する。これにより、有機薄膜トランジスタ２０の上部、及び、バンク部３５の形成領域がドライエッチングマスク２８によって覆われることになる。ドライエッチングマスク２８は、公知のフォトリソグラフィー法により感光性樹脂膜をパターニングすることによって形成することができる。
続いて、ドライエッチングマスク２８を保護膜として用いてドライエッチングを行い、ドライエッチングマスク２８で覆われていない領域のバンク前駆体層２９を除去する（図３（ｄ））。このドライエッチングは、第２領域Ｓ２に形成された陽極３１が露出するまで行う。これにより、陽極３１上に形成された積層構造からなるバンク前駆体層２９が除去され、第２領域Ｓ２に発光素子３０を形成するための領域が形成されるとともに、エッチング後に残存した周縁部のバンク前駆体層２９からバンク部３５が形成される。その結果、基板１上に有機薄膜トランジスタ１０及びバンク部３５が形成されるとともに、発光素子３０を形成するための領域を有する有機薄膜トランジスタ基板２が得られる。
ドライエッチングは、公知のＩＣＰプラズマエッチング法、ＲＩＥエッチング法、ＥＣＲエッチング法、常圧プラズマエッチング法等により行うことができる。例えば、有機物からなる層をエッチングする場合には、酸素を含有するエッチングガス雰囲気でエッチングすることが好適である。また、無機物からなる層をエッチングする場合、層の構成材料によってエッチングガス条件を変えることが好ましい。例えば、ＳｉＯ２膜の場合はＣＦ４ガスやＣＨＦ３ガスが好ましく、Ａｌ２Ｏ３膜の場合にはＣＣｌ４ガスやＢＣｌ３ガスを含有するエッチングガスが好ましい。また、バンク前駆体層２９がこれらの両方を含む多層膜である場合は、エッチングガスやエッチング条件を切り替えながら、連続的にエッチングしてもよい。
なお、このドライエッチングにおいては、図示しないが、有機薄膜トランジスタ２０の各電極（ゲート電極２１、ソース電極２４ａ及びドレイン電極２４ｂ）と外部の配線との接触を可能とするために、これらの接触領域上に形成された各層の除去を行ってもよい。
有機薄膜トランジスタ基板２において、バンク部３５は、ゲート絶縁層２２、有機半導体層２３、パッシベーション膜２５及びドライエッチングマスク２８の４層構造を有する。すなわち、バンク部３５は、有機薄膜トランジスタ２０に含まれる４つの層と同一の層を有するものとなる。なお、ドライエッチングマスク２８は、バンク部３５の最上層に残しておく必要は必ずしもなく、ドライエッチング後に除去されてもよい。
上記構成を有するバンク部３５において、ゲート絶縁層２２、パッシベーション膜２５及びドライエッチングマスク２８はそれ自体が優れた絶縁性を有しており、また、有機半導体層２３は、電圧が印加されることがないことから良好な絶縁性を維持できる。そのため、バンク部３５は、隣接する画素等との絶縁を十分に保つことができるなど、バンクとして優れた特性を有するものとなる。また、バンク部３５が上記のような積層構造を有することで、一部の層にピンホールが形成されていたり、また一部の層間に異物が混入していたりしたとしても、全体として十分な絶縁性を維持することができる。このようなバンク部３５によれば、隣接する画素等との間でのリーク電流の発生等を極めて少なくできる。
このようにして有機薄膜トランジスタ基板２を製造した後には、当該基板２における発光素子を形成するための領域に発光素子３０を形成する。具体的には、まず、有機薄膜トランジスタ基板２の基板１上に形成した陽極３１の上に、正孔注入層３２を形成する（図３（ｅ））。ここで、正孔注入層３２とは、陽極３１からの正孔の注入効率を向上し得る特性を有する層である。
このような正孔注入層３２としては、有機ＥＬ素子において同様の機能を有する層を特に制限なく適用することができる。例えば、銅フタロシアニン等のフタロシアニン錯体、４，４’，４”−トリス（３―メチルフェニルフェニルアミノ）トリフェニルアミン等の芳香族アミン誘導体、ヒドラゾン誘導体、カルバゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、アミノ基を有するオキサジアゾール誘導体、ポリチオフェン、ＰＥＤＯＴ／ＰＳＳ等からなる層が挙げられる。
正孔注入層３２を固体原料から成膜する場合、抵抗加熱蒸着、ＥＢ蒸着法、ＭＯＣＶＤ法が好適であり、パターン形成する場合は、メタルマスクの開口部を介してスルー蒸着パターニングする方法が適用できる。また、正孔注入層３２を溶液原料から成膜する場合、その方法としては、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイアーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェットプリント法等の塗布法を用いることができる。
正孔注入層３２の厚さは、５〜３００ｎｍ程度であることが好ましい。この厚さが薄すぎると、成膜が困難となるおそれがある。また、厚すぎると、発光層３３に印加される電圧が過度に大きくなる場合がある。
なお、本実施形態では、正孔注入層３２を一層のみ形成させたが、例えば、この正孔注入層３２に代えて正孔輸送層を形成してもよく、正孔注入層３２と組み合わせて正孔輸送層を形成してもよい。ここで、正孔輸送層とは、陽極や正孔注入層３２から発光層３３への正孔の輸送を有利にして正孔の注入を更に改善する特性を有する層である。正孔注入層と正孔輸送層の両方を設ける場合は、陽極に隣接する層を正孔注入層とし、それ以外の層を正孔輸送層とすることが好ましい。
正孔輸送層としては、特に制限されないが、例えば、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ジ（３−メチルフェニル）４，４’−ジアミノビフェニル（ＴＰＤ）、４，４’−ｂｉｓ［Ｎ−（１−ｎａｐｈｔｈｙｌ）−Ｎ−ｐｈｅｎｙｌａｍｉｎｏ］ｂｉｐｈｅｎｙｌ（ＮＰＢ）等の芳香族アミン誘導体等からなるものを適用できる。正孔輸送層の好適な成膜方法や好適な厚さは、正孔注入層３２と同様である。
次に、正孔注入層３２上に、発光層３３を形成する（図４（ａ））。発光層３３は、有機ＥＬ素子の発光層として適用される公知の層であり、陽極３１及び陰極３４間に電圧を印加するか電流を流すことで発光を生じ得る層である。発光層３３の構成材料としては、このような特性を有するものであれば特に制限無く適用できる。例えば、ジスチリルビフェニル系材料、ジメシチルボリル系材料、スチルベン系材料、ジピリリルジシアノベンゼン材料、ベンズオキサゾール系材料、ジスチリル系材料、カルバゾール系材料、ジベンゾクリセン系材料、アリールアミン系材料、ピレン置換オリゴチオフェン系材料、ＰＰＶオリゴマー系材料、カルバゾール系材料、ポリフルオレン系材料等が挙げられる。
発光層３３を溶液原料から成膜する場合、その方法としては、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイアーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェットプリント法等の塗布法を用いることができる。なかでも、パターン形成や多色の塗分けが容易である点で、スクリーン印刷法、フレキソ印刷法、オフセット印刷法又はインクジェットプリント法が好ましい。このように溶液原料から成膜する方法では、溶液を塗布した後、乾燥することにより溶媒を除去するだけでよく、また発光層３３に電荷輸送材料を混合した場合であっても同様な手法を適用できるため、製造上非常に有利である。発光層３３は、固体原料から成膜することもでき、この場合、抵抗加熱蒸着法、ＥＢ蒸着法、ＭＯＣＶＤ法が適用できる。パターン形成や多色の塗分けをする場合には、メタルマスクの開口部を介してスルー蒸着パターニングを行うことが好ましい。
発光層３３の厚みは特に制限されず、目的の設計に応じて適宜変更することができる。例えば、１０〜２００ｎｍ程度であると好ましい。発光層３３の厚みが薄すぎると、電子と正孔の再結合が十分に起こらず、輝度が十分に得られなくなるおそれがあるほか、成膜が困難になる等の不都合が生じるおそれがある。一方、厚すぎると、印加する電圧が過度に高くなり、効率が悪くなる傾向にある。
続いて、第１領域Ｓ１及び第２領域Ｓ２の全領域を覆うように陰極３４を形成することで、画像表示パネル１０を完成させる。このように陰極３４を形成することによって、発光層３３上に陰極３４が配置されることとなり、第２領域Ｓ２には、基板１側から陽極３１、正孔注入層３２、発光層３３及び陰極３４を備える発光素子３０が形成される。
陰極３４としては、仕事関数の小さい材料からなる層が好ましい。このような材料としては、例えば、リチウム、ナトリウム、カリウム、ルビジウム、セシウム、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム、アルミニウム、スカンジウム、バナジウム、亜鉛、イットリウム、インジウム、セリウム、サマリウム、ユーロピウム、テルビウム、イッテルビウム等の金属やこれらのうち２種以上を含む合金、又は、これらのうち１種以上と、金、銀、白金、銅、マンガン、チタン、コバルト、ニッケル、タングステン、錫のうち１種以上との合金、或いは、グラファイトやグラファイト層間化合物等が挙げられる。陰極３４を構成する合金の例としては、マグネシウム−銀合金、マグネシウム−インジウム合金、マグネシウム−アルミニウム合金、インジウム−銀合金、リチウム−アルミニウム合金、リチウム−マグネシウム合金、リチウム−インジウム合金、カルシウム−アルミニウム合金等が挙げられる。
陰極３４の膜厚は、電気伝導度や耐久性を考慮して適宜選択することができる。例えば、１０ｎｍ〜１０μｍであると好ましく、２０ｎｍ〜１μｍであるとより好ましく、５０ｎｍ〜５００ｎｍであると更に好ましい。陰極３４は、上記の材料を、抵抗加熱蒸着法、ＥＢ蒸着法、スパッタリング法等により成膜することにより形成することができる。なお、陰極３４は、２層以上の積層構造を有するものであってもよい。
なお、発光素子３０において、発光層３３と陰極層３４との間には、適宜電子注入層が形成されていてもよい（図示せず）。電子注入層は、陰極３４から発光層３３への電子注入効果を向上し得る特性を有する層である。電子注入層の構成材料としては、例えば、Ｂａ、Ｃａ、ＣａＦ、ＬｉＦ、Ｌｉ、ＮａＦ等が挙げられる。また、電子注入層の厚みは３〜５０ｎｍ程度であると好ましい。この厚みが薄すぎると、膜厚を制御し難くなり安定した製造が困難となる傾向にある。一方、厚すぎると、発光層３３に印加される電圧が大きくなり過ぎる傾向にある。
このような製造方法により、基板１上の第１領域Ｓ１に有機薄膜トランジスタ２０が形成され、第２領域Ｓ２に周囲がバンク部３５に囲まれた発光素子３０が形成された画像表示パネル１０が得られる。この画像表示パネル１０は、基板１上の各素子が覆われるように封止された構成を有することが好ましい（図示せず）。この場合、封止は、陰極３４の形成後に直ちに行うことが好ましい。
封止の方法としては、公知の方法が適用できる。例えば、背面キャップ基板として、メタルキャップ基板やガラスキャップ基板を用いる方法では、基板１の素子側面にシール接着材を塗布してこれらの基板を貼り合わせた後、ＵＶ照射や加熱によってシール接着材を硬化させる。なお、背面キャップ基板には、内部に吸湿材を配置するために、中空構造の加工品が用いられることもある。その加工法としては、加工成型法、サンドブラスト法、ウエットエッチング法等が挙げられる。
陰極３４の形成に蒸着装置を用いる場合は、封止工程を行う封止装置を蒸着装置と一体化することにより、基板１上の各素子を大気に曝すことなく封止を行うことが望ましい。また、封止方法としては、基板１上の各素子の上部に薄膜を形成して封止を行う方法も挙げられる。この薄膜による封止方法は、有機膜、ＳｉＯｘやＳｉＮｘ等の無機多層膜、有機膜と無機膜の多層積層膜等を素子上部に成膜してガスバリア層とする方法が挙げられる。
以上、第１実施形態の画像表示パネルの製造方法について説明したが、上述の工程は本発明の範囲で適宜変更することができる。例えば、上述した製造方法では、陽極３１を形成した後に、ゲート電極２１及び端子２１ｂを形成したが、これに限定されず、ゲート電極２１及び端子２１ｂを形成した後に陽極３１を形成してもよい。この順序は、後に形成する電極等のエッチングに対して、先に形成する電極等が十分な耐性を有するように選択することが好ましい。
また、上記では、陽極３１とゲート電極２１の双方とも、フォトリソグラフィー法とウエットエッチング法との組み合わせによりパターン形成を行ったが、これに限定されず、公知のパターン形成方法を適用することができる。例えば、フォトリソグラフィー法とドライエッチング法との組み合わせとしてもよく、レーザーアブレーション法によりパターン形成してもよい。さらに、これらの成膜時にメタルマスクを介したパターン形成等を行うことによって、所定のパターンを有する層を形成するようにしてもよい。
また、ゲート電極２１と陽極３１とは、同じ構成材料及び同じ膜厚としてもよい。この場合、ゲート電極２１と陽極３１とを同一の工程で形成することができるため、工程数の更なる削減が可能となる。さらに、ゲート電極２１とともに形成した端子２１ｂは、ドレイン電極２４ｂと陽極３１とを直接接続できる場合等は、必ずしも形成しなくてもよい。
さらにまた、上記の実施形態では、パッシベーション膜２５とドライエッチングマスク２８との両方を形成したが、例えば、パッシベーション膜２５を感光性アクリル樹脂等のフォトリソグラフィー可能な材料から構成することにより、パッシベーション膜２５がドライエッチングマスク２８の機能を兼ねるようにしてもよい。
さらに、有機薄膜トランジスタ基板２の製造においては、上記パッシベーション膜２５とドライエッチングマスク２８との間に金属層又は金属酸化物層を形成してもよい。この場合、例えば、第１及び第２領域Ｓ１，Ｓ２のパッシベーション膜２５上に、金属又は金属酸化物を成膜した後、この上にドライエッチングマスク２８をパターン形成し、これをマスクとして金属層又は金属酸化物層を公知のウエットエッチング法等によりパターニングする。このようにして形成された金属層や金属酸化物層は、ドライエッチングマスク２８とともに、バンク形成のためのドライエッチングマスクの一部として用いることができる。
感光性樹脂等によって形成されるドライエッチングマスク２８は、エッチング条件によってはダメージを受ける可能性もあるが、このように金属層及び金属酸化物層を形成することで、エッチングによる有機薄膜トランジスタ２０やバンク形成領域を一層確実に保護することが可能となる。また、大気中の水分、酸素、光等がパッシベーション膜２５を透過して有機薄膜トランジスタ２０に到達した場合は、これが有機半導体層２３等の劣化を招いて特性低下を引き起こす原因ともなり得るが、上記のような金属層や金属酸化物層を形成することで、上記の水分等の透過を防止することができる。このように、金属層又は金属酸化物層を形成することで、より信頼性の高い有機薄膜トランジスタ基板２及び画像表示パネル１０の製造が可能となる。
金属層や金属酸化物層の構成材料としては、例えば、Ｎｉ、Ａｕ、Ｃｒ、Ｃｕ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ａｌ、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズ等が挙げられる。また、金属層又は金属酸化物層の成膜方法としては、抵抗加熱蒸着法、ＥＢ蒸着法、スパッタリング法、イオンプレーティング法、メッキ法、ＣＶＤ法等の方法を適用することができる。
［第２実施形態］
図５〜図８は、第２実施形態に係る画像表示パネルの製造工程を示す図である。以下の説明では、ゲート電極を上部に有するトップゲート型の有機薄膜トランジスタを形成するとともに、発光素子として有機ＥＬ素子を形成する例について説明を行うこととする。なお、上記第１実施形態と同様の構成については、同様の材料や製造方法を適用できるため、以下では説明を省略する。
まず、第１実施形態と同様にして、第１領域Ｓ１及び第２領域Ｓ２を有する基板１上の第２領域Ｓ２に、発光素子３０用の陽極３１を形成する（図５（ａ）〜（ｃ））。
次に、基板１上の第１領域Ｓ１及び第２領域Ｓ２に、ソース電極２４ａ及びドレイン電極２４ｂとなる導電膜２４ｃを成膜した後、そのソース電極２４ａ及びドレイン電極２４ｂを形成すべき領域上にレジスト膜４ｃを形成する（図５（ｄ））。それから、レジスト膜４ｃをマスクとして導電膜２４ｃをエッチング等により除去する（図５（ｅ））。その後、レジスト膜４ｃを除去することにより、基板１上の第１領域Ｓ１にソース電極２４ａ及びドレイン電極２４ｂを形成させる（図５（ｆ））。この際、ドレイン電極２４ｂは、一方の端部が陽極３１と重なるように形成し、これによりドレイン電極２４ｂと陽極３１とが電気的に接続されるようにする。
続いて、基板１上の第１領域Ｓ１及び第２領域Ｓ２に、上記第１実施形態と同様にして、ソース電極２４ａ、ドレイン電極２４ｂ及び陽極３１を覆うように有機半導体層２３を形成する（図６（ａ））。次いで、この有機半導体膜２３上にゲート絶縁層２２を形成する（図６（ｂ））。
このようにゲート絶縁層２２を形成した後には、第１領域Ｓ１のゲート絶縁層２２上にゲート電極２１を形成する。このゲート電極２１の形成においては、まず、第１領域Ｓ１及び第２領域Ｓ２を含む領域のゲート絶縁層２２上に、ゲート電極２１となる導電膜２１ａを形成した後、ゲート電極２１を形成すべき領域にレジスト膜４ｂを形成する（図６（ｃ））。次いで、レジスト膜４ｂをマスクとして導電膜２１ａをエッチング等により除去する（図６（ｄ））。その後、レジスト膜４ｂを除去することにより、第１領域のゲート絶縁層２２上にゲート電極２１を形成する（図６（ｅ））。
それから、第１領域Ｓ１及び第２領域Ｓ２のゲート絶縁層２２上に、ゲート電極２１を覆うようにパッシベーション膜２５を形成する（図７（ａ））。これにより、基板１上の第１領域Ｓ１に有機薄膜トランジスタ５０が形成されるとともに、第２領域Ｓ２の陽極３１上に、ゲート絶縁層２２、有機半導体層２３及びパッシベーション膜２５が積層されたバンク前駆体層３９が形成される。
続いて、このパッシベーション膜２５上の所定領域にドライエッチングマスク２８を形成する（図７（ｂ））。ドライエッチングマスク２８は、上述した第１実施形態と同様、第１領域Ｓ１と、第２領域Ｓ２における発光素子３０を形成するための領域を除く周縁部とを覆うように形成する。
その後、ドライエッチングマスク２８を保護膜として用いてドライエッチングを行い、ドライエッチングマスク２８で覆われていない領域のバンク前駆体層３９を除去する（図７（ｃ））。このドライエッチングは、第２領域Ｓ２に形成された陽極３１が露出するまで行う。これにより、陽極３１上に形成された積層構造からなるバンク前駆体層３９が除去され、第２領域Ｓ２に発光素子３０を形成するための領域が形成されるとともに、エッチング後に残存した周縁部のバンク前駆体層２９からバンク部３６が形成される。その結果、基板１上に有機薄膜トランジスタ５０及びバンク部３６が形成されるとともに、発光素子３０を形成するための領域を有する有機薄膜トランジスタ基板４２が得られる。
この有機薄膜トランジスタ基板４２において、バンク部３６は、有機半導体層２３、ゲート絶縁層２２、パッシベーション膜２５及びドライエッチングマスク２８の４層構造を有するものとなる。すなわち、バンク部３６は、有機薄膜トランジスタ５０に含まれる４つの層と同じ層を有するものとなる。そして、このような構成を有するバンク部３６は、上記第１実施形態と同様、優れた絶縁性を発揮し得ることから、バンクとして十分な特性を有するものとなる。
有機薄膜トランジスタ基板４２の形成後には、当該基板４２における第２領域Ｓ２の陽極３１上に、正孔注入層３２（図７（ｄ））及び発光層３３（図８（ａ））を順に形成した後、第１領域Ｓ１及び第２領域Ｓ２の全領域を覆うように陰極３４を形成する（図８（ｂ））。これにより、第２領域Ｓ２には、基板１側から順に陽極３１、正孔注入層３２、発光層３３及び陰極３４を備える発光素子３０が形成される。その結果、基板１上の第１領域Ｓ１に有機薄膜トランジスタ５０が形成され、第２領域Ｓ２に周囲がバンク部３６に囲まれた発光素子３０が形成された画像表示パネル４０が得られる。このような画像表示パネル４０も、第１実施形態の画像表示パネル１０と同様に、各素子が覆われるように封止を行うことが好ましい。
上記第２実施形態の画像表示パネル４０の製造方法における各工程も、上述した第１実施形態と同様、本発明の範囲内で変更可能である。例えば、陽極３１より先にソース電極２４ａ及びドレイン電極２４ｂを形成してもよく、これらを同一材料から構成する場合は、同一工程で形成してもよい。また、パッシベーション膜２５を感光性アクリル樹脂等のフォトリソグラフィー可能な材料から構成することで、ドライエッチングマスク２８の機能を兼ねるようにしてもよい。
以上、本発明の好適な画像表示パネル（有機薄膜トランジスタ基板）の製造方法について、第１及び第２の実施形態を例に挙げて説明したが、このような製造方法によれば、有機薄膜トランジスタを製造するとともにバンク部を形成することができるため、従来のようにバンク部を別途形成する場合に比して、画像表示パネルや有機薄膜トランジスタ基板を簡便且つ低コストで形成することができる。そして、このようにして形成されたバンク部は、十分な絶縁性を有することから、バンクとして十分な特性を有するものとなる。また、バンク部は、上記実施形態のように複数の層から構成される場合は、一部の層にピンホールの発生や異物の混入があったとしても、全体として十分な絶縁性等を維持することができ、優れた耐久性も有するという効果を奏し得る。
なお、本発明の画像表示パネルや有機薄膜トランジスタ基板の製造方法は、上述した第１及び第２実施形態に限定されず、本発明の趣旨を逸脱しない範囲で適宜変更を行うことができる。例えば、上述した実施形態では、発光素子として有機ＥＬ素子を形成したが、これに限定されず、有機薄膜トランジスタとともに用いられるその他の発光素子を特に制限なく適用することができる。また、上記ではボトムゲート型及びトップゲート型の有機薄膜トランジスタの例をそれぞれ説明したが、これら以外の形態を有する有機薄膜トランジスタを適用してもよい。
さらに、上記実施形態では、画像表示パネルにおける一つの画素領域での製造工程について説明を行ったが、通常、画像表示パネルは多数の画素が配置されて構成されるものである。したがって、実際の画像表示パネルの製造においては、上述した一画素領域での工程を基板上の複数箇所で平行して行ってもよい。そして、そのために、画像表示パネルの製造においては、例えば、画素同士の接続を行う等、画素間に特定の構成を設けるための工程が上述した実施形態の工程に加えて更に行われることもある。
第１実施形態に係る画像表示パネルの製造工程を示す図である。 第１実施形態に係る画像表示パネルの製造工程を示す図である。 第１実施形態に係る画像表示パネルの製造工程を示す図である。 第１実施形態に係る画像表示パネルの製造工程を示す図である。 第２実施形態に係る画像表示パネルの製造工程を示す図である。 第２実施形態に係る画像表示パネルの製造工程を示す図である。 第２実施形態に係る画像表示パネルの製造工程を示す図である。 第２実施形態に係る画像表示パネルの製造工程を示す図である。
符号の説明
１…基板、１０…画像表示パネル、３１ａ…導電膜、４ａ，４ｂ，４ｃ…レジスト膜、２０…有機薄膜トランジスタ、２１…ゲート電極、２１ｂ…端子、２２…ゲート絶縁層、２３…有機半導体層、２４ａ…ソース電極、２４ｂ…ドレイン電極、２４ｃ…導電膜、２５…パッシベーション膜、２７…コンタクトホール、２８…ドライエッチングマスク、２９…バンク前駆体層、３０…発光素子、３１…陽極、３２…正孔注入層、３３…発光層、３４…陰極、３５…バンク部、３６…バンク部、３９…バンク前駆体層、４０…画像表示パネル、５０…有機薄膜トランジスタ。

Claims (12)

  1. 基板上の第１領域に有機薄膜トランジスタが形成され、前記第１領域に隣接して発光素子を形成するための第２領域を有しており、前記第２領域の周縁部にバンク部が形成された有機薄膜トランジスタ基板の製造方法であって、
    前記基板上の前記第１領域に、ゲート電極、ゲート絶縁層、該ゲート絶縁層の前記ゲート電極に対して反対側に形成されたソース電極及びドレイン電極、並びに、前記ゲート絶縁層の前記ゲート電極に対して反対側に形成され前記ソース電極及び前記ドレイン電極の両方に接する有機半導体層を少なくとも備える有機薄膜トランジスタを形成するとともに、前記ゲート絶縁層及び前記有機半導体層のうちの少なくとも一方を前記第２領域にまで形成して、前記第２領域に当該領域上に形成された積層構造からなるバンク前駆体層を形成する第１工程と、
    前記バンク前駆体層における前記周縁部以外の領域を選択的に除去して、残存した前記バンク前駆体層からなる前記バンク部を形成する第２工程と、
    を有することを特徴とする有機薄膜トランジスタ基板の製造方法。
  2. 前記第１工程において、
    前記基板上の前記第１領域にゲート電極を形成し、
    前記基板上の前記第１領域及び前記第２領域に前記ゲート電極を覆うようにゲート絶縁層を形成し、
    前記第１領域の前記ゲート絶縁層上にソース電極及びドレイン電極を形成し、
    前記第１及び第２領域の前記ゲート絶縁層上に、前記ソース電極及び前記ドレイン電極を覆うように有機半導体層を形成し、
    前記第１領域と、前記第２領域における前記周縁部と、を含む領域の前記有機半導体層上にマスク層を形成し、
    前記第２工程において、
    エッチングを行うことにより前記マスク層で覆われていない領域の前記バンク前駆体層を選択的に除去する、
    ことを特徴とする請求項１記載の有機薄膜トランジスタ基板の製造方法。
  3. 前記第１工程において、
    少なくとも前記ゲート絶縁層を形成する前に、前記基板上の前記第２領域に前記発光素子用の下部電極を形成し、
    前記ゲート絶縁層を形成した後に、当該ゲート絶縁層の一部に開口を設け、
    前記ドレイン電極の形成時又は形成後に、前記開口により前記ドレイン電極と前記下部電極を接続させ、
    前記第２工程において、
    前記第２領域の前記下部電極上に形成された前記バンク前駆体層を選択的に除去する、
    ことを特徴とする請求項２記載の有機薄膜トランジスタ基板の製造方法。
  4. 前記第１工程において、前記有機半導体層と前記マスク層との間に保護層を形成する、ことを特徴とする請求項２又は３記載の有機薄膜トランジスタの製造方法。
  5. 前記第１工程において、
    前記基板上の前記第１領域に前記ソース電極及び前記ドレイン電極を形成し、
    前記基板上の前記第１及び第２領域に、前記ソース電極及び前記ドレイン電極を覆うように前記有機半導体層を形成し、
    前記第１及び第２領域の前記有機半導体層上に前記ゲート絶縁層を形成し、
    前記第１領域の前記ゲート絶縁層上に前記ゲート電極を形成し、
    前記第１領域と、前記第２領域における前記周縁部とを、を含む領域の前記ゲート絶縁層上に、前記ゲート電極を覆うようにマスク層を形成し、
    前記第２工程において、
    エッチングを行うことにより前記マスク層で覆われていない領域の前記バンク前駆体層を選択的に除去する、
    ことを特徴とする請求項１記載の有機薄膜トランジスタ基板の製造方法。
  6. 前記第１工程において、
    少なくとも前記有機半導体層を形成する前に、前記基板上の前記第２領域に前記発光素子用の下部電極を形成し、
    前記ドレイン電極の形成時又は形成後に、前記ドレイン電極と前記下部電極を接続させ、
    前記第２工程において、
    前記第２領域の前記下部電極上に形成された前記バンク前駆体層を選択的に除去する、
    ことを特徴とする請求項５記載の有機薄膜トランジスタ基板の製造方法。
  7. 前記第１工程において、前記ゲート絶縁層と前記マスク層との間に保護層を形成する、ことを特徴とする請求項５又は６記載の有機薄膜トランジスタ基板の製造方法。
  8. 基板上の第１領域に有機薄膜トランジスタが形成され、前記第１領域に隣接して発光素子を形成するための第２領域を有しており、前記第２領域の周縁部にバンク部が形成された有機薄膜トランジスタ基板であって、
    前記有機薄膜トランジスタは、ゲート電極、ゲート絶縁層、該ゲート絶縁層の前記ゲート電極に対して反対側に形成されたソース電極及びドレイン電極、並びに、前記ゲート絶縁層の前記ゲート電極に対して反対側に形成され前記ソース電極及び前記ドレイン電極の両方に接する有機半導体層を少なくとも備えるものであり、
    前記バンク部は、前記ゲート絶縁層及び前記有機半導体層のうちの少なくとも一方の層と同一の材料から構成される層を含む、
    ことを特徴とする有機薄膜トランジスタ基板。
  9. 前記バンク部は、前記ゲート絶縁層と同一の材料から構成される層、及び、前記有機半導体層と同一の材料から構成される層の両方を含む、ことを特徴とする請求項８記載の有機薄膜トランジスタ基板。
  10. 前記基板上の前記第２領域には、前記発光素子用の下部電極が形成されている、ことを特徴とする請求項８又は９記載の有機薄膜トランジスタ基板。
  11. 基板と、前記基板上の第１領域に形成された有機薄膜トランジスタと、前記基板上の前記第１領域に隣接する第２領域に形成された発光素子と、前記基板上の前記第２領域の周縁部に前記発光素子を囲むように形成されたバンク部と、を有する画像表示パネルの製造方法であって、
    前記基板上の前記第１領域に、ゲート電極、ゲート絶縁層、該ゲート絶縁層の前記ゲート電極に対して反対側に形成されたソース電極及びドレイン電極、並びに、前記ゲート絶縁層の前記ゲート電極に対して反対側に形成され前記ソース電極及び前記ドレイン電極の両方に接する有機半導体層を少なくとも備える有機薄膜トランジスタを形成するとともに、前記基板上の前記第２領域に前記発光素子用の下部電極を形成した後、前記ゲート絶縁層及び前記有機半導体層のうちの少なくとも一方の層を前記第２領域にまで形成して、前記第２領域の前記下部電極上に形成された積層構造からなるバンク前駆体層を形成する第１工程と、
    前記バンク前駆体層における前記周縁部以外の領域を選択的に除去して、残存した前記バンク前駆体層からなる前記バンク部を形成して有機薄膜トランジスタ基板を得る第２工程と、
    前記下部電極上の前記バンク部に囲まれた領域に、少なくとも発光層及び前記発光素子用の上部電極を順次形成して前記発光素子を形成する第３工程と、
    を有することを特徴とする画像表示パネルの製造方法。
  12. 基板と、該基板上の第１領域に形成された有機薄膜トランジスタと、前記基板上の前記第１領域に隣接する第２領域に形成された発光素子と、前記基板上の前記第２領域の周縁部に前記発光素子を囲むように形成されたバンク部と、を有する画像表示パネルであって、
    前記有機薄膜トランジスタは、ゲート電極、ゲート絶縁層、該ゲート絶縁層の前記ゲート電極に対して反対側に形成されたソース電極及びドレイン電極、並びに、前記ゲート絶縁層の前記ゲート電極に対して反対側に形成され前記ソース電極及び前記ドレイン電極の両方に接する有機半導体層を少なくとも備えており、
    前記バンク部は、前記ゲート絶縁層及び前記有機半導体層のうちの少なくとも一方の層と同一の材料から構成される層を含む、
    ことを特徴とする画像表示パネル。
JP2007082278A 2007-03-27 2007-03-27 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法 Expired - Fee Related JP5372337B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007082278A JP5372337B2 (ja) 2007-03-27 2007-03-27 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
US12/532,976 US8030125B2 (en) 2007-03-27 2008-03-25 Organic thin-film transistor substrate, its manufacturing method, image display panel, and its manufacturing method
EP08722780A EP2136606B1 (en) 2007-03-27 2008-03-25 Organic thin film transistor substrate, its manufacturing method, image display panel, and its manufacturing method
CN200880010127.4A CN101647320B (zh) 2007-03-27 2008-03-25 有机薄膜晶体管基板及其制造方法、以及图像显示面板及其制造方法
PCT/JP2008/055570 WO2008123244A1 (ja) 2007-03-27 2008-03-25 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
KR1020097022309A KR101441159B1 (ko) 2007-03-27 2008-03-25 유기 박막 트랜지스터 기판 및 그의 제조 방법, 및 화상 표시 패널 및 그의 제조 방법
TW097111060A TWI442815B (zh) 2007-03-27 2008-03-27 Organic thin film transistor substrate and manufacturing method thereof, and image display panel and manufacturing method thereof
US13/221,068 US8324627B2 (en) 2007-03-27 2011-08-30 Organic thin film transistor substrate, its manufacturing method, image display panel, and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007082278A JP5372337B2 (ja) 2007-03-27 2007-03-27 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法

Publications (3)

Publication Number Publication Date
JP2008243582A true JP2008243582A (ja) 2008-10-09
JP2008243582A5 JP2008243582A5 (ja) 2010-03-25
JP5372337B2 JP5372337B2 (ja) 2013-12-18

Family

ID=39830737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007082278A Expired - Fee Related JP5372337B2 (ja) 2007-03-27 2007-03-27 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法

Country Status (7)

Country Link
US (2) US8030125B2 (ja)
EP (1) EP2136606B1 (ja)
JP (1) JP5372337B2 (ja)
KR (1) KR101441159B1 (ja)
CN (1) CN101647320B (ja)
TW (1) TWI442815B (ja)
WO (1) WO2008123244A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009134905A (ja) * 2007-11-29 2009-06-18 Casio Comput Co Ltd 表示パネル及びその製造方法
US9011729B2 (en) 2010-04-22 2015-04-21 Idemitsu Kosan Co., Ltd. Organic thin-film transistor
JP2015119190A (ja) * 2010-02-12 2015-06-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016537772A (ja) * 2013-11-13 2016-12-01 深▲セン▼市華星光電技術有限公司 有機ｅｌ部品の製造方法及び製造された有機ｅｌ部品

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084192B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101839930B1 (ko) * 2010-12-29 2018-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
DE102011086689B4 (de) 2011-11-21 2017-02-16 Osram Oled Gmbh Verfahren zum Herstellen eines opto-elektronischen Bauelements
US9012259B2 (en) 2013-01-17 2015-04-21 Stmicroelectronics S.R.L. Thin film transistors formed by organic semiconductors using a hybrid patterning regime
CN105742311B (zh) * 2014-12-11 2018-11-13 昆山国显光电有限公司 一种显示装置及其制备方法
CN111837458B (zh) * 2018-03-02 2023-06-13 夏普株式会社 显示装置及其制造方法
JP7138673B2 (ja) * 2020-03-31 2022-09-16 キヤノントッキ株式会社 電子デバイスの製造方法、測定方法、及び、成膜装置
TWI787720B (zh) 2021-01-25 2022-12-21 友達光電股份有限公司 有機半導體基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005329A (ja) * 2004-06-17 2006-01-05 Samsung Sdi Co Ltd 薄膜トランジスタ，その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置
JP2006093652A (ja) * 2004-09-20 2006-04-06 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びこれを備えた平板表示装置
JP2006186332A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006294484A (ja) * 2005-04-13 2006-10-26 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子とその製造方法及び有機エレクトロルミネッセンス表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998010862A1 (en) 1996-09-10 1998-03-19 Imperial Chemical Industries Plc Fluorination catalyst and process
CN101068025B (zh) 1997-08-21 2010-05-12 精工爱普生株式会社 显示装置
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP2004171861A (ja) * 2002-11-19 2004-06-17 Seiko Epson Corp 有機ｅｌ装置の製造方法及び有機ｅｌ装置、並びに電子機器
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100683766B1 (ko) * 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US7737629B2 (en) * 2005-03-31 2010-06-15 Seiko Epson Corporation Light emitting device, method of manufacturing the same, and electronic apparatus
JP2006310289A (ja) 2005-03-31 2006-11-09 Seiko Epson Corp 発光装置、発光装置の製造方法、及び電子機器
JP2007019014A (ja) 2005-07-06 2007-01-25 Samsung Sdi Co Ltd 平板表示装置及びその製造方法
KR100626082B1 (ko) * 2005-07-06 2006-09-20 삼성에스디아이 주식회사 평판표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005329A (ja) * 2004-06-17 2006-01-05 Samsung Sdi Co Ltd 薄膜トランジスタ，その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置
JP2006093652A (ja) * 2004-09-20 2006-04-06 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びこれを備えた平板表示装置
JP2006186332A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006294484A (ja) * 2005-04-13 2006-10-26 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子とその製造方法及び有機エレクトロルミネッセンス表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009134905A (ja) * 2007-11-29 2009-06-18 Casio Comput Co Ltd 表示パネル及びその製造方法
JP2015119190A (ja) * 2010-02-12 2015-06-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015122512A (ja) * 2010-02-12 2015-07-02 株式会社半導体エネルギー研究所 半導体装置
US9011729B2 (en) 2010-04-22 2015-04-21 Idemitsu Kosan Co., Ltd. Organic thin-film transistor
JP2016537772A (ja) * 2013-11-13 2016-12-01 深▲セン▼市華星光電技術有限公司 有機ｅｌ部品の製造方法及び製造された有機ｅｌ部品

Also Published As

Publication number Publication date
CN101647320A (zh) 2010-02-10
US8030125B2 (en) 2011-10-04
EP2136606A4 (en) 2011-04-06
TW200904241A (en) 2009-01-16
US8324627B2 (en) 2012-12-04
EP2136606B1 (en) 2012-05-16
TWI442815B (zh) 2014-06-21
US20100072464A1 (en) 2010-03-25
KR101441159B1 (ko) 2014-09-17
WO2008123244A1 (ja) 2008-10-16
KR20090128511A (ko) 2009-12-15
EP2136606A1 (en) 2009-12-23
US20110309366A1 (en) 2011-12-22
JP5372337B2 (ja) 2013-12-18
CN101647320B (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
JP5372337B2 (ja) 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
US9692020B2 (en) Organic electroluminescent device and method for fabricating the same
US8222631B2 (en) Organic thin film transistor and flat display device having the same
US8030642B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
US7855503B2 (en) Flat panel display and method of manufacturing the same
EP1796171B1 (en) Flat panel display and method of fabricating the same
US20110198598A1 (en) Organic light emitting display apparatus and method of manufacturing the same
JP2005258405A (ja) 平板表示装置
US20110227100A1 (en) Light-emitting device and method for manufacturing thereof
JP2006245582A (ja) 薄膜トランジスタの製造方法、この方法によって製造された薄膜トランジスタ、及びこの薄膜トランジスタを含む表示装置
CN107403826A (zh) 薄膜晶体管及其制造方法和包括薄膜晶体管的显示设备
US20100029028A1 (en) Method of manufacturing organic light emitting device
US20120252143A1 (en) Method of manufacturing organic light emitting device
JP2007012815A (ja) フレキシブルディスプレイ及びその製造方法
JP5441374B2 (ja) 半導体素子の製造方法、半導体素子、発光装置、表示装置および駆動用基板
KR100932935B1 (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
JP2006270093A (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
JP2006243127A (ja) シートディスプレイ
WO2015033881A1 (ja) 有機薄膜トランジスタ
JP5463619B2 (ja) 導電膜の形成方法、トランジスタ、および有機エレクトロルミネッセンス素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees