JP2008233393A - 圧電ブザー制御回路及び情報処理装置 - Google Patents

Abstract

【課題】圧電ブザーの音量を制御可能な，安価に製造できる情報処理装置を、提供する。
【解決手段】情報処理装置に、圧電ブザー２１用の制御回路として、圧電ブザー２１の，電源と接続される側の端子である電源側端子と他方の端子である制御側端子とに，各端子が接続されている抵抗器Ｒ０と、それぞれ、その一方の端子が，圧電ブザー２１の制御側端子に接続された２個（又は、１個或いは３個以上）の音量調節用抵抗器Ｒ１，Ｒ２と、入力されている制御信号のレベルがハイレベルであるときだけに、圧電ブザー２１の制御側端子とグランドとを接続するトランジスタ２３とからなる回路を、用いておく。
【選択図】図２

Description

本発明は、圧電ブザーを制御するための圧電ブザー制御回路と、圧電ブザーを備えた情報処理装置とに、関する。

周知のように、既存の情報処理装置（プリンタ，複合機，コンピュータ等）の中には、ビープ音（圧電ブザーの発する音）の音量を調節できないものと、ビープ音の音量を調節できるものとが、存在している。

そして、前者の情報処理装置は、図４に示した構成の回路（トランジスタと抵抗器とからなる回路）により圧電ブザーが制御される装置となっているのであるが、後者の情報処理装置は、圧電ブザーの制御のために，専用のＩＣ（以下、圧電ブザー制御用ＩＣと表記する）を搭載した装置（例えば、特許文献１参照）となっている。このため、既存の，ビープ音の音量を調節できる情報処理装置は、圧電ブザー制御用ＩＣの価格分、ビープ音の音量を調節できない情報処理装置よりも，製造コストがかかる装置となっていた。

実開平２−６２４９９号公報

そこで、本発明の課題は、圧電ブザーの音量を調節可能な，安価に製造できる圧電ブザー制御回路，情報処理装置を、提供することにある。

上記課題を解決するために、本発明の圧電ブザー制御回路は、圧電ブザーの，電源と接続される側の端子である電源側端子と他方の端子である制御側端子とに，各端子が接続されている抵抗器と、それぞれ、その一方の端子が，圧電ブザーの制御側端子に接続されたＮ（１以上の任意数）個の音量調節用抵抗器と、入力されている制御信号のレベルが所定レベルであるときだけに、圧電ブザーの制御側端子とグランドとを接続するトランジスタとを、備える。

すなわち、本発明の圧電ブザー制御回路は、各音量調節用抵抗器の，圧電ブザーの制御側端子に接続されていない方の端子（以下、制御用端子と表記する）の状態を制御すれば（各音量調節用抵抗器の制御用端子の状態を、電源に接続されている状態や，ハイインピーダンス状態とすれば）、所定レベルの制御信号が入力された際（圧電ブザーの制御側端子とグランドとがトランジスタによって接続された際）に，圧電ブザーに流れる電流値を変更できる回路となっている。しかも、本発明の圧電ブザー制御回路は、（Ｎ＋１）個の抵抗器とトランジスタのみで製造できる回路となっている。このため、本発明の圧電ブザー制御回路は、圧電ブザーの音量を調節可能な，安価に製造できる回路となっていると言うことが出来る。

また、本発明の圧電ブザー制御回路は、各音量調節用抵抗器の制御用端子を，半導体集積回路に元々設けられている汎用端子に接続すれば、圧電ブザーの音量を制御できる回路となっている。従って、本発明の圧電ブザー制御回路を用いておけば、各種の情報処理装置〔圧電ブザー制御用の半導体集積回路ではない半導体集積回路（ＬＣＤの制御用の半導体集積回路等）に、圧電ブザー制御回路が接続された情報処理装置〕を、安価に製造できることにもなる。

以下、本発明を実施するための最良の形態を、図面を参照して詳細に説明する。

図１に示してあるように、本発明の一実施形態に係る情報処理装置１０は、メイン基板１１と操作パネル基板１２と印刷エンジン１３とを備えた装置（プリンタ）である。

この情報処理装置１０が備える印刷エンジン１３は、用紙上に印刷を行うためのユニットである。メイン基板１１は、本情報処理装置１０を、プリンタとして動作させるユニットである。このメイン基板１１は、ビープ音の音量調節が行えない既存のプリンタ内のメイン基板（以下、従来メイン基板と表記する）と同じハードウェア構成を有するもの〔ＣＰＵ，ＲＯＭ，ＲＡＭ，ＡＳＩＣ，ＥＥＰＲＯＭ，ホストＩ／Ｆ回路（ネットワークインタフェース回路等）等を、プリント基板上に搭載したもの〕となっている。

操作パネル基板１２は、図２に模式的に示してあるように、ＬＣＤ２２、複数のＬＥＤ（図では、ＬＥＤｓ）、複数の押しボタンスイッチ（図では、ＳＷｓ）、パネル制御ＡＳＩＣ２０を備えた基板である。

また、操作パネル基板１２は、一方の端子（以下、電源側端子と表記する）がＶ_DDに接続されている圧電ブザー２１、圧電ブザー２１の電源側端子と圧電ブザー２１の他方の端子（以下、制御側端子と表記する）とに各端子が接続されている抵抗器Ｒ０、その一方の端子が圧電ブザー２１の制御側端子に接続されている音量調節用抵抗器Ｒ１及びＲ２、トランジスタ２３も備えた基板となっている。

この操作パネル基板１２に用いられているパネル制御ＡＳＩＣ２０は、従来メイン基板と組み合わされていた操作パネル基板（以下、従来操作パネル基板と表記する）に用いられているものと同じものである。そして、操作パネル基板１２は、トランジスタ２３のベースが，パネル制御ＡＳＩＣ２０のブザー制御端子に接続され、音量調節用抵抗器Ｒ１，Ｒ２の，圧電ブザー２１の制御側端子と接続されていない方の端子が，パネル制御ＡＳＩＣ２０の汎用端子（図では、音量制御端子１，音量制御端子２）に接続された基板となっている。

すなわち、圧電ブザー２１の制御のために，この操作パネル基板１２に設けられている回路（抵抗器Ｒ０〜Ｒ２とトランジスタ２３とで構成されている回路；以下、圧電ブザー制御回路と表記する）は、パネル制御ＡＳＩＣ２０の各音量制御端子（汎用端子）の状態を制御すれば、抵抗器Ｒ０〜Ｒ２からなる部分（以下、合成抵抗Ｒと表記する）の抵抗値が，以下の表に示したように変化する回路となっている。なお、以下の表において、ｒ０〜ｒ２とは、それぞれ、抵抗器Ｒ０〜Ｒ２の抵抗値のことである。

そして、本情報処理装置１０のメイン基板１１は、音量レベルの設定（変更）を受け付ける音量レベル設定機能と、各音量制御端子の状態が，設定されている音量レベルに応じた状態となるようにパネル制御ＡＳＩＣ２０を制御する音量制御機能とを、従来メイン基板を追加したもの（それらの機能も有するように、従来メイン基板のファームウェアを改良したもの）となっている。

なお、メイン基板１１に追加されている音量レベル設定機能は、図３に模式的に示したように、操作パネル基板１２のＬＣＤ２２と押しボタンスイッチとを制御するものとなっている。そして、メイン基板１１に追加されている音量制御機能は、音量レベルとして、“大”が設定されている場合には、音量制御端子１，２のレベルが共にＶ_DDとなるようにパネル制御ＡＳＩＣ２０を制御し、音量レベルとして、“中”が設定されている場合には、音量制御端子１のレベルのみがＶ_DDとなるようにパネル制御ＡＳＩＣ２０を制御し、音量レベルとして、“小”が設定されている場合には、音量制御端子１，２の状態が共にＨｉＺ（ハイインピーダンス）状態となるようにパネル制御ＡＳＩＣ２０を制御する機能（音量レベルとして、“無”が設定されている場合には、圧電ブザー２１を制御するための処理を全く行わない機能）となっている。

以上の説明から明らかなように、本実施形態の情報処理装置１０に用いられている圧電ブザー制御回路（図２の，抵抗器Ｒ０〜Ｒ２とトランジスタ２３とで構成されている回路）は、各音量調節用抵抗器Ｒ１，Ｒ２の制御用端子の状態を制御すれば、トランジスタ２３のＯＮとなったときに圧電ブザー２１に流れる電流値（圧電ブザー２１が出力する音の音量）を変更できる回路となっている。しかも、圧電ブザー制御回路は、３個の抵抗器とトランジスタのみで製造可能な，各音量調節用抵抗器の制御用端子に対して特殊な制御を行う必要がない回路（各音量調節用抵抗器の制御用端子を，一般的な半導体集積回路の汎用端子に接続すれば良い回路／圧電ブザー制御回路を制御するための半導体集積回路を、新たに設計・製造する必要がない回路）となっている。

従って、本実施形態に係る情報処理装置１０に採用されている構成は、圧電ブザー２１の音量を調節可能な情報処理装置を，極めて安価に（圧電ブザー２１の音量を調節できない情報処理装置と同様の製造コストで）、製造できるものとなっていると言うことが出来る。

《変形形態》
上記した情報処理装置１０は、各種の変形を行うことが出来る。例えば、情報処理装置１０を、音量調節用抵抗器の個数が、１個或いは３個以上の装置に変形することが出来る。また、情報処理装置１０を、音量が時間変化するビープ音を出力する装置（メイン基板１１が、各音量制御端子の状態が所定パターンで変化するようにパネル制御ＡＳＩＣ２０を制御する装置）に変形することも出来る。

また、上記した情報処理装置１０は、各音量調節用抵抗器がパネル制御ＡＳＩＣ２０に接続されたプリンタであったが、情報処理装置１０で用いられている技術に基づき、プリンタ以外の装置（スキャナ、複合機）や、各音量調節用抵抗器が、パネル制御ＡＳＩＣ２０以外のＩＣに接続された装置を実現しても良いことなどは、当然のことである。

実施形態に係る情報処理装置の構成図。 実施形態に係る情報処理装置の操作パネル基板の構成図。 実施形態に係る情報処理装置のメイン基板が有する音量レベル設定機能の説明図。 ビープ音の音量を調節できない情報処理装置に採用されている、圧電ブザーを制御するための回路の説明図。

符号の説明

１０ 情報処理装置、 １１ メイン基板、 １２ 操作パネル基板、
１３ 印刷エンジン、 ２０ パネル制御ＡＳＩＣ、 ２１ 圧電ブザー
２２ ＬＣＤ、 ２３ トランジスタ

Claims (3)

1. 圧電ブザーの，電源と接続される側の端子である電源側端子と他方の端子である制御側端子とに，各端子が接続されている抵抗器と、
   それぞれ、その一方の端子が，前記圧電ブザーの前記制御側端子に接続されたＮ個の音量調節用抵抗器と、
   入力されている制御信号のレベルが所定レベルであるときだけに、前記圧電ブザーの前記制御側端子とグランドとを接続するトランジスタと
   を備えることを特徴とする圧電ブザー制御回路。
2. 圧電ブザーと，圧電ブザー制御回路と，前記圧電ブザー制御回路と接続されている半導体集積回路とを含む情報処理装置であって、
   前記圧電ブザー制御回路が、
   圧電ブザーの，電源と接続される側の端子である電源側端子と他方の端子である制御側端子とに，各端子が接続されている抵抗器と、
   それぞれ、その一方の端子が，前記圧電ブザーの前記制御側端子に接続されたＮ個の音量調節用抵抗器と、
   入力されている制御信号のレベルが所定レベルであるときだけに、前記圧電ブザーの前記制御側端子とグランドとを接続するトランジスタと
   を備える回路であり、
   前記圧電ブザー制御回路内の各音量調節用抵抗器の，前記制御側端子に接続されていない方の端子が、前記半導体集積回路の汎用端子に接続されている
   ことを特徴とする情報処理装置。
3. 前記半導体集積回路が、
   ＬＣＤの制御機能を有する回路である
   ことを特徴とする請求項２記載の情報処理装置。